JPH04517A - 電源制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種コンピュータを電源に接続する際にコン
ピュータの不安定動作を防止する電源制御装置に関する
。

〔従来の技術〕

従来、車両に搭載されたコンピュータシステムに電源を
供給する電源制御装置として第４図に示すものがあった
。この第４図は従来の電源制御装置の回路構成図を示す
。

同図において従来の電源制御装置は、カーバッテリ１０
からの電圧■ＤＤを第１のレギュレータを介してＣＰＵ
２ＯＳＲＡＭ３０へ印加すると共に、上記電圧ｖＤＤを
スイッチ１２及びレギュレータ１３を介してＲＯＭ４０
、周辺装置へ印加する構成とする。さらに、従来装置は
、イグニ・ソションキー（図示を省略）の操作により０
Ｎ−ＯＦＦするＡＣＣスイッチ５０から出力されるＡＣ
Ｃ信号Ｓ　に基づいて所定幅の矩形ノクルスを出力する
モノマルチバイブレータ２１と、上記カーノ＜・ソテ１
ノ１０から印加される電圧ｖＤＤの電位がＣＰＵ２０の
動作可能電位（約５Ｖ）に達したか歪力）を検出し、こ
の検出後ＣＰＵ（２０）の初期リセット（こ要する予め
定められた時間経過したとき１こ“Ｈ”レベルのＲ８Ｔ
信号Ｓ　を出力するＲ８Ｔ検出回路４２と、上記モノマ
ルチノくイブレータ２１の出力信号及びＲ３Ｔ信号Ｓｔ
に基づきＣＰＵ２０へＣＰＵＲ８Ｔ信号を出力する論理
回路２２とを備える構成である。

次に、上記構成に基づ〈従来装置の動作を第５図を参照
して説明する。この第５図（よ従来装置の動作タイミン
グチャートを示す。

まず、ＣＰＵ２０、ＲＡＭ３０、ＲＯＭ４０及び周辺装
置が車両に設置されてカー、（、ソテリ１０に接続され
ると、カーバッテリ１０からの電圧ｖＤＤが第１のレギ
ュレータ１１を介してＣＰＵ２０へ印加される。上記Ｒ
８Ｔ検出回路４２は、カーバッテリ１０からの電位■Ｄ
ＤがＣＰＵ２０の動作可能電位（約５Ｖ）か否かを検出
する。安定動作の可能な電位であるとすれば、この検出
後ＣＰＵ（２０）の初期リセットに要する予め定められ
た期間経過したときに“Ｈ”　レベルのＲ８Ｔ信号Ｓ１
を上記ＣＰＵ２０に出力し、安定動作が可能でない電位
であれば“Ｌ”レベルＲ３Ｔ信号Ｓ２を出力する。

さらに、車両の操作者がイグニッションキー（図示を省
略）を操作してＡＣＣスイッチ５０を投入するとＨ”レ
ベルのＡＣＣ信号Ｓ４が上記スイッチ１２へ入力され、
このスイッチ１２をＯＮ状態にしてＲＯＭ４０及び周辺
装置側へ電圧■。、を印加する。また、上記“Ｈ”レベ
ルのＡＣＣ信号Ｓ４がモノバイブレータ２１へ入力され
、このモノマルチバイブレータ２１から所定幅の矩形パ
ルスが出力される。このモノマルチバイブレータ２１の
出力信号及びＲ８Ｔ信号Ｓ１の論理条件が論理回路２２
で求められ、ＣＰＵ２０ヘリセツト状態解除のためのＣ
ＰＵＲ８Ｔ信号が出力される。

上記ＣＰＵ２０は初期リセットが解除されると動作を開
始しようとするが、ＲＯＭ４０及び周辺装置の電源がＯ
Ｎされていないためプログラムは実行されない。ＡＣＣ
信号Ｓ４が入力されるとＲＯＭ４０及び周辺装置へ電圧
ＶＤＤが印加されることから、イニシャライズ処理を実
行し、運転状態となる。

〔発明が解決しようとする課題〕

従来の電源制御装置は以上のように構成されていたが、
ＣＰＵは初期リセットで発振を開始してプログラムの読
み出しを実行しようとするが、周辺回路が非動作状態で
あるためにＣＰＵの動作が不安定になるという課題を有
していた。即ち、ＲＯＭ４０及び周辺装置におけるポー
トの処理、レジスタ処理等の初期設定を完了しない状態
でＣＰＵ２０が強制的にバックアップ状態と同じ状態に
おかれるため、ＣＰＵ２０の運転状態に入りた場合には
暴走状態となる場合か生じる。

本発明は上記課題を解消するためになされたもので、確
実に初期リセットが終了した後に、（、ツクアップ状態
とすることにより、システムの不安定動作を防止するこ
とができる電源制御装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係る電源制御装置は、中央処理装置の制御・管
理に基づき動作する周辺装置４に供給される電源Ｖ。、
からの電力を制御する電源制御装置において、上記電源
ｖＤＤの電位が上記中央処理装置の動作可能電位に達し
たことを検知して電位検知信号を出力する電源電位検出
回路１と、上記中央処理装置を定常運転可能な状態とす
るイニシャライズ動作のうち不安定動作の要因となる上
記周辺装置４の部分におけるイニシャライズ動作に要す
る時間の間、上記電位検知信号の入力時から初期イニシ
ャライズ信号を出力する初期イニシャライズ制御回路２
と、上記初期イニシャライズ信号に基づいて電源ＶＤＤ
からの電力を周辺装置４に供給する電源供給制御回路３
とを備えるものである。

〔作用〕

本発明においては、電源電位検出回路１から出力される
電位検知信号の入力時から初期イニシャライズ動作に要
する時間の間初期イニシャライズ信号を初期イニシャラ
イズ制御回路２から出力し、上記初期イニシャライズ信
号に基づいて電源ｖＤＤからの電力を周辺装置１ｆ４に
供給することにより、中央処理装置５が初期イニシャラ
イズ処理を実行した後に、バックアップ状態となるよう
にして中央処理装置５及び周辺装置４を確実にバックア
ップ状態とすることができることとなり、中央処理装置
５の運転状態における不安定動作を防止する。

〔実施例〕

以下、本発明の一実施例を第２図及び第３図に基づいて
説明する。この第２図は本実施例装置の回路構成図、第
３図は本実施例装置の動作タイミングチャートを示す。

上記各図において本実施例に係る電源制御装置は、前記
従来装置と同様にカーバッテリ１０からの電圧■Ｄｏを
第１のレギュレータ１１を介してＣＰＵ２０へ印加する
と共に、上記カーバッテリ１０からの電圧ｖＤＤをスイ
ッチ１２、第２のレギュレータ１３を介してＲＯＭ４０
及び周辺装置へ印加する構成である。また、上記電圧■
。、の電位をＲ８Ｔ検出回路４２で検出し、この検出後
ＣＰＵ２０か初期リセットに要する予め定められた時間
経過したときに出力されるＲ３Ｔ信号ＳＩ及びＡＣＣス
イッチ５０からのＡＣＣ信号Ｓ４に基づいてＣＰＵＲ８
Ｔ信号を生成し、このＣＰＵＲ８Ｔ信号によりＣＰＵ２
０のリセット状態もしくはバックアップ状態（スタンバ
イ状態）を解除する。

上記構成に加え、本実施例装置は、上記カーバッテリ１
０の電圧■ＤＤが立上る時点（時刻１．）から上記Ｒ８
Ｔ検出回路４２のＲＳＴ信号Ｓ１が立下る時点（時刻ｔ
２）までの間に“Ｈ”レベルの初期化信号Ｓ２を出力す
るシュミット回路４３と、上記初期化信号Ｓ２を所定時
間遅延させて初期イニシャライズ信号Ｓ３を出力するデ
イレイ回路４４と上記初期イニシャライズ信号Ｓ３及び
ＡＣＣスイッチ５０から出力されるＡＣＣ信号Ｓ４の論
理和条件を求めて上記スイッチ１２を制御するスイッチ
制御信号Ｓ５を出力するＯＲ回路４５とを備える構成で
ある。

上記デイレイ回路４４は、抵抗Ｒ４とコンデンサＣ４と
の積分回路で形成され、上記ＣＰＵ２０を定常運転可能
状態とするイニシャライズ動作のうちＣＰＵのイニシャ
ライズを行なうに必要な上記ＲＯＭ４０及び周辺装置の
特定部分における初期イニシャライズ動作に要する時間
だけ上記積分回路の固有の時定数を設定する構成である
。

なお、上記シュミット回路４３及びデイレイ回路４４で
初期イニシャライズ制御回路２を構成し、また上記ＯＲ
回路４５及びスイッチ１２て電源供給制御回路３を構成
する。

次に、上記構成に基づく本実施例装置の動作について説
明する。

まず、ＣＰＵ２０、ＲＡＭ３０、ＲＯＭ４０及び周辺装
置が車両に設置されてカーバッテリ１０に接続されると
、カーバッテリ１０がらの電圧ｖＤＤが第１のレギュレ
ータ１１を介してＣＰＵ２０へ印加される。上記Ｒ３Ｔ
検出回路４２は、カーバッテリ１０からの電圧■ＤＤが
ＣＰＵ２０の動作可能電位（約５Ｖ）か否かを検出し、
安定動作が可能でない電位であれば“Ｌ”レベルのＲ８
Ｔ信号Ｓ１を出力する。安定動作が可能な電位になった
時“Ｌ”レベルのＲ８Ｔ信号Ｓ１を上記ＣＰＵ２０が初
期リセットに要する予め定められた時間だけ出力しその
後“Ｈ”レベルとしてＣＰＵを起動する。

このＲＳＴ検出回路４２の出力は、上記シュミット回路
４３にも出力する。このシュミット回路４３は、電圧Ｖ
ＤＤの立上りにより　“Ｈ″レベル初期化信号Ｓ２の出
力を開始しく時刻ｔ１）、“Ｈ”レベルのＲ８Ｔ信号Ｓ
１の入力により上記初期化信号Ｓ２の出力を停止する（
時刻ｔ２）。

この初期化信号Ｓ２がデイレイ回路４４で固有の時定数
で定まる遅延時間（ｔ２からｔ２２までの間）だけ遅延
されて初期イニシャライズ信号Ｓ３としてＯＲ回路４５
に出力される。

上記ＯＲ回路４５は初期イニシャライズ信号Ｓ　及びＡ
ＣＣ信号Ｓ４に基づいてスイッチ制御信号Ｓ５をスイッ
チ１２に圧力し、このスイッチ１２のＯＮ・ＯＦＦを制
御する。上記“Ｈ”レベルの初期イニシャライズ信号Ｓ
３に基づいて“Ｈ”レベルの状態（ｔ　からｔ２２まで
の間）となるスイッチ制御信号Ｓ５によりスイッチ１２
がＯＮ状態となると、カーバッテリー０からＲＯＭ４０
及び周辺装置側へ電圧ＶＤＤが印加される。

この電圧ＶＤＤが印加される時刻ｔ１１からｔ２２まで
の間ＲＯＭ４０及び周辺装置に通電し、時刻ｔ　からｔ
２２までの間にＲＯＭ４０及び周辺装置の特定部分を起
動し、ＣＰＵの初期イニシャライズ処理を行なう。この
初期イニシャライズ処理はＩ１０部のポートの処理、メ
モリ部のレジスタの処理等がある。

イニシャライズ処理が多くのプログラムステップとなる
ときは上記バックアップ状態の後にＡＣＣ信号Ｓ４が“
Ｈ”レベルになると（時刻ｔ　）、後期イニシャライズ
処理を時刻ｔ４まで実行して総てのイニシャライズ処理
を完了するようにしてもよい。このイニシャライズ処理
の後にＣＰＵ２０は運転状態となる。

このように上記初期イニシャライズ処理がなされた後に
バックアップ状態となることから、ＣＰＵ２０等のシス
テム全体の不安定動作を防止できることとなる。

なお、上記実施例においては初期イニシャライズ制御回
路２をシュミット回路４３及びデイレイ回路４４で構成
したが、Ｒ８Ｔ信号Ｓ１から上記デイレイ回路４４の遅
延時間が経過するまでの間“Ｈ”状態となる矩形パルス
を出力する構成とすることもできる。

また、上記実施例においては、カーバッテリからの電源
を制御する構成としたが、車載用以外の電源以外からコ
ンピュータへ電源を制御する構成とすることもできる。

〔発明の効果〕

以上説明したように、本発明においては、電源電位検出
回路１から出力される電位検知信号の入力時から初期イ
ニシャライズ動作に要する時間の間初期イニシャライズ
信号を初期イニシャライズ制御回路から出力し、上記初
期イニシャライズ信号に基づいて電源からの電力を周辺
装置４に供給する構成を採ったことから、中央処理装置
か初期イニシャライズ処理を実行したのちバックアップ
状態となるようにしたので、中央処理装置及び周辺装置
を確実にバックアップ状態とすることができることとな
り、中央処理装置の運転状態における不安定動作を防止
できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例装置の回路構成図、第３図は
第２図記載実施例装置の動作タイミングチャート、 第４図は従来の電源制御装置の回路構成図、第５図は従
来装置の動作タイミングチャートを示す。 １・・・電源電位検出回路 ２・・・初期イニシャライズ制御回路 ３・・・電源供給制御回路 ４・・・周辺装置 ５・・・中央処理装置 １０・・・カーバッテリ ２０・・・ＣＰＵ ３０・・・ＲＡＭ ４０・・・ＲＯＭ ４２・・・Ｒ３Ｔ検出回路 ４３・・・シュミット回路 ４４・・・デイレイ回路

Claims (1)

1. 【特許請求の範囲】 中央処理装置（５）の制御・管理に基づき動作する周辺
   装置（４）に供給される電源（Ｖ＿Ｄ＿Ｄ）からの電力
   を制御する電源制御装置において、上記電源（Ｖ＿Ｄ＿
   Ｄ）の電位が上記中央処理装置（５）の動作可能電位に
   達したことを検知した後、上記中央処理装置（５）の初
   期リセットに要する予め定められた時間経過したときに
   電位検知信号を出力する電源電位検出回路（１）と、 上記中央処理装置を定常運転可能な状態とするイニシャ
   ライズ動作のうち不安定動作の要因となる上記周辺装置
   （４）の部分における初期イニシャライズ動作に要する
   時間の間、上記電位検知信号の入力時から初期イニシャ
   ライズ信号を出力する初期イニシャライズ制御回路（２
   ）と、 上記初期イニシャライズ信号に基づいて電源（Ｖ＿Ｄ＿
   Ｄ）からの電力を周辺装置（４）に供給する電源供給制
   御回路（３）とを備えることを 特徴とする電源制御装置。