JPH04517A - 電源制御装置 - Google Patents

電源制御装置

Info

Publication number
JPH04517A
JPH04517A JP2100893A JP10089390A JPH04517A JP H04517 A JPH04517 A JP H04517A JP 2100893 A JP2100893 A JP 2100893A JP 10089390 A JP10089390 A JP 10089390A JP H04517 A JPH04517 A JP H04517A
Authority
JP
Japan
Prior art keywords
cpu
circuit
signal
power supply
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2100893A
Other languages
English (en)
Other versions
JPH0831000B2 (ja
Inventor
Minoru Motohashi
本橋 実
Toshiyuki Hayashi
利之 林
Naoki Mato
間藤 直樹
Ryoji Nishigaki
西垣 良二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2100893A priority Critical patent/JPH0831000B2/ja
Publication of JPH04517A publication Critical patent/JPH04517A/ja
Publication of JPH0831000B2 publication Critical patent/JPH0831000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種コンピュータを電源に接続する際にコン
ピュータの不安定動作を防止する電源制御装置に関する
〔従来の技術〕
従来、車両に搭載されたコンピュータシステムに電源を
供給する電源制御装置として第4図に示すものがあった
。この第4図は従来の電源制御装置の回路構成図を示す
同図において従来の電源制御装置は、カーバッテリ10
からの電圧■DDを第1のレギュレータを介してCPU
2OSRAM30へ印加すると共に、上記電圧vDDを
スイッチ12及びレギュレータ13を介してROM40
、周辺装置へ印加する構成とする。さらに、従来装置は
、イグニ・ソションキー(図示を省略)の操作により0
N−OFFするACCスイッチ50から出力されるAC
C信号S に基づいて所定幅の矩形ノクルスを出力する
モノマルチバイブレータ21と、上記カーノ<・ソテ1
ノ10から印加される電圧vDDの電位がCPU20の
動作可能電位(約5V)に達したか歪力)を検出し、こ
の検出後CPU(20)の初期リセット(こ要する予め
定められた時間経過したとき1こ“H”レベルのR8T
信号S を出力するR8T検出回路42と、上記モノマ
ルチノくイブレータ21の出力信号及びR3T信号St
に基づきCPU20へCPUR8T信号を出力する論理
回路22とを備える構成である。
次に、上記構成に基づ〈従来装置の動作を第5図を参照
して説明する。この第5図(よ従来装置の動作タイミン
グチャートを示す。
まず、CPU20、RAM30、ROM40及び周辺装
置が車両に設置されてカー、(、ソテリ10に接続され
ると、カーバッテリ10からの電圧vDDが第1のレギ
ュレータ11を介してCPU20へ印加される。上記R
8T検出回路42は、カーバッテリ10からの電位■D
DがCPU20の動作可能電位(約5V)か否かを検出
する。安定動作の可能な電位であるとすれば、この検出
後CPU(20)の初期リセットに要する予め定められ
た期間経過したときに“H” レベルのR8T信号S1
を上記CPU20に出力し、安定動作が可能でない電位
であれば“L”レベルR3T信号S2を出力する。
さらに、車両の操作者がイグニッションキー(図示を省
略)を操作してACCスイッチ50を投入するとH”レ
ベルのACC信号S4が上記スイッチ12へ入力され、
このスイッチ12をON状態にしてROM40及び周辺
装置側へ電圧■。、を印加する。また、上記“H”レベ
ルのACC信号S4がモノバイブレータ21へ入力され
、このモノマルチバイブレータ21から所定幅の矩形パ
ルスが出力される。このモノマルチバイブレータ21の
出力信号及びR8T信号S1の論理条件が論理回路22
で求められ、CPU20ヘリセツト状態解除のためのC
PUR8T信号が出力される。
上記CPU20は初期リセットが解除されると動作を開
始しようとするが、ROM40及び周辺装置の電源がO
Nされていないためプログラムは実行されない。ACC
信号S4が入力されるとROM40及び周辺装置へ電圧
VDDが印加されることから、イニシャライズ処理を実
行し、運転状態となる。
〔発明が解決しようとする課題〕
従来の電源制御装置は以上のように構成されていたが、
CPUは初期リセットで発振を開始してプログラムの読
み出しを実行しようとするが、周辺回路が非動作状態で
あるためにCPUの動作が不安定になるという課題を有
していた。即ち、ROM40及び周辺装置におけるポー
トの処理、レジスタ処理等の初期設定を完了しない状態
でCPU20が強制的にバックアップ状態と同じ状態に
おかれるため、CPU20の運転状態に入りた場合には
暴走状態となる場合か生じる。
本発明は上記課題を解消するためになされたもので、確
実に初期リセットが終了した後に、(、ツクアップ状態
とすることにより、システムの不安定動作を防止するこ
とができる電源制御装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る電源制御装置は、中央処理装置の制御・管
理に基づき動作する周辺装置4に供給される電源V。、
からの電力を制御する電源制御装置において、上記電源
vDDの電位が上記中央処理装置の動作可能電位に達し
たことを検知して電位検知信号を出力する電源電位検出
回路1と、上記中央処理装置を定常運転可能な状態とす
るイニシャライズ動作のうち不安定動作の要因となる上
記周辺装置4の部分におけるイニシャライズ動作に要す
る時間の間、上記電位検知信号の入力時から初期イニシ
ャライズ信号を出力する初期イニシャライズ制御回路2
と、上記初期イニシャライズ信号に基づいて電源VDD
からの電力を周辺装置4に供給する電源供給制御回路3
とを備えるものである。
〔作用〕
本発明においては、電源電位検出回路1から出力される
電位検知信号の入力時から初期イニシャライズ動作に要
する時間の間初期イニシャライズ信号を初期イニシャラ
イズ制御回路2から出力し、上記初期イニシャライズ信
号に基づいて電源vDDからの電力を周辺装置1f4に
供給することにより、中央処理装置5が初期イニシャラ
イズ処理を実行した後に、バックアップ状態となるよう
にして中央処理装置5及び周辺装置4を確実にバックア
ップ状態とすることができることとなり、中央処理装置
5の運転状態における不安定動作を防止する。
〔実施例〕
以下、本発明の一実施例を第2図及び第3図に基づいて
説明する。この第2図は本実施例装置の回路構成図、第
3図は本実施例装置の動作タイミングチャートを示す。
上記各図において本実施例に係る電源制御装置は、前記
従来装置と同様にカーバッテリ10からの電圧■Doを
第1のレギュレータ11を介してCPU20へ印加する
と共に、上記カーバッテリ10からの電圧vDDをスイ
ッチ12、第2のレギュレータ13を介してROM40
及び周辺装置へ印加する構成である。また、上記電圧■
。、の電位をR8T検出回路42で検出し、この検出後
CPU20か初期リセットに要する予め定められた時間
経過したときに出力されるR3T信号SI及びACCス
イッチ50からのACC信号S4に基づいてCPUR8
T信号を生成し、このCPUR8T信号によりCPU2
0のリセット状態もしくはバックアップ状態(スタンバ
イ状態)を解除する。
上記構成に加え、本実施例装置は、上記カーバッテリ1
0の電圧■DDが立上る時点(時刻1.)から上記R8
T検出回路42のRST信号S1が立下る時点(時刻t
2)までの間に“H”レベルの初期化信号S2を出力す
るシュミット回路43と、上記初期化信号S2を所定時
間遅延させて初期イニシャライズ信号S3を出力するデ
イレイ回路44と上記初期イニシャライズ信号S3及び
ACCスイッチ50から出力されるACC信号S4の論
理和条件を求めて上記スイッチ12を制御するスイッチ
制御信号S5を出力するOR回路45とを備える構成で
ある。
上記デイレイ回路44は、抵抗R4とコンデンサC4と
の積分回路で形成され、上記CPU20を定常運転可能
状態とするイニシャライズ動作のうちCPUのイニシャ
ライズを行なうに必要な上記ROM40及び周辺装置の
特定部分における初期イニシャライズ動作に要する時間
だけ上記積分回路の固有の時定数を設定する構成である
なお、上記シュミット回路43及びデイレイ回路44で
初期イニシャライズ制御回路2を構成し、また上記OR
回路45及びスイッチ12て電源供給制御回路3を構成
する。
次に、上記構成に基づく本実施例装置の動作について説
明する。
まず、CPU20、RAM30、ROM40及び周辺装
置が車両に設置されてカーバッテリ10に接続されると
、カーバッテリ10がらの電圧vDDが第1のレギュレ
ータ11を介してCPU20へ印加される。上記R3T
検出回路42は、カーバッテリ10からの電圧■DDが
CPU20の動作可能電位(約5V)か否かを検出し、
安定動作が可能でない電位であれば“L”レベルのR8
T信号S1を出力する。安定動作が可能な電位になった
時“L”レベルのR8T信号S1を上記CPU20が初
期リセットに要する予め定められた時間だけ出力しその
後“H”レベルとしてCPUを起動する。
このRST検出回路42の出力は、上記シュミット回路
43にも出力する。このシュミット回路43は、電圧V
DDの立上りにより “H″レベル初期化信号S2の出
力を開始しく時刻t1)、“H”レベルのR8T信号S
1の入力により上記初期化信号S2の出力を停止する(
時刻t2)。
この初期化信号S2がデイレイ回路44で固有の時定数
で定まる遅延時間(t2からt22までの間)だけ遅延
されて初期イニシャライズ信号S3としてOR回路45
に出力される。
上記OR回路45は初期イニシャライズ信号S 及びA
CC信号S4に基づいてスイッチ制御信号S5をスイッ
チ12に圧力し、このスイッチ12のON・OFFを制
御する。上記“H”レベルの初期イニシャライズ信号S
3に基づいて“H”レベルの状態(t からt22まで
の間)となるスイッチ制御信号S5によりスイッチ12
がON状態となると、カーバッテリー0からROM40
及び周辺装置側へ電圧VDDが印加される。
この電圧VDDが印加される時刻t11からt22まで
の間ROM40及び周辺装置に通電し、時刻t からt
22までの間にROM40及び周辺装置の特定部分を起
動し、CPUの初期イニシャライズ処理を行なう。この
初期イニシャライズ処理はI10部のポートの処理、メ
モリ部のレジスタの処理等がある。
イニシャライズ処理が多くのプログラムステップとなる
ときは上記バックアップ状態の後にACC信号S4が“
H”レベルになると(時刻t )、後期イニシャライズ
処理を時刻t4まで実行して総てのイニシャライズ処理
を完了するようにしてもよい。このイニシャライズ処理
の後にCPU20は運転状態となる。
このように上記初期イニシャライズ処理がなされた後に
バックアップ状態となることから、CPU20等のシス
テム全体の不安定動作を防止できることとなる。
なお、上記実施例においては初期イニシャライズ制御回
路2をシュミット回路43及びデイレイ回路44で構成
したが、R8T信号S1から上記デイレイ回路44の遅
延時間が経過するまでの間“H”状態となる矩形パルス
を出力する構成とすることもできる。
また、上記実施例においては、カーバッテリからの電源
を制御する構成としたが、車載用以外の電源以外からコ
ンピュータへ電源を制御する構成とすることもできる。
〔発明の効果〕
以上説明したように、本発明においては、電源電位検出
回路1から出力される電位検知信号の入力時から初期イ
ニシャライズ動作に要する時間の間初期イニシャライズ
信号を初期イニシャライズ制御回路から出力し、上記初
期イニシャライズ信号に基づいて電源からの電力を周辺
装置4に供給する構成を採ったことから、中央処理装置
か初期イニシャライズ処理を実行したのちバックアップ
状態となるようにしたので、中央処理装置及び周辺装置
を確実にバックアップ状態とすることができることとな
り、中央処理装置の運転状態における不安定動作を防止
できるという効果を有する。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の一実施例装置の回路構成図、第3図は
第2図記載実施例装置の動作タイミングチャート、 第4図は従来の電源制御装置の回路構成図、第5図は従
来装置の動作タイミングチャートを示す。 1・・・電源電位検出回路 2・・・初期イニシャライズ制御回路 3・・・電源供給制御回路 4・・・周辺装置 5・・・中央処理装置 10・・・カーバッテリ 20・・・CPU 30・・・RAM 40・・・ROM 42・・・R3T検出回路 43・・・シュミット回路 44・・・デイレイ回路

Claims (1)

  1. 【特許請求の範囲】 中央処理装置(5)の制御・管理に基づき動作する周辺
    装置(4)に供給される電源(V_D_D)からの電力
    を制御する電源制御装置において、上記電源(V_D_
    D)の電位が上記中央処理装置(5)の動作可能電位に
    達したことを検知した後、上記中央処理装置(5)の初
    期リセットに要する予め定められた時間経過したときに
    電位検知信号を出力する電源電位検出回路(1)と、 上記中央処理装置を定常運転可能な状態とするイニシャ
    ライズ動作のうち不安定動作の要因となる上記周辺装置
    (4)の部分における初期イニシャライズ動作に要する
    時間の間、上記電位検知信号の入力時から初期イニシャ
    ライズ信号を出力する初期イニシャライズ制御回路(2
    )と、 上記初期イニシャライズ信号に基づいて電源(V_D_
    D)からの電力を周辺装置(4)に供給する電源供給制
    御回路(3)とを備えることを 特徴とする電源制御装置。
JP2100893A 1990-04-17 1990-04-17 電源制御装置 Expired - Fee Related JPH0831000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2100893A JPH0831000B2 (ja) 1990-04-17 1990-04-17 電源制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100893A JPH0831000B2 (ja) 1990-04-17 1990-04-17 電源制御装置

Publications (2)

Publication Number Publication Date
JPH04517A true JPH04517A (ja) 1992-01-06
JPH0831000B2 JPH0831000B2 (ja) 1996-03-27

Family

ID=14286017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100893A Expired - Fee Related JPH0831000B2 (ja) 1990-04-17 1990-04-17 電源制御装置

Country Status (1)

Country Link
JP (1) JPH0831000B2 (ja)

Also Published As

Publication number Publication date
JPH0831000B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US6675305B1 (en) Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed
JP2696511B2 (ja) パワーダウンモードからの復帰方式
JPH04517A (ja) 電源制御装置
JPH0460245B2 (ja)
JPH07114401A (ja) Ramバックアップ回路
JP2967219B2 (ja) ディジタル・コンピュータの外部電源瞬断対処装置
JPS5854418A (ja) 割込み処理方式
JPH0527875A (ja) 電子機器
JP2000010954A5 (ja) ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法
JPH07129278A (ja) マルチプロセッサシステムのリセット制御回路
JP3440383B2 (ja) カードインタフェース装置
JPH09213088A (ja) エンジン制御装置
JPS6278616A (ja) 電源断時におけるスタンバイ制御方式
JP3281113B2 (ja) マイコンシステムの異常検出回路
JP2705311B2 (ja) マイクロコンピュータ
JP2785997B2 (ja) 情報処理装置の電源投入,切断制御方法
JPS60241116A (ja) 携帯型端末装置
JPH04305758A (ja) 情報処理装置
JPH09212201A (ja) 生産設備用制御回路
JPH0588775A (ja) クロツク切替え方式
JPH0644209B2 (ja) バス変換装置
JP2569694B2 (ja) ディスク制御装置
JPH06332577A (ja) システムのリセット要因識別方式
JPH087472Y2 (ja) 電子機器の電源制御回路
JPS5850409Y2 (ja) 情報処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees