JPH087472Y2 - 電子機器の電源制御回路 - Google Patents

Description

【考案の詳細な説明】 （イ） 産業上の利用分野 本考案は、電池により駆動される電子機器の電源制御
回路に関する。

（ロ） 従来の技術 電池にて駆動されるカメラ一体型のVTR等の電子機器
の電源制御回路に付いては、例えば第２図に図示する様
な電源制御回路が賞用されている。

即ち、第２図に図示する様に従来回路は、ニッカド電
池を可とする電池５を電子機器本体に着脱自在に装着し
ており、その電池５の端子はDC・DCコンバータを構成す
る第１電源回路１と第２電源回路２に接続されている。

但し、前記第１電源回路１は、電池接続時に常時駆動
状態にあって第１駆動電圧を所定電圧に保持している
が、電池電圧が著しく低下したときにはこの第１駆動電
圧を所定電圧に保持できない。

また、前記第２電源回路２は、電池接続時に駆動され
ず、後述するマイクロコンピュータ（電源制御手段）３
が発する付勢制御信号が入力された直後に一定の第２駆
動電圧を発生するが、消勢制御信号が入力されると第２
駆動電圧の発生を中断して消勢状態となる。

第１駆動電圧は常時マイクロコンピュータ３の駆動電
圧として印加され、第２駆動電圧は負荷回路７の駆動電
圧として印加される。

しかし、この負荷回路７は大きな電力を消費するた
め、第２電圧回路２が作動したときには、電池電圧が急
激に低下する。この電圧低下により、電池が消耗状態に
あると、第１駆動電圧が低下してマイクロコンピュータ
３が不安定になるばかりか、負荷回路７が正しく作動し
なくなる。

そこで、従来は、第１駆動電圧が所定レベル以下にな
ったときに、リセット回路４よりリセット信号を前記マ
イクロコンピュータ３に供給している。尚、前記所定レ
ベルは、負荷回路が正しく動作できなくなる臨界状態以
上のレベルに設定されている。

該マイクロコンピュータ３は、電源スイッチ６がオン
状態に設定されているときに付勢制御信号を発生し、リ
セット信号が発生しているときに消勢制御信号を発生し
ている。

従って、リセット信号が発生すると、第２電源回路２
は不作動となる。

（ハ） 考案が解決しようとする課題 しかし、上述する従来回路では、第２電源回路２が不
作動となったとき、電圧降下の原因が解消されるために
第１駆動電圧が所定レベル以上に復帰し、リセット信号
も消勢することになる。リセット信号が消勢すれば、結
果的に付勢制御信号が発生し、第２電源回路２が駆動状
態となる。第２電源回路２が再駆動されれば、第１駆動
電圧が降下し再度第２電源回路２を不作動とする。

上述する動作の繰り返しにより、第２電源回路２は所
謂チャタリング状態となり、電子機器は不安定な動作状
態となる。

（ニ） 課題を解決するための手段 そこで、本考案では、マイクロコンピュータを可とす
る電源制御手段は、付勢用制御信号発生時より一定期間
動作するタイマー手段と、前記タイマー手段の動作期間
中リセット信号の通過を許可するゲート手段と、前記ゲ
ート手段を通過した前記リセット信号に応じて前記電源
制御手段が再起動するまで前記付勢用制御信号の供給を
禁止する禁止手段と、を具備するようにした。

（ホ） 作用 よって、本考案によれば、第２電源回路２の作動に伴
う電圧降下時には、第２電源回路２が再復帰しない。

（ヘ） 実施例 以下本考案を、図示する１実施例に従い説明する。本
実施例は、上述する従来のマイクロコンピュータ３のプ
ログラムを変更することにより、第２電源回路２のチャ
タリングを解消するものであり、第１図はマイクロコン
ピュータ３の動作を機能的に示す機能ブロック図を示
す。

この機能ブロック図より明らかな様に、制御信号発生
手段3aは、電源スイッチ出力入力時に付勢制御信号を発
生しており、リセット信号入力時に消勢制御信号を発生
している。両信号は、禁止手段3dを介して制御信号とし
て導出される。導出される制御信号の一方の付勢制御信
号は、タイマ手段3bに供給される。タイマー手段3bは付
勢制御信号発生時より２秒間動作し、ゲート手段3cはこ
のタイマー手段3bが動作している間だけリセット信号の
通過を許容する。よって、タイマー手段3bが動作してい
る２秒間にリセット信号が発生すれば、該リセット信号
はゲート手段3cを通過し、前記禁止手段3dに供給され
る。リセット信号が入力されると、この禁止手段3dは付
勢制御信号の通過を阻止するように機能する。この阻止
状態は、電池取り外しにより第１電源回路１が不作動と
なるまで維持され、電池の再装着により第１電源回路１
が再起動したときに、マイクロコンピュータの電源イニ
シャル動作により、初期状態に復帰する。

従って、消耗電池を接続したとき、第１電源回路１が
仮に所定レベル以上の第１駆動電圧を発生しても、第２
電源回路２の作動により第１駆動電圧が所定レベル以下
に降下した場合には、禁止手段3dにより、付勢制御信号
の発生が阻止されることになる。

尚、本実施例では、制御信号を付勢制御信号と消勢制
御信号にて構成したが、付勢制御信号と消勢制御信号は
相補信号であり、ハイレベル出力を付勢制御信号としロ
ーレベル出力を消勢制御信号とすれば、制御信号は１系
統で済み、係る構成が本考案に含まれることは云うまで
もない。

また、本実施例では、第１駆動電圧を検出してリセッ
ト信号を発生していたが、電池電圧を直接検出してもよ
いことは云うまでもない。更に、本実施例では第２電源
回路と負荷回路を１組しか設けていないが、必要に応じ
て複数組設けて制御信号を順次供給するような構成に本
考案を適用することも可能である。また更に、制御手段
は、マイクロコンピュータのソフトウエアで構成する代
わりにハードウエアで構成してもよいことは、云う迄も
ない。

（ト） 考案の効果 よって、本考案によれが、電池消耗時の電源回路のチ
ャタリングが防止でき、その効果は大である。

【図面の簡単な説明】

第１図は本考案の第１実施例に係る要部機能ブロック
図、第２図は本考案を適用する電子機器の電源制御回路
の回路ブロック図をそれぞれ示す。 １……第１電源回路、２……第２電源制御回路 ３……電源制御手段、４……リセット回路 ７……負荷回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】電池に直接接続され常時第１駆動電圧を発
   生する第１電源回路１と、前記電池に直接接続され付勢
   制御信号に従って第２駆動電圧を負荷回路５に供給する
   第２電源回路２と、前記第１駆動電圧または電池電圧が
   所定レベル以下となった時にリセット信号を供給するリ
   セット回路４と、前記第１駆動電圧を入力し電源スイッ
   チの投入状態を検出して前記第２電源回路２に付勢制御
   信号を供給し前記リセット信号入力時に前記第２電源回
   路２に消勢制御信号を供給する電源制御手段３とを配し
   て成る電子機器の電源制御回路に於て、 前記電源制御手段３は、前記付勢制御信号発生時より一
   定期間動作するタイマー手段と、前記タイマー手段の動
   作期間中前記リセット信号の通過を許可するゲート手段
   と、前記ゲート手段を通過した前記リセット信号に応じ
   て前記電源制御手段３が再起動するまで前記付勢制御信
   号の供給を禁止する禁止手段と、を具備することを特徴
   とする電子機器の電源制御回路。