JPS62251863A - システムの起動方式 - Google Patents

システムの起動方式

Info

Publication number
JPS62251863A
JPS62251863A JP61093312A JP9331286A JPS62251863A JP S62251863 A JPS62251863 A JP S62251863A JP 61093312 A JP61093312 A JP 61093312A JP 9331286 A JP9331286 A JP 9331286A JP S62251863 A JPS62251863 A JP S62251863A
Authority
JP
Japan
Prior art keywords
state
reset
electronic device
energized state
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61093312A
Other languages
English (en)
Inventor
Kenji Takahashi
賢治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61093312A priority Critical patent/JPS62251863A/ja
Publication of JPS62251863A publication Critical patent/JPS62251863A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [a業上の利用分野] 本発明は、例えばパーソナルコンピュータ等のような主
電子機器とそれに接続された例えば周辺装置等のような
従電子機器とを接続したシステムにおけるシステムの起
動方式に関する。
[従来の技術] 従来の上記システムにおける起動方式は、電源立ち上げ
時及び、リセットスイッチ等の機械的な操作時に発生さ
れるリセット(消勢)信号が、システム全体に供給され
、例えばCPU、周辺装置がリセットされるような構成
になっているのが一般的である。このような従来システ
ムにおけるリセット時間は電源立ち上げ時のパワーオン
リセット回路の時定数、又はリセットスイッチの押し時
間のみで規定される。従って、上記のリセット後は周辺
装置等の従電子機器はいつでも動作可能状態にあり、も
し例えばノイズ等により動作開始すると、他の機器に対
するインタラブジョンになる。又、前記リセット時間中
にノイズが発生すると、特定の機器のみがリセットされ
てしAなし)状態のままにある事があり、これがシステ
ム暴走の原因になったりする。
[発明が解決しようとする問題点] 上記問題は、全てリセット信号が一定の時間しか発生し
ない事に起因する。そこで、本発明+1上記問題点を解
消するためになされたものでその目的は、複数の電子機
器を接続したシステムにおし1で、必要となるまでは不
必要な電子機器は消勢状態に保持しておくような、シス
テムの起動方式を提案する事にある。
[問題点を解決するための手段] 上記課題を達成するための本発明は、複数の電子機器を
接続したシステムにおいて、システム全体を統御する主
電子機器と、その他の従電子機器と、該従電子機器の夫
々についての2つの状態を保持する状態保持手段と、前
記2つの状態に応じて前記従電子m器を個々に消勢状態
又は付勢状態に置く置勢手段と、前記主電子機器の指令
に応じて、前記状態保持手段を前記2つの状態のいずれ
かに設定する状態設定手段とを有する構成をとる。
[作用〕 上記構成において、いずれの従電子機器についても、そ
の従電子機器に対応する状態保持手段を消勢状態/付勢
状態のいずれの状態にあるまま保持する事が可能である
から、不必要な従電子機器は必要となるまで、消勢状態
に置かれる。
[実施例] 以下添付図面を参照しつつ、本発明に係る実施例を詳細
に説明する事とする。
第1図は本発明を所謂パーソナルコンピュータシステム
に通用した場合を示す。1はパーソナルコンピュータ本
体のCPU、2は二進から十進に変換するBCDデコー
ダ、3はn個のフリップフロップからなるnビットのレ
ジスタ(又はラッチ)、4a〜4CはORゲート、5a
〜5Cは周辺装置であるI10装置、6はリセットスイ
ッチである。リセットスイッチ6、又は抵抗8.コンデ
ンサ7からなるパワーオンリセット回路からの信号RS
Tによりリセットされる。即ち、CPU1、レジスタ3
の全てのフリップフロップ(R1〜R1,)はリセット
される。CPUIにつし)では、信号R3Tは例えばマ
イクロコンピュータ等のリセット端子に入力される。又
、レジスタ3については、そのM R(MASTERR
ESET)端子に43号RSTが人力されて、レジスタ
3の全ビットがリセットされる。ところで、信号RST
はパルスであるから、パルスが0″になると、CPUI
のみが消勢状態から解除され、動作可能になる。その一
方で、本実施例ではORゲート(4a〜4C)の出力が
“1″゛のときにI10装置がリセットされるようにな
っているので、消勢状態のままである。従って、レジス
タ3を構成するフリップフロップがリセットされている
限り、それに対応するI10装置はリセットされたまま
になっている。そこで、これらI10装置のリセット解
除について説明する。
どのI10装置の消勢状態を解除して付勢状態におくか
は、デコーダ2にどんな値を送る5かによって決まる。
例えば、3番目のI10装置をイ」勢しようとすれば、
2゛°をデータとして、デコーダ2に送る。デコーダ2
にはCPIからのこのようなデータが人力され、同時に
CPU 1からのラッチクロックが“1″のときにデコ
ーダ2は付勢され、入力のデータを10進僅に変換して
その1つの出力端子のみを“1″にする。この“1゛°
になった出力端子に対応する唯一のフリップフロップが
セットされる。従って、R1〜Rnのうちの1つのフリ
ップフロップの出力に接続されたI10装置のみが、O
Rゲートを介してリセット解除される。ラッチクロック
はレジスタ3の内容を変更するときのみ出力されるので
、通常デコーダ2に入力されるデータが変化しても、レ
ジスタ3の内容は変化しない。
こうして、リセットされているフリップフロップに対応
するI10装置はリセット信号を供給されたままである
から、消勢状態に維持される。従って、そのI10装置
が勝手に動き出す事はなくなる。尚、レジスタ3はCP
U 1より任意にセット/リセット可能であるから、一
度付待状態にされたI10装置を、対応するフリップフ
ロップをリセットする事によって、再度消勢状態にする
事が可能である。
又更に、本発明はパーソナルコンピュータシステムに限
らず、任意の電子機器システム構成であって、全体を統
御する主となる電子機器と、それらに接続される従の電
子機器からなるシステムに適用可能であり、それらの接
続も通常のケーブルによるインターフェース接続に限ら
ず、通信線による接続までも可能である。
[発明の効果〕 以上説明したように本発明によれば、いずれの従電子機
器についても、その従電子機器に対応する状態保持手段
を、消努状憇/付勢状態のいずれかの状態にあるまま保
持する事が可能であるから、不必要な従電子機器は必要
となるまで、消勢状態に置かれ続け、従って例えば不必
要な電子機器が誤動作して勝手に動き出すような事はな
くなり、信頼性が向上する。
【図面の簡単な説明】
第1図は本発明をパーソナルコンピュータに適用したと
きの実施例のシステム構成図である。 図中、 1・・・CPU、2・・・BCDデコーダ、3・・・レ
ジスタ、4 a 〜4 c ・−ORゲート、58〜5
 C−I 10装置である。

Claims (5)

    【特許請求の範囲】
  1. (1)複数の電子機器を接続したシステムにおいて、シ
    ステム全体を統御する主電子機器と、その他の従電子機
    器と、該従電子機器の夫々についての2つの状態を保持
    する状態保持手段と、前記2つの状態に応じて前記従電
    子機器を個々に消勢状態又は付勢状態に置く置勢手段と
    、前記主電子機器の指令に応じて、前記状態保持手段を
    前記2つの状態のいずれかに設定する状態設定手段とを
    有するシステムの起動方式。
  2. (2)状態保持手段は従電子機器の数だけのフリップフ
    ロップからなる事を特徴とする特許請求の範囲第1項に
    記載のシステムの起動方式。
  3. (3)主電子機器の電源立ち上げ時に、状態設定手段は
    、状態保持手段を、従電子機器が消勢状態に置かれるよ
    うに設定する事を特徴とする特許請求の範囲第1項に記
    載のシステムの起動方式。
  4. (4)システム全体を消勢状態に置くスイッチを具備し
    、該スイッチの動作で、状態設定手段は全ての状態保持
    手段を、従電子機器が消勢状態に置かれるように設定す
    る事を特徴とする特許請求の範囲第1項に記載のシステ
    ムの起動方式。
  5. (5)主電子機器は中央処理装置であり、従電子機器は
    周辺装置である事を特徴とする特許請求の範囲第1項に
    記載のシステムの起動方式。
JP61093312A 1986-04-24 1986-04-24 システムの起動方式 Pending JPS62251863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61093312A JPS62251863A (ja) 1986-04-24 1986-04-24 システムの起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61093312A JPS62251863A (ja) 1986-04-24 1986-04-24 システムの起動方式

Publications (1)

Publication Number Publication Date
JPS62251863A true JPS62251863A (ja) 1987-11-02

Family

ID=14078799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61093312A Pending JPS62251863A (ja) 1986-04-24 1986-04-24 システムの起動方式

Country Status (1)

Country Link
JP (1) JPS62251863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216264A (ja) * 2002-01-10 2003-07-31 Internatl Business Mach Corp <Ibm> コンピュータ、制御方法、及びプログラム
JP2004164204A (ja) * 2002-11-12 2004-06-10 Toshiba Corp 電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216264A (ja) * 2002-01-10 2003-07-31 Internatl Business Mach Corp <Ibm> コンピュータ、制御方法、及びプログラム
US7093142B2 (en) 2002-01-10 2006-08-15 Lenovo Pte. Ltd. Method, apparatus and program for user-determined operational state of a portable computer prior to detachment
JP2004164204A (ja) * 2002-11-12 2004-06-10 Toshiba Corp 電子機器

Similar Documents

Publication Publication Date Title
KR920004288B1 (ko) 파워-다운명령을 선택적으로 실행불능케 하는 데이터프로세서와 그 방법
EP2324407A1 (en) Circuit having a low power mode
JPS62251863A (ja) システムの起動方式
US4926427A (en) Software error detection apparatus
EP0633518A1 (en) Circuit for generating modular clocking signals
EP0237680A2 (en) Event distribution and combination system
JP3166239B2 (ja) クロック信号供給装置
KR0148528B1 (ko) 마이크로 제어기
JP3009236B2 (ja) デバイスの活性保守方式
KR20020069689A (ko) 소프트웨어적으로 제어가 가능한 프로그램의 워치독 타이머
JP2871186B2 (ja) マイクロコンピュータ
JPS6133544A (ja) マイクロコンピユ−タ
JPH1174466A (ja) 半導体集積回路のためのクロック回路
JP2794440B2 (ja) Pwm制御装置
JPS63170712A (ja) 電圧供給制御方式
JP2580673B2 (ja) 電源制御装置
JPH04275795A (ja) 通信回路パッケージ
JPH0668015A (ja) アサイン情報保持回路
AU2013100559B4 (en) Circuit having a low power mode
JPH0118446B2 (ja)
KR100266627B1 (ko) 파워다운회로
JPS61128309A (ja) リセツト制御回路
JPH02153653A (ja) 低消費電力モード制御回路
JPS63282820A (ja) クロック信号切換え方式
JPH0530936U (ja) キーボード制御装置