JPH04275795A - 通信回路パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル回線用ロッカ
に収納される通信回路パッケージに関し、特にパッケー
ジ挿入時等における不定データの出力による誤動作を防
止する通信回路パッケージに関する。

【０００２】従来、ディジタル回線の交換機等では、ス
イッチ回路や多重変換装置等の各種の通信回路をそれぞ
れパッケージに実装し、これらのパッケージをロッカに
収納するようにしている。

【０００３】

【従来の技術】図４は従来の通信回路パッケージのブロ
ック図である。パッケージ１１には、通信回路としての
多重変換装置（ＭＵＸ）１２が実装されている。このＭ
ＵＸ１２は、図示されていないマザーボードを介して、
パッケージ１３に実装された制御装置１４と接続されて
いる。

【０００４】制御装置１４とＭＵＸ１２との間には、レ
ジスタ１５が設けられている。レジスタ１５のリセット
端子Ｒは外部電源Ｖｃｃと接続されており、パッケージ
１１の挿入時には、レジスタ１５のデータがリセットさ
れるようになっている。制御装置１４がレジスタ１５内
にデータＤＳをライトするときには、制御装置１４から
はライト信号ＷＳがレジスタ１５のクロック端子Ｃに供
給される。

【０００５】データＤＳがレジスタ１５にライトされた
場合には、そのデータＤＳはＭＵＸ１２に送られる。Ｍ
ＵＸ１２でデータＤＳは独自の処理が施され、処理され
たデータＤＳ１は外部出力用のバッファ１６に送られる
。このバッファ１６は、供給されたデータＤＳ１を一時
的に記憶する。バッファ１６は、そのイネーブル端子Ｅ
にイネーブル信号ＥＳが供給されると、データＤＳを外
部に出力する。

【０００６】イネーブル信号ＥＳを供給する手段として
、従来の技術ではパワー・オン・リセット回路１７が用
いられている。このパワー・オン・リセット回路１７に
は、抵抗１８とコンデンサ１９とが接続されている。 電源Ｖｃｃからの電圧は、これら抵抗１８とコンデンサ
１９とによって決まる時定数に応じて、パワー・オン・
リセット回路１７に印加される。パワー・オン・リセッ
ト回路１７は、印加された電圧が所定値に達すると、イ
ネーブル信号ＥＳをバッファ１６に供給する。例えば、
保守点検後にパッケージ１１をボードに挿入したときは
、パッケージ１１が電源Ｖｃｃと接続された時点から、
所定時間の経過後に初めてバッファ１６にイネーブル信
号ＥＳが供給される。これによって、バッファ１６にデ
ータＤＳ１が供給される前にイネーブル信号ＥＳが供給
されるようなことがなく、不定データの出力による誤動
作が防止される。

【０００７】

【発明が解決しようとする課題】しかし、上記従来技術
では、イネーブル信号ＥＳの出力タイミングが抵抗１８
とコンデンサ１９の値によって決められるため、制御装
置１４のソフトウェアが変更され、データ供給のタイミ
ングが変わった場合には、抵抗１８とコンデンサ１９の
値もその都度変える必要があった。したがって、保守点
検に手間がかかるという問題点があった。

【０００８】また、保守点検後、パッケージ１１の挿入
の仕方が悪いと、制御装置１４とレジスタ１５の回線が
接続されるより先に、電源Ｖｃｃとパワー・オン・リセ
ット回路１７とが接続されることがある。しかし、上記
従来技術では、電源Ｖｃｃとパワー・オン・リセット回
路１７とが接続されると、所定時間経過後にイネーブル
信号ＥＳが出力されるようになっているので、このよう
な場合には、データＤＳ１よりもイネーブル信号ＥＳの
方が早くバッファ１６に送られてしまうことがあった。 そのため、不定データが出力され、通信系に誤動作が生
じるという虞れがあった。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、ソフトウェアが変更されても回路構成を変更
する必要のない通信回路パッケージを提供することを目
的とする。

【００１０】また、本発明の他の目的は、パッケージ挿
入時の不定データ出力による誤動作を確実に防止するこ
とである。

【００１１】

【課題を解決するための手段】図１に本発明の通信回路
パッケージの原理図を示す。レジスタ３は、制御装置２
からのライト信号ＷＳの供給とともにデータＤＳを受け
取り一時記憶し、通信回路４に供給する。一方、バッフ
ァ５は、通信回路４で処理されたデータＤＳ１を受け取
り一時的に記憶するとともに、イネーブル信号ＥＳが供
給されるとデータＤＳ１をパッケージ１の外部へ出力す
る。イネーブル信号ＥＳは、信号出力回路６から供給さ
れる。この信号出力回路６は、制御装置２からの制御信
号ＣＳに応じてバッファ５にイネーブル信号ＥＳを供給
する。

【００１２】

【作用】制御装置２は、レジスタ３にデータＤＳの書き
込みを行う場合、レジスタ３にライト信号ＷＳとデータ
ＤＳを供給する。レジスタ３は一時記憶したデータＤＳ
を通信回路４に送る。通信回路４で処理されたデータＤ
Ｓ１は、バッファ５に供給され、一時的に記憶される。 制御装置２は、このタイミングを見計らって信号出力回
路６に制御信号ＣＳを供給する。信号出力回路６はこの
制御信号ＣＳに応じてバッファ５にイネーブル信号ＥＳ
を供給し、バッファ５はデータＤＳ１をパッケージ１の
外部に出力する。

【００１３】このように、制御装置２からの制御信号Ｃ
Ｓによって、イネーブル信号のタイミングを計るように
することにより、制御装置２のソフトウェアが変更して
データ供給のタイミングが変更しても、パッケージ内の
回路を変更することなく正確なデータを外部に出力する
ことができる。

【００１４】また、パッケージの挿入時、挿入の仕方が
悪く電源Ｖｃｃのみが先に接続された場合でも、不定の
データが外部に出力されることがなく、誤動作すること
がない。

【００１５】さらに、制御信号ＣＳにチップセレクト信
号を用いることにより、ソフトウェアを変更したり、新
しく回路を設ける必要がない。

【００１６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明の通信回路パッケージの具体例を
示すブロック図である。パッケージ１１には、通信回路
としての多重変換装置（ＭＵＸ）１２が実装されている
。このＭＵＸ１２は、図示されていないボードを介して
、パッケージ１３に実装された制御装置１４と接続され
ている。

【００１７】制御装置１４とＭＵＸ１２との間には、レ
ジスタ１５が設けられている。レジスタ１５のリセット
端子Ｒは外部電源Ｖｃｃと接続されており、パッケージ
１１の挿入時には、レジスタ１５のデータがリセットさ
れるようになっている。制御装置１４がレジスタ１５内
にデータＤＳをライトするときには、制御装置１４から
はライト信号ＷＳがレジスタ１５のクロック端子Ｃに供
給される。

【００１８】データＤＳがレジスタ１５にライトされた
場合には、そのデータＤＳはＭＵＸ１２に送られる。Ｍ
ＵＸ１２でデータＤＳは独自の処理が施され、処理され
たデータＤＳ１は外部出力用のバッファ１６に送られる
。このバッファ１６は、供給されたデータＤＳ１を一時
的に記憶する。バッファ１６は、そのイネーブル端子Ｅ
にイネーブル信号ＥＳが供給されると、データＤＳ１を
外部に出力する。

【００１９】バッファ１６のイネーブル端子Ｅには、フ
リップフロップ２０のインバータ端子Ｑｉが接続されて
いる。フリップフロップ２０は、そのリセット端子Ｒ１
、セット端子Ｓ１およびデータ端子Ｄ１が電源Ｖｃｃと
接続されている。また、クロック端子Ｃ１は制御装置１
４と接続されており、制御装置１４からチップセレクト
信号ＣＳ１が供給される。制御装置１４は、パッケージ
１１および図示されていない他のパッケージにチップセ
レクト信号ＣＳ１を供給し、必要に応じて各パッケージ
のデータを読み書きする。

【００２０】本実施例では、パッケージ１１がセレクト
されていなとき、クロック端子Ｃ１に供給されるチップ
セレクト信号ＣＳ１はハイレベル状態である。そしてチ
ップセレクト信号ＣＳ１は、データＤＳをライトすると
きにロウレベル状態になる。チップセレクト信号ＣＳ１
がハイレベルからロウレベルに変化したときは、フリッ
プフロップ２０のインバータ端子Ｑｉの出力は変化しな
い。一方、チップセレクト信号ＣＳ１がロウレベルから
ハイレベルに変化したときは、インバータ端子Ｑｉの出
力は変化する。この出力の変化がイネーブル信号ＥＳと
なる。

【００２１】次に、上記構成を有するパッケージ１１に
おける信号の変化状態を説明する。図３はこのパッケー
ジ１１における信号の変化状態を示すタイムチャートで
ある。まず、制御装置１４によりパッケージ１１がライ
トセレクトされると、チップセレクト信号ＣＳ１がハイ
レベルからロウレベルに変化し（時刻ｔａ）、制御装置
１４からデータＤＳが供給される（時刻ｔｂ）。その後
制御装置１４は、ライト信号ＷＳ（本実施例ではオフ状
態をライト指令とする。）をレジスタ１５に供給する（
時刻ｔｃ）。このライト信号ＷＳの供給とともにレジス
タ１５にデータＤＳが書き込まる。このデータＤＳは、
レジスタ１５からＭＵＸ１２に送られる。ＭＵＸ１２で
処理されたデータＤＳ１は、さらにバッファ１６に送ら
れ、一時的に記憶される。

【００２２】上記のデータＤＳの処理がなされると、ラ
イト信号ＷＳはハイレベルに立ち上がる（時刻ｔｄ）。 それにより、制御装置１４からのデータＤＳの供給が停
止し（時刻ｔｅ）、さらにチップセレクト信号ＣＳ１が
ハイレベルに立ち上がる（時刻ｔｆ）。これによりイネ
ーブル信号ＥＳが変化して、バッファ１６からはデータ
ＤＳ１が外部に出力される。

【００２３】このように、本実施例では、制御装置１４
からフリップフロップ２０へチップセレクト信号ＣＳ１
を供給することによって、フリップフロップ２０からバ
ッファ１６へのイネーブル信号ＥＳの供給を制御するよ
うにしたので、制御装置１４のソフトウェアが変更して
データＤＳの供給のタイミングが変更しても、それに応
じてチップセレクト信号ＣＳ１の供給タイミングも変化
する。したがって、パッケージ１１内の回路を変更しな
くても正確なデータを外部に出力することができ、保守
点検が容易になる。

【００２４】また、パッケージ１１の挿入時、挿入の仕
方が悪く電源Ｖｃｃのみが先に接続された場合でも、不
定のデータが外部に出力されることがなく、誤動作する
ことがない。

【００２５】

【発明の効果】以上説明したように本発明では、制御装
置からの制御信号によって、イネーブル信号のタイミン
グを計るようにしたので、制御装置のソフトウェアが変
更してデータ供給のタイミングが変更しても、パッケー
ジ内の回路を変更することなく正確なデータを外部に出
力することができる。したがって、保守点検が容易にな
る。

【００２６】また、パッケージの挿入時、挿入の仕方が
悪く電源Ｖｃｃのみが先に接続された場合でも、不定の
データが外部に出力されることがなく、誤動作すること
がない。

【００２７】さらに、制御信号にチップセレクト信号を
用いることにより、ソフトウェアを変更したり、新しく
装置を設ける必要がない。

【図面の簡単な説明】

【図１】本発明の通信回路パッケージの原理図である。

【図２】本発明の通信回路パッケージの具体例を示すブ
ロック図である。

【図３】パッケージにおける信号の変化状態を示すタイ
ムチャートである。

【図４】従来の通信回路パッケージのブロック図である
。

【符号の説明】

１　　パッケージ ２　　制御装置 ３　　レジスタ ４　　通信回路 ５　　バッファ ６　　信号出力回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ディジタル回線用ロッカに収納される
   通信回路パッケージ（１）において、制御装置（２）か
   らのライト信号（ＷＳ）の供給とともにデータ（ＤＳ）
   を受け取り一時的に記憶するレジスタ（３）と、前記レ
   ジスタ（３）から通信回路（４）に送られて処理された
   データ（ＤＳ１）を受け取り一時的に記憶するとともに
   、イネーブル信号（ＥＳ）が供給されると前記データ（
   ＤＳ１）を前記パッケージ（１）の外部へ出力するバッ
   ファ（５）と、前記制御装置（２）からの制御信号（Ｃ
   Ｓ）に応じて前記バッファ（５）に前記イネーブル信号
   （ＥＳ）を供給する信号出力回路（６）と、を有するこ
   とを特徴とする通信回路パッケージ。
2. 【請求項２】　　前記制御信号（ＣＳ）はチップセレク
   ト信号であり、前記信号出力回路（６）は前記チップセ
   レクト信号のセレクト状態解除時に前記イネーブル信号
   （ＥＳ）を出力することを特徴とする請求項１記載の通
   信回路パッケージ。
3. 【請求項３】　　前記信号出力回路（６）はフリップフ
   ロップであり、前記制御信号（ＣＳ）に応じて前記フリ
   ップフロップの出力信号が変化し、その変化した出力信
   号を前記イネーブル信号（ＥＳ）とすることを特徴とす
   る請求項１または２記載の通信回路パッケージ。