KR0148528B1 - 마이크로 제어기 - Google Patents

마이크로 제어기

Info

Publication number
KR0148528B1
KR0148528B1 KR1019950005936A KR19950005936A KR0148528B1 KR 0148528 B1 KR0148528 B1 KR 0148528B1 KR 1019950005936 A KR1019950005936 A KR 1019950005936A KR 19950005936 A KR19950005936 A KR 19950005936A KR 0148528 B1 KR0148528 B1 KR 0148528B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
mode
timing
operating
Prior art date
Application number
KR1019950005936A
Other languages
English (en)
Other versions
KR950029927A (ko
Inventor
마사토 미쓰하시
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950029927A publication Critical patent/KR950029927A/ko
Application granted granted Critical
Publication of KR0148528B1 publication Critical patent/KR0148528B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Abstract

동작 모드중 어느 하나로 동작할 수 있는 마이크로 제어기는 제 1 타이밍에서 제 1 외부 노드(37,38,39)에 제공된 제 1 모드 신호를 래칭하는 하나 또는 그 이상의 제 1 래치 회로(46)와, 제 1 타이밍과 다른 제 2 타이밍에서 제 1 외부 노드(37,38,39)에 제공된 제 2 모드 신호를 래칭하는 하나 또는 그 이상의 제 2 래치 회로(40,41,42)와, 상기 제 2 타이밍에서 리세트시 동작 모드중 하나로 동작하는 논리 연산 회로(32)를 포함하며, 상기 동작 모드중 하나는 상기 하나 또는 그 이상의 제 1 래치 회로(46)로부터의 제 1 모드 신호와 상기 하나 또는 그 이상의 제 2 래치 회로(40,41,42)로부터의 제 2 모드 신호에 의해 한정된다.

Description

마이크로 제어기
제1도는 종래의 마이크로 제어기의 블록도.
제2도는 종래의 다른 마이크로 제어기의 블록도.
제3도는 본 발명의 마이크로 제어기의 제 1 실시예의 블록도.
제4도는 본 발명의 마이크로 제어기의 제 2 실시예의 블록도.
제5도는 제4도에 도시된 마이크로 제어기의 주요부의 회로도.
제6a-6j도는 제5도의 신호에 대한 타임챠트.
* 도면의 주요부분에 대한 부호의 설명
30 : 클록 발생 회로 31 : 내부 클록 발생 회로
32 : 논리 연산 회로 36 : 리세트 연장 회로
40,41,42,46 : 래치 회로 44 : 동작 모드 선택 회로
50 : 카운터 52 : 기동 플립플롭
본 발명은 마이크로 제어기, 특히 전자장비에 설치되는 마이크로 제어기에 관한 것이다.
최근, 첨단 기능을 갖춘 전자제품에 대한 수요가 증가하면서 여러 가지 형태의 전자제품의 내부에 마이크로 제어기를 내장하고 있다. 이 마이크로 제어기는 첨단 기능에 대한 요구를 만족시키기 위해 다양한 동작모드로 동작될 필요가 있다. 이들 마이크로 제어기를 제품에 내장하기 전에 마이크로 제어기가 여러 가지 동작 모드에서 설계된대로 동작하는지의 여부가 체킹될 필요가 있다.
또한, 마이크로 제어기는 여러 가지 휴대용 장비에도 삽입된다. 따라서, 일부의 마이크로 제어기는 전력 소비를 줄이기 위해 정지 시간동안 그 동작이 정지되는 기능을 갖추고 있다.
제1도 및 제2도는 종래의 마이크로 제어기의 블록도이다.
제1도에서, 클록 발생 회로(10)에 의해 발생된 클록 신호는 내부 클록 발생 회로(11)에 공급된다. 내부 클록 발생 회로(11)는 여러 가지 내부 클록 신호를 발생시키고 이들을 논리 연산 회로(12)에 공급한다. 미리 정해진 기간동안 1을 유지하는 리세트 신호가 외부에서 노드(15)에 공급된다. 리세트 신호가 1 인 기간의 시간은 리세트 연장 회로(16)에 의해 연장된다. 이 연장된 리세트 신호는 그것을 리세트하도록 논리 연산 회로(12)에 공급된다.
동작 모드를 나타내는 모드 신호는 노드(17,18,19)에 공급되어 각각 래치 회로(20,21,22)에 공급된다. 연장된 리세트 신호가 1 일 때 래치 회로(20,21,22)는 각각 노드(17,18,19)로부터의 모드 신호를 래치하기 위해 AND 회로(23)로부터의 내부 클록 신호중 하나를 수신한다. 노드(19)로부터의 내부 클록 신호중 하나를 수신한다. 노드(19)로부터의 모드 신호는 노말(Normal) 동작과 테스트 동작중 어느 하나를 표시하고 래치 회로(22)의 출력으로서 논리 연산 회로(12)에 공급된다. 또한, 래치 회로(20,21,22)의 출력은 동작 모드 선택 회로(24)에 공급되어 디코딩된다. 동장 모드 선택 회로(24)의 출력은 논리 연산 회로(12)의 내부 동작을 제어한다.
제2도의 마이크로 제어기에서, 클록 발생이 안정화 되기를 기다리는 카운터(25)는 마이크로 프로세서의 파워 온(마이크로 프로세서 전원 공급)시 클록 발생 회로(10) 동작이 안정화 되기를 기다리기 위해 제공된다. 카운터(25)은 노드(15)로부터의 리세트 신호1 에 의해 리세트 되고 클록 발생 회로(10)에 의해 발생되는 클록 신호를 카운팅 하기 시작한다. 카운트가 미리 정해진 수를 초과할 때, 카운터(25)는 리세트 연장 회로(16)에 제공된 기동 플립플롭(26)을 세팅한다. 플립플롭(26)의 세팅은 리세트 연장 회로(16)를 트리거하고, 연장되 리세트 신호는 논리 연산 회로(12)와 AND 회로(23)에 공급된다.
제1도 및 제2도에 도시된 종래의 회로에서, 노드(17,18,19)는 동작 모드의 세팅을 위해 할당된다. 즉, 동작 모드는 리세트 시간에 노드(17,18,19)의 신호 레벨에 기초하여 선택된다. 일반적으로, 마이크로 제어기 칩은 그것의 실행시 종종 제한된 공간만 이용될 수 있기 때문에 마이크로 제어기 칩 상에 제공될 수 있는 외부 노드의 수가 제한된다. 그러나, 외부 노드에 의해 세팅될 수 있는 테스트 아이템의 수가 많을수록 테스트의 실행은 그만큼 쉬워진다. 따라서, 동작 모드의 세팅을 단순화해야하는 것과 외부노드의 수를 적게하는 것간의 대립적 관계가 존재한다.
또한, 제2도에 도시된 종래의 회로에는 클록 발생이 안정화되기를 기다리는 카운터(25)와 카운터(25)에 의해 세팅될 플립플롭(26)이 제공된다. 따라서, 모드가 리세트에서 동작모드로부터 테스트 모드로 스위칭될 때 카운터(25)가 클록 신호를 카운팅하고 있는 기간 동안에는 테스트가 실행될 수 없다. 이것에 따라 테스트에 필요한 시간이 증가된다.
따라서, 마이크로 제어기 분야에서 동작 모드를 세팅하기 위한 모드 신호를 나타내는 비트의 수가 외부 노드의 수를 증가시키지 않고도 증가될 수 있고, 또한 테스트에 필요한 시간이 클록 발생을 안정화시키는데 걸리는 시간을 제거함으로써 감소될 수 있는 마이크로 제어기를 제공할 필요가 있다.
본 발명은 목적은 상기한 필요를 만족시킬 수 있는 마이크로 제어기를 제공하는데 있다.
본 발명의 다른 목적 및 동작 모드를 세팅하기 위한 모드 신호를 나타내는 비트의 수가 외부 노드의 수를 증가시키지 않고도 증가될 수 있는 마이크로 제어기를 제공하는데 있다.
본 발명에 따른 상기 목적은 성취하기 위해, 동작 모드중 어느 하나에서 동작할 수 있는 마이크로 제어기는 제 1 타이밍에서 제 1 외부 노드에 제공되는 제 1 모드 신호를 래칭하는 하나 또는 그 이상의 제 1 래치 회로와, 제 1 타이밍과 다른 제 2 타이밍에서 제 1 외부 노드에 제공되는 제 2 모드 신호를 래치하는 하나 또는 그 이상의 제 2 래치 회로와, 제 2 타이밍에서 리세트시 동작 모드중 하나에서 동작하는 논리 연산 회로를 포함하는데, 동작 모드중 어느 하나는 하나 또는 그 이상의 제 1 래치 회로로부터의 제 1 모드 신호와, 하나 또는 그 이상의 제 2 래치 회로로부터의 제 2 모드 신호에 의해 한정된다.
본 발명에 따른 마이크로 제어기에서, 제 1 래치 회로는 제 1 타이밍에서 제 1 외부 노드로부터의 제 1 노드 신호를 래칭하고, 제2 래치 회로는 제2 타이밍에서 제 1 외부 노드로부터의 제 2 노드 신호 래칭한다. 동작 모드는 제 1 및 제 2 래치 회로에 저장된 이들 모드 신호를 사용하여 스위칭된다. 따라서, 단일 외부 노드는 동작 모드를 나타내기 위한 2 비트를 제공할 수 있다. 따라서, 외부 노드의 수를 증가시키지 않고도 모드 신호를 위한 비트의 수를 증가시킬 수 있다.
본 발명의 또다른 목적은 클록발생을 안정화 시키는데 필요한 시간을 제거함으로써 테스트에 필요한 시간을 감소(단축)시키자는데 있다.
본 발명의 상기 목적을 성취하기 위해, 동작 모드중 어느 하나에서 동작할 수 있는 마이크로 제어기는 제 1 외부 노드에서 제 1 신호를 수신하고 타이밍 회로가 활성화될 때 제 2 신호를 제공하는 타이밍 회로와, 타이밍 회로가 제 2 신호를 제공할 때 제 2 외부 노드에 제공된 모드 신호를 래칭하는 래치 회로와, 제 1 외부 노드에서 제 1 신호를 수신하고 미리 정해진 시간을 대기한 후 타이밍 회로를 활성화시키는 대기 회로와, 모드 신호중 하나가 테스트 동작 모드인 경우 제 2 외부 노드중 미리 정해진 하나에서 모드 신호중 하나를 수신할 때 타이밍 회로를 활성화하는 활성화 회로와, 리세트 동안 제 2 신호를 수신할 때 래치 회로에 저장된 모드 신호에 의해 한정되는 동작모드중 하나에서 동작하는 논리 연산 회로를 포함하는데, 상기 타이밍 회로는 모드 신호중 하나가 테스트 동작 모드가 아닌 동작 모드를 나타낼 때 리세트 전에 시간 지연을 제공하나, 모드 신호중 하나가 테스트 동작 모드를 나타낼 때 리세트 전에 시간 지연을 제공하지 않는다.
상기한 마이크로 제어기에서, 테스트 동작 모드는 클록 발생이 안정화되기를 기다리는 타이밍 회로의 대기 기간을 제거함으로서, 테스트가 대기 기간없이 실행될 수 있다. 따라서, 테스트에 필요한 시간이 단축될 수 있어 매우 유리하다.
본 발명의 다른 목적 및 기타의 특징은 첨부 도면을 참고로 한 이하의 설명으로부터 명백해 질 것이다.
제3도는 본 발명에 따른 마이크로 제어기의 제 1 실시예를 나타낸다.
제3도에서, 클록 발생 회로(30)에서 발생되는 클록 신호는 내부 클록 발생 회로(31)에 공급된다. 내부 클록 발생 회로(31)는 여러 가지 형태의 내부 클록 신호를 발생시키고 그들을 논리 연산 회로(32)에 공급한다. 미리 정해진 기간동안 1을 유지하는 리세트 신호는 외부에서 노드(35)에 공급된다. 이 리세트 신호는 리세트 연장 회로(36)에서 정해진 시간 동안 연장되어 논리 연산 회로(32)에 공급된다. 논리 연산 회로(32)는 상기 연장된 리세트 신호에 의해 리세트된다. 여기서, 리세트 연장 회로(36)에 의해 연장되는 시간 길이는 리세트 신호가 1을 유지하는 기간보다 더 길다.
동작 모드를 표시하는 모드 신호는 노드(37,38,39)에 공급되어 각각 래치 회로(40,41,42)에 공급된다. 노드(39)의 모드 신호는 래치 회로(46)에 공급된다. 리세트 연장 회로(36)에서 연장된 리세트 신호가 1 이 될 때 래치 회로(40,41,42)는 각각 노드(37,38,39)로부터의 모드 신호를 래칭하기 위해 AND 회로(43)를 통해 내부 클록 신호중 하나를 수신한다. 래치 회로(46)는 AND 회로(45)의 나머지 입력이 1 일 때 AND 회로(45)를 통해 내부 클록 신호중 하나를 수신한다. 따라서, 노드(35)로부터의 리세트 신호가 1 이 될 때 래치 회로(46)는 노드(39)로부터의 모드 신호를 래칭한다.
래치 회로(46)에 의해 래칭되는 모드 신호는 노말 동작 또는 테스트 동작중 어느 하나로서 논리 연산 회로(32)에서 공급된다. 또한 동일한 모드 신호는 동작 모드 선택 회로(44)에 공급된다. 래치 회로(40,41,42)에 의해 래칭되는 모드 신호 또한 동작 모드 선택 회로(44)에 공급된다. 동작 모드 선택 회로(44)는 이들 모드 신호를 디코딩하여 제어 신호를 발생시켜 논리 연산 회로(32)에 공급한다. 논리 연산 회로(32)의 내부 동작은 이들 제어 신호에 의해 제어된다.
마이크로 제어기를 테스트 하기 위해, 테스트 동작이 노드(39)에 표시된다. 예컨대, 1 의 모드 신호가 노드(39)에 공급되는 동안, 1 의 리세트 신호가 미리 정해진 기간동안 노드(35)에 공급된다. 리세트 신호가 1 이기 때문에 내부 클록 신호가 AND 회로(45)를 통해 래치 회로(46)에 공급된다. 따라서, 1 의 모드 신호가 래치 회로(46)에 의해 래칭된다.
다음, 1 의 리세트 신호가 리세트 연장 회로(36)에 의해 연장되는 동안 실행될 테스트의 형태를 나타내는 모드 신호 MDO~MD2 가 각각 노드(37,38,39)에 공급된다. 리세트 연장 회로(36)에 의해 연장되는 리세트 신호가 1 이 될 때, 내부 클록 신호중 하나가 AND 회로(43)를 통해 래치 회로(40,41,42)에 공급된다. 따라서, 모드 신호 MDO~MD2 가 래치 회로(40,41,42)에 의해 래칭된다.
이러한 방법으로 래치 회로(46)와 래치 회로(40,41,42)간의 래칭 타이밍에 시간차를 발생시킴으로서 모드 신호의 부가의 하나의 비트가 노드(39)로부터 제공될 수 있다. 따라서, 외부 노드의 수를 증가시키지 않고도 동작 모드의 세팅을 위한 모드 신호를 표현하는 비트의 수를 증가시킬 수 있다. 이것은 테스트가 쉽게 실행될 수 있게 한다.
물론, 동작 모드는 노말 동작과 테스트 동작으로 세팅될 수 있다. 더욱이, 노드(37,38) 또한 AND 회로(45)로부터의 출력에 응답하여 동작하는 래치 회로를 구비할 수 있다. 그러한 래치 회로는 리세트 신호가 노드(35)에 공급될 때 모드 신호를 래칭하고 모드 신호를 동작 모드 선택 회로(44)에 공급함으로서 모드 신호를 표현하는 비트의 수를 증가시킨다.
제4도는 본 발명에 따른 마이크로 제어기의 제 2 실시예의 블록도이다.
제4도에서, 제3도에서와 같은 요소의 동일한 부호를 부여했고 그들의 설명을 생략하겠다.
제4도에서, 클록 발생이 안정화되기를 대기하는 카운터(50)는 그것이 노드(35)로부터 1 의 리세트 신호를 수신할 때 리세트된다. 이때, 카운터(50)는 클록 발생 회로(30)에 의해 발생되는 클록 신호의 카운팅을 개시한다. 카운터(50)는 카운트가 클록 발생 회로(30)의 동작의 안정을 나타내는 미리 정해진 수로 될 때 1 의 세팅 신호를 제공한다.
이 1 의 세트 신호는 OR 회로(51)를 통해 리세트 연장 회로(36)에 제공된 기동 플립플롭(52)에 공급된다. 이 플립플롭(52)은 세트 신호에 의해 세팅된다. 리세트 연장 회로는 플립플롭(52)이 세팅될때만 노드(35)로부터 공급된 리세트 신호를 연장시킨다. 따라서 노말 동작 모드에서, 리세트 연장 회로(36)는 노드(35)로부터의 리세트 신호를 연장시키고 클록 발생 회로(30)의 동작이 안정화된 후에만 논리 연산 회로(32)로 연장된 리세트 신호를 공급한다.
노드(39)는 0 으로 노말 동작을 표시하고 1 로 테스트 동작을 표시하는 모드 신호를 수신한다. 이 모드 신호는 래치 회로(42)와 OR 회로(51)에 공급된다. 따라서, 테스트 동작 모드에서 테스트 동작을 표시하는 1 의 모드 신호는 OR 회로(51)를 통해 기동 플립플롭(52)에 공급된다. 따라서, 리세트 연장 회로(36)는 카운터(50)가 리세트 신호에 의해 리세트 된 후 1 의 세트 신호를 발생시키기를 기다리지 않고도 활성화 될 수 있다. 리세트 연장 회로(36)가 1 의 리세트 신호를 발생시킬 때 내부 클록 신호중 하나가 AND 회로(43)를 통해 래치 회로(40,41,42)에 공급된다. 결과적으로, 래치 회로(40,41,42)는 각각 노드(37,38,39)로부터 제공된 모드 신호 MDO~MD2를 래칭한다. 래치 회로(42)에 의해 래칭되는 모드 신호 MD2 는 그것이 테스트 동작 모드로 세팅되도록 논리 연산 회로(32)에 공급된다. 또한, 동일한 모드 신호 MD2 는 동작 모드 선택 회로(44)에 공급된다.
제5도는 제4도에 도시된 마이크로 제어기의 주요부의 회로도이다. 제5도에서, 노드(60)는 제4도의 노드(35)에 해당하고 리세트 신호의 반전 신호로서 제6d 도에 도시된 신호 ERSX를 수신한다. 노드(61)는 제6a도에 도시된 내부 클록 MCL L2X 를 수신한다. 노이즈 제거회로(62)에서 노이즈가 감소된 신호 ERSX 는 OR 회로(64)와 NAND 회로(65)를 통과하여 제6e도에 도시된 신호 SPRESET 로 된다. 이 신호 SPRESET 는 NOR 회로(67)를 통과하여 제6f도에 도시된 신호 INITWDOG 로 된다. 이 신호 INITWDOG 는 세트 신호로서 노드(69)를 통해 플립플롭(71)에 공급된다. 여기서, 플립플롭(71)은 제4도의 기동 플립플롭(52)에 해당한다. 또한, 신호 INITWDOG 는 제4도의 카운터(50)에 공급된다.
클록 발생이 안정되기를 기다리는 카운터(50)는 신호 INITWDOG 의 정(+)의 에지에서 클록 신호의 카운팅을 개시한다. 카운터(50)는 카운트가 미리 정해진 수를 초과할 때 1 로 변환하는 제6g도에 도시된 신호 OSCRDY를 발생한다. 이 신호 OSCRDY 는 노드(73)와 AND 회로(75)를 통해 플립플롭(71)의 리세트 노드에 공급된다.
노드(77)는 제4도의 노드(39)에 해당하고 1 로 테스트 동작 모드를 나타내는 제6j도에 도시된 모드 신호 MD2를 수신한다. 이 모드 신호 MD2는 노이즈 제거 회로(62)의 OR 회로(63)에 공급되고, 또한 인버터(72)에 의해 반전되어 AND 회로(75)와 OR 회로(64)에 공급된다. 신호 MD2 가 1 일 때, OR 회로(63)는 지연 회로(80)와 NAND 회로(81)를 사용하여 신호 ERSX 의 에지에서 노이즈 제거 회로(62)가 노이즈를 제거하는 것을 방지한다. OR 회로(64)와 NAND 회로(65)는 신호 MD2가 0 일 때 신호 SPRSET 가 1 이 되지 않게 한다. 이 신호 SPRESET 는 전원 상승시 사용된다.
AND 회로(75)는 부(-) 논리에서 동작하고 제4도의 OR 회로(51)에 해당한다. 신호 MD2 가 1 일 때, 플립플롭(71)은 신호 OSCRDY 가 1 이 아닐 경우에도 리세팅된다. 제6h도에 도시된 바와 같이, 플립플롭(71)의 출력은 신호 INITWDOG 의 부(-)에지에서 하이로 되므로서 리세트 연장 회로(82)를 활성화시킨다. 리세트 연장 회로(82)는 제4도의 리세트 연장 회로에 해당하고 플립플롭(83,84,85,86)으로 구성된다. 플립플롭(85,86)은 신호 변화를 동기화 시키기 위해 각각 내부 클록 KB, KA를 구비한다. 내부 클록 KB, KA 는 각각 제6b도 및 제6c도에 도시되어 있다. 신호 INITWDOG 의 링(+) 에지에서 리세트 연장 회로(82)는 노드(87)에서의 리세트 신호 RST를 제6i도에 도시된 바와 같이 1 로 변환한다. 플립플롭(71)의 출력(제6h도)이 1이 될 때로부터 시작해서 리세트 신호 RST 는 내부 클록 KA의 정(+) 에지에서 0 으로 변환되기 전에 4 개의 내부 클록 KB 의 통과를 기다린다. 이것이 논리 연산 회로(32)에 공급되는 리세트 신호 RST 이다.
이러한 방법으로, 논리 연산 회로(32)의 리세트는 클록 발생 회로(30)의 동작이 안정될 때까지 노말 동작모드에서 지연된다. 다른 한편, 테스트 동작 모드에서, 논리 연산 회로(32)는 카운터가 세트 신호를 발생시키기를 기다리지 않고 리세팅 될 수 있다. 따라서, 테스트에 필요한 시간이 감소될 수 있다.
상기 제 1 실시예와 제 2 실시예는 함께 결합될 수 있다. 이 경우에, 제 2 실시예의 리세트 연산 회로(82)는 내부 클록 KB 의 4 클록을 카운팅 하기 때문에 모드 신호 MD2 는 제6j도 아래에 표시된 기간 T1동안 스위칭될 수 있다.
상기한 바와 같이, 제 1 실시예의 마이크로 제어기에서, 래치 회로는 리세트 신호가 1을 유지하기 위해 연장되는 동안 외부 노드로부터의 모드 신호를 래칭하고, 다른 래치 회로는 연장전의 리세트 신호가 1 을 유지하는 동안 동일한 외부 노드로부터 다른 모드 신호를 래칭한다. 동작 모드는 이들 2 래치 회로에 저장된 모드 신호를 사용하여 스위칭 되므로써 단일 외부 노드가 동작 모드를 표현하는 2 비트를 제공할 수 있 다.
제 2 실시예의 마이크로 제어기에서, 테스트 동작 모드는 클록 발생이 안정되기를 기다리는 회로의 대기 시간을 필요없게 하므로써 테스트가 대기 시간없이 실행될 수 있다. 따라서, 테스트에 필요한 시간이 감소될 수 있어 매우 유리해진다.
또한, 본 발명은 이들 실시예에 한정되지 않고, 여러 가지 변경 및 수정이 본 발명의 사상으로부터 벗어남이 없이 이루어질 수 있다.

Claims (14)

  1. 동작 모드중 어느 하나로 동작할 수 있는 마이크로 제어기에 있어서, 제 1 타이밍에서 제 1 외부 노드(37,38,39)에 제공된 제 1 모드 신호를 래칭하는 하나 또는 그 이상의 제 1 래치 회로(46)와; 상기 제 1 타이밍과 다른 제 2 타이밍에서 상기 제 1 외부 노드(37,38,39)에 제공된 제 2 모드 신호를 래칭하는 하나 또는 그 이상의 제 2 래치 회로(40,41,42)와; 상기 제 2 타이밍에서 리세트시 상기 동작 모드중 하나로 동작하는 논리 연산 회로를 포함하는데, 상기 동작 모드중 하나는 상기 하나 또는 그 이상의 제 1 래치 회로(46)로부터의 상기 제 1 모드 신호와 상기 하나 또는 그 이상의 제 2 래치 회로(40,41,42)로부터의 상기 제 2 모드 신호에 의해 한정되는 것을 특징으로 하는 마이크로 제어기.
  2. 제1항에 있어서, 제 2 외부 노드(35)에서 상기 제 1 타이밍을 나타내는 제 1 신호를 수신하여 상기 제 2 타이밍을 나타내는 제 2 신호를 제공하는 타이밍 회로(36)를 추가로 포함하는 것을 특징으로 하는 마이크로 제어기.
  3. 제2항에 있어서, 내부 클록 신호를 발생하는 클록 발생 회로(31)를 추가로 포함하며, 상기 논리 연산 회로(32), 상기 제 1 래치 회로(46) 및 상기 제 2 래치 회로(40,41,42)는 상기 내부 클록 신호에 의해 동작하는 것을 특징으로 하는 마이크로 제어기.
  4. 제3항에 있어서, 상기 제 1 모드 신호와 상기 제 2 모드 신호를 수신하여 상기 동작 모드중 어느 하나로 상기 연산 논리 회로(32)를 제어하기 위한 동작 모드 선택 회로(44)를 추가로 포함하는 것을 특징으로 하는 마이크로 제어기.
  5. 제2항에 있어서, 상기 타이밍 회로(36)는 상기 제 2 외부 노드(35)에서 상기 제 1 신호를 수신하여 상기 제 2 신호를 제공하도록 상기 제1 신호를 연장하는 리세트 연장 회로(36)를 포함하는 것을 특징으로 하는 마이크로 제어기.
  6. 제5항에 있어서, 상기 하나 또는 그 이상의 제 1 래치 회로(46)는 상기 제 1 신호가 상기 제 2 외부 노드(36)에 제공되는 동안 상기 제 1 모드 신호를 래칭하고, 상기 하나 또는 그 이상의 제 2 래치 회로(40,41,42)는 상기 제 2 신호가 상기 리세트 연장 회로(36)에 의해 제공되는 동안 상기 제 2 모드 신호를 래칭하는 것을 특징으로 하는 마이크로 제어기.
  7. 동작 모드중 어느 하나로 동작할 수 있는 마이크로 제어기에 있어서, 타이밍 회로(36)가 활성화될 때 제 1 외부 노드(35)에 의해 제 1 신호를 수신하여 제 2 신호를 제공하는 타이밍 회로(36)와; 상기 타이밍 회로(36)가 상기 제 2 신호를 제공할 때 제 2 외부 노드(37,38,39)에 제공되는 모드 신호를 래칭하는 래치 회로(40,41,42)와; 상기 제 1 외부 노드(35)에서 상기 제 1 신호를 수신하여 미리 정해진 기간을 대기한 후 상기 타이밍 회로(36)를 활성화 시키는 대기 회로(50)와, 상기 모드 신호중 하나가 테스트 동작 모드를 나타낼 경우, 상기 제 2 외부 노드(37,38,39)중 미리 선택된 노드에서 상기 모드 신호중 하나를 수신할시 상기 타이밍 회로(36)를 활성화 시키는 활성화 회로(51)와, 리세트동안 상기 제 2 신호를 수신할 시 상기 래치 회로(40,41,42)에 저장된 상기 모드 신호에 의해 한정되는 상기 동작 모드중 하나로 동작하는 논리 연산 회로(32)를 포함하며, 상기 타이밍 회로(36)는 상기 동작 모드중 하나가 상기 테스트 동작 모드와 다른 동작 모드를 나타낼 때 상기 리세트 전에 시간 지연을 제공하나, 상기 동작 모드중 하나가 상기 테스트 동작 모드를 나타낼 때 상기 리세트 전에 시간 지연을 제공하지 않는 것을 특징으로 하는 마이크로 제어기.
  8. 제7항에 있어서, 내부 클록 신호를 발생하는 클록 발생 회로를 추가로 포함하며, 상기 논리 연산 회로(32)와 상기 래치 회로(40,41,42)는 상기 내부 클록 신호에 의해 동작되는 것을 특징으로 하는 마이크로 제어기.
  9. 제8항에 있어서, 상기 래치 회로(40,41,42)로부터 상기 모드 신호를 수신하여 상기 동작 모드중 하나로 동작하도록 상기 논리 연산 회로(32)를 제어하는 동작 모드 선택 회로(44)를 추가로 포함하는 것을 특징으로 하는 마이크로 제어기.
  10. 제7항에 있어서, 상기 타이밍 회로(36)은 상기 제 1 외부 노드(35)에서 상기 제 1 신호를 수신하여 상기 제 2 신호를 제공하도록 상기 제 1 신호를 연장하는 리세트 연장 회로(36)를 포함하는 것을 특징으로 하는 마이크로 제어기.
  11. 노드(37,38,39)와, 제 1 타이밍에서 상기 노드(37,38,39)에 제공되는 제 1 모드 신호를 래칭하는 하나 또는 그 이상의 제 1 래치(46)와, 상기 제 1 타이밍과 다른 제 2 타이밍에서 상기 노드(37,38,39)에 제공된 제 2 모드 신호를 래칭하는 하나 또는 그 이상의 제 2 래치(40,41,42)와, 상기 하나 또는 그 이상의 제 1 래치(46)로부터의 제 1 모드 신호와 상기 하나 또는 그 이상의 제 2 래치(40,41,42)로부터의 제 2 모드 신호에 의해 한정되는 서로 상이한 모드중 하나로 동작하는 논리 연산 회로(32)를 포함하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 마이크로 제어기를 포함하는 것을 특징으로 하는 장치.
  13. 동작 모드중 어느 하나로 동작할 수 있는 마이크로 제어기용 동작 모드를 선택하는 방법에 있어서, 제 1 타이밍에서 외부 노드(37,38,39)에 제공되는 제 1 모드 신호를 래칭하는 단계와, 제 1 타이밍과 다른 제 2 타이밍에서 상기 외부 노드(37,38,39)에 제공되는 제 2 모드 신호를 래칭하는 단계와, 상기 제 2 타이밍에서 리세트시 상기 제 1 모드 신호와 상기 제 2 모드 신호에 의해 한정되는 상기 동작 모드중 하나로 동작하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 동작 모드중 어느 하나로 동작할 수 있는 마이크로 제어기용 동작 모드를 선택하는 방법에 있어서, a) 제 1 외부 노드(35)에서 제 1 신호를 수신하는 단계와, b) 상기 제 1 신호의 수신 후 미리 정해진 기간의 경과 후 제 2 신호를 발생하는 단계와, c) 상기 제 1 신호의 수신 후 테스트 동작 모드를 나타내는 동작 모드중 하나가 제 2 외부 노드(37,38,39)중 미리 정해진 노드에 수신된 때 제 2 신호를 발생하는 단계와, d)상기 제 2 신호가 발생된 때 상기 제 2 외부 노드(37,38,39)에 제공된 상기 모드 신호를 래칭하는 단계와, e) 상기 제 2 신호에 의해 개시된 리세트 후 상기 단계 d)에서 래칭된 상기 모드 신호에 의해 한정되는 상기 동작 모드중 하나로 동작하는 단계를 포함하며, 상기 미리 정해진 기간의 시간 지연은 상기 제 1 신호의 수신과, 상기 테스트 동작 모드와 다른 동작 모드에 대한 리세트 사이에 제공되는 것을 특징으로 하는 방법.
KR1019950005936A 1994-04-28 1995-03-21 마이크로 제어기 KR0148528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-092157 1994-04-28
JP09215794A JP3727670B2 (ja) 1994-04-28 1994-04-28 マイクロコントローラ

Publications (2)

Publication Number Publication Date
KR950029927A KR950029927A (ko) 1995-11-24
KR0148528B1 true KR0148528B1 (ko) 1998-11-16

Family

ID=14046596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005936A KR0148528B1 (ko) 1994-04-28 1995-03-21 마이크로 제어기

Country Status (3)

Country Link
US (1) US5617310A (ko)
JP (1) JP3727670B2 (ko)
KR (1) KR0148528B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159470B2 (ja) * 2008-06-27 2013-03-06 富士通テン株式会社 信号処理装置および信号処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438672A (en) * 1990-12-18 1995-08-01 National Semiconductor Corporation Microcontroller emulator for plural device architecture configured by mode control data and operated under control code transmitted via same switching bus
DE69231230T2 (de) * 1991-11-12 2001-03-01 Microchip Tech Inc Einschaltverzoegerung fuer mikrokontroller
EP0612422B1 (en) * 1991-11-12 2000-07-05 Microchip Technology Inc. Microcontroller with fuse-emulating latches and method of testing
JP2522140B2 (ja) * 1992-11-18 1996-08-07 日本電気株式会社 論理回路

Also Published As

Publication number Publication date
JPH07295955A (ja) 1995-11-10
JP3727670B2 (ja) 2005-12-14
US5617310A (en) 1997-04-01
KR950029927A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
JP2762670B2 (ja) データ処理装置
US6600345B1 (en) Glitch free clock select switch
US6611920B1 (en) Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
US8719600B2 (en) Dynamic voltage transitions
US8375239B2 (en) Clock control signal generation circuit, clock selector, and data processing device
JPH10161767A (ja) 小電力状態に出入するときにデータ処理システム内のクロックを自動的に順序付ける装置およびその方法
JP3468592B2 (ja) クロック信号発生回路
KR19990014219A (ko) 클록 생성 방법 및 장치
US7653822B2 (en) Entry into a low power mode upon application of power at a processing device
KR20020069143A (ko) 클록 신호 주기 이상의 검출
US6624681B1 (en) Circuit and method for stopping a clock tree while maintaining PLL lock
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
KR20030024619A (ko) 클록 감시 장치
US6550013B1 (en) Memory clock generator and method therefor
US6754836B2 (en) Microcomputer capable of switching between low current consumption mode and normal operation mode
KR0148528B1 (ko) 마이크로 제어기
US7167996B2 (en) Micro controller unit
US6496078B1 (en) Activating on-chip oscillator using ring oscillator
KR100616683B1 (ko) 파워다운 및 웨이크업 회로
US6097226A (en) Power noise preventing circuit for microcontroller unit (MCU)
JPH076155A (ja) シングルチップ・マイクロコンピュータ
KR100304991B1 (ko) 이중화보드 절체회로
KR100266627B1 (ko) 파워다운회로
KR100272531B1 (ko) 전자기기에 있어서의 전원 소모 방지장치 및 방법
KR0163889B1 (ko) 슬립모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 17

EXPY Expiration of term