TW591508B - One-chip microcomputer with analog-to-digital converter - Google Patents

One-chip microcomputer with analog-to-digital converter Download PDF

Info

Publication number
TW591508B
TW591508B TW091109023A TW91109023A TW591508B TW 591508 B TW591508 B TW 591508B TW 091109023 A TW091109023 A TW 091109023A TW 91109023 A TW91109023 A TW 91109023A TW 591508 B TW591508 B TW 591508B
Authority
TW
Taiwan
Prior art keywords
conversion
analog input
signal
circuit
start request
Prior art date
Application number
TW091109023A
Other languages
English (en)
Inventor
Nobuya Uda
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Elec Sys Lsi Design
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Elec Sys Lsi Design filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW591508B publication Critical patent/TW591508B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Microcomputers (AREA)

Description

五、發明說明（1) 發明所屬技術領域 本發明係有關於在少數之 關電路依次產生之複齡、b輸入端子接收在外部開 數位變換器之單晶片微電腦。 就後4別之具有類比/ 習知技術
以往在以單曰U 用按鍵陣列或A/D變換〜写電細於貝現複數輸入之情況，構成利 輸入電路，在輪入端、°鉍^入電路。在利用按鍵陣列之 況，可實現效率最：：數和輸出端子數以同數構成之情 圖9係表示包最:上按，卜 晶片微電腦之電路圖，女鍵陣列之輸入電路之以往之單 P00〜P03係輸入端+· 圖9 51係單晶片微電腦， 信號線，3a〜3d係輪出_! = Ρ23係輪出端子。2a〜2d係輸人 2a〜2d與輸出信幹:化唬線，4a〜4P係接在輸入信號線 圖10係表示V括二“間之開關。 晶片微電腦之動作夕^用知鍵陣列之輸入電路之以往之單 巧1乍之時序圖。 其次說明動彳乍。 在圖9，輸入 拉高至"H"位準，^子P〇〇〜P〇3在單晶片微電腦1之内部被 以時間分割向輪出平/\片微電腦1之輪出端子P2〇〜M3逐一 出之"L"位準信號ηδ諕線仏〜以輸出，，L”位準。若有和所輸 位準信號之輸Λ步之往某一個輸入端子⑼^〜P〇3之"L" 號之輸出端子和私早晶，片微電腦1藉著判斷輸出，，L"位準信 别入了 n Lη位準信號之輸入端子之交點， 2103-4809-PF(N);Ahddub.ptd 591508 五、發明說明（2) 判斷哪一個開關導通。 若按照圖1 〇之條件，在 端仙…準信情況，只在輸出 準信號之輸入成立。因此，入端子pm 通。 早日日片从電腦1判斷開關4b導 因此’單晶片微電腦1因控制 , ^^P2〇^P23 子P20〜P23和輸入了 " L"位出之L =準信號之輸出端 合判別利用開關將哪一個交輪：匕組 輸出入端子之陣列上設置開關，可用比小斤=，糟者在 數判別複數開關輸入。 ^ ^之輸出入端子 在圖9之以往之包括利用按鍵陣 片微電腦卜可用8個端子判別最^ 輪入電路之單晶 可是，效率最佳之按鍵陣列係輪入;’：= 數都是2個端子以上且相等之情％，例如子數和輪出端子 8個知子。因而，尤其在物理上輸出入端 、』出、子之 :電腦，有使用按鍵陣列也無法滿足 ：之早晶片 數之情況。 戍裔要未之開關 說明應用了單晶片微電腦】所内藏之 鍵輸入例。 俠裔8之按 圖11係表示包括A/D變換器之以往之單曰 電路圖，在圖11，5係電阻，6a〜6d係開關。曰曰又微電^腦之 微電腦1，7係類比輸入端子，8係八/1} 〇 γ單晶片 供裔，9係A/J)變換 2103-4809-PF(N);Ahddub.ptd 第7頁 591508
開始要求信號，10係資料匯流排，11係A/D變換完了信 號。 .在本電路’在開關6 a〜6 d之間設置電阻5，藉著經由類 比輸入端子7利用A/D變換器8將因各開關6a〜6d之動作而發 生之類比輸入信號之位準之差異變換為數位值，判別導通 之開關6 a〜6 d。 、 在此情況’自中央運算處理裝置（CPU)向^!)變換器8 週期性的傳送A/D變換開始要求信號9，自CPU向A/D變換器 8週性的傳送A/D變換完了信號丨丨，a/d變換器8和類比輸
入信號之接收無關的按照各A/D變換開始要求信號9之輸入 開始進行A/D變換動作，按照各變換完了信號11之輸入 、’、口束A/D變換動作。A/D變換後之數位值經由流排j 〇 傳給CPU。 、 在如以上所示構成之輸入電路，可和一個類比輸入端 子7連接之可識別之開關數和A/D變換器8之解析度相依， 在8位tl之A/D變換器之情況，理論上可判別託6個開關輸 入。 ^ ，以往之單晶片微電腦如上述所示構成，在使用A / D 變換器8進行按鍵輸入之輸入電冑’得到類比輸入信號之 A/D變換結果才可判別有無類比輸入信號及開關輸入。因 :’A/D變換器8必須藉著週期性自cpu接收" Γΐ9”直Λ視來自•比輸入端子7之類比輸入信號，需 要一直或間歇性繼續動作。因而’產生A/D變換 信號9之CPU為了令A/D變換器8-直或間歇性動'作，°需要—
發明說明（4)
直動作’在該CPU及定時器等發生耗電力 又，在圖11所不之使用A/D變換器8之按鍵輸入之輸入 總路，設置複數類比輸入端子7，在自那些複數類比輸入 〜子7各自輸入類比輸入信號之情況，無法瞬間判斷自哪 兩個類比輸入端子7輸入了有意義之類比輸入信號。即， =要對於來自全部之類比輸入端子7之類比輸入信號繞一 _的進行A/D變換，該值之判斷所需之時間至少也要如下 所示之值。 (類比輸入端子數）X (A/D變換時間+變換值之判定處 理時間） 处
發明要解決之課題 於是，圖9所示之利用按鍵陣列之輸入電路，在端子 數少之單晶片微電腦1有無法充分的提供輸出入端子之产 況。又，圖11所示之使用A/D變換器8之輸入電路，雖然\ 解決其輸出入端子數之課題，卻具有A/D變換之說 了 要耗電力之課S。 、°動作需 本發明考慮如上述之課題，其目的在於提 類 力 個 種具有 比/數位變換器之單晶片微電腦，正確且迅速、低耗 化的識別在一個類比輸入端子或複數類比輪入端子電 所接數之類比輸入信號。 解決課題之方式 若依據本發明，單晶片微電腦包括：類比輸入 %子
591508 五、發明說明（5) 接收類比輸入信號；A/D變換開始要求產生電路，按照在 $類比輸入端子所接收之該類比輸入信號產生A/D變換開 "要求信號；以及A/D變換器，按照該A/D變換開始要求產 t電路所產生之該A/D變換開始要求信號開始進行A/D變 f :在該A/D變換自在該類比輸入端子所接收之類比輸入 信號產生數位資料。 又若依據本發明，以類比輸入信號係有意義之位準為 九、件’ A/D變換開始要求產生電路按照類比輸入信號產生 A/D變換開始要求信號。 若依據本發明，單晶片微電腦包括：複數類比輸入端 各自接收類比輸入信號；複數變換開始要求產生 複數類比輸入端子各自對應，歸對應之類 剧入鈿子所接收之該類比輸入信號各自產生A / D變換開 口要求信號；類比輸入選擇電路，檢測到在該複數A/D變 蕾=始要求產生電路之中之注目之A/D變換開始要求產生 電路所產生之A/D變換開始要求信號後，特定和該注目之 變^開始要求產生電路對應之類比輸入端子，輸出在 輸入端子所接收之該類比輸入信號；以及 A/D I換益’按照該注目之A/D變換開 J =變換開始要求信號開始進行A/D變換，=產 輸入選擇電路所輸出之該類比輸入信號產生 之•二若f據本發明’以在對應之類比輸入端子所接收 之類比輸入信號係有意義之位準為條件，注目之a/d變換
2103-4809-PF(N);Ahddub.ptd 第10頁 五、發明說明（6) 開始要求產生電路按照類比 求信號。 ^號產生A/D變換開始要 又，若依據本發明，複 各自設定優先順位，在2個以上，換開始要求產生電路 個以上之類比輸入信號之产上之類比輸入端子同時收到2 端子相關之2個以上之A/D變換^ = 2個以上之類比輸入 自具有最高優先順位之A/D變要求產生電路之中只有
# m PI ^ ^ ^ 隻換開始要求產生電路產生A/D
變換開始要求k號，將該A/D 王电峪座生A/D 目之A/D變換開始要求產生雷=換開始要求信號作為在注 信號，傳給A/D變換器。 所產生之〇1)變換開始要求 政二“康广發明，特定之A/D變換開始要求產生電 之A/D變換開始要求產生g=f/n生電路以外之2個以上 又，甚…Λ Λ 生A/D變換開始要求信號。 又右依據本發明，在和特定之a/d變換開始要 生電路相^類比輸人料最早㈣在類比輸人端子所接 收之類比輸人信號之中特定之類比輸人 編變換開始要求產生電路之中只有自特定二變 始要求產士電路產生A/D變換開始要求信號，將該a/d變換 開始要求#號作為在注目之A/D變換開始要求產生電路所 產生之A/D變換開始要求信號，傳給a/d變換器。 又’若依據本發明，特定之A/D變換開始要求產生電 路禁止自特定之A/D變換開始要求產生電路以外之別的a/d 變換開始要求產生電路產生A/D變換開始要求信號。 又’若依據本發明，在包含注目之4/1}變換開始要求 画 2103-4809-PF(N);Ahddub.ptd 第11頁 591508
產生電路之2個以上之A/D變換 句含在、、:t曰—λ μ 文姨開始要求產生電路同時產生 ^ s在主目之A/D變換開始 才座 開始要电俨哚> 0 ^ 戈尺屋生電路所產生之A/D變換 =J “唬之2個以上之A/D變換開始二 類比輸入選擇電路切斷自注 。唬之障況 ^ . /TN 曰之A / u變換開始I本姦斗φ 路彺A/D變換器之A/D變換開始要求信號。 〆生電 又’右依據本發明，類卜私^ 、联 目之A/D變換開妒要长產生φ >輪&擇電路輸出表示和注 進位資料生電路對應之類比輪入端子之二 又’若依據本發明 求產生電路以外之A/D變 開始要求信號。 禁止和在注目之A/D變換開始要 換開始要求產生電路產生A/D變換
發明之實施形態 以下參照附加之圖面說明本發明之實施。 實施形態1 ^ 圖1係表示本發明之實施形態！之和一個類比輸入端子 連接之具有類比/數位變換器之單晶片微電腦之構造圖， 在圖1，2 0係單晶片微電腦，7係接受位準比η位準低之類 比輸入信號之類比輸入端子，2 1係判定自類比輸入端子7 輸入之類比輸入信號是否是具有有意義之位準之有意義之 信號後按照判定為係有意義之信號之類比輸入信號^生 A/D變換開始要求信號之A/D變換開始要求產生^，22係 使在A/D變換開始要求產生電路2丨所產生之4/1}變換開始要 求信號通過之信號線。8係按照經由信號線22傳送之A/D變
591508 五、發明說明（8) ---- 換開始要求信號將自類比輸入端子7輪入之類比輸入信號 Α/γ變換為數位資料DD iA/D變換器，丨丨係當在A/D變換器8 變換完了時使自A/D變換器8往單晶片微電腦⑼之 (圖上未示）之A/D變換完了信號ADF通過之信號線。1〇 糸用以按照A/D變換完了信號11讀出在A/D變換器8A/D變換 後之數位資料DD之資料匯流排。 、 曰圖2係表示本發明之實施形態1之單晶片微電腦及和單 晶片微電腦之類比輸入端子連接之外部電路之電路圖，在 圖2，5係電阻，6a〜6d係開關。為了簡化說明，將Vss位 設為0 V。 、此外，A/D變換開始要求產生電路21，將〇· 6 χ Vcc位 準以下之電壓位準看成有意義之信號。A/D變換器8接收自 類比輸入端子7輸入之類比輸入信號，也至自A/D變換開始 要求產生電路21收到A/D變換開始要求信號為止不動作。 又A/D變換凡了指號π係表示在a/d變換器8之a/d變換完 了之旗標，單晶片微電腦20判斷有無該信號後進行用以讀 出數位資料DD之中斷等分支處理。 其次說明動作。 在圖2所示之電路，在開關6a導通之情況，類比輸入 端子7之輸入電壓（Vin)如下所示。
Vin = Vcc χ 4/6 =0. 66Vcc 在此情況，因係A/D變換開始要求產生電路21之臨限值以 上，因A/D變換開始要求產生電路21當作係無意義之信 號，不產生A/D變換開始要求信號，A/D變換器8不動^。
591508
而，在開關6 b導通之情況，類比輸入端子7之輸入 壓（Vin)如下所示。 Vin=Vcc X 2/4=0.5Vcc 在此情況，因係A/D變換開始要求產生電路21之臨限值以 下，A/D變換開始要求產生電路21當作係有意義之信號， ，生A/D變換開始要求信號後，經由信號線22傳給a/d變換
A/D變換器8按照A/D變換開始要求信號動作，將自類 比輸入端子7輸入之類比輸入信號A/D變換。又，中央運 f理裝置(CPU ·· ®上未示）收到來自A/D變換器8之a/d變二 完了信號11後，經由資料匯流排10讀出A/D變換結果。 在▲開關6c或開關6d導通之情況也和開關6b 一樣，因巧 = A/D變換開始要求產生電路21之臨限值，變換開始要 $生電路21當作係有意義之信?虎，產生A/D變換開始要 :、1口號此時因作用於類比輸入端子7之輸入電壓因導 2之各開關而| ’單晶片微電腦2〇依據變換器8之"D 變換結果可判斷那一個開關導通。 紅立Ϊ本Ϊ，形悲’判斷和開關6a相關之類比輸入信號镇
;、：邀t t ί後’不向CPU傳送數位資料。開關6a例如係 置之快速再生開關。在本裝置，未進行再生 進—爯座韌^1生動作之命令無效。因此，即使使用者未 開關操作。而，在本= :在本裝置也忽略該 變換開奸專爽吝ί i 生動作狀態之情況’ a/d 、° 生電路21停止動作，單晶片微電腦20之功
五、發明說明（10) 能變成和圖1 1所示之以 使用者在再生動作中 單晶片微電腦1 一致。因此， 關6a相關之類比輪入二j開關以時，用A/D變換器8將和開 資料進行快速再生動^ ^變換為數位資料後，依照該數位 此外，A/D變換開始| 信號之位準低於既定之庐/產生電路21使得在類比輸入 要求信號，但是使得在；比二：;障nA/D變換開始 限值之情況產Μ/D變換門/=§叙位準大於既定之臨 可藉著將外部電路之Vc:=fv信號穴可’在此情況， 和Vcc連接實現。 連接鳊和Vss連接、將Vss連接端 逢乂 =所示，若依據本實施形態1，A/D變換開始要求 產生電路^不進行A/D變換’只是響應自類比輸人端子j 入之類比輸入信號後輸出A/D變換開始要求信號。因此， 在AjD變換開始要求產生電路21之耗電力很少。X，a/ 換裔8按照類比輸入信號在收到在A/D變換開始要求產生 ，21產生之A/D變換開始要求信號時才動作。又，a/d變換 器8之動作在類比輸入信號變換為數位資料後馬上停止。、 因此，因A/D變換器8不必為了等待類比輸入信號而處於動 作狀態’也不必自CPU向A/D變換器8傳送以控制A/D變換器 8之動作為目的之任何信號，只當CPU自a/d變換器8接收^ 位資料時CPU動作。因此’可將單晶片微電腦20之A/D變換 器8、A/D變換開始要求產生電路21、時鐘以&cpu低耗電、 力化。 又，在類比輸入端子7收到無意義位準之類比輸入作
591508 五、發明說明（11) 號時’因A/D變換開始要求產生電路21不向A/D變換器8傳 送A / D變換開始要求信號，a / d變換器8不會因無意義位準 之類比輸入信號而動作。又，CPU也不必為了接收和無意 義位準之類比輸入信號對應之數位資料而動作。因此，單 晶片微電腦20之A/D變換器8、時鐘以及CPU可更低耗電力 化。 實施形態2 圖3係表示本發明之實施形態2之和複數類比輸入端子 連接之具有類比/數位變換器之單晶片微電腦之構造圖， 在圖2，7a〜7c係類比輸入端子，21 a〜21c係和類比輸入端 子7a〜7c對應的設置，判定自對應之類比輸入端子&〜7^^輸 入之類比輸入信號是否是具有有意義之位準之有意義之^ 號後按照判定為係有意義之信號之類比輸入信號產生設為 Η位準之A/D變換開始要求信號之A/D變換開始要求產生電 路，22a〜22c係使在A/D變換開始要求產生電路所產生之 A/D變換開始要求信號通過之信號線，23係在Α/])變換開始 要求信號經由至少一條之信號線22a〜22c傳送之情況輸° A/D變換開始要求信號之邏輯和電路。 ’ 24係類比輸入選擇電路，檢測變換開始要求產生 電路2la〜21c之中之A/D變換開始要求信號後，特定和 了 A/D變換開始要求信號之A/D變換開始要求產生電路 之類比輸入端+，選擇自該特定之類比輸入端子輸入之： 比輸入信號，向A/D變換器8輪出。至於其他之構造，和
^1508 五、發明說明（12) 此外’ A/D變換開始要求產生電路21a〜21c將〇· 6 X 位^準^以下之電壓位準看成有意義之信號。又，A/D變換 ^ J仏遽11係表示A/D變換完了之旗標，單晶片微電腦20 •斷有無該信號後進行中斷等分支處理。 其次說明動作。 # %在本電路，在自類比輸入端子7a〜7c輸入之類比輸入 阴t之位準不低於A/D變換開始要求產生電路21a~21c之臨 ^ # 士障况/因任一A/D變換開始要求產生電路21a〜21e都 生A/D變換開始要求信號，A/D變換器8不動作。 =，在自類比輸入端子&〜化輸入之類比輸入信號之 :位準低KA/D變換開始要求產生電路21a〜21c之臨 情況，自該A/D變換開始要求產生電路經由邏輯和 = 23:給A/D變換繼變換開始要求信號^ 之A/D變換開始要求產生電路對 之類比輸人信號後向A/D變換類比輸人端子所輸入 比輸入信號A/D變換。 輪出，A/D變換器8將該類 又CPU收到來自A/D變換器8 〇/D變換完了信號】】 後，可經由資料匯流排1 〇讀出A / D變換結果。 ) 浐入：：說：在類比輸入端子〜輪入了。有意義位準之類比 輸入#號之情況之具體實例。 f自類比輸入端子7a輸入了有意義位準之 =情況’A/D變換開始要求產生電路…向a/d變換開始 變㈣始要求信號。設該信號為 m 2103-4809-PF(N);Ahddub.ptd $ 17頁 591508 五、發明說明（13) ΠΗΠ位準時，邏輯和電路23經由A/D變換開始要求 22a供給A/D變換器8” H”位準之a/d變換開始要求传線 比輸入選擇電路24依照該A/D變換開始要求信號f ^。類 入了有意義位準之類比輸入信號後輸出，在、、擇輪 自A/D變換開始要求產生電路21a供給之A/ 月門’依照 信號選擇自類比輸入端子7a所輸入之類 要求 A/D變換器8輪出。 U歲後向 A/D變換器8按照經由邏輯和電路23 開始要求信號，將自利用類比輸入選擇電斤：2= 比輸入端子7a輸入之類比輸入信號A/D變⑯。= ” A/D變換器8之A/D變換完了信號u後，經 :自 1 0讀出A/D變換結果。 左由貝科匯流排 此外’ A/D變換開始要求產生電路21&〜21 輸入信號之位準你宏夕 > 使传在類比 開始要求信號ί;既…限值以上之情況產彻變換 、中之 收到有思義位準之翻屮於入p球 時，利用類比輪入選擇電路24正 類比輸入 號之類比輸入端早7q〜7 , 作幻将疋收到類比輸入仏 向A/D變換器8傳送類比；：特疋之類比輸入端子7a〜7c A/D變換器8傳送“D # ^入。號，按照類比輸入信號向 類比輸入端要求信號。因此，具有複數 比輸入信號之類比钤入u的特定收到有意義位準之類 的變換為數位資料^ a 7c，將類比輸入信號確實 2103-4809-PF(N);Ahddub.ptd 第18頁 591508
又，和實施形態1 一樣， 部開關輸入之應用機器低耗 在本實施形態2，在CPU 之位準之數位資料識別收到 7 a 〜7 c 〇 可將使用了 A/D變換器8之外 電力化。 ’例如依照表示類比輸入信號 類比輸入信號之類比輸入端子 實施形態3 在實施形態2，在類比輪入诚；7 a ^ ^ ^ ^ 1曰+ #询入鳊子7a〜7c依次接收複數類 比輸入 吕號。可疋，在實施形離^ 门士从 〜恶d，在類比輸入端子7a〜7c 同時接收複數類比輸入信號。 遠接^ 表不本發明之Λ ^形態3之和複數類比輸入端子 之具有類比/數位變換器之單晶片微電腦之構造圖。 f圖4 ’ 21d係最尚優先順位之A/D變換開始要求產生電 :端：類广=對應的設置，#定自對應之 :ΐΓ=ίί 信號是否是具有有意義之位準之 虎後按照判定為係有意義之信號之 2=二準之Μ變換開始要求信號，向邏輯和電i 23輸出A/D變換開始要求信號:才電路 作為禁止户沪產生之^啼徨^將A/D變換開始要求信號 雷拉91 ° " 之彳5唬傳、、5別的A/D變換開始要求產生 電路。21e係中間優先順位之A/ 和類比輸入端子7b對應的設置，= = 2路’ 子7b輸入之類比輸入信號是 入端 義之信號後，4未收到孥止信；；f有：義之位準之有意 判定為係有意義之信號之類比兄，按照 A/D變換開始要求作梦，Λ s 4唬產生权為Η位準之 “虎向邏輯和電路23輸出A/D變換開始
591508
要f 後，將A/D變換開始要求信號作為禁止信號產生 ，仏號傳給UD變換開始要求產生電路21d以外之別的A/D 1換，始要求產生電路。2 1 f係低階優先順位之a/d變換開 始要，產生電路，和類比輸入端子7 c對應的設置，判定自 :2之類比輸入端子7。輸入之類比輸入信號是否是具有有 思義之位準之有意義之信號後，在未收到禁止信號產生之 信號：情況，、按照判定為係有意義之信號之類比輸入信號 產生设為Η位準之A/D變換開始要求信號，向邏輯和電路23 輸出A/D變換開始要求信號。至於其他之構造，和圖3相 同。 其次說明動作。 一 f類比輸入端子7a、7c同時輸入了有意義位準之類比 輸入h號之情況，a/D變換開始要求產生電路2 ld產生A/D 變換開始要求信號後，將A/D變換開始要求信號作為禁止 仏號產生之h號向A / D變換開始要求產生電路2 1 e、2 1 f輸 出。因此，因禁止A/D變換開始要求產生電路21^、21f產 生A/D變換開始要求信號，類比輸入選擇電路24依照由A/D 變換開始要求產生電路2id供給之A/D變換開始要求信號， 只選擇自類比輸入端子7a所輸入之類比輸入信號後向A/D 變換器8輸出。 又，一樣的在類比輸入端子7b、7c同時輸入了有意義 位準之類比輸入信號之情況，A/D變換開始要求產生電路 21 e產生A/D變換開始要求信號後，將A/D變換開始要求信 號作為禁止信號產生之信號向A / D變換開始要求產生電路
2103-4809-PF(N);Ahddub.ptd 第20頁 591508
21 f輸出。因此，因禁止A/D變 生A/D變換開始要求信號，類輸U握、產生電路21 f產 變換開始*求產生電路21e供、給^^選變擇施電鬥路24依照由 只選擇自類比輪入端子7b所輸入之類^’ 變換器8輸出。 、輸入仏號後向A/D 之魅ΓΓ ί類比輸入端子7a〜7c同時輸入了有意義位準 ΐ ? A = 之情'兄，A / D變換開始要求產生電路2 1 d也 盔杯"二開始I求信E後，將A/D變換開始I求信號作 為不止彳s唬產生之信號向A/D變換開始要求產生電路216、 21f輸出。因此，因禁止A/D變換開始要求產生電路21£、 21 f產生A / D變換開始要求k號，類比輸入選擇電路2 4依眹 $ A/D變換開始要求產生電路21d供給之A/I)變換開始要求… 信號，只選擇自類比輸入端子7a所輸入之類比輸入信號後 向A/D變換器8輸出。 即’在這些A/D變換開始要求產生電路2id〜21f各自設 定優先順位（在圖4按照2 1 d、2 1 e、2 1 f之順位），在2個以 上之A/D變換開始要求產生電路滿足a/d變換開始要求信號 之產生條件之情況，只容許那些2個以上之A/D變換開始要 求產生電路之中優先順位最高之A/D變換開始要求產生電 路產生A/D變換開始要求信號。各自輸入類比輸入端子 7a〜7c之類比輸入信號之優先順位係類比輸入端子（7a、 7b 、 7c)。 如以上所示，若依據本實施形態3，在複數類比輸入 端子7 a〜7 c同時輸入有意義位準之類比輸入信號之情況，
2103-4809-PF(N);Ahddub.ptd 第21頁 591508 五、發明說明（17) 藉著對類比輸入端子7a〜7c設置優先順位，也不會識別錯 誤的進行A/D變換。 圖5係表示本發明之實施形態3之實施例1之和複數類 比輸入端子連接之具有類比/數位變換器之單晶片微電腦 之構造圖，在實施形態3之實施例1，和實施形態2 —樣， 在類比輪入端子7a〜7c依次接收複數類比輸入信號。 在圖5 ’ 21 g〜21 i係A/D變換開始要求產生電路，和類 比輸入端子7a〜7c對應的設置，判定自對應之類比輸入端 子輸入之類比輪入信號是否是具有有意義之位準之有意義 之信號，在未收到禁止信號產生之信號之情況，按照^定 為係有意義之信號之類比輸入信號產生設為Η位準之A/D變 換開始要求信號後向邏輯和電路23輸出，把A/D變換開始 要求信號作為禁止信號產纟之信？虎，傳給別的a/d變換開 始要求產生電路。 圖5係使最早輸入了有意義位準之類比輸入信號之類 比輸入端子優先的’自各自之A/D變換開始要求產路 2^〜211產生之A/D變換開始要求信號作為禁止a/d變】之 4號傳給別的A / D變換開始要求產生雷 換開始要求產生電路產生A/D變換=求=別=變 類比輸入選擇電路24依照自最早輸入了有音: 輸入信號之之A/D變換開始要求產生供^ 準之類比 始要求信號，只選擇自其對應之類比輸^π < = 輸入信號，向A/D變換器8輸出，變換：之= 單晶片微電腦之CPU。數位資料傳 貝科後，傳給
早日日片镟電腦之CPU
2103-4809-PF(N);Ahddub.ptd 第22頁 591508
後’停止向別的A/D變換開 換之信號。 始要求產生電路傳送禁止A/D變 即，這些A/D變換開始要求產生電路2 早滿足了A/D變換開始要求信號之條件 在各自最 產生條件之期間產生A/D變換開始要求信號 其 如以上所干Λ電路產生A/D變換開始要求信號。 上所不’在本實施形態3之實施例
t ^ ± f\T^A/D Ϊ Ϊ ^ ^ "A/D 座玍電路傳迗禁止A/D變換之信號也可。在 料不ΐ生”的A/D變換開始要求產生電路相關之 歎位貝村又，只在既定之期間繼續向別的A/D變換開始 要求產生電路傳送禁止A/D變換之信號也可。 。 圖6係表示本發明之實施形態3之實施例2之和複數類 比輸入端子連接之具有類比/數位變換器之單晶片微電腦 之構造圖，在實施形態3之實施例，在類比輸入端子7a〜7c 同時或依次接收複數類比輸入信號。 在圖6，24a係類比輸入選擇電路，選擇自和複數A/D 變換開始要求產生電路21a〜21c之中之產生A/D變換開始要 求信號之A/D變換開始要求產生電路對應之類比輸入端子 所輸入之類比輸入信號後向A / D變換器8輸出。此外，該類 比輸入選擇電路24a在自複數A/D變換開始要求產生電路 21a〜21c之中之2個以上之A/D變換開始要求產生電路同時 產生了 A/D變換開始要求信號之情況，產生L位準之A/D變
2103-4809-PF(N);Ahddub.ptd 第23頁 591508 發明說明（19) 換開始調停信號，在自只有一個A/ D變換開始要求產生電 路產生了 A/D變換開始要求信號之情況產生η位準之A/I)變 換許可信號。25係使該A/D變換開始調停信號或A/D變換許 y k號通過之信號線，26係取自邏輯和電路23輸出之a/D f換開始要求信號和A/D變換開始調停信號或A/I)變換許可 信號之邏輯積之邏輯積電路。 圖6係令A/D變換器8之A/D變換開始延遲至類比輸入選 擇電路24a之輸入有一個確定為止，類比輸入選擇電路 在同時供給了 2個以上之A/D變換開始要求信號之情況，產 生nLn位準之A/D變換開始調停信號。因自邏輯和電路23輸 出之A/D變換開始要求信號係” η”位準，利用邏輯積電路26 可切斷對A/D變換器8之A/D變換開始要求信號之供給。類 比輸入選擇電路24a在A/D變換開始要求信號之多重產生消 除之情況，產生，，Ηπ位準之A/D變換許可信號，供給A/D變 換器8 A / D變換開始要求信號。 如以上所示，若依據本實施形態3之實施例2，在2個 以上之類比輸入端子同時接收類比輸入信號而複數A / D變 換開始要求產生電路2ia〜21c之中之2以上之A/D變換開始 要求產生電路同時產生了 A/D變換開始要求信號之情況， A/D變換器8不動作，因只當在一個類比輸入端子接收類比 輸入信號後自一個A/D變換開始要求產生電路21 a〜2ic產生 了 A/D變換開始要求信號之情況a/d變換器8才動作，可不 會誤識別的進行A/D變換。 實施形態4
2103-4809-PF(N);Ahddub.ptd 第24頁 591508 五、發明說明（20) 在貫施形態2，因未向C P U傳送接收了和數位資料相關 之類比輸入信號之類比輸入端子之資訊，在CPU例如依照 表示類比輸入信號之位準之數位資料識別接收了類比輸入 4吕號之類比輸入端子7a〜7c。可是，在複數類比輸入端子 依次接收具有相同位準之複數類比輸入信號之情況，用 CPU無法識別現在所接收之類比輸入信號由哪一個類比輸 入端子接收了。因此，在本實施形態4，在複數類比輸入 端子依次接收具有相同位準之複數類比輸入信號之情況也 使得用CPU識別現在所接收之類比輸入信號由哪一個_比 輸入端子接收了。 圖7係表示本發明之實施形態4之和複數類比輪入端子 連接之具有類比/數位變換器之單晶片微電腦之構造圖， 在圖7，24b係類比輸入選擇電路，檢測複數A/D變換開始 要求產生電路2 la〜21c之中之A/D變換開始要求信號後，特 定和產生了 A/D變換開始要求信號之A/D變換開始要求產生 電路對應之類比輸入端子，選擇自該特定之類比輪入端子 輸入之類比輸入信號，向A/D變換器8輸出，輸出表示所特 疋之類比輸入端子之^一進位資料。2 8係資料匯流排，向 CPU傳送表示類比輸入選擇電路24b所特定之類比輪入端子 之二進位資料。 至於其他之構造，和圖3相同。 其次說明動作。 自A/D變換開始要求產生電路21a〜21c供給類比輸入選 擇電路24bA/D變換開始要求信號。在本實施形態4之類比
2103-4809-PF(N);Ahddub.ptd 第25頁 591508 五、發明說明（21) 輸入選擇電路24b，利用資料匯流排28可讀出有無產生和 A/D變換開始要求產生電路21 a〜21c各自對應之A/d變換開 始要求信號。在自A/D變換開始要求產生電路2 la〜21c產生 A/D變換開始要求信號之情況，因輸出” H”位準，自類比輸 入選擇電路24b和各A/D變換開始要求產生電路21a〜21c對 應的依據’’ H’’、’’ Ln位準之二進位資料可讀出有無產生a/d 變換開始要求信號。
如以上之所示，若依據本實施形態4自複數類比輸入 端子7a〜7c輸入複數類比輸入信號之情況，也可瞬間判斷 自哪一個類比輸入端子7a〜7c輸入了有意義之類比輸入信 號’而且例如外部開關輸入係對於複數類比輸入端子
7a〜7c輸入同一位準之構造，也可不會識別錯誤的進行A/D 變換。 實施形態5 在實施形態2，在任何類比輸入端子所接收之類比輸 入信號都進行A/D變換。可是，有不需要在特定之類比輸 入鈿子所接收之類比輸入信號之情況。在實施形態5，在 預先特定之類比輸入端子所接收之任何類比輸入信 進行A/D變換。
圖8係表示本發明之實施形態5和複數類比輸入端子連 接之具有類比/數位變換器之單晶片微電腦之構造圖， 圖8，21 j〜211係係A/D變換開始要求產生電路，和類比 入端子7a〜7c對應的設置，在許可端子⑽虬接收H位月動 作許可信號或L位準之動作禁止信號，在接收了動作許可動
591508 五、發明說明（22) = 對應ί類比輸入端子7a~7c輸入之類 昭判定;二=立Γ具有有意義之位準之有意義之信號，按 :A D Λ : 信號之類比輸入信號產生設為H位準 始要求信號；27係輸入電路控制用暫存器， ;可動作換開>始要求產生1路21卜211之許可端子ENBL傳送 =於入® ΐ信號或禁止動作之信號。29係信號線，自cpu 暫存器27傳送用以在輸入電路控制用暫 變換開始要求產生電路之許可動作 之以或禁止動作之信號之動作設定用二進位 至於其他之構造，和圖3相同。 其次說明動作。 輸入電路控制用暫存器27使得按 A/D變換開始要求產生電路21j•〜211;動；：== 制用暫存器27設定和各A/D變換開 在輸電路控 對應之τ、T位準之二進產生電路21卜⑴ 對應之A/D變換開始要求產生電貝路科動可林和設為位準 準對應之A/D變換開始要求產生電路動作’。、》又為L位 如以上所示’若依據本實施形能 類比輸入端子7a~7c之類比輸入信號'變f，來自所要之 著禁止A/D變換開始要求產生電‘：：…效之情況，藉 .A/D, 電力化。 殳狹态8不必動作，可低耗 發明之效果 第27頁 2103-4809-PF(N);Ahddub.ptd 1 591508 五、發明說明（23) 輸入：ί上=類；明，因在構造上包括：類比 路，按照在該類比輸：端Κ接Α:之變 A/D變換開始要求_妒. ^收之该類比輸入信號產生 5 ^ H?A/D " ^ =輸入信號產生數位資料自：== = = 控制的令A/D變換n動作，呈 T央運异處理破置之 之位準A各X月因在構造上以類比輸入信號係有音義 二電路按照類比： 仿、、隹L ^ 求#就，A/D變換器對於盔音羞之 =始要求產生電路、CPU以及時鐘之耗電力可更降低△換 子ίϊΐ本發明’因在構造上包括：複數類比輪入端 2’，該複數類比輸人端子各自對應，按7在要/岸產生 ::广子所接收之該類比輸入信號各自產生A/D變：門 :ί號；_比輸入選擇電路’檢測到在該複數Ι/t ; 堂開始要求產生電路之中之注目之A/D變換開 生 電路所產生之A/D變換開始要求信號後，特定和 A/D變換開始要求產生電路對應之類比輪入端子，鈐 該特定之類比輸入端子所接收之該類比輪入信號；m以出及在 第28頁 2l〇3-4809-PF(N);Ahddub.ptd 五 發明說明（24) A/D變換器，昭 i之彻變換開：要主：；二， ；2 ； ^ ^ t ν；Λ；^;Ας ^ ^ ^a/d 抑 枓，不經由中央運箕虛If继Μ類比輸入信號產生 态動作，具有正確且迅速的以^置之控制的令A/D變換 所接收之類比輪二t 之類比輸入端子 開始要求作/，t/D " Ϊ 照類比輪入信㉟產生A/D變換 信號不Si且右=器對於無意義之位準之類比輸- 路、，及時鐘之耗電力可更降低△換果開始要求產生電 生電因在構造上複數八/1}變換開始要求產 時二伽 位，在2個以上之類比輸入端子同 ’ 1以上之類比輸入信號之情況在和該2個以上之類 比f入端子相關之2個以上之A/D變換開始要求產生電路之 中只有自具有最高優先順位之A/D變換開始要求產生電路 產生A / D變換開始要求信號，將該a / D變換開始要求信號作 ，以！你：發7 φι 6 1回从工I類比輸入端子 同時收到2個以上之類比輸入信號，也將在和特定之A/D變 換開始要求產生電路相關之類比輸入端子所接收之類比輸 入信號確實的變換為數位資料。 右依據本發明，因在構造上特定之A/D變換開始要求 為在注目之A/D變換開始要求產生電路所產生之A/D變換開 始要求信號，傳給A/D變換器，在2個以上之耦a給X破； n± 2：.! 〇 .............. .
2103-4809-PF(N);Ahddub.ptd 第29頁 591508 五、發明說明（25) 產生電路禁止自特定之A/D變換開始要求產生電路以外之2 個以上之A/D變換開始要求產生電路產生A/D變換開始要求 信號，具有可確實的忽略在和特定之A/D變換開始要求產 生電路除外之2個以上之A/D變換開始要求產生電路相關之 類比輸入端子所接收之類比輸入信號之效果。 若依據本發明，因在構造上在和特定之A/D變換開始 要求產生電路相關之類比輸入端子最早收到在類比輪入^端 子所接收之類比輸入信號之中特定之類比輸入信號之情 況，在複數A/D變換開始要求產生電路之中只有自特定月之 A/D變換開始要求產生電路產生A/D變換開始要求信號，將 該A/D變換開始要求信號作為在注目之A/D變換開始要U求產 生電路所產生之A/D變換開始要求信號，傳給A/D變換器， 具有=在和特定之A/D變換開始要求產生電路相關之y比 輸入端子所接收之類比輸入信號確實的變換為數位資料之 效果。 / 右依據本發明，因在構造上特定之A/E)變換 產生電路禁止自特定之"D變換開始要求產生電 :的A/D變換開始要求產生電路產生A/D變換開始要求信 ^ ί有可確實的忽略在和特定之A/D變換開始要求產生 =:=以上之A/D變換開始要求產生電路相關之類 ’ ^子所接收之類比輸入信號之效果。 始要Ϊ =發明’因在構造上在包含注目之A/D變換開 時產生包i::之2個以上之a/d變換開始要求產生電路同 /目之A/D變換開始要求產生電路所產生之
2103-4809-PF(N)；Ahddub.ptd 第30頁 591508
A二變：，開類始//信號之2個以上之A / D變換開始要求信號 =雷=1 入選擇電路切斷自注目之A/D變換開始要 求產生電路彺A/D變換器之a/d變換開仏七 別供筑，目士时a $始要求# 7虎’不會識 另J錯決，具有將在和注目之A/D 曰硪 關之類比輸入端子所接收之類比於換開始要未產生電路相 之效果。 收類比輪入信號確實的A/D變換 若依據本發明，因在槿造 示和注目之A/D變輪入選擇電路輪出表 以l換開始要求產生電败姐 ^ 子之二進位資料， 路對應之類比輸入端 同一位準之複數igj即使在複數類比輸人端子依次接收 A/D變換開始要號座也可瞬間接識別*注目之 若依據本發 電路對應之類比輸入端子之效果。 開始要求產生^ : ’因在構造上禁止和在注目之A/D變換 子所接收之類比，’因A/D變換器對於在該類比輪入蠕 效果。 匕輪入信號不動作’具有耗電力可更:
2103-4809-PF(N);Ahddub.ptd 第31頁 591508
圖式簡單說明 圖1係表示本發明之實施形態1之和一個類比輸入端子 連接之具有類比/數位變換器之單晶片微電腦之構造圖。 g 圖2係表示本發明之實施形態1之單晶片微電腦及和單 曰曰片微電腦之類比輸入端子連接之外部電路之電路圖。 、 圖3係表示本發明之實施形態2之和複數類比輸入端子 連接之具有類比/數位變換器之單晶片微電腦之構造圖。 、 圖4係表示本發明之實施形態3之和複數類比輸入端子 連接之具/有類比/數位變換器之單晶片微電腦之構造圖。 圖5係表示本發明之實施形態3之實施例1之和複數類 比輸入端子連接之具有類比/數位變換器之單晶片微電腦 之構造圖。 •圖系表示本發明之實施形態3之實施例2之和複數類 比輸入端子連接之具有類比/數位變換器之單晶片微電腦 之構造圖。 ® 7係' I $本發明之實施形熊4之和遴赵絲士蚣人诚孑
1係表示包括類比/數位變換 電腦之電路圖。 益之以往之單晶片微
2103-4809-PF(N);Ahddub.ptd 第32頁 591508 圖式簡單說明 符號說明 1單晶片微電腦、 6 a〜6 d 開關、 8 A/D變換器、 11信號線、 22、22a〜22c信號線、 28信號線、 24、24a、24b 輸入電 21、21a〜21 1 A/D 變換 5 電阻、 7、7a〜7c 類比輸入端子、 1 0 資料匯流排、 2 0 單晶片微電腦、 2 3 邏輯和電路、 2 9 資料匯流排、 控制用暫存器、 始要求產生電路。
2103-4809-PF(N);Ahddub.ptd 第33頁

Claims (1)

  1. 591508
    • 一種單晶片微電腦，包括· 類比輸入端子，接收類比入 A/D變換開始要喪 / 仏唬， 所接收之該類比ϋ’按照在該類比輪入端子 及 輸入k號產生A/D變換開始要求信號；以 A / D 變換器，^ir \ / T\ ±u 之該A/D變換開始：；二交：開始要求產生電路所產生 料。 别入^子所接收之類比輸入信號產生數位資 认〇丄晴專利範圍第1項之單晶片微電腦，其中，以 、/雨入^遽係有意義之位準為條件，A/D變換開始要求 生電路按照類比輸入信號產生A/D變換開始要求信號。 3 · —種單晶片微電腦，包括： 複數類比輸入端子，各自接收類比輸入信號； 複數A/D變換開始要求產生電路，和該複數類比輸入 端子各自對應，按照在對應之類比輸入端子所接收之該類 比輸入信號各自產生A/D變換開始要求信號； 類比輸入選擇電路，檢測到在該複數A/D變換開始要 求產生電路之中之注目之A/D變換開始要求產生電路所產 生之A/D變換開始要求信號後，特定和該注目之A/D變換開 始要求產生電路對應之類比輸入端子，輸出在該特定之類 比輸入端子所接收之該類比輸入信號；以及 A/D變換器，按照該注目之A/D變換開始要求產生電路 所產生之該A/D變換開始要求信號開始進行A/D變換，在該
    2103-4809-PF(N);Ahddub.ptd 第34頁 591508 六、申請專利範圍 A/D變換自該類比輸入選擇電路所輸出之該類比輸入信號 I生數位資料。 I 如申晴專利範圍第3項之單晶片微電腦，其中，以 ί進ίί類比輸入端子所接收之類比輸入信號係有意義之 二件，注目之4/1}變換開始要求產生電路按照類比 輪入k娩產生A/D變換開始要求信號。 教申請專利範圍第3項之單晶片微1腦，其中，複 釔換開始要求產生電路各自設定優先順位，在2個以 ΐΐί 人端子同時收到2個以上之類比輸人信號之情 個以上之類比輸入端子相關之2個以上之A/D變 求產生電路之中只有自具有最高優先順位之A/D A/D辫Υ"μ要求產生電路產生A/D變換開始要求信號，將該 支、汗始要求信號作為在注目之A/D變換開始要求產生 所產生之A/D變換開始要求信號，傳給A/D變換器。 ^ 6·如申請專利範圍第5項之單晶片微電腦，其中'特 :換開始要求產生電路禁止自特定之a/d變換開始 求產生電路以外之2個以上之A/D變換開始要求產生電路 產生A/D變換開始要求信號。 7.如申請專利範圍第3項之單晶片微電腦，其中，在 ^ 之A/D變換開始要求產生電路相關之類比輸入端子 彳到在類比輸入端子所接收之類比輸入信號之中特定 之類比輸入信號之情況，在複數A/D變換開始要求產生電 路之中"有自特疋之A/D變換開始要求產生電路產生a/d變 換開始S求信號’將該A/D變換開始要求信號作為在注目
    591508 六、申請專利範圍 之A/D變換開始要求產生蕾 號，傳給A/D變換器。 所產生之4/〇變換開始要求信 定二^單晶片微電腦，其中’特 要求產生電路二 A/D變換開始要求信號。 生 9·如申明專利範圍第3項之單晶片微電腦，盆中，在 i=ΐ?變換開始要求產生電路之2個以上之a/d變 ΠϊΠ 路同時產生包含在注目之a/d變換開始 要求產生電路所產生之A/D變換開始要求信號之2個以上之 、、/D變換開始|求信?虎之情況，类員比輸入選擇電路切斷自 /主目之A/D變換開始要求產生電路往變換器之變 開始要求信號。 10·如申請專利範圍第3項之單晶片微電腦，其中，類 比輸入選擇電路輸出表示和注目之A/d變換開始要求產生 電路對應之類比輸入端子之二進位資料。 11 ·如申請專利範圍第3項之單晶片微電腦，其中，包 括輸入電路控制用暫存器，禁止和在注目之A/D變換開始 要求產生電路以外之A/D變換開始要求產生電路產生a/d變 換開始要求信號。 第36頁 2103-4809-PF(N)；Ahddub.ptd
TW091109023A 2001-06-27 2002-04-30 One-chip microcomputer with analog-to-digital converter TW591508B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195008A JP4726337B2 (ja) 2001-06-27 2001-06-27 ワンチップマイクロコンピュータ

Publications (1)

Publication Number Publication Date
TW591508B true TW591508B (en) 2004-06-11

Family

ID=19033052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091109023A TW591508B (en) 2001-06-27 2002-04-30 One-chip microcomputer with analog-to-digital converter

Country Status (6)

Country Link
US (1) US6839014B2 (zh)
JP (1) JP4726337B2 (zh)
KR (1) KR100445493B1 (zh)
CN (1) CN1249603C (zh)
DE (1) DE10223527A1 (zh)
TW (1) TW591508B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738200B2 (en) * 2006-05-01 2010-06-15 Agere Systems Inc. Systems and methods for estimating time corresponding to peak signal amplitude
US7420498B2 (en) * 2006-11-22 2008-09-02 Infineon Technologies Ag Signal converter performing a role
JP4941056B2 (ja) * 2007-03-30 2012-05-30 富士通セミコンダクター株式会社 アナログ信号処理回路および集積回路
KR101503684B1 (ko) * 2007-06-18 2015-03-19 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
DE102007031529B4 (de) * 2007-07-06 2010-07-22 Texas Instruments Deutschland Gmbh Elektronisches Gerät und Verfahren zum Umschalten einer CPU von einer ersten in eine zweite Betriebsart
US8054931B2 (en) * 2007-08-20 2011-11-08 Agere Systems Inc. Systems and methods for improved timing recovery
US8254049B2 (en) * 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
US8174784B2 (en) * 2007-10-30 2012-05-08 Agere Systems Inc. Systems and methods for inter-location control of storage access
EP2195809A4 (en) 2007-12-14 2010-11-24 Lsi Corp SYSTEMS AND METHODS FOR ADAPTABLE CHANNEL BIT DENSITY ESTIMATION IN A STORAGE DEVICE
KR101481202B1 (ko) * 2007-12-14 2015-01-09 엘에스아이 코포레이션 서보 데이터를 사용하는 플라이―하이트 제어를 위한 시스템들 및 방법들
US8054573B2 (en) * 2007-12-14 2011-11-08 Lsi Corporation Systems and methods for fly-height control using servo address mark data
US7724169B2 (en) * 2008-02-12 2010-05-25 National Semiconductor Corporation Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters
US7813065B2 (en) * 2008-04-29 2010-10-12 Agere Systems Inc. Systems and methods for acquiring modified rate burst demodulation in servo systems
US7768437B2 (en) * 2008-04-29 2010-08-03 Agere Systems Inc. Systems and methods for reducing the effects of ADC mismatch
US7929237B2 (en) * 2008-06-27 2011-04-19 Agere Systems Inc. Modulated disk lock clock and methods for using such
EP2191471A4 (en) * 2008-07-28 2013-12-18 Agere Systems Inc SYSTEMS AND METHODS FOR VARIABLE COMPENSATED FLIGHT HEIGHT MEASUREMENT
US8705673B2 (en) 2008-09-05 2014-04-22 Lsi Corporation Timing phase detection using a matched filter set
US8976913B2 (en) * 2008-09-17 2015-03-10 Lsi Corporation Adaptive pattern dependent noise prediction on a feed forward noise estimate
US8243381B2 (en) 2008-11-13 2012-08-14 Agere Systems Inc. Systems and methods for sector address mark detection
US9305581B2 (en) 2008-12-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient repeatable run out processing
US8154972B2 (en) 2009-06-24 2012-04-10 Lsi Corporation Systems and methods for hard disk drive data storage including reduced latency loop recovery
US8174949B2 (en) * 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel
CN101964654A (zh) 2009-07-22 2011-02-02 Lsi公司 用于高阶非对称性校正的系统和方法
US8022853B2 (en) * 2009-11-04 2011-09-20 Renesas Electronics America, Inc. Transparent multiplexing of analog-to-digital converters
US8711023B2 (en) * 2009-11-04 2014-04-29 Renesas Electronics America, Inc. Analog-to-digital converter control using signal objects
US8456775B2 (en) * 2009-12-31 2013-06-04 Lsi Corporation Systems and methods for detecting a reference pattern
US8566381B2 (en) 2010-08-05 2013-10-22 Lsi Corporation Systems and methods for sequence detection in data processing
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8566378B2 (en) 2010-09-30 2013-10-22 Lsi Corporation Systems and methods for retry sync mark detection
US8614858B2 (en) 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation
US8498072B2 (en) 2010-11-29 2013-07-30 Lsi Corporation Systems and methods for spiral waveform detection
US8526131B2 (en) 2010-11-29 2013-09-03 Lsi Corporation Systems and methods for signal polarity determination
US8411385B2 (en) 2010-12-20 2013-04-02 Lsi Corporation Systems and methods for improved timing recovery
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8665544B2 (en) 2011-05-03 2014-03-04 Lsi Corporation Systems and methods for servo data detection
US8874410B2 (en) 2011-05-23 2014-10-28 Lsi Corporation Systems and methods for pattern detection
US8498071B2 (en) 2011-06-30 2013-07-30 Lsi Corporation Systems and methods for inter-track alignment
US8669891B2 (en) 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8780476B2 (en) 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US8976475B1 (en) 2013-11-12 2015-03-10 Lsi Corporation Systems and methods for large sector dynamic format insertion
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
CN115102552B (zh) * 2022-08-24 2022-11-08 南京芯驰半导体科技有限公司 逐次逼近型模拟数字转换器电路及模数转换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047883A (en) * 1974-07-24 1977-09-13 Commonwealth Scientific And Industrial Research Organization Thermal treatment of materials by hot particulates
US4340883A (en) * 1977-06-20 1982-07-20 The Solartron Electronic Group Limited Bipolar mark-space analogue-to-digital converter with balanced scale factors
DE3852928T2 (de) 1987-11-27 1995-10-05 Nippon Electric Co Datenprozessor mit A/D-Umsetzer, um mehrere analoge Eingabekanäle in Digitaldaten umzusetzen.
US4947106A (en) * 1988-03-31 1990-08-07 Hewlett-Packard Company Programmatically generated in-circuit test of analog to digital converters
US5243343A (en) * 1990-12-03 1993-09-07 Zeelan Technology, Inc. Signal acquisition system utilizing ultra-wide time range time base
JP2642541B2 (ja) 1991-08-28 1997-08-20 シャープ株式会社 キー入力回路およびキー入力検出方法
JP2669331B2 (ja) * 1993-12-03 1997-10-27 日本電気株式会社 データ同期回路
US5543795A (en) 1995-06-02 1996-08-06 Intermedics, Inc. Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device
JP3260631B2 (ja) * 1996-08-09 2002-02-25 日本電気株式会社 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路
JPH10303751A (ja) * 1997-04-22 1998-11-13 Miyagi Oki Denki Kk アナログ／ディジタル変換器

Also Published As

Publication number Publication date
CN1249603C (zh) 2006-04-05
US20030001763A1 (en) 2003-01-02
KR100445493B1 (ko) 2004-08-21
KR20030001247A (ko) 2003-01-06
JP4726337B2 (ja) 2011-07-20
US6839014B2 (en) 2005-01-04
CN1393796A (zh) 2003-01-29
JP2003008438A (ja) 2003-01-10
DE10223527A1 (de) 2003-01-16

Similar Documents

Publication Publication Date Title
TW591508B (en) One-chip microcomputer with analog-to-digital converter
US6754692B2 (en) Configurable power distribution circuit
US6949916B2 (en) System and method for controlling a point-of-load regulator
JP2004021993A (ja) 周辺機器のインタフェース装置及び周辺機器の優先順位制御方法
CN105283862A (zh) 相机控制接口扩展总线
US20110283031A1 (en) System on chip and operating method thereof
TW201007464A (en) A serial bus device with address assignment by a master device
JP5272704B2 (ja) 情報伝送システム、情報送信装置及び情報受信装置
CN105900340A (zh) CCIe协议上的错误检测能力
US20090243695A1 (en) Bi-directional level shifted interrupt control
JP2001067159A (ja) インターフェース切替装置
KR20130122695A (ko) 전력 보존
TW200836070A (en) Bus-based communication system
TW201933129A (zh) 通用串列匯流排裝置及其操作方法
JP2006040276A (ja) 選択的なクロック制御に基づいて消費電力を節減させるバス仲裁システム及びその方法
US12026033B2 (en) Method for performing system and power management over a serial data communication interface
RU2461122C1 (ru) Узел троичной схемотехники и дешифраторы-переключатели на его основе
EP2460278B1 (en) Transaction terminator
KR940005440B1 (ko) Scsi 규격에 따른 셀렉션 응답회로
JPH05204848A (ja) シリアル通信方式
TWI289756B (en) Portable computer system
TW454122B (en) Bus interface for transferring a signal over a bus and method of transferring a signal over a bus
TW589534B (en) Method and device to reduce the LDRQ input pin count of LPC control host
JP5014670B2 (ja) オーディオ用集積回路
JPH11288330A (ja) 設定機能付き集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees