JP5272704B2 - 情報伝送システム、情報送信装置及び情報受信装置 - Google Patents

Description

この発明は、情報伝送システム、情報送信装置及び情報受信装置に関する。

従来、PCIバスに代わるパソコン向けシリアル伝送インターフェースとしてPCI Expressが知られている。このPCI Expressは、データの伝送を行なうデバイス間を一対のシリアルな伝送路（所謂レーン）で接続しており、デバイス間で高いデータ帯域幅が要求される場合はレーンを複数並列化（リンク）させることによりデータの伝送の高速化を図ることが可能とされている。

特許文献１には、電力関係イベントの検出に応答して、コンピュータシステムの少なくとも１つの上流側デバイスとのレーン幅再交渉オペレーションを動的に開始するように構成されるコンピュータシステムの少なくとも１つの下流側デバイスを備える動的管理レーンシステムが開示されている。
特開２００７−１２２７１４号公報

本発明は、通常状態から省電力状態または省電力状態から通常状態の移行における待ち時間を短縮させた情報伝送システム、情報送信装置及び情報受信装置を提供することを目的とする。

請求項１に記載の発明の情報伝送システムは、複数並列に設けられると共に個別にデータ伝送が可能な有効状態及びデータ伝送が不可能な休止状態を含む複数の動作状態にそれぞれ切り替え可能とされたPCI Express規格のシリアルバスである各伝送路の動作状態の切り替えを指示する指示情報を生成し、且つ休止状態から有効状態に切り替えられる伝送路についてトレーニングシーケンスが実施されている間に前記指示情報を生成する生成手段、前記指示情報によって示される動作状態となるように各伝送路の動作状態の切り替えを行うと共に、休止状態から有効状態に切り替える伝送路について前記トレーニングシーケンスを実施する切替手段、及び前記生成手段により生成された指示情報において有効状態とされた伝送路に伝送対象情報を振り分けて送信すると共に当該有効状態とされた何れかの伝送路に前記指示情報を送信する送信手段、を有する情報送信装置と、有効状態とされた伝送路を介して伝送される前記伝送対象情報および前記指示情報を受信する受信手段、前記受信手段により受信された前記指示情報に基づいて前記伝送対象情報を復元する復元手段、を有する情報受信装置と、を備えている。

また、請求項２に記載の発明は、請求項１記載の発明において、前記切替手段は、トレーニングシーケンスを行なうことなく各伝送路の動作状態の切り替えを行なう。

一方、請求項３に記載の発明の情報送信装置は、複数並列に設けられると共に個別にデータ伝送が可能な有効状態及びデータ伝送が不可能な休止状態を含む複数の動作状態にそれぞれ切り替え可能とされたPCI Express規格のシリアルバスである各伝送路の動作状態の切り替えを指示する指示情報を生成し、且つ休止状態から有効状態に切り替えられる伝送路についてトレーニングシーケンスが実施されている間に前記指示情報を生成する生成手段と、前記指示情報によって示される動作状態となるように各伝送路の動作状態の切り替えを行うと共に、休止状態から有効状態に切り替える伝送路について前記トレーニングシーケンスを実施する切替手段と、前記生成手段により生成された指示情報において有効状態とされた伝送路に伝送対象情報を振り分けて送信すると共に当該有効状態とされた何れかの伝送路に前記指示情報を送信する送信手段と、を備えている。

請求項１乃至３に記載の発明によれば、本発明の構成を有さない場合に比べて、通常状態から省電力状態または省電力状態から通常状態の移行における待ち時間を短縮することができる。また、各伝送路の動作状態の切り替えを行なうことにより、電力消費を抑えることができる、という優れた効果を有する。また、PCI Express規格のシリアルバスに本発明を適用することにより、本発明の構成を有さない場合に比べて、通常状態から省電力状態または省電力状態から通常状態の移行における待ち時間を短縮することができる。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、説明を簡単にするために２つのデバイスをPCI Expressによって接続した場合を説明する。

図１には、本実施の形態に係る情報伝送システム１０の全体的な概略構成が示されている。

同図に示されるように、情報伝送システム１０では、デバイス１２と、デバイス１４が、PCI Express１６によってポイント・ツー・ポイントで接続されている。デバイス１２、１４は、各々PCI Express制御用のＬＳＩなどの制御部１５を内蔵している。

PCI Express１６は、デバイス１２とデバイス１４を各々２．５Ｇｂｐｓや５．０Ｇｂｐｓでデータを伝送可能な一対の伝送路１８（所謂レーン１９）で接続しており、レーン１９を複数並列化することによりデバイス間のデータ伝送の高速化を図ることが可能とされている。

図２（Ａ）（Ｂ）には、本実施の形態に係る制御部１５の物理層の構成を示す概念図が示されている。図２（Ａ）は、伝送路１８へデータを送信する送信側の構成であり、図２（Ｂ）は、伝送路１８からデータを受信する受信側の構成である。

図２（Ａ）に示すように、データを送信する送信側には、伝送対象情報を記憶するＴｘバッファ２０と、物理層をコントロールする各種コントロールパケットを生成するコントロールパケット生成部２２と、各レーン１９の動作状態の切り替えを指示するレーン数切替パケットを生成するレーン数切替パケット生成部２４と、を備えている。

Ｔｘバッファ２０には、データリンク層で生成されたトランザクション層パケット（ＴＬＰ）やデータリンク層パケット（ＤＬＬＰ）が記憶される。

Ｔｘバッファ２０、コントロールパケット生成部２２、及びレーン数切替パケット生成部２４は、マルチプレクサ（ＭＵＸ）２６に接続されている。マルチプレクサ２６は、選択的にＴｘバッファ２０、コントロールパケット生成部２２、レーン数切替パケット生成部２４からの入力されるデータを出力する。

マルチプレクサ２６の出力側には、バイト・ストライピング２８が接続されている。

バイト・ストライピング２８は、送信すべきデータをバイト単位で利用可能なレーン１９に振り分ける。本実施の形態では、４つのレーン１９Ａ〜１９Ｄを設けた場合を示している。各レーン１９Ａ〜１９Ｄには、スクランブル部３０、８Ｂ／１０Ｂエンコーダ３２、パラレル−シリアル変換部３４、差動ドライバ３６がそれぞれ設けられており、スクランブル部３０の出力側に８Ｂ／１０Ｂエンコーダ３２が接続され、８Ｂ／１０Ｂエンコーダ３２の出力側にパラレル−シリアル変換部３４が接続され、パラレル−シリアル変換部３４の出力側に差動ドライバ３６が接続されている。

スクランブル部３０は、バイト・ストライピング２８より入力されたデータのパターンを所定の変換ルールに従ってランダム化しており、ＥＭＩ（電磁妨害または電磁干渉）が特定の周波数に集中することを避けている。

８Ｂ／１０Ｂエンコーダ３２は、スクランブル部３０でランダム化されたデータに対して８Ｂ／１０Ｂエンコードを行う。この８Ｂ／１０Ｂエンコードは、データ内にクロックの情報を盛り込むため、データの伝送に別途クロック信号を用意する必要がなくなるため、配線ルーティングが容易となり、クロック−データ間の時間差も発生しなくなる。

パラレル−シリアル変換部３４は、８Ｂ／１０Ｂエンコーダ３２でエンコードされたデータをシリアルのビット列に変換して、差動ドライバ３６に出力する。

差動ドライバ３６では、入力したデジタルのビット列をアナログの作動信号に変換して出力する。

一方、図２（Ｂ）に示すように、データを受信する受信側の各レーン１９Ａ〜１９Ｄには、差動レシーバ４０、シリアル−パラレル変換部４２、８Ｂ／１０Ｂデコーダ４４、デスクランブル部４６、がそれぞれ設けられており、差動レシーバ４０の出力側にシリアル−パラレル変換部４２が接続され、シリアル−パラレル変換部４２の出力側に８Ｂ／１０Ｂデコーダ４４が接続され、８Ｂ／１０Ｂデコーダ４４の出力側にデスクランブル部４６が接続されている。

ここで、送信側の８Ｂ／１０Ｂエンコーダ３２で８Ｂ／１０Ｂエンコードされたシリアルのビット列には一定の頻度で０→１、１→０の遷移が発生する。

差動レシーバ４０は、受信されるアナログの差動信号にクロック・データ・リカバリを行ってクロックとデータを分離してクロックを再生すると共に、デジタルのシリアルデータに変換する。

シリアル−パラレル変換部４２は、差動レシーバ４０で変換されたシリアルデータをパラレルのビット列に変換して、８Ｂ／１０Ｂデコーダ４４に出力する。

８Ｂ／１０Ｂデコーダ４４はシリアル−パラレル変換部４２で変換されたパラレルデータに対して８Ｂ／１０Ｂデコードを行う。

デスクランブル部４６は、８Ｂ／１０Ｂデコーダ４４でデコードされたデータに対して上記所定の変換ルールで行われているスクランブルを解除する。

各デスクランブル部４６の出力側には、バイト・アンストライピング４８が接続されている。スクランブルが解除されたデータは、バイト・アンストライピング４８に入力する。

バイト・アンストライピング４８は、各レーン１９Ａ〜１９Ｄに振り分けられていたデータをひとつのデータ列に戻す。このバイト・アンストライピング４８の出力側には、マルチプレクサ（ＭＵＸ）５０が接続されており、マルチプレクサ５０の出力側には、伝送された情報を記憶するＲｘバッファ５２と、物理層をコントロールする各種コントロールパケットを受信するコントロールパケット受信部５４と、を備えている。

バイト・アンストライピング４８によって戻された各種コントロールパケットは、マルチプレクサ５０を介してコントロールパケット受信部５４に出力され、トランザクション層パケット（ＴＬＰ）やデータリンク層パケット（ＤＬＬＰ）は、マルチプレクサ５０を介してＲｘバッファ５２に格納される。

また、データを受信する受信側の各レーン１９Ａ〜１９Ｄには、各レーン１９Ａ〜１９Ｄを伝送されたレーン数切替パケットを認識するレーン数切替パケット認識部５６が設けられている。レーン数切替パケット認識部５６は、各レーン１９Ａ〜１９Ｄを伝送されたレーン数切替パケットを認識し、バイト・アンストライピング４８は、レーン数切替パケット認識部５６による認識結果に基づいて有効状態とされたレーン１９Ａ〜１９Ｄを伝送されるデータをひとつのデータ列に戻す。

次に、本実施の形態に係る情報伝送システム１０の作用について説明する。

最初に通常のデータ伝送の流れを簡単に説明する。

本実施の形態に係るPCI Express１６は、パケットを利用してデバイス間のデータの伝送を行なっており、また、送信相手側のバッファでオーバフローやアンダフローが発生しないようにフロー制御を行なっている。

Ｔｘバッファ２０には、物理層よりも上位のデータリンク層やトランザクション層で生成されたトランザクション層パケット（ＴＬＰ）やデータリンク層パケット（ＤＬＬＰ）が記憶される。

Ｔｘバッファ２０に記憶されたデータは、マルチプレクサ２６を介してバイト・ストライピング２８に読み出され、読み出されたデータは、バイト・ストライピング２８により、バイト単位で利用可能なレーン１９に振り分けられる。

データ送信側の各レーン１９では、各レーン１９に振り分けわれたデータに対してスクランブル部３０、８Ｂ／１０Ｂエンコーダ３２、及びパラレル−シリアル変換部３４によってスクランブル（ランダム化）、８Ｂ／１０Ｂエンコード、パラレル−シリアル変換を行い、差動ドライバ３６でアナログの作動信号に変換して出力する。

受信側では、各伝送路１８を伝送される作動信号を差動レシーバ４０で受信してデジタルデータに変換し、シリアル−パラレル変換部４２、８Ｂ／１０Ｂデコーダ４４、及びデスクランブル部４６によってシリアル−パラレル変換、８Ｂ／１０Ｂデコード、スクランブルの解除を行う。

各レーン１９Ａ〜１９Ｄに振り分けられていたデータは、バイト・アンストライピング４８によってひとつのデータ列に戻され、マルチプレクサ５０を介してＲｘバッファ５２に格納される。

次に伝送路１８の動作状態を切換える際の流れを説明する。

図３には動作状態を切換える際の流れが模式的に示されている。なお、図３（Ｂ）は本実施の形態に係るPCI Express１６に関する流れであり、図３（Ａ）は比較のために従来のPCI Expressに関する流れを示している。

従来、PCI Expressは、電力状態を管理することにより動作状態としてデータ伝送が可能なＬ０ステート（有効状態）や、消費電力を削減してデータ伝送が不可能なＬ０_Ｓステート（休止状態）、Ｌ０_Ｓステートよりも消費電力を削減したＬ１ステート（休止状態）、差動ドライバ３６や差動レシーバ４０等の動作まで停止させたＬ２ステート（休止状態）など複数の状態がある。本実施の形態に係るPCI Express１６においもて、制御部１５により電力状態を管理することにより従来と同様に様々な動作状態とすることが可能とされている。

レーン数切替パケット生成部２４は、省エネモードへの切替時（省エネ切替イベント）、レーン１９Ｂ〜１９Ｄの休止状態への切り替えを指示するレーン数切替パケットを生成する。

バイト・ストライピング２８は、生成されたレーン数切替パケットを認識すると、レーン数切替パケットで指定された１レーンを残して他のレーンは給紙状態にするコマンドに従って有効状態なレーン１９の数を変更し、休止状態が指示されたレーン１９の各伝送路１８への電力の供給を抑制して休止状態とさせると共に、有効状態とされた何れかのレーン１９にレーン数切替パケットを送信する。これにより、レーン数切替パケットは、受信側に送信される。バイト・ストライピング２８は、以降、有効状態とされたレーン１９に伝送対象情報を振り分けて送信する。

受信側では、レーン数切替パケット認識部５６がレーン数切替パケットを認識し、バイト・アンストライピング４８がレーン数切替パケット認識部５６による認識結果に基づいて有効状態とされたレーン１９を伝送されるデータをひとつのデータ列に戻す。

図３（Ｂ）に示すように、省エネ切り替えイベント（例えば、情報伝送装置が所定時間アイドル状態であった事象が発生した場合）を検知すると、レーン１９毎の動作状態の切り替えを指示するレーン数切り替えパケットが送信されるため、トレーニングシーケンス（ＴＳ）を実行することなく、少なくともひとつのレーンを有効状態（アクティブな状態）とし、その他のレーン１９を休止状態にすることができる。

これに対し、従来のPCI Expressでは、図３（Ａ）に示すように、省エネ切り替えイベントを検知すると、全てのレーンでトレーニングシーケンスを実行するため、通常状態から省電力状態の移行における待ち時間が長い。

一方、省エネモードから通常モードへの復帰時（復帰イベント）、バイト・ストライピング２８は、休止状態であったレーン１９Ｂ〜１９Ｄでトレーニングシーケンスを実行する。レーン１９Ｂ〜１９Ｄでトレーニングシーケンス完了後、レーン数切替パケット生成部２４は、レーン１９Ｂ〜１９Ｄの有効状態への切り替えを指示するレーン数切替パケットを生成する。

バイト・ストライピング２８は、生成されたレーン数切替パケットを認識すると、認識結果に従って有効状態なレーン１９の数を変更すると共に、有効状態とされたレーン１９にレーン数切替パケットを送信する。これにより、レーン数切替パケットは、受信側に送信される。バイト・ストライピング２８は、以降、有効状態とされたレーン１９に伝送対象情報を振り分けて送信する。

受信側では、レーン数切替パケット認識部５６がレーン数切替パケットを認識し、バイト・アンストライピング４８がレーン数切替パケット認識部５６による認識結果に基づいて有効状態とされたレーン１９を伝送されるデータをひとつのデータ列に戻す。

これにより、復帰時に元々有効状態であったレーン１９でトレーニングシーケンス（ＴＳ）を実行する必要がなくなるため、省電力状態から通常状態の移行における待ち時間が短縮される。復帰の際のトレーニングシーケンス実行後にレーン数切替パケットを送信することにより、すべてのレーンでデータ伝送が可能になる。

これに対し、従来のPCI Expressでは、図３（Ａ）に示すように、省電力状態から通常状態に復帰させる際に全てのレーンでトレーニングシーケンスを実行するため、省電力状態から通常状態の移行における待ち時間が長い。

なお、上記図３（Ｂ）では、レーン１９Ｂ〜１９Ｄでのトレーニングシーケンス完了後にレーン数切替パケットを生成する場合について説明したが、本発明はこれに限定されるものではなく、例えば、トレーニングシーケンスの実行中にレーン数切替パケットを生成し、有効状態であるレーン１９Ａを介して送信するものとしてもよい。この場合、トレーニングシーケンスが完了したレーン１９からデータの伝送を開始するものとしてもよく、また、全てのレーン１９のトレーニングシーケンスが完了した時点から並列にデータの伝送を開始するようにしてもよい。

また、上記実施の形態では、情報伝送システム１０では、デバイス１２とデバイス１４を接続した構成の場合について説明したが、本発明はこれに限定されるものではなく、例えば、１つのデバイスに複数のデバイスを各々ポイント・ツー・ポイントで接続してもよく、また、スイッチを介して複数のデバイスを接続してもよい。

また、上記実施の形態では、複数のデバイスをPCI Expressによって接続した場合について説明したが、本発明はこれに限定されるものではなく、動作状態が変更可能な伝送路を複数並列に接続して複数のデバイス間のデータを伝送する情報伝送システムであればいずれであっても適用可能である。

その他、上記実施の形態で説明した情報伝送システム１０の構成（図１、図２参照。）は、一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。

また、上記各実施の形態で説明した動作状態を切換える際の流れ（図３参照。）も一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。

実施の形態に係る情報伝送システム１０の概略構成を示すブロック図である。 実施の形態に係る制御部の物理層の構成を示す概念図である。 実施の形態に係る動作状態を切換える際の流れが模式的に示した図である。

符号の説明

１０ 情報伝送システム
１２、１４ デバイス（情報送信装置、情報受信装置）
１５ 制御部
１８ 伝送路
１９ レーン
２４ レーン数切替パケット生成部
２８ バイト・ストライピング
４８ バイト・アンストライピング
５６ レーン数切替パケット認識部

Claims (3)

1. 複数並列に設けられると共に個別にデータ伝送が可能な有効状態及びデータ伝送が不可能な休止状態を含む複数の動作状態にそれぞれ切り替え可能とされたPCI Express規格のシリアルバスである各伝送路の動作状態の切り替えを指示する指示情報を生成し、且つ休止状態から有効状態に切り替えられる伝送路についてトレーニングシーケンスが実施されている間に前記指示情報を生成する生成手段、前記指示情報によって示される動作状態となるように各伝送路の動作状態の切り替えを行うと共に、休止状態から有効状態に切り替える伝送路について前記トレーニングシーケンスを実施する切替手段、及び前記生成手段により生成された指示情報において有効状態とされた伝送路に伝送対象情報を振り分けて送信すると共に当該有効状態とされた何れかの伝送路に前記指示情報を送信する送信手段、を有する情報送信装置と、
   有効状態とされた伝送路を介して伝送される前記伝送対象情報および前記指示情報を受信する受信手段、前記受信手段により受信された前記指示情報に基づいて前記伝送対象情報を復元する復元手段、を有する情報受信装置と、
   を備えた情報伝送システム。
2. 前記切替手段は、有効状態から休止状態に切り替える伝送路についてトレーニングシーケンスを行なうことなく各伝送路の動作状態の切り替えを行なう請求項１記載の情報伝送システム。
3. 複数並列に設けられると共に個別にデータ伝送が可能な有効状態及びデータ伝送が不可能な休止状態を含む複数の動作状態にそれぞれ切り替え可能とされたPCI Express規格のシリアルバスである各伝送路の動作状態の切り替えを指示する指示情報を生成し、且つ休止状態から有効状態に切り替えられる伝送路についてトレーニングシーケンスが実施されている間に前記指示情報を生成する生成手段と、
   前記指示情報によって示される動作状態となるように各伝送路の動作状態の切り替えを行うと共に、休止状態から有効状態に切り替える伝送路について前記トレーニングシーケンスを実施する切替手段と、
   前記生成手段により生成された指示情報において有効状態とされた伝送路に伝送対象情報を振り分けて送信すると共に当該有効状態とされた何れかの伝送路に前記指示情報を送信する送信手段と、
   を備えた情報送信装置。

Images