CN105612507A - I2c从动设备与相机控制接口扩展设备在共享控制数据总线上的共存 - Google Patents

I2c从动设备与相机控制接口扩展设备在共享控制数据总线上的共存 Download PDF

Info

Publication number
CN105612507A
CN105612507A CN201480055818.1A CN201480055818A CN105612507A CN 105612507 A CN105612507 A CN 105612507A CN 201480055818 A CN201480055818 A CN 201480055818A CN 105612507 A CN105612507 A CN 105612507A
Authority
CN
China
Prior art keywords
shared bus
protocol
line
bus
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480055818.1A
Other languages
English (en)
Inventor
S·森戈库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105612507A publication Critical patent/CN105612507A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

多个从动设备连同管理诸从动设备对控制数据总线的接入的至少一个主控设备一起被耦合到该控制数据总线。至少一个从动设备在sI2C操作模式中操作，且至少一个其它从动设备在CCIe操作模式中操作。至少那些使用sI2C协议模式的从动设备将该控制数据总线用于中断请求。为了维持CCIe通信的完好性，使用sI2C协议模式的从动设备在该控制数据总线根据CCIe模式操作时禁止发出IRQ。

Description

I2C从动设备与相机控制接口扩展设备在共享控制数据总线上的共存
相关申请的交叉引用
本专利申请要求于2013年10月8日提交的题为“CoexistentofI2CSlaveDevicesandCameraControlInterfaceExtensionDevicesonaSharedControlDataBus(I2C从动设备与相机控制接口扩展设备在共享控制数据总线上的共存)”的临时申请No.61/888,475、以及于2014年4月3日提交的题为“CoexistentofI2CSlaveDevicesandCameraControlInterfaceExtensionDevicesonaSharedControlDataBus(I2C从动设备与相机控制接口扩展设备在共享控制数据总线上的共存)”的临时申请No.61/974,910、以及于2014年1月14日提交的题为“CameraControlInterfaceExtensionWithIn-BandInterrupt(具有带内中断的相机控制接口扩展)”的临时申请No.61/927,102的优先权，这些申请全被转让给本申请受让人并且通过援引被明确纳入于此。
领域
本公开涉及启用共享总线上的多模操作，尤其涉及使具有不同协议的设备能够共享单个总线。
背景技术
集成电路间(下文称为“I2C”，也称为I2C)是被用于将低速外围设备附连至母板、嵌入式系统、蜂窝电话、或其他电子设备的多主控串行单端总线。I2C总线包括具有7位寻址的时钟(SCL)和数据(SDA)线。该总线对于节点或设备具有两个角色：主控设备和从动设备。主控节点/设备是生成时钟并发起与从动节点/设备的通信的节点/设备。从动节点/设备是接收该时钟并在被主控方寻址时进行响应的节点。I2C总线是多主控总线，这意味着可以有任何数目的主控设备在场。另外，主控角色和从动角色可以在消息之间(在STOP被发送之后)被改变。I2C定义了基本的消息类型，其中每种消息类型始于START(开始)并结束于停止(STOP)。
在相机实现的此上下文中，单向传输可被用于从传感器捕捉图像并向基带处理器中的存储器传送此类图像数据，而控制数据可在该基带处理器与这些传感器以及其他外围设备之间被交换。在一个示例中，相机控制接口(CCI)协议可被用于基带处理器与图像传感器(和/或一个或多个从动设备)之间的此类控制数据。在一个示例中，CCI协议可在图像传感器与基带处理器之间的I2C串行总线上实现。
随着技术的演进，存在对I2C总线上的“热插入”功能性的需求。通过“热插入”，意味着设备(诸如从动设备)可被插入已经活跃的总线(即，在不关闭该总线的情况下)。该热插入功能性是用称为子集I2C(即，sI2C)的事物来实现的。sI2C将控制数据总线(SCL与SDA一起)用作供从动设备执行中断请求(IRQ)的装置。另外，由于期望提高CCI协议的速度，本文描述了将速度提高到CCI协议以上的CCI扩展(CCIe)协议。然而，使从动设备使用SDA来执行IRQ与提供专用IRQ线的CCIe协议是不兼容的。
因此，需要将速度提高到CCI协议以上且同时使sI2C协议从动设备能够与CCIe设备共存且能被热插入到CCIe总线上的途径。
概述
提供了包括共享总线、第一从动设备、第二从动设备、和/或主控设备的设备。第一从动设备可被耦合至该共享总线并配置成：(a)根据第一协议模式操作，包括在共享总线上发出带内中断请求；(b)在共享总线上监视指示该共享总线正切换至第二协议模式的进入调用；和/或(c)在检测到进入调用之际，禁止第一从动设备在共享总线上作出带内中断请求。
第二从动设备可被耦合至该共享总线并配置成：(a)根据第二协议模式操作，包括在中断总线上发出边带中断请求或者在共享总线上发出带内中断请求；和/或(b)在共享总线上检测进入调用，该进入调用是根据第二协议模式来传送的。
该主控设备可被耦合至该共享总线并配置成：(a)根据第一协议模式和第二协议模式两者来操作；(b)管理共享总线上的通信；(c)在共享总线上发送指示该共享总线正切换至第二协议模式的进入调用，其中该进入调用是根据第一协议模式发送的；(d)根据第一协议模式和第二协议模式两者来检测来自从动设备的中断请求；和/或(e)通过准予请求方从动设备接入该共享总线来响应中断请求。
主控设备可被进一步配置成在共享总线上发送指示该共享总线正切换至第一协议模式的退出调用，其中该退出调用是根据第二协议模式和第一协议模式两者来发送的。
对于带内中断，第二协议在共享总线上所传送的码元内定义中断时段，在该中断时段期间，耦合到共享总线的一个或多个从动设备能在共享总线的第一线上断言中断请求而此时主控设备在将该共享总线的第二线用来进行心跳传输。在一个实现中，主控设备和第二从动设备可被配置成在该中断时段期间内部地掩蔽该共享总线的该第一线。
主控设备可被配置成向根据第二协议模式在共享总线上操作的所有从动设备发送中断群询问调用，其中这一中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
第二从动设备可被进一步配置成在共享总线根据第二协议模式来操作时根据第二协议模式在共享总线上接收数据或命令。
第一从动设备可被进一步配置成在共享总线根据第二协议模式来操作之时在与该共享总线分开的专用中断线或总线上发送中断请求。
该设备还可包括中断路由器从动设备，该中断路由器从动设备被配置成根据第二协议在专用线上从第一从动设备接收中断请求并在专用中断线或总线上发送接收到的中断请求。
在一个示例中，共享总线可包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
多模主控设备可包括第一总线接口、第二总线接口、和处理电路。第一总线接口可以用于耦合到其它被耦合到共享控制数据总线的设备，数据总线被动态地被配置成在第一协议模式或第二协议模式中操作。第二总线接口可以用于耦合到专用中断线，该专用中断线由这些其它设备的至少子集使用并且该至少子集在第二协议模式中在专用中断线上发出中断请求。该处理电路可被配置成：(a)管理多个其它设备所耦合到的共享总线上的数据传递，其中这些其它设备的至少第一子集根据第一协议模式来操作，且这些其它设备的第二子集根据与第一协议模式不兼容的第二协议模式来操作；(b)通过以下操作来在第一协议和第二协议之间动态地切换该共享总线的操作：(1)在共享总线上发送指示该共享总线将根据第二协议模式来操作的进入调用，和/或(2)在共享总线上发送指示该共享总线将根据第一协议模式来操作的退出调用。
主控设备可被进一步配置成：(a)在共享总线根据第一协议模式操作时在该共享总线上从第一设备子集接收中断请求；(b)在共享总线根据第二协议模式操作时在专用中断总线上从第二设备子集接收中断请求，和/或(c)在共享总线根据第二协议模式操作时在专用中断总线上从第一设备子集接收中断请求。在一个实现中，在共享总线根据第二协议模式操作时不从第一设备子集接收中断请求。
共享总线包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
第二协议可以在共享总线上所传送的码元内定义中断时段，在该中断时段期间，这些其它设备的第二子集能够在共享总线的第一线上断言中断请求，而此时该共享总线的第二线被主控设备用来进行心跳传输。
主控设备还可被配置成在中断时段期间内部地掩蔽该共享总线的第一线。
在一个实现中，在根据第二协议模式操作之时，响应于带内中断请求，主控设备可以在共享总线上向根据第二协议模式操作的所有从动设备发送中断群询问调用，其中这一中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
从动设备可包括总线接口和处理电路。总线接口可以用于耦合到与多个其它设备共享的共享总线，其中这些其它设备的至少第一子集根据第一协议模式操作，且该从动设备根据第二协议模式操作。该处理电路可被配置成：(a)在共享总线上检测来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用，该进入调用指示该共享总线将根据第二协议模式操作；(b)在共享总线上在带内地发送中断请求(IRQ)或者在分开路径上边带地向该主控设备发送中断请求(IRQ)；(c)根据第二协议模式在共享总线上进行通信；(d)在共享总线上监视来自主控设备的退出调用；和/或(e)在检测到来自主控设备的退出调用之际禁止从动设备在共享总线上通信。退出调用可以用于向从动设备指示该共享总线将根据第一协议模式操作。
共享总线可包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
从动设备可包括总线接口和处理电路。总线接口可以用于耦合到与多个其它设备共享的共享总线，其中该从动设备根据第一协议模式操作，且这些其它设备的至少第一子集根据第二协议模式操作。该处理电路可以用于耦合到总线接口且被配置成：(a)在共享总线上检测来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用，该进入调用指示共享总线将根据第二协议模式操作；和/或(b)在检测到进入调用之际禁止该从动设备在共享总线上作出带内中断请求。
该处理电路被进一步配置成在共享总线上监视来自主控设备的退出调用，该退出调用指示该共享总线将根据第一协议模式操作。该共享总线包括第一线和第二线，当共享总线根据第一协议模式操作时，第一线被用于数据传输且第二线被用于第一时钟信号，且当共享总线根据第二协议模式操作时第一线和第二线两者都被用于数据传输，而此时第二时钟信号被嵌入在数据传输一的码元至码元转变中。
中断请求路由器从动设备可包括第一总线接口、第二总线接口、第三总线接口以及处理电路。第一总线接口可以用于耦合到共享控制数据总线，该数据总线被动态地被配置成在第一协议模式或第二协议模式中操作。第二总线接口可以用于耦合到其它被耦合到该共享总线的从动设备的至少一个子集，其它从动设备的该子集根据第一协议模式操作，包括在共享控制数据总线上的带内中断请求。第三总线接口可以用于耦合到专用中断线，该专用中断线在第二协议模式中用于向管理共享总线的主控设备发出中断请求。该处理电路可被配置成：(a)在第二总线接口上从诸从动设备的第一子集内的一从动设备接收中断请求；和/或(b)经由第三总线接口将接收到的中断请求路由至该主控设备。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质、和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1是解说具有基带处理器和图像传感器并且实现图像数据总线和多模控制数据总线的设备的框图。
图2是解说I2C模式(例如，旧式CCI或第一模式)与CCIe模式(例如，第二模式)在共享I2C总线(例如，控制数据总线)上的示例性共存的框图。
图3是解说I2C模式(即，旧式CCI)与CCIe模式在共用I2C总线上的共存的框图，其中包括一个或多个sI2C从动设备、多模I2C和CCIe主控设备、一个或多个I2C从动设备、以及一个或多个CCIe从动设备。
图4解说了时钟可如何可被嵌入在数据码元内以藉此允许使用这两条I2C导线(即，SDA线和SCL线)来用于数据传输。
图5是解说用于在发射机处将数据位转码成经转码码元以在这些经转码码元内嵌入时钟信号的示例性方法的框图。
图6解说了转变数与顺序码元之间的示例性转换。
图7进一步解说了转变数与顺序码元之间的示例性转换。
图8解说I2C一字节写数据操作的时序图。
图9解说了根据sI2C协议的sI2C一字节写数据操作的时序图，其中最高有效位(MSB)是一(1)。
图10解说了CCIe协议的一个示例。
图11解说了sI2C兼容从动设备在共享总线上发送的示例性带内中断信号(IRQ)的示图。
图12解说了sI2C从动设备在混合协议模式环境(例如，其中共享总线可根据相异通信协议操作或者在相异通信协议之间动态地切换)中发出中断信号(IRQ)的附加途径。
图13解说了包括发射机和接收机电路以及处理/逻辑电路的示例性从动设备。
图14解说了用于准许单模从动设备共存于在多个通信模式之间切换的共享数据总线上的方法。
图15是解说具有主控设备以及耦合到共享控制数据总线和共享中断总线/请求的多个从动设备的系统的框图。
图16是解说图15中的多个从动设备如何可出于发出中断的目的而被逻辑地编群的框图。
图17解说了IRQ信号如何可以在IRQ线或总线上被仲裁的第一示例。
图18解说了IRQ信号如何可以在IRQ线或总线上被仲裁的第二示例。
图19解说了在一个示例中可以是可行的最短IRQ信号长度。
图20是解说其中中断总线已经被消除以利于带内中断的示例性系统的框图。
图21解说I2C一字节写数据操作的示例性时序图。
图22解说了其中数据位已被转码为十二个码元以供在SDA线和SCL线上进行传输的示例性CCIe传输。
图23解说了当主控设备正驱动控制数据总线之时，从动设备不应被允许驱动控制数据总线来断言IRQ，以避免冲突。
图24解说了避免图23的冲突的潜在可能性的解决方案。
图25解说了当从动设备在SDA线上发送带内IRQ时，它可能导致检测到错误的时钟。
图26解说了用以避免图25中所解说的额外接收机时钟脉冲以及同步丢失的解决方案。
图27解说了用以在支持I2C模式和CCIe模式两者的同时实现带内IRQ时段的一种办法。
图28解说了位19(即，当位计数在为位0的第一位开始时的第20位)。
图29解说了位19可以跨越数字2221_2201_20023到2222_2222_22223，并且数字范围可被细分成图29左侧的六个子部分。
图30解说了位19数字空间内的可被用于定义心跳的范围。
图31解说了心跳时钟如何可以在共享控制数据总线的SDA线和SCL线上被传送的一个示例。
图32解说了心跳时钟可以在SDA线和SCL线上被传送的另一示例。
图33解说了转变数到码元数到码元数转换的一个示例。
图34对图33的码元数到转变数转换作进一步扩展。
图35解说了其中SDA线被掩蔽的带内IRQ时段期间的状况。
图36解说了图32和35的SDA掩蔽的副作用。
图37解说了用于带内IRQ的心跳占用三进制数字空间内的数字空间0x81BD6～0x81BF0(即，27个地址)。
图38解说了图37中用于CCIe模式传输的三进制数的位19如何可被映射的示例。
图39解说了用于在CCIe模式中实现控制数据总线上的带内IRQ的替代技术。
图40解说了图39的其中SDA线被掩蔽的带内IRQ时段期间的状况。
图41解说了图39和40的SDA掩蔽的副作用。
图42解说了用于带内IRQ的心跳占用三进制数字空间内的数字空间0x81BBB～0x81BD5(即，27个地址)。
图43解说了在主控设备是活跃模式且处于功率节省模式中时如何可传送心跳。
图44解说了组合同步字和心跳。
图45解说了CCIe协议的位19内的同步和心跳映射。
图46解说了示例性CCIe协议内的中断群询问一般调用。
图47解说了对群询问调用的响应。在该示例中，一个或多个响应时段(即，询问字)可以通过将心跳转移至SCL线并使用SDA掩蔽来在SDA线上定义。
图48解说了可被用于指示IRQ群询问一般调用的结束以使得IRQ群询问一般调用的长度(即，字计数)是灵活的示例性“终止符字”。
图49解说了如何可实现DDR时钟读一般调用的一个示例。
图50解说了全局时钟读取字的示例性时序图。
图51解说了I2C兼容和CCIe兼容设备在设备内的共享总线上的共存，其中所有主控/从动设备都使用共享总线上的带内中断。
图52解说了图51的主控/从动设备在共享总线上的共存。
图53解说了可由I2C兼容从动设备操作的方法，该方法促成与CCIe兼容从动设备在共享总线上的共存，其中所有设备都能使用共享总线上的带内中断。
图54解说了可由CCIe兼容从动设备操作的方法，该方法促成与I2C兼容从动设备在共享总线上的共存，其中所有设备都能使用共享总线上的带内中断。
图55解说了示例性多模主控设备。
图56解说了示例性从动设备。
图57解说了示例性中断请求路由器从动设备。
详细描述
在以下描述中，给出了具体细节以提供对诸实施例的透彻理解。但是，本领域普通技术人员将可理解，没有这些具体细节也可实践这些实施例。例如，电路可能用框图示出以免使这些实施例混淆在不必要的细节中。在其他实例中，公知的电路、结构、和技术可能不被详细示出以免使这些实施例不明朗。
总览
第一特征提供了根据多个操作模式来在共用/共享总线(例如，控制数据总线)上并发地操作诸设备的途径。多个从动设备可以连同控制对控制数据总线的接入的至少一个主控设备一起被耦合到该控制数据总线。至少第一从动设备可以在子集I2C(sI2C)协议操作模式中操作，且至少第二从动设备可以在相机控制接口扩展(CCIe)操作模式中操作。注意，sI2C模式(例如，第一模式)和CCIe模式(例如，第二模式)是示例性模式且可使用其它操作模式(例如，用于不同的通信标准)。在sI2C协议模式(例如，第一模式)中操作的第一从动设备(例如，sI2C兼容从动设备)可将控制数据总线用于中断请求或IRQ(例如，称为带内IRQ)。在一个示例中，此类IRQ可由第一从动设备发出以向主控设备指示它希望使用共享总线。作为对比，第二从动设备(CCIe从动设备)在CCIe模式(例如，第二模式)中操作并将专用IRQ线用于IRQ。为了维持共享总线上的CCIe通信的完好性，在sI2C协议模式中操作的第一从动设备在CCIe通信在共享控制数据总线上开始之际禁用其IRQ能力(例如，不发出带内IRQ)。即，当共享控制数据总线被用于CCIe通信时，在sI2C协议模式中操作的第一从动设备被阻止在共享总线上发送中断。
尽管在sI2C协议模式中操作的第一从动设备不理解CCIe通信，但进入CCIe模式是由在CCIe模式中操作的主控设备通过在共享控制数据总线上发送宣告进入CCIe模式的I2C协议消息来发起的。在sI2C协议模式中操作的第一从动设备理解该CCIe进入宣告，并且可停止使用共享控制数据总线。另外，当在共享控制数据总线上发送CCIe进入宣告(即，在sI2C协议模式中操作的第一从动设备理解的I2C协议中的消息)之后，在CCIe模式中操作的主控设备发送宣告退出或停止将共享总线进行CCIe通信的退出/停止消息(例如，在CCIe协议和I2C协议中)。在sI2C协议模式中操作的第一从动设备在共享总线正被用于CCIe模式通信时禁用其自己在共享总线上发送IRQ的能力。
从在sI2C协议模式中操作的第一从动设备(例如，“sI2C从动设备”)的角度来看，第一从动设备接收宣告进入CCIe模式的可理解的I2C协议消息并立即禁止其自身在共享控制数据总线上发送带内IRQ。第一从动设备然后可接收该第一从动设备(其在sI2C协议模式中操作)不理解和/或忽略的一个或多个CCIe通信。随后，第一从动设备在共享总线上接收宣告退出或结束CCIe模式的可理解的I2C协议消息，并且该第一从动设备允许其自身发送带内IRQ。由sI2C从动设备对发送带内IRQ的自禁用和启用防止了共享控制数据总线上来自执行带内IRQ的sI2C从动设备的数据冲突，此时有处于CCIe模式中的从动设备正在相同的共享控制数据总线上在CCIe协议中通信。
第二特征使得能够允许将sI2C从动设备热插入到启用CCIe的总线(即，共享控制数据总线)上。更具体而言，该第二特征准许根据第一协议模式(例如，sI2C兼容通信协议)操作的从动设备被动态地插入或添加到根据不同的第二协议模式(例如，CCIe模式)操作的总线上。通过使得sI2C从动设备能与CCIe设备一起共存于启用CCIe的共享控制数据总线上，为在启用CCIe的共享总线上操作的设备实现了热插入功能性。
第三特征允许添加供sI2C从动设备发出中断(IRQ)的附加方式。除了sI2C从动设备使用共享总线(例如，控制数据总线)来发出带内中断(IRQ)之外，还可利用单独的线(例如，用于sI2C设备的专用IRQ总线或线)来将sI2C从动设备耦合到IRQ路由器CCIe兼容从动设备。IRQ路由器CCIe兼容从动设备接收sI2C协议中断(IRQ)并将sI2C协议IRQ路由至CCIeIRQ总线或线。在一个示例中，sI2C从动设备可以在共享总线上监视进入CCIe模式。然而，内部逻辑将IRQ的输出从共享总线切换至将sI2C从动设备耦合到IRQ路由器CCIe兼容从动方的线，而不是禁用sI2C从动设备执行IRQ的能力。随后，在当共享总线正根据CCIe模式操作之时感测到退出信号之际，sI2C从动设备可以再次开始使用共享总线来发出带内IRQ。相应地，sI2C从动设备和CCIe模式中的从动设备两者可以在启用CCIe的总线上共存而没有数据冲突。IRQ路由器CCIe兼容从动设备将从sI2C从动设备接收到的所有IRQ路由至在CCIe模式中操作的专用IRQ线或总线。
第四特征允许sI2C兼容设备和CCIe设备在这两种类型的设备均使用带内中断请求(IRQ)之时在相同的共享总线上共存。
使用不同通信协议的设备在共享总线上的示例性共存
图1是解说具有基带处理器104和图像传感器106并且实现图像数据总线116和多模控制数据总线108的设备102的框图。虽然图1解说了相机设备内的多模控制数据总线108，但是应当清楚，该控制数据总线108可实现在各种不同设备和/或系统中。图像数据可在图像数据总线116(例如，高速差分DPHY链路)上从图像传感器106发送给基带处理器104。在一个示例中，控制数据总线108可以是包括两条导线的I2C总线，这两条导线是：时钟线(SCL)和串行数据线(SDA)。时钟线SCL可被用于同步I2C总线(控制数据总线108)上的所有数据传递。数据线SDA和时钟线SCL在I2C总线(控制数据总线108)上被耦合到所有设备112、114、118、122和124。设备112、114和118中的一些或全部设备还可以与单线中断(IRQ)总线120耦合。从动设备114、118、122和124可具有不同的协议模式(例如，可使用不同协议来操作)。例如，第一从动设备122可以是sI2C兼容从动设备(例如，根据sI2C协议通信)，第二从动设备124可以是CCIe兼容从动设备(例如，根据CCIe协议通信)，且第三从动设备118可以能够进行多模操作(例如，根据I2C/sI2C和CCIe协议通信)。在一个示例中，控制数据可以经由共享控制数据总线108在基带处理器104和图像传感器106以及从动设备118、122、124之间交换。I2C图像/信令的标准时钟(SCL)速度最高达100KHz。I2C快速模式中的标准时钟SCL速度最高达400KHz，且在I2C快速模式加(Fm+)中其最高达1MHz。I2C总线上的这些操作模式可以在用于相机应用时被称为相机控制接口(CCI)模式。
根据一方面，改进的操作模式(即，大于1MHz)可以实现在多模控制数据总线108上以支持相机操作。I2C总线上的这一改进的操作模式可以在用于相机应用时被称为相机控制接口扩展(CCIe)模式。在该示例中，基带处理器104包括主控设备/节点112，且图像传感器106包括从动设备/节点114，主控设备112和从动设备114两者都可以在控制数据总线108上根据相机控制接口扩展(CCIe)模式来操作，而不会影响耦合到控制数据总线108的其它旧式I2C设备的正确操作。根据一方面，控制数据总线108上的这一改进的操作模式可以在CCIe设备和任何旧式I2C从动设备之间没有任何桥接设备的情况下实现。根据一方面，旧式I2C设备可以在具有第一时钟、第一总线速度、和/或第一信号协议的第一模式中操作，而具备CCIe能力的设备可以在具有第二时钟、第二总线速度、和/或第二协议的第二模式中操作。第一时钟、第一总线速度、和/或第一信号协议可以异于第二时钟、第二总线速度、和/或第二协议。例如，第二时钟和/或第二总线速度可以分别快于或者具有比第一时钟和/或第一总线速度更快的速度。
根据一方面，当所有从动设备118和124都是具备CCIe能力的设备时，无需在第一操作模式和第二操作模式之间切换。即，控制数据总线108上的所有信令和/或通信都可以根据第二模式(例如，以第二时钟、第二总线速度、和/或第二协议)执行。例如，因为第二模式可提供比第一模式的第一速率更大的比特率，所以无需在第一模式与第二模式之间来回切换。事实上，因为无需容适与第一模式兼容的旧式设备，所以可实现提供比第二模式更高/更大的比特率的第三操作模式。
根据另一方面，至少有第一从动设备122是sI2C兼容的，以允许第一从动设备122成为可热插入的。只要控制数据总线108上的任何其它设备在控制数据总线108上发送CCIe进入消息(以I2C协议格式)，sI2C从动设备122就禁用其自己在控制数据总线108上发送带内IRQ的能力。IRQ禁用的从动设备122可被完全禁用或部分禁用。当被完全禁用时，该sI2C从动设备122不在控制数据总线108上发送任何带内IRQ。在一些实现中，当被部分禁用时，sI2C从动设备122可以在至IRQ路由器CCIe从动设备(其可以用于将边带IRQ从sI2C从动设备122路由至专用IRQ总线或线)的连接上发送边带IRQ，而不是在控制数据总线108上发送带内IRQ。
图2是解说I2C模式202(例如，旧式CCI或第一模式)与CCIe模式204(例如，第二模式)在共享I2C总线206(例如，控制数据总线)上的示例性共存的框图。管理对总线206的接入的主控设备208可以能够根据I2C模式(例如，第一模式)和CCIe模式(例如，第二模式)操作。
在I2C模式202中，具备CCIe能力的主控设备208可支持全CCI或I2CFm+能力，而具备CCIe能力的从动设备210可能并不支持全I2C能力。在I2C模式中，CCIe主控设备208在总线206上使用CCI或I2CFm+协议以最大1Mbps的链路速率来与I2C从动设备210a、210b、210c、210d通信。
如同CCI标准操作，CCIe操作204只支持单个主控设备操作(例如，多个主控设备不被支持)。在CCIe模式204(例如，总线206正被用于CCIe协议通信)中，CCIe主控设备208在控制数据总线206上只与具备CCIe能力的从动设备212a和212b通信，例如以6.4Mbps或16.7Mbps进行通信。
在启动时，总线206可以默认在旧式I2C模式202中操作(例如，总线206正被用于CCIe协议通信)。当CCIe主控方208想要访问CCIe从动方212a和/或212b时，它借助于I2C一般调用来从I2C模式202切换至CCIe模式204。
在CCIe模式204中，当CCIe主控方208想要访问I2C从动方210a、210b、210c和/或210d时，它借助于CCIe“退出”协议和I2C一般调用的组合来从CCIe模式204切换回到I2C模式202。
图3是解说I2C模式302(即，旧式CCI)与CCIe模式304在共用I2C总线306上的共存的框图，其中包括一个或多个sI2C从动设备308a和308b、多模I2C和CCIe主控设备304、一个或多个I2C从动设备312a和312b、以及一个或多个CCIe从动设备310a和310b。参照图2描述的各种特征和操作可以参照图3来应用且为了简明起见不重复。在一方面，sI2C从动设备308a和308b只能进行sI2C协议模式操作(其中绝大多数(若非全部)I2C通信是可被sI2C从动设备308a和308b理解的且几乎没有(若有的话)CCIe通信是可被sI2C从动设备308a和308b理解的)。即，sI2C从动设备308a和308b在sI2C模式中操作，而CCIe从动设备310a和310b在CCIe模式中操作。只要有任何设备在控制数据总线306上发送CCIe进入消息(以I2C协议格式)，sI2C从动设备308a和308b就禁用其自己在控制数据总线306上发送IRQ的能力。
用于提高共享总线上的比特率的示例性通信协议和编码方法
图4解说了时钟如何可被嵌入在数据码元内以藉此允许使用这两条I2C导线(即，SDA线和SCL线)来进行数据传输。在一个示例中，时钟的这种嵌入可以通过转变时钟转码来达成。例如，要在物理链路(导线)上传送的数据404被转码，以使其在所传送码元406的每个码元循环处改变状态。因此，原始时钟402被嵌入在每个码元循环的码元状态改变中。接收机从(所传送码元406中的)每个码元处的状态转变来恢复时钟信息408并且随后反转对所传送码元406的转码以获得原始数据410。这允许I2C总线的这两条导线(图1中的控制数据总线108，SDA线和SCL线)被用于发送数据信息。另外，码元速率可以被加倍，因为不再需要在时钟信号与数据信号之间具有建立和保持时间。
图5是解说用于在发射机处将数据位转码成经转码码元以将时钟信号嵌入在这些经转码码元内的示例性方法的框图。在发射机502处，数据位序列504被转换成三进制(基数为3)数(即，“转变数”)，并且这些三进制数随后被转换成在时钟线SCL512和数据线SDA514上传送的(顺序)码元。
在一个示例中，原始的20位二进制数据被输入到位至转变数转换器块508以转换成12数位三进制数。该12数位三进制数的每一数位表示“转变数”。两个连贯转变数可具有相同的数字(即，三进制数的连贯数位可以是相同的)。每个转变数在转变至码元块510处被转换成顺序码元以使得任何两个连贯的顺序码元不具有相同值。由于在每个顺序码元处保证有转变，因而此类顺序码元转变可用于嵌入时钟信号。每个顺序码元516随后在双导线物理链路(例如，包括SCL线512和SDA线514的I2C总线)上被发送。
图6解说了转变数602与顺序码元604之间的示例性转换。三进制数(基数为3的数)的个体数位(也被称为转变数)可具有三(3)个可能数位或状态0、1或2之一。虽然在三进制数的两个连贯数位中可能出现相同值，但没有任何两个连贯顺序码元具有相同值。转变数和顺序码元之间的转换保证顺序码元即使在连贯的转变数是相同的情况下也总是改变(从顺序码元到顺序码元)。
图7进一步解说了转变数与顺序码元之间的示例性转换。在发射机侧(TX:T到S)702，转变数(T)可被转换成顺序码元(S)。例如，当前的顺序码元(Cs)可基于先前的顺序码元(Ps)和作为当前转变数(T)的函数的临时转变数(Ttmp)来获得。临时转变数(Ttmp)可通过将当前转变数T与0进行比较来获得，并且当T＝0时，临时转变数(Ttmp)变成等于3，否则(当T不等于0时)Ttmp变成等于T(即，Ttmp＝T＝0？3:T)。当前顺序码元可以作为当前顺序码元(Cs)加先前顺序码元(Ps)加临时转变数(Ttmp)的总和(即，Cs＝Ps+Ttmp)来获得。
在接收机侧(RX:S到T)704，转换操作被反转以从当前顺序码元(Cs)和先前顺序码元(Ps)获得转变数。临时转变数(Ttmp)可以作为当前顺序码元(Cs)加4减去先前码元(Ps)的总和(即，Ttmp＝Cs+4-Ps)来获得。当前转变数(T)等于临时转变数(Ttmp)，但是临时转变数(Ttmp)与三(3)进行比较，并且当Ttmp＝3，临时转变数(Ttmp)变成等于零(0)，否则(当Ttmp不等于3时)T变成等于Ttmp(即，T＝Ttmp＝3？0:T)。
表706解说了转变数与顺序码元之间的转换。
再次参照图6，本文解说了转变数与顺序码元之间的转换的示例。例如，在第一循环606中，当前转变数(Ta)为2，所以Ttmp也为2，并且在先前顺序码元Ps为1的情况下，新的当前顺序码元Cs现在为3。
在第二循环608中，转变数(Tb)为1。由于转变数(Tb)不等于0，所以临时转变数Ttmp等于为1的转变数(Tb)值。通过将为3的先前顺序码元(Ps)值与为1的临时转变数Ttmp相加来获得当前顺序码元(Cs)。由于该加法运算的结果等于4，即大于3，因而翻转数0变成当前顺序码元(Cs)。
在第三循环610中，当前转变数(T)为1。因为转变数T为1，所以临时转变数Ttmp也为1。通过将为0的先前顺序码元(Ps)值与为1的临时转变数Ttmp相加来获得当前顺序码元(Cs)。由于加法运算的结果等于1，即不大于3，因而当前码元(Cs)等于1。
在第四循环612中，当前转变数(T)为0。因为转变数T为0，所以临时转变数Ttmp为3。
通过将为1的先前顺序码元(Ps)值与为3的临时转变数Ttmp相加来获得当前顺序码元(Cs)。由于该加法运算的结果为4，即大于3，因而翻转数0变成当前顺序码元(Cs)。
注意，即使两个连贯的三进制数位Tb和Tc具有相同数字，该转换也保证了两个连贯顺序码元具有不同状态值。正因如此，顺序码元604中的经保证转变可以用于嵌入时钟信号，由此释放I2C总线中的时钟线SCL以用于数据传输。
再次参照图5，在接收机520处，该过程被倒转以将经转码码元转换回位，并且在该过程中，从码元转变中提取时钟信号。接收机520在双导线物理链路(例如，包括SCL线524和SDA线526的I2C总线)上接收顺序码元序列522。所接收的顺序码元522被输入到时钟数据恢复(CDR)块528中以恢复时钟定时并采样经转码码元(S)。码元至转变数转换器块530随后将经转码(顺序)码元转换成转变数(即，一个三进制数位数)。接着，转变数至位转换器532转换12个转变数以从12数位三进制数恢复20位原始数据。
本文解说的此技术可被用来提高控制总线108(图1)的链路速率，以超出I2C标准总线提供的链路速率，并且于此被称为CCIe模式。在一个示例中，耦合至控制数据总线108的主节点/设备和/或从节点/设备可以实现将时钟信号嵌入在码元传输内的发射机和/或接收机(如图4和5中所解说的)，以在相同控制数据总线上达成比使用标准I2C总线所可能达成的更高的比特率。
用于在共享总线上支持I2C、sI2C和CCIe设备的示例性方法
一个特征允许实现同时支持I2C设备和CCIe设备两者的共享总线。如图1-7中所提及，将时钟信号(用于I2C总线的SCL线)嵌入在码元转变内藉此允许使用时钟线(SCL线)来进行数据传输是有实现可能的。这可准许例如具有比典型I2C模式总线更高的比特率的CCIe操作模式。
然而，一个挑战是准许在相同的共享总线上同时操作旧式I2C兼容设备和CCIe兼容设备两者。关于I2C协议和CCIe协议的要求的一些细节可有用于制定支持根据这些模式操作的设备的方式。
I2C标准要求所有I2C兼容从动设备都必须在接收到START(开始)状况(例如，该START状况由SCL线在共享总线上为高之时SDA线上的高到低转变来指示)之际使其总线逻辑复位。
图8解说I2C一字节写数据操作的时序图。I2C主控设备在SDA线802中发送7位从动方ID以指示主控设备希望接入I2C总线上的哪个从动设备，然后发送指示写操作的一个位。只有其ID与该7位从动方ID匹配的那个从动设备才能导致预期动作。为了由I2C从动设备检测其自己的ID，主控设备必须在SDA线上发送至少8个位(或者在SCL线804上发送8个时钟脉冲)。因此，这可以在以CCIe模式操作共享总线时被用于防止旧式I2C从动设备对共享总线上的任何CCIe操作做出反应。具体而言，如果CCIe协议在诸开始(S)指示符之间发送少于7位，则旧式I2C从动设备(其预期至少7位)将把此视作不完整的从动方标识符(SID)并使其逻辑复位。
图9解说了根据sI2C协议的sI2C一字节写数据操作的时序图，其中最高有效位(MSB)是一(1)。在该示例中，SDA线902上的I2C传输可包括从动方标识符(SID)904的最高有效位中的一(1)。MSB为一(1)允许sI2C从动设备的热插入或交换，因为主控设备能够单纯通过检查MSB来容易地知晓新添加的从动设备是从动设备。
图10解说了CCIe协议的一个示例。这些块指示了CCIe特有的定时和信令以及旧式I2C定时和信令。如1002中所解说的，存在用以进入CCIe模式以及退出CCIe模式的协议。一旦执行对CCIe模式的进入，共享总线模式就留在CCIe模式中直到执行了从CCIe模式的退出。在该示例中，进入CCIe模式是在I2C模式期间由作为一般调用的一部分的CCIe模式进入序列1004来完成的。为了向I2C兼容设备宣告进入CCIe模式，在CCIe模式中操作的主控设备可以在共享总线上发送宣告进入CCIe模式1032的I2C一般调用1030。类似地，为了宣告从CCIe模式退出1006，主控设备可以发送作为一般调用的一部分的CCIe模式退出序列1034。一般调用内的这些进入/退出序列1030和1034由启用CCIe的设备用来分别从I2C模式切换到CCIe模式以及从CCIe模式切换到I2C模式。这些一般调用1030和1034还允许唯I2C从动设备知晓共享总线何时在切换至CCIe模式并抑制在共享总线上发出中断或以其它方式进行传送。
写数据协议1008可向由从动方标识符(SID)1018标识的从动节点/设备发送任意数目的地址字1014和数据字1016。类似地，读数据协议1010可以从由从动方标识符(SID)标识的从动方节点/设备读取多个数据字1022，而地址字1020的数目仍然是任意的。
一个最近的特殊协议是时钟数据恢复(CDR)校准1012，该CDR校准1012可由CCIe主控设备用来使所指示的CCIe设备(包括主控设备自身)启动用以校准其时钟数据恢复逻辑以使链路速率最大化的序列。为此目的，CCIe主控设备也必须具有其自己的从ID。
任何CCIe字可以在携带19位信息的12个码元中发送。除了CDR校准协议1012之外，这19位中的16位可以是数据信息，而这19位中的3位可被用于其他信息(诸如控制信息)。
图11解说了sI2C兼容从动设备在共享总线上发送的示例性带内中断信号(IRQ)1102的示图。从动设备拉低主控设备检测到的共享总线的SDA线1104或使其接地，并且然后将SDA线1104释放给请求方从动设备。从动设备然后能传送其IRQ信号1102。在IRQ信号终止之际，主控设备可通过将SDA线1104保持为低达一时间段来确收对中断信号的接收。
再次参照图10，如同I2C兼容从动设备那样，sI2C从动设备可接收宣告进入CCIe模式的可理解的I2C协议消息1030，并立即禁止其自身发送带内IRQ(即，共享总线上的中断信号)。sI2C从动设备然后可接收sI2C从动设备不理解并忽略的CCIe通信1032。最后，sI2C从动设备可接收宣告退出CCIe模式的可理解的I2C协议消息1034，并且该sI2C从动设备再次允许其自身发送带内IRQ。
图12解说了sI2C从动设备在混合协议模式环境(例如，其中共享总线可根据相异通信协议操作或者在相异通信协议之间动态地切换)中发出中断信号(IRQ)的附加方式。如上所述，虽然共享总线1204由处于CCIe模式的主控设备1208来管理，但sI2C兼容从动设备1210a和1210b可停止在共享总线1204上发送或发出带内中断信号。然而，在该替代办法中，这些sI2C兼容从动设备1210a和1210b可以经由一个或多个单独的线1212和1214耦合到IRQ路由器CCIe从动设备1216。当共享总线1204正在CCIe模式中操作时，sI2C兼容从动设备1210可被配置成改为向IRQ路由器CCIe从动设备1216发送其中断信号。IRQ路由器CCIe从动设备1216接收sI2C协议中断信号并将该中断路由至CCIeIRQ总线或线1206以使其可由主控设备1208处理。主控设备1208然后可决定是否要将共享总线1204切换至I2C模式并向I2C兼容请求方从动设备准予其中断请求。
因此，虽然共享总线1204可以在CCIe模式中操作，但每一sI2C兼容从动设备1210内的内部逻辑可将中断信号的输出从共享总线1204切换至将sI2C从动设备1210耦合到IRQ路由器CCIe从动设备1216的单独线1212或1214，而不是由sI2C兼容从动设备1210禁用其发出中断信号(例如，请求共享总线1204的服务或对其的使用)的能力。而且，在共享总线1204上检测到从CCIe模式的退出代码之际，sI2C兼容从动设备1210切换回使用共享总线1204来发出中断信号。相应地，sI2C兼容从动设备1210和CCIe兼容从动设备1218可以在共享总线1204在CCIe模式中操作时共存而没有数据冲突。
在多模共享控制数据总线上操作的示例性单模从动设备
图13解说了包括发射机和接收机电路1306以及处理/逻辑电路1304的示例性从动设备1302。发射机和接收机电路1306可以耦合到处理电路1304以传送去往和来自处理/逻辑电路1304以及一个或多个总线的数据。发射机和接收机电路1306可以耦合到例如多模共享总线1320，其可包括第一线和第二线。在第一操作模式(例如，I2C模式)中，发射机和接收机电路1306可被配置成将第一线用于数据传输并且将第二线用于第一时钟信号。在第二操作模式(例如，CCIe模式)中，发射机和接收机电路1306可被配置成将第一线和第二线两者用于数据传输，而此时将第二时钟信号嵌入在数据传输的码元转变内。多模共享总线可以是I2C兼容总线和/或CCIe兼容总线。在第三操作模式中，发射机和接收机电路1306与第二模式相类似地操作，但不并发地支持唯第一模式的旧式设备(例如，I2C兼容旧式设备)。
从动设备1302可以与耦合至多模共享总线1320的其他设备集合共存，但是仅在第一模式中操作而在第一操作模式和第二操作模式两者期间不断地监视至少第一线和/或第二线。在第一操作模式中，从动设备1302可以在共享总线1320的第一线上向另一设备传送数据。在第二操作模式中，共享总线1320的第一线和第二线两者都可根据第二模式来向支持第二模式的其它设备传送数据。
在各示例中，耦合到共享总线1320的设备可支持多个不同的操作模式(例如，相异的通信协议)。例如，第一从动设备可以是sI2C兼容从动设备、第二从动设备可以是CCIe兼容从动设备，且第三从动设备可以具备多种模式(例如，I2C兼容和CCIe兼容模式)的能力。
第一操作模式可以实现用于共享总线1320上的数据传输的第一协议，并且第二模式实现用于共享总线1320上的数据传输的第二协议。
在一个示例中，从动设备1302可以是兼容sI2C的从动设备。处理电路1304可包括在共享总线1320根据第一模式操作时用于监视共享总线1320上的通信的共享总线监视电路/模块1310。当共享总线1320根据第二模式操作时，共享总线监视电路/模块1310用于监视指示该总线正切换回到第一模式的退出调用/命令。中断请求生成器电路/模块1312可以用于生成中断信号。中断请求禁止电路/模块1314可以用于查实从动设备1302何时应抑制生成和/或发出中断请求。例如，如果共享总线监视电路/模块1310检测到共享总线1320正根据第二模式操作，则中断请求禁止电路/模块1314可阻止在共享总线1322上发出中断。
发射机和接收机电路1306可包括时钟恢复电路1308(用以从所传送的数据中恢复时钟信号)。在任选/替代办法中，IRQ切换电路1316可允许从动设备1302在共享总线1320在第二模式中操作时在单独线上向中断路由器设备1322发出中断请求。
图14解说了用于准许单模从动设备共存于在多个通信模式之间切换的共享数据总线上的方法。从动设备可以在包括共享数据总线上的带内中断请求的第一协议模式中操作1402。从动设备然后可以在共享数据总线上监视指示共享数据总线正切换成根据不允许共享数据总线上的带内中断请求的第二协议模式操作的进入调用1404。在检测到进入调用之际，从动设备禁止在共享数据总线上发出任何带内中断请求1406。可任选地，从动设备可以切换成经由单独线向中断请求路由器发送中断请求1408。从动设备可以在共享数据总线上监视从第二协议模式的退出调用1410。在接收到退出调用之际，从动设备禁止在共享数据总线上作出带内中断请求1412。
I2C从动设备与相机控制接口扩展设备在具有带内IRQ的共享控制数据总线上的共存
先前的讨论允许使用专用中断总线来在I2C兼容从动设备与CCIe兼容设备之间路由IRQ。以下讨论允许I2C兼容设备和CCIe兼容设备两者都使用共享控制数据总线上的带内中断。
第一特征允许为耦合到共享总线的所有设备消除专用中断线和引脚。取而代之的是，所有设备改为使用共享控制数据总线来发出中断请求，藉此允许耦合到共享控制数据总线的从动设备在共享控制数据总线上传送数据。
第二特征允许在共享控制数据总线上所传送的码元内定义中断时段，在该中断时段期间耦合到该总线的一个或多个从动设备能够在该总线的第一线上断言中断请求而此时该总线的第二线被主控设备使用来进行心跳传输，其中此类心跳传输用于同步该一个或多个从动设备。
第三特征允许出于解码在共享总线上接收到的经转码数据位的目的而在中断时段期间在接收机设备处在内部掩蔽共享总线的第一线。例如，主控设备和从动设备可通过使用本地(内部)生成的掩蔽信号来掩蔽对时钟数据恢复电路(CDR)的第一线输入。
第四特征允许主控设备在中断时段期间监视共享控制数据总线的第一线以查实从动设备是否断言中断请求。
第五特征允许主控设备在检测到共享控制数据总线的第一线上的中断请求之际扫描共享控制数据总线上的从动设备以标识断言方/请求方从动设备。
使用专用IRQ线的中断机制
图15是解说具有主控设备1508以及耦合到共享控制数据总线1504和共享中断总线/请求1506的多个从动设备1510a-1510e的系统1502的框图。在一个示例中，控制数据总线1504可以是I2C总线，其包括两条导线：时钟线(SCL)和串行数据线(SDA)。时钟线SCL可以被用来同步I2C总线(控制数据总线1504)上的所有数据传递。数据线SDA和时钟线SCL耦合至I2C总线(控制数据总线1504)上的所有设备1508和1510a-1510e。当在CCIe模式中使用时，控制数据总线1504的SDA线和SCL线两者都可用于数据传输。
根据一方面，共享中断总线1606可以是耦合到从动设备1610a-1610e以及主控设备1608的单条线。该共享中断总线1506可以在未被使用时被上拉(例如，拉高)，并且可在从动设备断言中断请求(IRQ)信号时被拉低(例如，接地)。即，每个从动设备1510a-1510e可通过向主控设备1508发送IRQ信号(例如，请求)来独立地请求接入以在共享控制数据总线1504上进行传送。
在一些示例中，单线IRQ总线可以是异步总线(例如，不受主控设备或任何其他设备管理)。这意味着这些从动设备可以在任何时间单方面断言IRQ信号。
在另一示例中，单线IRQ总线可专用于自从动设备到主控设备的单向信号传输。即，单线IRQ总线可被仅用于IRQ信号，而不被用于其他类型的信号。
在一个示例中，控制数据总线1504可以是相机控制接口(CCI)或CCI扩展兼容总线。
在另一示例中，控制数据总线1504可以是从动设备与主控设备之间的双向总线。
图16是解说图15中的多个从动设备1510a-1510e如何可出于发出中断的目的而被逻辑地编群的框图。在该示例中，第一多个从动设备1510a和1510b可以在第一群1602中，并且第二多个从动设备1510c和1510d可以在第二群1604中。这样的编群可以例如是预先配置的或在被主控设备1508引导之际动态定义(例如，通过枚举)的。这样的编群允许主控设备1508更快地标识出哪个从动设备在IRQ总线1506上触发了IRQ信号而没有不可接受的延迟。
每一群从动设备1602和1604可具有特异的IRQ信号。例如，第一群1602可使用具有第一周期的第一信号，并且第二群1604可使用具有第二周期的第二信号，以此类推。例如，“周期”可以是IRQ总线1506被断言方从动设备拉低的时间长度。注意，可以使用其他形式的信号区分(例如，针对由不同从动设备群使用的IRQ信号的不同电压电平等)。在一个实现中，每个“群”可包括单个从动设备。在其他实现中，每个“群”可包括2、3和/或4个从动设备或者更多个从动设备。每群的从动设备数目可以是查询并标识断言方从动设备将花费的时长的函数。例如，如果有大量的耦合至IRQ总线1506的从动设备必须由主控设备1508查询，则这可能导致不可接受的长延迟。因此，对从动设备进行编群并针对每一群使用特异的IRQ信号允许主控设备1508在相对较短的时段或可接受的时间段内标识出断言方从动设备。
主控设备1508检测共享的单线IRQ总线1506上的IRQ信号的发生，并且查询该群中的每个从动设备以标识哪个从动设备触发或断言了该IRQ信号。例如，如果IRQ信号标识了群21604从动设备，则主控设备1508可以(经由控制数据总线1504)向群21604内的第一从动设备1510c发送寄存器状态请求。如果第一从动设备1510c状态响应指示其不是断言方从动设备，则主控设备108可以(经由控制数据总线1504)向群21604内的第二从动设备1510d发送另一个寄存器状态请求。针对群21604中的所有从动设备重复该过程直至标识出断言了该IRQ信号的从动设备。
在替代办法中，即使第一从动设备1510c被标识为IRQ信号的发出者，主控设备1508也可扫描群21604中的所有从动设备。例如，同一群中的不止一个从动设备同时发出IRQ信号是可能的。因此，主控设备可以一次知晓来自群中诸设备的所有IRQ请求并逐个处置这些请求。在一个实现中，来自单个群中的多个设备的并发或交叠IRQ请求可由主控设备1608按照紧急程度、重要性和/或优先级次序来处置。
图17解说了IRQ信号如何可以在IRQ线或总线上被仲裁的第一示例。在该示例中，可定义不同的从动设备群1702和1704，且每一从动设备群1702和1704具有不同宽度的中断1706和1708。当从动设备检测到IRQN线1506为低时，它等待IRQN线1506变为高加上最小总线空闲时间1702，之后断言IRQN线为低。在该示例中，第一中断1706由第一群1702内的从动设备断言，之后继以第二中断请求1708由第二群1704内的另一从动设备断言。
图18解说了IRQ信号如何可以在IRQ线或总线1506上被仲裁的第二示例。当两个从动设备同时(或者在交叠时间)断言IRQN线为低(以指示中断请求)时，具有最长的IRQN低时段的从动方群获胜。在该示例中，第一中断信号1806已由第一群1802中的第一从动设备断言/发出，而并发地或同期地(例如在时间上交叠地)，第二群1804中的第二从动设备已在共享中断总线1506上断言/发出第二中断信号1808。因为第二中断信号1808长于第一中断信号1806，所以第一群1802中的第一从动设备输掉了仲裁。即，第二中断信号1808在中断总线1506上被承认，但第一中断信号1806不被承认。做出请求的第一从动设备可以在它在第一中断信号1806结束时释放中断总线1506但中断总线1506在它应已返回至高(例如，被拉高)时仍保持为低(例如，拉至接地)时检测到输掉了仲裁。因此，第一从动设备在稍后时间(例如，在中断总线1506已在第二中断信号1808结束之际被再次上拉达一时间量1812后)重新发出其中断信号1810。
图19解说了在一个示例中可以是可行的最短IRQ信号长度。该示例假定对于中断线1902，最迟在IRQ信号1904是VDD电平(例如，高状态)的70％时可以检测到“高”状态，且最迟在IRQ信号1904是VDD电平的30％时可以检测到“低”状态。注意，高或低状态可以取决于接收机输入电平在IRQ信号1902处于VDD电平的30％到70％之间的任何地方时被检测到。在此，TRFmax是最大下降-上升时间且TLOW是预期低时段。tLOW约束的主要目的在于使得主控设备能够在来自不同从动设备群的IRQ信号之间作出区分。另外，从主控设备的观点来看，2TRFmax必须小于TLOW(即，2TRFmax<TLOW)以保证使得IRQ信号1904被检测为低状态。
第一IRQ信号长度(时段)tLOW大于TLOW-TFR且小于2TLOW+TFR(即，TLOW-TFR<tLOW<2TLOW+TFR)。类似地，第二IRQ信号长度(时段)tLOW’大于2TLOW-TFR且小于2TLOW+TFR(即，2TLOW-TRF<tLOW<2TLOW+TFR)。
注意，在第一从动设备将IRQ信号断言为低之后，第二从动设备可能没有检测到IRQ信号为低达将TFRmax延伸到tLOWmin的时段，tLOWmin必须是至少TFRmax长。因此，TLOW>3TFRmax，且tLOWmin>2TFRmax。
边带IRQ(例如，在专用IRQ总线/线上)在中断等待时间方面具有胜过带内IRQ(例如，在共享控制数据总线上)的明显优势。边带IRQ在对于中断信号检测要求非常短的等待时间的一些实现中可以是优选的。
共享总线上的带内中断机制
图15到19中所解说的边带IRQ方法要求对每一从动设备和主控设备使用额外引脚。具体而言，从动设备经常在可用大小/空间上受限制，且将期望消除对边带中断的使用或对专用中断线/总线的需求。由此，对边带IRQ方法的替代方案是在共享控制数据总线上发送带内IRQ。
图20是解说其中中断总线已经被消除以利于带内中断的示例性系统2002的框图。系统2002可包括耦合到共享控制数据总线2004的主控设备2008以及多个从动设备2010a-2010e。在一个示例中，控制数据总线2004可以是I2C总线，其包括两条导线：时钟线(SCL)和串行数据线(SDA)。时钟线SCL可以被用来同步I2C总线(控制数据总线2004)上的所有数据传递。数据线SDA和时钟线SCL耦合至I2C总线(控制数据总线2004)上的所有设备2008和2010a-2010e。相对于图15-16，该系统2002不具有单独的中断线或总线。中断改为在共享控制数据总线2004上被带内地发送。
一个特征允许实现同时支持I2C设备和相机控制接口扩展(CCIe)设备(例如，使共享总线在CCIe模式和I2C模式之间动态地切换)的共享控制数据总线。
共享总线上的示例性CCIe和I2C传输
图21解说I2C一字节写数据操作的示例性时序图。在该示例中，共享控制数据总线2004(图20)包括串行数据线SDA2102和串行时钟线SCL2104。图21中解说的传输方案可被称为“I2C模式”。SCL线2104被用于从主控设备向所有从动设备发送时钟，而SDA线2102传送数据位。I2C主控设备在SDA线2102中发送7位从动方ID2208以指示主控设备希望接入I2C总线上的哪个从动设备，然后发送指示写操作的1位。只有其ID与7位从动方ID2108匹配的从动设备才能导致预期动作。为了由I2C从动设备检测其自己的ID，主控设备必须在SDA线上发送至少8位(或者在SCL线2104上发送8个时钟脉冲)。
I2C标准要求所有I2C兼容从动设备在接收到START(开始)状况2106(例如，由SCL线为高之时SDA线上的高到低转变指示)之际使其总线逻辑复位。
CCIe协议将SDA线2102和SCL线2104两者用于数据传输，而此时时钟信号被嵌入在数据传输内。例如，数据位可被转码成随后在诸线上传送的多个码元。通过将时钟信号(图21中的I2C总线的SCL线)嵌入在码元转变内，SDA线2102和SCL线2104两者均可被用于数据传输。
图22解说了其中数据位已被转码成12个码元以供在SDA线2102和SCL线2104上进行传输的示例性CCIe传输。图22中解说的传输方案可被称为“CCIe模式”。
CCIe模式是源同步的，由推挽驱动器驱动。在共享控制数据总线上发出数据的任何一方还发送出嵌入在该数据中的时钟信息。因此，在任一时间，控制数据总线上仅一个设备被允许驱动该总线。
为了在同一条总线上支持旧式I2C设备和CCIe设备两者，CCIe模式操作使用相同的START(开始)条件2200、2202、2204，这防止旧式I2C从动设备对任何CCIe操作作出反应(例如，CCIe模式期间的开始条件使旧式I2C从动设备复位)。在此示例中，在传送全从动方ID(即，全7位)之前检测开始条件2200、2202和2204(即，由在SCL线2104为高之时在SDA线2102上的高到低转变指示)，因此这是不完整的从动方ID(少于7位)。如果主控设备发送6个SCL脉冲随后发布开始状况2200、2202或2204，则所有旧式I2C从动设备在它们将该数据识别为I2C从动方ID之前使其总线逻辑复位。由于这些6位序列(例如，对应于每两个码元)是在两个开始状况2200、2202和2204之间发送的，因而这些6位序列不被任何从动设备解码为有效的从动方ID。因此，旧式I2C从动设备将不会对不完整的从动方ID采取动作。
在此系统中，主控设备控制对共享总线的接入。因此，希望在控制数据总线上进行传送的任何设备必须向主控设备请求此类接入，例如通过发布中断请求来请求。用于发布中断的现有技术机制依赖于专用中断线或专用中断总线。然而，此类专用中断线或中断总线意味着设备必须包括至少一个附加引脚以容适此类中断线或中断总线。为了消除对此类专用中断管脚和中断线/总线的需要，需要用于CCIe内的带内中断的机制。
带内中断的使用还应当避免总线争用或冲突。例如，如在图23中解说的，为了避免冲突，当主控设备正驱动控制数据总线时，从动设备不应被允许驱动控制数据总线(例如，SDA线2102或SCL线2104)以断言IRQ。
图24解说了避免图23的冲突的潜在可能性的解决方案。在该办法中，CCIe协议定义何时可发出带内IRQ。如在此解说的，主控设备可驱动SCL线2102上的时钟，而此时定义了允许从动方驱动SDA线2104发出带内中断的时间段。具体而言，CCIe兼容从动设备首先检查SDA线2104是否在使用中(例如，被拉低)，并且仅在其不被使用的情况下该从动设备才通过将SDA线2104拉低来发出中断请求。
图25中解说的另一问题是当从动设备在SDA线上发送带内IRQ时，它可能导致错误的时钟被检测到。即，在CCIe模式中，码元转变被用来生成接收机时钟RXCLK。这意味着所有接收设备从共享总线的状态转变中恢复时钟定时。状态转变(SDA和SCL线的状态变化)必须在SDA和SCL线之间被定时对齐。尽管CCIe时钟数据恢复(CDR)电路可容忍SDA和SCL线之间的一些偏斜，但大于CDR的容限的偏斜将导致CDR生成额外的接收机时钟脉冲2502，结果导致对CCIe字边界的同步丢失。
图26解说了用以避免图25中所解说的额外接收机时钟脉冲以及同步丢失的解决方案。用于带内IRQ的信号必须由每一设备(例如，主控设备和从动设备)在时钟数据恢复电路输入处掩蔽。例如，每一CDR电路在带内IRQ传输期间掩蔽2602SDA线2104或SCL线(哪条线被用于带内IRQ就掩蔽哪条)。例如，如果主控设备令从动设备用特定带内IRQ协议2604来驱动SDA线2104，则控制数据总线上的所有设备然后必须在该时段期间掩蔽其SDA线输入以防止错误/额外RXCLK脉冲被检测到。在一个示例中，每一设备必须门控SDA线以便在带内IRQ时段期间抑制其值作为1(或高)进入CDR电路。
图27解说了用以在支持I2C模式和CCIe模式两者的同时实现带内IRQ时段的一种办法。在该办法中，退出指示符2702和2704在CCIe模式以及I2C模式中被发送以指示共享总线将从CCIe模式切换至I2C模式。此后，sI2C从动设备可以在处于I2C模式中之时发出带内IRQ2706。在发出带内IRQ后，共享总线可以在主控设备在处于I2C模式之时发出进入调用2708时回转到CCIe模式。
CCIe模式内心跳时钟的示例性嵌入/编码
根据一个示例，“心跳”可被编码或嵌入在用于编码数据位以便在双线控制数据总线上进行传输的三进制数空间内。
参照图5，所解说的转码方法包括将20位编码成三进制数，该三进制数然后被转换成十二个码元。使用该编码提供了该20位内的可被用于发送CCIe协议内的命令的额外或备用位。
图28解说了位19(即，当位计数在第一位为位0开始时的第20位)。换言之，如计算机科学中典型的情况，从零开始逐位计数，并且位19为第20个位。此处，位0-18在三进制数范围0000_0000_00003到2221_2201_20013内表示。范围2221_2201_20023到2222_2222_22223中的三进制数不被用于数据传输。因此，三进制数范围2221_2201_20023到2222_2222_22223可被用于表示位19(即，第20位)。换言之，三进制2221_2201_20023是二进制1000_0000_0000_0000_0000(十六进制0x80000)，并且三进制2222_2222_22223(0x81BF0)是最大可能的12数位三进制数。可以在该第20位(位19)的数字空间内传送心跳。
图29解说了位19可以跨越数字2221_2201_20023到2222_2222_22223，并且数字范围可被细分成图29左侧的六个子部分。CCIe是多主控控制数据总线架构，并且对控制数据总线的管理可以从一个主控设备转移到另一主控设备。因此，“主总线请求”命令是可用的(在子范围2222_1121_02103至2222_2112_11213内)，“主切换”(在子范围2222_2220_00023至2222_2221_12103内)也是。
图30解说了位19数空间内的可被用于定义心跳的范围。
图31解说了心跳时钟如何可以在共享控制数据总线的SDA线和SCL线上被传送的一个示例。接收机时钟(RXCLK)3108可以从在控制数据总线(例如，SDA线3110以及SCL线3112)上的所传送的码元的状态转变中被提取。该示例可解说心跳时钟如何可以在传送或编码之前和/或在接收和解码之后出现。如可以察知的，心跳时钟的第一部分3102在SDA线上传送，而心跳时钟的第二部分3104可以在SCL线上传送。以此方式，在SDA线上通过将心跳时钟的一部分移至SCL线来创造空间3106。
用于CCIe设备的第一示例性带内IRQ技术
图32解说了心跳时钟可以在SDA线和SCL线上被传送的另一示例。在该示例中，心跳时钟包括该心跳时钟的在SDA线上被传送的第一部分3202，而该心跳时钟的第二部分3204可以在SCL线上被传送，藉此在SDA线上为带内IRQ创造更大空间3206。
根据该协议，接收从动设备可以在开始S指示符3212后检测例如第n个RXCLK3214。第n个RXCLK3214可触发内部SDA掩蔽3224以内部地(例如，在接收从动设备内)掩蔽SDA线3226。
在n+1RXCLK3216，从动设备可通过拉低SDA线来触发IRQ。SDA线由主控设备微弱地拉高，以使得在它被拉低(被从动设备拉低)时这用于指示带内IRQ。即，通过微弱地拉高SDA线，这允许从动设备拉低SDA线以断言中断信号。
在n+2RXCLK3218，主控设备可以对SDA线进行采样以查实带内IRQ是否已被断言。
在n+3RXCLK3220，从动设备可以释放SDA线(例如，解除断言带内IRQ)。
在n+3与n+4RXCLK之间，主控设备重新启用SDA驱动器并且开始将SDA线驱动为高。这是为什么接收机设备(例如，从动设备)能够安全地在n+4RXCLK释放SDA掩蔽的原因。
在n+4RXCLK3222，从动设备可释放SDA掩蔽3224。
以此方式，IRQ可由从动设备在SDA线上所定义的IRQ时段3506期间由从动设备传送。
图33解说了转变数到码元数到码元数转换的一个示例。
码元S在CCIe模式中在控制数据总线(例如，SDA线和SCL线)上被发送。在一个示例中，每一码元都可由2位构成，其中LSB被指派给SCL线且MSB被指派给SDA线。
在一个示例中，每个三进制转变数T被定义成使得：
当S在码元排序圆圈上从前一状态顺时针转变一个状态至当前状态时，T＝1；
当S在码元排序圆圈上从前一状态顺时针转变两个状态至当前状态时，T＝2；以及
当S在码元排序圆圈上从前一状态顺时针转变三个状态至当前状态时，T＝0。
CCIe模式中的数据控制总线上的典型数据传输可采用任何转变数。
图34对图33的码元数到转变数转换进行进一步扩展。该转换可被定义为：
当S在码元排序圆圈上从前一状态顺时针转变一个状态至当前状态时，T＝1；
当S跨越码元排序圆圈上从前一状态转变至当前状态时，T＝2；以及
当S在码元排序圆圈上从前一状态逆时针转变一个状态至当前状态时，T＝0。
虽然SCL线翻转始终在T＝0或1时发生，但SCL线在T＝2时不被翻转。
图35解说了其中SDA线3502被掩蔽的带内IRQ时段期间的状况。由于SCL线3504在转变数T＝2被发送时并不翻转且SDA线3502被视作始终为高而不管其在SDA线3502被掩蔽3508时的实际状态，因此不存在码元转变。作为后果，因此如果在SDA掩蔽时段3510期间T＝2被发送，则不生成时钟RXCLK3506。出于该原因，当SDA掩蔽＝1之时，T＝2被禁止。
图36解说了图32和35的SDA掩蔽的副作用。即使T不等于2，由于SDA线在带内IRQ时段期间始终被视作逻辑1状态，因此任何将导致SDA线的逻辑0的转变T值被混叠至T[2:0]＝010，其假定SDA位始终为1。
图37解说了用于带内IRQ的心跳占用三进制数空间内的数空间0x81BD6～0x81BF0(即，27个地址)。T＝2被禁止且任何其它T个组合在SDA掩蔽＝1之时被混叠至T＝010这一事实意味着支持带内IRQ的心跳字占用不仅仅是一个地址，而且实际上占用位19区域的27个地址。对该特定心跳模式的使用禁止使用三进制数2222_2222_2222(十六进制为81BF0)，并且作为双字CCIe同步的第一字是非常有用的。在没有三进制数2222_2222_2222的情况下，绝对同步可能是不容易或不可能的。
图38解说了如何可映射图37中用于CCIe模式传输的三进制数的位19的示例。在该示例中，心跳可被指派给三进制数2222_2222_20103。注意在该示例中，只要检测到2222_2222_2xxx3的范围内的三进制数，这就可被解读为心跳和/或带内IRQ(例如，十六进制为0x81BD9)。
用于CCIe设备的第二示例性带内IRQ技术
图39解说了用于实现CCIe模式中的控制数据总线上的带内IRQ的替代技术。该示例减少图32中执行带内IRQ所需的接收机时钟RXCLK循环的数目。
根据此用于提供带内IRQ时段3906的协议，接收方从动设备可以检测例如在开始S指示符3912后检测的第n个RXCLK3914。第n个RXCLK3914可触发内部SDA掩蔽3924以内部地(例如，在接收从动设备内)掩蔽SDA线。
在n+1RXCLK3916，从动设备可通过拉低SDA线来触发IRQ。SDA线由主控设备微弱地拉高，以使得在它被拉低(被从动设备拉低)时这用于指示带内IRQ。
在n+1RXCLK3916之间但在n+2RXCLK3918之前，主控设备可监视SDA线以查实其是否和/或何时变低(意味着带内IRQ请求已被断言)，而不是等到直至下一时钟循环。注意，主控设备对SDA线的这一监视只在IRQ时段期间被执行以便异步地检测来自从动设备的任何IRQ请求。
在n+2RXCLK3918，从动设备可以释放SDA线(例如，解除断言该带内IRQ)。
在n+2与n+3RXCLK之间，主控设备重新启用SDA驱动器并且开始将SDA线驱动为高。因此，接收机(断言方从动设备)能够安全地在n+3RXCLK释放SDA掩蔽。
在n+3RXCLK3920，从动设备可释放SDA掩蔽3924。以此方式，带内IRQ可在SDA线上所定义的IRQ时段3906期间由从动设备传送。
图40解说了图39的其中SDA线被掩蔽的带内IRQ时段期间的状况。由于SCL线4004在转变数T＝2被发送时不翻转，且SDA线4002被视作始终为高而不管其在SDA线4002被掩蔽4008时的实际状态，因此不存在码元转变。因此，如果在SDA掩蔽时段4010期间T＝2被发送，则不生成接收机RXCLK4006。出于该原因，当SDA掩蔽＝1之时，T＝2被禁止。
图41解说了图39和40的SDA掩蔽的副作用。即使T不等于2，由于SDA线在带内IRQ时段期间始终被视作逻辑1状态，因此任何将导致SDA线的逻辑0的转变T值被混叠至T[2:0]＝010，其假定SDA位始终为1。
图42解说了用于带内IRQ的心跳占用三进制数空间内的数空间0x81BBB～0x81BD5(即，27个地址)。类似于图32和39中的心跳，图39-41的替代心跳也占用位19区域的27个地址。然而，该替代心跳不禁止使用2222_2222_2xxx三进制数空间，以使得2222_2222_2222字仍然可供用于同步。该心跳模式还要求主控设备使用异步带内IRQ检测电路来容适更短的带内IRQ时段，这应不是显著牺牲。
理想地，用于实现带内中断的协议应如一个或两个CCIe字那样紧凑，以使得带内IRQ能在具有尽可能最小的协议开销的情况下尽可能频繁地被发出。例如，可以定义周期性带内IRQ窗口。尤其，此带内IRQ时段应当甚至在总线系统处于低功率模式时也是可用的，以防止从动设备“挨饿”。对此的一个解决方案可以是在由主控设备在共享控制数据总线上周期性地传送以允许同步从动设备的CCIe“心跳”字内定义带内IRQ。
图43解说了如何可以在主控设备是活跃模式且处于功率节省模式中时传送心跳。在主控设备处于活跃模式4302时的正常操作期间，主控设备周期性地在CCIe帧4306之间发送心跳字4608以允许从动设备发出带内IRQ。心跳字区间可以使其将不会使从动设备缺少发出中断请求的机会。
当主控设备处于功率节省模式中时，心跳4316也可被传送，藉此允许共享总线(例如，SDA线4310和SCL线4312)上的从动设备在功率节省模式期间有发出带内IRQ的机会。
主控设备可以按足够慢以由主控设备进行功率节省但足够快以至于不会使从动设备缺少发出IRQ信号的机会的速率发送该“心跳”CCIe字4316。“心跳”CCIe字可以用作对从动设备的指示它们可以发出IRQ的指示符。术语“心跳”在本文被用来在功率节省模式期间向从动设备指示用于使其最低限度功能性保持活跃(活着)的缓慢运行的时钟。
图44解说了组合同步字和心跳。心跳字还具有作为同步字序列的第二字的角色。该双字同步序列开始于全2字2222_2222_2222(如被记为“SY-”)以及心跳字2222_2222_1101(如被记为“-NC”)。
“SY-”字使得RX设备生成14个转变状态“2”，包括藉由START状况的一个“2”以及最后码元后的一个“2”，此时总线状态(码元)从1(SDA＝0，SCL＝1)转变为3(SDA＝1，SCL＝1)。
“-NC”字使得RX设备生成9个转变状态“2”，包括藉由START状况的一个“2”。
“SY-”和“-NC”字被放在一起或组合(例如，因此是“SYNC”)，结果产生总共23个转变状态“2”，之后是“1101”序列，该序列是唯一性序列且不能出现在任何其它CCIe事务中。CCIe设备可使用该序列来同步至CCIe字边界。
图45解说了CCIe协议的位19内的同步和心跳映射。跨越42个数的数值空间0x81BC6～0x81BEF(十六进制)被禁止以使得这两个字模式“SY-NC”为23个“2”并且使得“1101”绝对唯一性以只用于同步。主控设备能够周期性地刚好在作为“-NC”字的心跳之前发送“SY-”字，以允许从动设备在同步丢失的情形中重新同步，或者令热插入的从动方同步到总线。
示例性IRQ群询问
根据一个特征，每一从动设备可以被指派或与“群”相关联，每一“群”包括一个或多个从动设备。在检测到与特定“群”相关联的IRQ信号之际，主控设备可以向该“群”中的每一从动设备发送询问(例如，通过控制数据总线)，以标识断言了IRQ信号的从动设备(例如，IRQ信号被断言为控制数据总线上的带内IRQ或者专用IRQ总线上的边带IRQ)。断言了IRQ的从动设备只可在其所被指派的群内响应该询问，藉此向主控设备标识断言方从动设备。注意，每一从动设备“群”都可具有一个或多个从动设备。注意，当功率节省正由主控设备实现时，从动设备可以在心跳字内发出带内中断。而且，多个从动设备可以在同一心跳字内发出中断。
图46解说了示例性CCIe协议内的中断群询问一般调用。主控设备可以在共享总线上向所有从动设备广播一般调用RIQ群询问4600。在IRQ群询问命令0x0007(十六进制)4602后，多个IRQ群询问字4604被发送。在一个示例中，每一询问字都具有三个询问响应时隙，且对于群0到群32而言有总共33个时隙。在一个示例中，询问字4604可包括从一(1)到十一(11)的IRQ群询问字(IQ)以及末尾处的一个终止符字(Term)4606。对于每一询问字4604，所有从动设备掩蔽共享总线的SDA线。
在一般调用的净荷4604的每一IRQ群询问(IQ)字4608处，每一从动接收机必须在T11RXCLK开始掩蔽SDA并在虚设(T-1)RXCLK释放该掩蔽。
图47解说了对群询问调用的响应。在该示例中，一个或多个响应时段(即，询问字)可以通过将心跳转移至SCL线4710并使用SDA掩蔽4712来在SDA线4708上被定义。在该示例中，这些单独时隙4702、4704和4706已经针对每一询问字4608定义(图46)。每一IQ字4608中的三个时隙4702、4704和4706中的每一者都可被指派给三个不同IRQ组。指派给每一时隙4702、4704和4706的从动设备可以在所指派的时隙4702、4704和4706期间驱动SDA线4708以作为询问响应来指示它已经发出IRQ或者具有尚未被服务的IRQ。由于每一IRQ群询问(IQ)字4608具有三个询问响应时隙4702、4704和4706，并且在一般调用净荷4604中可以有最多11个IRQ群询问(IQ)字，因此在一个调用中可以存在最多33个群时隙。
最多三十二(32)个设备可被指派给各群以使得在一群中只有一个设备，藉此提供对IRQ发出者的即时标识。该办法一次标识多个IRQ群，藉此减少所需的IRQ扫描的次数(例如，更少的IRQ嵌套)。替代地，多个设备可被指派给每一群，但主控设备可能需要附加询问来标识该群中的这多个设备中的哪个设备发出了IRQ。
主控设备可基于总线系统上的IRQ群的数目来选择要包括在一般调用中的IRQ群询问(IQ)字的数目。在一些示例中，主控设备可发送较少数目的询问字4608(例如，少于最大数目十一(11))。这可允许缩短用于IRQ群询问一般调用的时间。
IRQ群询问(IQ)字的序列以终止符字(Term)4606结束。终止符字4606的码元模式可被选择成使得每一接收机从动设备能在T11RXCLK识别出该字是终止符(Term)，而不是IRQ群询问(IQ)，以知晓何时要停止掩蔽SDA线4708以及结束IRQ群询问一般调用。
用于第一IRQ群询问(IQ)的三个时隙4702、4704和4706可被指派给群0、1和2。具有更少数目的群可被指派给较早的响应时隙。
在一个示例中，群0可被保留用于主控设备尚未在共享总线上识别出的一个或数个热插入设备。由于至少一个IRQ群询问(IQ)字必须被发送，因此发出过IRQ的任何热插入设备总是被识别出。
归功于使用终止符(Term)字4606，净荷4604的长度可以被灵活地设置，且IRQ群询问(IQ)字序列的长度在有需要时可以超过11字。
图48解说了示例性“终止符字”，其可被用于指示IRQ群询问一般调用的结束以使得IRQ群询问一般调用的长度(即，字计数)是灵活的。
本文描述的IRQ群询问方法可以适用于带内IRQ和边带IRQ两者。在一个示例中，使用本文描述的IRQ群询问方法避免使用IRQ断言时段来在诸从动设备群之间作出区分。即，由于所有从动设备都在被扫描，因此无需使用具有不同宽度的中断请求来区分它们。因此，边带IRQ现在能具有任何任意性时段。从动设备不再必须精确地对IRQ时段进行定时，由此自由运行的时钟可能不再是必需的。
另外，IRQ仲裁也可使用IRQ群询问来消除。由于主控设备扫描所有群和其中的从动设备，因此主控设备能够一次标识多个IRQ发出者，这简化了从动设备逻辑，因为从动设备不再必须解决仲裁丢失。
使用IRQ群询问对于从动设备的一个附加益处可以是功率节省，因为从动设备不再必须将IRQ线保持为低达一长时间段，这种保持可导致从上拉电阻器到接地的DC电流。
示例性全局时钟读取
CCIe是源同步码元转变时钟计时系统。在控制数据总线上发送数据的任何一方还发送嵌入在该数据内的时钟。不像I2C的是，所有从动设备必须使其时钟源生成具有时钟信息的读取数据。然而，用于IRQ群询问的技术(例如，始终翻转SCL线而同时使所有从动设备掩蔽其SDA输入并允许从动设备驱动SDA线)实际上达成了全局时钟读取。
如在图46和47中可以领会的，IRQ群询问字只可携带3个从动设备响应，主要为了允许具有不同RXCLK定时的多个从动设备在同一时隙内驱动SDA线。然而，只允许单个从动设备在SDA掩蔽期间驱动SDA线准许实现双倍数据率(DDR)全局时钟读取。
图49解说了如何可实现DDR全局时钟读取一般调用的一个示例。在开始DDR全局时钟读取序列之前，主控设备发出指示以下各项的某一CCIe协议(诸如一般调用)：
1.以下序列是DDR全局时钟读取。
2.DDR全局时钟读取的字数。
3.数据所读取自的设备的SID。
4.数据所读取自的设备的寄存器地址。
总线上的所有设备理解在该调用是DDR全局时钟读取之后(直到发送了指定数目的字)的所有CCIe事务。
在DDR全局时钟模式中，总线上的所有设备都必须在字末尾包括虚设码元的码元时段期间掩蔽至其时钟数据恢复(CDR)电路的SDA输入。
被寻址的从动设备在第二个RXCLK(不包括藉由START状况的RXCLK)将SDA线驱动为低，并且该逻辑0被主控设备用来校准其时钟以对SDA线(SDACLK)进行采样。
从第三个RXCLK，被寻址的从动设备可以串行地驱动出9个数据位。该9个数据位可以是MSB居先或LSB居先或取决于系统要求的其它格式。在该时段期间，主控设备在SCL线上提供或驱动DDR全局时钟。
从动设备在第12个RXCLK将SDA线驱动为高，并在第13个RXCLK释放SDA线。
主控设备在第一个码元“3”被发送后释放SDA线，并启用其SDA驱动器并在最后一个码元“2”后将SDA线驱动为高。
主控方以SDACLK定时在SDA线中采样以移入这9个读取数据位。
图50解说了全局时钟读取字的示例性时序图。第一时钟信号SDACLK5002和第二时钟信号RXCLK5004指示主控设备内的内部信号。第二时钟信号RXCLK5004可由主控设备的时钟数据恢复电路(CDR)生成。第一时钟信号SDACLK5002可由时钟生成电路5006生成，该时钟生成电路可由主控设备用来在被从动设备信号驱动时对来自SDA线5008(其为共享总线的一部分)的数据值进行采样。第一时钟信号SDACLK5002只可在SDAMASK信号5010为1(对CDR的SDA线5008输入被掩蔽)时生成。
由于是从动设备在全局时钟读取时段期间驱动SDA线5008，因此总线上的所有设备(包括主控设备)必须在该时段期间掩蔽对其CDR的SDA线5008输入，这在第二时钟信号RXCLK从START状况上升5012开始且在该字藉由虚设码元的最后一个RXCLK上升沿5014结束。
在该示例中，主控设备针对全局时钟读取字发送0x5BE75(2010_1010_10103)。由于这是全局时钟读取一般调用的净荷部分，因此共享总线上的每一设备都知道这些全局时钟读取字跟在调用消息“6”之后，每一设备还知道何时要开始和结束SDAMASK5010。
每一设备预期针对下一字的全局时钟读取字，除非下一字是在第一码元具有特异信号模式的“终止符”字。
由于SDA线5008上的数据信号由从动设备使用来自该从动设备的CDR的RXCLK5016来驱动，因此主控设备必须“正确地”延迟其来自该主控设备的CDR的第二时钟信号RXCLK5004以使该主控设备在有足够建立和保持时间的情况下对数据进行采样。主控设备获悉由从动设备按照全局时钟读取协议在主控设备发送出全局时钟读取字(即，T10循环)的第二码元后驱动的SDA线5008的第一下降沿处的此“正确”延迟。“校准逻辑”5018测量从T10循环的开头下降的SDA线5008的延迟，并使用该延迟来配置“SDACLK延迟”，以使得主控设备可靠地从下一码元对来自从动设备的SDA线5008传输进行采样。
使用带内IRQ的sI2C和CCIe设备的示例性共存
图51解说了I2C兼容和CCIe兼容设备在设备5102内的共享总线5104上的共存，其中所有主控/从动设备都使用共享总线5104上的带内中断。在该示例中，I2C兼容和CCIe兼容主控设备5108可管理共享总线5104上的通信。主控设备5108可被配置成在I2C模式和CCIe模式两者中(即，根据两个或更多个相异协议)操作。I2C兼容和CCIe兼容的从动设备5110也可被耦合到共享总线5104并且被配置成在I2C模式和CCIe模式两者中操作。I2C兼容从动设备5112也可耦合到共享总线5104并且被配置成在I2C模式中操作。CCIe兼容从动设备5114也可被耦合到共享总线5104并且被配置成在CCIe模式中操作。
图52解说了图51的主控/从动设备在共享总线上的共存。I2C兼容和CCIe兼容的主控设备5108最初可以在第一协议模式(例如，I2C模式)中操作5202。从动设备5110、5112、5114可以简单地在共享总线上监视来自主控设备5108或其它从动设备的命令/传输5204。
I2C兼容和CCIe兼容主控设备5108可通过在共享总线上发送进入调用消息来发起到第二协议模式(例如，CCIe模式)的切换5208。所有从动设备5110、5112和5114监视共享总线并将进入调用消息识别为共享总线如何被使用方面的改变(例如，从第一协议模式改为第二协议模式)。进入调用可以使得在第一协议模式(例如，I2C模式)和第二协议模式(例如，CCIe模式)中操作的设备能够检测到和/或解码进入调用。I2C和CCIe从动设备15110仍然可使用总线并且可发出中断请求5210a，因为它能够在第一和第二协议模式两者中通信。I2C兼容从动设备25112不可使用总线并且无法发出中断请求5210b，因为它不能在第二协议模式(CCIe模式)中通信。CCIe兼容从动方35114可使用总线并且能发出中断请求5210c，因为它能够在第二协议模式(CCIe模式)中通信。
I2C兼容和CCIe兼容主控设备5108随后可通过在共享总线上发送退出调用消息来切换回到第一协议模式(例如，I2C模式)5212。所有从动设备5110、5112和5114监视共享总线并将退出调用消息识别为共享总线如何被使用方面的改变(例如，从第二协议模式改为第一协议模式)。退出调用可以使得在第一协议模式(例如，I2C模式)和第二协议模式(例如，CCIe模式)中操作的设备能够检测到和/或解码退出调用。I2C和CCIe从动设备15110仍然可使用总线并且能发出中断请求5216a，因为它能够在第一和第二协议模式两者中通信。I2C兼容从动方25112可使用总线并且能发出中断请求5216b，因为它能够在第一协议模式(I2C模式)中通信。CCIe兼容从动方35114不可使用总线并且无法发出中断请求5216c，因为它不能在第一协议模式(I2C模式)中通信。
图53解说了由I2C兼容从动设备操作的方法，该方法促成与CCIe兼容从动设备在共享总线上的共存，其中所有设备都能使用共享总线上的带内中断。第一从动设备(例如，I2C兼容从动设备)可根据包括共享总线上的带内中断请求的第一协议模式来被操作，该共享总线是与多个其它从动设备共享的5302。共享总线可由第一从动设备监视以查找来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用5304。在检测到进入调用之际，第一从动设备可禁止第一从动设备在共享总线上根据第一协议模式做出任何带内中断请求5306。第一从动设备可以在共享总线上监视来自主控设备的退出调用5308。当在共享总线上检测到来自主控设备的退出调用之际，第一从动设备可使得第一从动设备能够做出带内中断请求5310。该多个其它从动设备包括根据第二协议模式操作的一个或多个从动设备。进入调用可以用作对在第二协议模式中操作的该一个或多个从动设备的指示共享总线能根据第二协议模式操作的指示符。
在一个示例中，第一从动设备可包括耦合至处理电路的总线接口。该总线接口电路可以用于耦合到与多个其它从动设备共享的共享总线。该处理电路可被配置成：(a)根据包括共享总线上的带内中断请求的第一协议模式操作第一从动设备，该共享总线与多个其它从动设备共享；(b)在共享总线上监视来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用；(c)在检测到该进入调用之际禁止第一从动设备在共享总线上根据第一协议模式做出任何带内中断请求；(d)在共享总线上监视来自主控设备的退出调用；和/或(e)在检测到来自主控设备的退出调用之际允许第一从动设备在共享总线上做出带内中断请求。该多个其它从动设备可包括根据第二协议模式操作的一个或多个从动设备。进入调用可以用作对在第二协议模式中操作的该一个或多个从动设备的指示共享总线能根据第二协议模式操作的指示符。
图54解说了由CCIe兼容从动设备操作的方法，该方法促成与I2C兼容从动设备在共享总线上的共存，其中所有设备都能使用共享总线上的带内中断。该从动设备耦合到与多个其它设备共享的共享总线，其中这些其它设备的至少第一子集根据第一协议模式操作，且该从动设备根据第二协议模式操作5402。进入调用可由从动设备在共享总线上从能够根据第一协议模式和第二协议模式操作的主控设备检测到5404。根据第二协议模式，中断请求(IRQ)可由从动设备在共享总线上带内地或者在单独路径上边带地发送5406。进入调用可以用作对从动设备的指示该共享总线能根据第二协议模式操作的指示符。该从动设备可根据第二协议模式在共享总线上发送数据或命令5408。
该从动设备还可以在共享总线上监视来自主控设备的退出调用5410。当检测到来自主控设备的退出调用之际，从动设备可禁止或停止在共享总线上做出带内中断请求5412。退出调用可以用于向从动设备指示该共享总线将根据第一协议模式操作。
在一个示例中，从动设备可包括耦合至处理电路的总线接口。总线接口可以用于耦合到与多个其它设备共享的共享总线，其中这些其它设备的至少第一子集根据第一协议模式操作，且该从动设备根据第二协议模式操作。该处理电路可被配置成：(a)在共享总线上检测来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用；(b)根据第二协议模式来在共享总线上带内地或者在单独路径上边带地发送中断请求(IRQ)；(c)根据第二协议模式在共享总线上发送数据或命令；(d)在共享总线上监视来自主控设备的退出调用；和/或(e)在检测到来自主控设备的退出调用之际禁止从动设备在共享总线上做出带内中断请求。
进入调用可以用作对从动设备的指示该共享总线能根据第二协议模式操作的指示符。退出调用用于向从动设备指示该共享总线将根据第一协议模式操作。
类似地，提供了其中I2C兼容设备和CCIe兼容设备可以共存而这两种类型的设备均可以在共享总线上使用中断请求的系统。第一设备集合可被耦合到共享总线。第二设备集合也可被耦合到该共享总线。
第一设备集合内的第一设备可被配置成：(a)根据第一协议模式操作，包括在共享总线上发送/接收带内中断请求；(b)在共享总线上监视来自第二设备集合中的设备的进入调用；和/或(c)在检测到进入调用之际禁止第一从动设备在共享总线上做出任何带内中断请求。
第二设备集合中的第二设备可被配置成：(a)根据第一协议模式在共享总线上检测进入调用；(b)根据第二协议模式在共享总线上发送中断请求(IRQ)；(c)根据第二协议模式在共享总线上发送数据或命令；和/或(d)在检测到共享总线上的退出调用之际禁止根据第二协议模式在共享总线上发送任何带内中断。
主控设备可被耦合至该共享总线并配置成：(a)根据第一协议模式和第二协议模式两者来操作；以管理共享总线上的通信；(b)根据第一协议模式在共享总线上发送进入调用；(c)根据第一协议模式和第二协议模式两者来检测来自从动设备的中断请求；和/或(d)通过准予请求方从动设备访问共享总线来响应中断请求。
示例性多模共享总线架构
提供了包括共享总线、第一从动设备、第二从动设备、和/或主控设备的设备。第一从动设备可被耦合至该共享总线并被配置成：(a)根据第一协议模式操作，包括在共享总线上发出带内中断请求；(b)在共享总线上监视指示该共享总线正切换至第二协议模式的进入调用；和/或(c)在检测到进入调用之际禁止第一从动设备在共享总线上作出带内中断请求。
第二从动设备可被耦合至该共享总线并配置成：(a)根据第二协议模式操作，包括在中断总线上发出边带中断请求或者在共享总线上发出带内中断请求；和/或(b)在共享总线上检测进入调用，该进入调用根据第二协议模式来传送。
该主控设备可被耦合至该共享总线并配置成：(a)根据第一协议模式和第二协议模式两者来操作；(b)管理共享总线上的通信；(c)在共享总线上发送指示该共享总线正切换至第二协议模式的进入调用，其中该进入调用是根据第一协议模式发送的；(d)根据第一协议模式和第二协议模式两者来检测来自从动设备的中断请求；和/或(e)通过准予请求方从动设备访问共享总线来响应中断请求。
主控设备可被进一步配置成在共享总线上发送指示该共享总线正切换至第一协议模式的退出调用，其中该退出调用是根据第二协议模式和第一协议模式两者来发送的。
对于带内中断，第二协议在共享总线上所传送的码元内定义中断时段，在该中断时段期间，耦合到共享总线的一个或多个从动设备能够在共享总线的第一线上断言中断请求，而此时该共享总线的第二线被主控设备使用于进行心跳传输。在一个实现中，主控设备和第二从动设备可被配置成在中断时段期间内部地屏蔽共享总线的第一线。
主控设备可被配置成在共享总线上向根据第二协议模式操作的所有从动设备发送中断群询问调用，其中这一中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
第二从动设备可被进一步配置成在共享总线根据第二协议模式来操作时根据第二协议模式来在共享总线上接收数据或命令。
第一从动设备可被进一步配置成在共享总线根据第二协议模式来操作时在与该共享总线分开的专用中断线或总线上发送中断请求。
该设备还可包括中断路由器从动设备，该中断路由器从动设备被配置成根据第二协议在专用线上从第一从动设备接收中断请求并在专用中断线或总线上发送接收到的中断请求。
在一个示例中，共享总线可包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
示例性多模CCIe/I2C主控设备
图55解说了示例性多模主控设备5502，该多模主控设备可包括第一总线接口5516、第二总线接口5518和处理电路5504。第一总线接口可以用于耦合到其它被耦合到共享控制数据总线的设备，该数据总线被动态地被配置成在第一协议模式或第二协议模式中操作。第二总线接口可以用于耦合到专用中断线，该专用中断线由这些其它设备的至少子集使用，并且该至少子集在第二协议模式中在专用中断线上发出中断请求。该处理电路可被配置成：(a)管理多个其它设备耦合到的共享总线上的数据传递，其中这些其它设备的至少第一子集根据第一协议模式来操作，且这些其它设备的第二子集根据与第一协议模式不兼容的第二协议模式来操作；(b)通过以下操作来在第一协议和第二协议之间动态地切换共享总线的操作：(1)在共享总线上发送指示该共享总线将根据第二协议模式来操作的进入调用，和/或(2)在共享总线上发送指示共享总线将根据第一协议模式来操作的退出调用。
主控设备可被进一步配置成：(a)在共享总线根据第一协议模式操作时在该共享总线上从第一设备子集接收中断请求；(b)在共享总线根据第二协议模式操作时在专用中断总线上从第二设备子集接收中断请求，和/或(c)在共享总线根据第二协议模式操作时在专用中断总线上从第一设备子集接收中断请求。在一个实现中，在共享总线根据第二协议模式操作时不从第一设备子集接收中断请求。
共享总线包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
第二协议可以在共享总线上所传送的码元内定义中断时段，在该中断时段期间，这些其它设备的第二子集能够在共享总线的第一线上断言中断请求，而此时共享总线的第二线被主控设备用来进行心跳传输。
主控设备还可被配置成在中断时段期间内部地屏蔽共享总线的第一线。
在一个实现中，在根据第二协议模式操作时，响应于带内中断请求，主控设备可以向在共享总线上根据第二协议模式操作的所有从动设备发送中断群询问调用，其中这一中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
示例性CCIe从动设备
图56解说了可包括总线接口5616以及处理电路5604的示例性从动设备5602。总线接口可以用于耦合到与多个其它设备共享的共享总线，其中这些其它设备的至少第一子集根据第一协议模式操作，且从动设备根据第二协议模式操作。该处理电路可被配置成：(a)在共享总线上检测来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用，该进入调用指示共享总线将根据第二协议模式操作；(b)在共享总线上带内地或者在分开路径上边带地向主控设备发送中断请求(IRQ)；(c)根据第二协议模式在共享总线上进行通信；(d)在共享总线上监视来自主控设备的退出调用；和/或(e)在检测到来自主控设备的退出调用之际禁止从动设备在共享总线上通信。退出调用可以用于向从动设备指示该共享总线将根据第一协议模式操作。
共享总线可包括第一线和第二线。当共享总线根据第一协议模式操作时，第一线用于数据传输，且第二线用于第一时钟信号。当共享总线根据第二协议模式来操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
示例性I2C从动设备
示例性CCIe从动设备1302(图13)可包括总线接口1306以及处理电路1304。总线接口可以用于耦合到与多个其它设备共享的共享总线，其中该从动设备根据第一协议模式操作，且这些其它设备的至少第一子集根据第二协议模式操作。该处理电路可以用于耦合到总线接口且被配置成：(a)在共享总线上检测来自能够根据第一协议模式和第二协议模式操作的主控设备的进入调用，该进入调用指示共享总线将根据第二协议模式操作；和/或(b)在检测到进入调用之际禁止从动设备在共享总线上做出带内中断请求。
该处理电路被进一步配置成在共享总线上监视来自主控设备的退出调用，该退出调用指示共享总线将根据第一协议模式操作。共享总线包括第一线和第二线，当共享总线根据第一协议模式操作时，第一线用于数据传输且第二线用于第一时钟信号，且当共享总线根据第二协议模式操作时，第一线和第二线两者都用于数据传输，而此时第二时钟信号被嵌入在数据传输的码元至码元转变中。
示例性中断请求路由器从动设备
图57解说了示例性中断请求路由器从动设备2702，其可包括第一总线接口5716、第二总线接口5718、第三总线接口5720以及处理电路5704。第一总线接口可以用于耦合到共享控制数据总线，该数据总线被动态地被配置成在第一协议模式或第二协议模式中操作。第二总线接口可以用于耦合到其它被耦合到共享总线的从动设备的至少一个子集，其它从动设备的该子集根据第一协议模式操作，包括在共享控制数据总线上发出带内中断请求。第三总线接口可以用于耦合到专用中断线，该专用中断线在第二协议模式中用于向管理共享总线的主控设备发出中断请求。该处理电路可被配置成：(a)在第二总线接口上从第一从动设备子集内的从动设备接收中断请求；和/或(b)经由第三总线接口将接收到的中断请求路由至主控设备。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征、或功能，或可以实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所图解的装置、设备和/或组件可以被配置成执行在这些附图中所描述的方法、特征、或步骤中的一个或多个。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
另外应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可以代表用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备、和/或其他用于存储信息的机器可读介质。术语“机器可读介质”包括但不限于：便携或固定的存储设备、光学存储设备、无线信道以及能够存储、包含、或承载指令和/或数据的各种其它介质。
此外，诸实施例可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件、或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路、元件和/或组件可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，以上实施例仅是示例，且不应被解释成限定本发明。这些实施例的描述旨在是说明性的，而并非旨在限定权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (28)

1.一种设备，包括：
共享总线；
第一从动设备，所述第一从动设备耦合至所述共享总线并配置成：
根据第一协议模式操作，包括在所述共享总线上发出带内中断请求；
在所述共享总线上监视指示所述共享总线正切换至第二协议模式的进入调用；以及
在检测到所述进入调用之际，禁止所述第一从动设备在所述共享总线上做出带内中断请求；以及
第二从动设备，所述第二从动设备耦合至所述共享总线并配置成：
根据所述第二协议模式操作，包括在中断总线上发出边带中断请求或者在所述共享总线上发出带内中断请求；
在所述共享总线上检测所述进入调用，所述进入调用是根据所述第二协议模式传送的。
2.如权利要求1所述的设备，其特征在于，进一步包括：
主控设备，所述主控设备耦合至所述共享总线并配置成：
根据所述第一协议模式和所述第二协议模式两者来操作；
管理所述共享总线上的通信；以及
在所述共享总线上发送指示所述共享总线正切换至第二协议模式的所述进入调用，其中所述进入调用是根据所述第一协议模式发送的。
3.如权利要求2所述的设备，其特征在于，所述主控设备被进一步配置成：
根据所述第一协议模式和所述第二协议模式两者来检测来自从动设备的中断请求；以及
通过准予请求方从动设备访问所述共享总线来响应所述中断请求。
4.如权利要求2所述的设备，其特征在于，所述主控设备被进一步配置成：
在所述共享总线上发送指示所述共享总线正切换至所述第一协议模式的退出调用，其中所述退出调用是根据所述第二协议模式和所述第一协议模式两者来发送的。
5.如权利要求2所述的设备，其特征在于，对于带内中断，所述第二协议在所述共享总线上所传送的码元内定义中断时段，在所述中断时段期间，耦合到所述共享总线的一个或多个从动设备能够在所述共享总线的第一线上断言中断请求，而此时所述共享总线的第二线被所述主控设备用来进行心跳传输。
6.如权利要求5所述的设备，其特征在于，所述主控设备和第二从动设备被配置成在所述中断时段期间内部地掩蔽所述共享总线的所述第一线。
7.如权利要求5所述的设备，其特征在于，所述主控设备被配置成在所述共享总线上向所有根据所述第二协议模式操作的从动设备发送中断群询问调用，其中此类中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
8.如权利要求1所述的设备，其特征在于，所述第二从动设备被进一步配置成：
在所述共享总线根据所述第二协议模式来操作时根据所述第二协议模式来在所述共享总线上接收数据或命令。
9.如权利要求1所述的设备，其特征在于，所述第一从动设备被进一步配置成：
在所述共享总线根据所述第二协议模式来操作之时在与所述共享总线分开的专用中断线或总线上发送中断请求。
10.如权利要求1所述的设备，其特征在于，进一步包括：
中断路由器从动设备，所述中断路由器从动设备被配置成根据所述第二协议在专用线上从所述第一从动设备接收中断请求并在所述专用中断线或总线上发送接收到的中断请求。
11.如权利要求1所述的设备，其特征在于，所述共享总线包括第一线和第二线，当所述共享总线根据所述第一协议模式操作时，所述第一线被用于数据传输且所述第二线被用于第一时钟信号，且当所述共享总线根据所述第二协议模式操作时，所述第一线和所述第二线两者都被用于数据传输，而此时第二时钟信号被嵌入在所述数据传输的码元至码元转变中。
12.一种多模主控设备，包括：
第一总线接口，其用于耦合到其它被耦合到共享控制数据总线的设备，所述数据总线被动态地被配置成在第一协议模式或第二协议模式中操作；
第二总线接口，其用于耦合到专用中断线，所述专用中断线由所述其它设备的至少子集使用并且所述子集在所述第二协议模式中在所述专用中断线上发出中断请求；以及
处理电路，其耦合到所述第一总线接口和所述第二总线接口，且被被配置成：
管理多个其它设备所耦合到的共享总线上的数据传递，其中所述其它设备的至少第一子集根据第一协议模式操作，且所述其它设备的第二子集根据与所述第一协议模式不兼容的第二协议模式操作；以及
通过以下操作来在所述第一协议和所述第二协议之间动态地切换所述共享总线的操作：
在所述共享总线上发送指示所述共享总线将根据所述第二协议模式操作的进入调用；和/或在所述共享总线上发送指示所述共享总线将根据所述第一协议模式操作的退出调用。
13.如权利要求12所述的主控设备，其特征在于，所述处理电路被进一步配置成：
当所述共享总线根据所述第一协议模式操作时在所述共享总线上从第一设备子集接收中断请求。
14.如权利要求12所述的主控设备，其特征在于，所述处理电路被进一步配置成：
当所述共享总线根据所述第二协议模式操作时在专用中断总线上从第二设备子集接收中断请求。
15.如权利要求12所述的主控设备，其特征在于，所述处理电路被进一步配置成：
当所述共享总线根据所述第二协议模式操作时在所述专用中断总线上从所述第一设备子集接收中断请求。
16.如权利要求12所述的主控设备，其特征在于，在所述共享总线根据所述第二协议模式操作时不从所述第一设备子集接收中断请求。
17.如权利要求12所述的主控设备，其特征在于，所述共享总线包括第一线和第二线，当所述共享总线根据所述第一协议模式操作时，所述第一线被用于数据传输且所述第二线被用于第一时钟信号，且当所述共享总线根据所述第二协议模式操作时，所述第一线和所述第二线两者都被用于数据传输，而此时第二时钟信号被嵌入在所述数据传输的码元至码元转变中。
18.如权利要求12所述的主控设备，其特征在于，所述第二协议在所述共享总线上所传送的码元内定义中断时段，在所述中断时段期间，所述其它设备的所述第二子集能够在所述共享总线的第一线上断言中断请求，而此时所述共享总线的第二线被所述主控设备用来进行心跳传输。
19.如权利要求18所述的主控设备，其特征在于，所述处理电路被进一步配置成在所述中断时段期间内部地掩蔽所述共享总线的所述第一线。
20.如权利要求12所述的主控设备，其特征在于，在根据所述第二协议模式操作之时，响应于带内中断请求，所述主控设备在所述共享总线上向根据所述第二协议模式操作的所有从动设备发送中断群询问调用，其中此类中断群询问调用提供其中任何断言方从动设备都能响应的时隙。
21.一种从动设备，包括：
总线接口，其用于耦合到与多个其它设备共享的共享总线，其中所述其它设备的至少第一子集根据第一协议模式操作，且所述从动设备根据第二协议模式操作；以及
处理电路，其耦合到所述总线接口并且被配置成：
在所述共享总线上检测来自能够根据所述第一协议模式和所述第二协议模式操作的主控设备的进入调用，所述进入调用指示所述共享总线将根据所述第二协议模式操作；以及
在所述共享总线上带内地或者在单独路径上边带地向所述主控设备发送中断请求(IRQ)。
22.如权利要求21所述的从动设备，其特征在于，所述处理电路被进一步配置成：
根据所述第二协议模式在所述共享总线上通信。
23.如权利要求21所述的从动设备，其特征在于，所述处理电路被进一步配置成：
在所述共享总线上监视来自所述主控设备的退出调用；以及
在检测到来自所述主控设备的退出调用之际禁止所述从动设备在所述共享总线上通信。
24.如权利要求21所述的从动设备，其特征在于，所述退出调用用于向所述从动设备指示所述共享总线将根据所述第一协议模式操作。
25.如权利要求21所述的从动设备，其特征在于，所述共享总线包括第一线和第二线，当所述共享总线根据所述第一协议模式操作时，所述第一线被用于数据传输且所述第二线被用于第一时钟信号，且当所述共享总线根据所述第二协议模式操作时，所述第一线和所述第二线两者都被用于数据传输，而此时第二时钟信号被嵌入在所述数据传输的码元至码元转变中。
26.一种从动设备，包括：
总线接口，其用于耦合到与多个其它设备共享的共享总线，其中所述从动设备根据第一协议模式操作，且所述其它设备的至少第一子集根据第二协议模式操作；以及
处理电路，其耦合到所述总线接口并且被配置成：
在所述共享总线上检测来自能够根据所述第一协议模式和所述第二协议模式操作的主控设备的进入调用，所述进入调用指示所述共享总线将根据所述第二协议模式操作；以及
在检测到所述进入调用之际，禁止所述从动设备在所述共享总线上做出带内中断请求。
27.如权利要求26所述的从动设备，其特征在于，所述处理电路被进一步配置成：
在所述共享总线上监视来自所述主控设备的退出调用，所述退出调用指示所述共享总线将根据所述第一协议模式操作。
28.如权利要求26所述的从动设备，其特征在于，所述共享总线包括第一线和第二线，当所述共享总线根据所述第一协议模式操作时，所述第一线被用于数据传输且所述第二线被用于第一时钟信号，且当所述共享总线根据所述第二协议模式操作时，所述第一线和所述第二线两者都被用于数据传输，而此时第二时钟信号被嵌入在所述数据传输的码元至码元转变中。
CN201480055818.1A 2013-10-08 2014-10-08 I2c从动设备与相机控制接口扩展设备在共享控制数据总线上的共存 Pending CN105612507A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361888475P 2013-10-08 2013-10-08
US61/888,475 2013-10-08
US201461927102P 2014-01-14 2014-01-14
US61/927,102 2014-01-14
US201461974910P 2014-04-03 2014-04-03
US61/974,910 2014-04-03
PCT/US2014/059776 WO2015054433A1 (en) 2013-10-08 2014-10-08 Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus

Publications (1)

Publication Number Publication Date
CN105612507A true CN105612507A (zh) 2016-05-25

Family

ID=51790888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055818.1A Pending CN105612507A (zh) 2013-10-08 2014-10-08 I2c从动设备与相机控制接口扩展设备在共享控制数据总线上的共存

Country Status (6)

Country Link
US (1) US20150100713A1 (zh)
EP (1) EP3055779B1 (zh)
JP (1) JP2016538624A (zh)
KR (1) KR20160066032A (zh)
CN (1) CN105612507A (zh)
WO (1) WO2015054433A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678993A (zh) * 2016-08-02 2018-02-09 纬创资通股份有限公司 电脑系统及总线仲裁方法
CN110799956A (zh) * 2017-06-27 2020-02-14 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备
CN112639753A (zh) * 2018-08-30 2021-04-09 高通股份有限公司 聚合带内中断
CN113302891A (zh) * 2018-11-14 2021-08-24 索诺瓦公司 用共存窗口操作一个以上无线通信协议

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921981B2 (en) * 2013-08-24 2018-03-20 Qualcomm Incorporated Method to minimize the number of IRQ lines from peripherals to one wire
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
EP3055929A1 (en) 2013-10-09 2016-08-17 Qualcomm Incorporated ERROR DETECTION CAPABILITY OVER CCIe PROTOCOL
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US10417172B2 (en) 2014-04-28 2019-09-17 Qualcomm Incorporated Sensors global bus
US9734121B2 (en) 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10067895B2 (en) * 2015-06-03 2018-09-04 Lexmark International, Inc. Systems and methods for asynchronous toggling of I2C data line
US9727506B2 (en) * 2015-10-01 2017-08-08 Sony Corporation Communication system, communication system control method, and program
KR102500821B1 (ko) * 2015-12-29 2023-02-17 삼성전자주식회사 복수의 회로들 및 복수의 회로들을 연결하는 버스를 포함하는 반도체 장치 및 반도체 장치의 동작 방법
US10423567B2 (en) 2016-02-01 2019-09-24 Qualcomm Incorporated Unidirectional clock signaling in a high-speed serial link
US9979432B2 (en) 2016-02-01 2018-05-22 Qualcomm Incorporated Programmable distributed data processing in a serial link
US10159053B2 (en) 2016-02-02 2018-12-18 Qualcomm Incorporated Low-latency low-uncertainty timer synchronization mechanism across multiple devices
US10031882B2 (en) 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
US9881664B1 (en) * 2017-01-12 2018-01-30 Cadence Design Systems, Inc. Per-group delay line architecture to de-skew input/output timing between a high bandwidth memory (HBM) physical (PHY) interface and the HBM device
US10614009B2 (en) * 2018-03-16 2020-04-07 Qualcomm Incorporated Asynchronous interrupt with synchronous polling and inhibit options on an RFFE bus
US10496562B1 (en) 2018-08-13 2019-12-03 Qualcomm Incorporated Low latency virtual general purpose input/output over I3C
US20200065274A1 (en) * 2018-08-23 2020-02-27 Qualcomm Incorporated Always-on ibi handling
US10725949B2 (en) * 2018-08-28 2020-07-28 Qualcomm Incorporated Slave-to-slave direct communication
US11449457B2 (en) 2019-07-15 2022-09-20 Hewlett-Packard Development Company, L.P. Communications bus with isolation circuit to operate one circuit domain while another is deactive
CN110531899B (zh) * 2019-09-26 2024-03-05 京东方科技集团股份有限公司 用于笔记本电脑的驱动系统
US11662846B2 (en) 2019-09-26 2023-05-30 Chongqing Boe Optoelectronics Technology Co., Ltd. Touch circuit and driving method thereof, and driving system for a touch display device
JP7255777B2 (ja) * 2019-12-16 2023-04-11 島津システムソリューションズ株式会社 データ処理装置
CN111835610B (zh) * 2020-05-29 2022-05-03 中车株洲电力机车研究所有限公司 数据共享方法、系统、存储介质及电子设备
US11088815B1 (en) * 2020-10-02 2021-08-10 Qualcomm Incorporated Techniques for timed-trigger and interrupt coexistence
US11995012B2 (en) 2022-03-15 2024-05-28 Samsung Electronics Co., Ltd. High speed interface for multi image sensor device
CN115632900B (zh) * 2022-08-31 2023-09-01 超聚变数字技术有限公司 一种计算设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1084986A (zh) * 1992-09-18 1994-04-06 汤姆森消费电子有限公司 多格式数据总线上的数据和时钟线的交换
CN1333964A (zh) * 1999-01-15 2002-01-30 艾利森电话股份有限公司 接口交错
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
US20070088874A1 (en) * 2005-10-14 2007-04-19 Hewlett-Packard Development Company, L.P. Offload engine as processor peripheral

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123692A (ja) * 1990-09-14 1992-04-23 Matsushita Electric Works Ltd 時分割多重伝送システムの割込処理方式
DE69515147T2 (de) * 1994-07-15 2000-09-21 Thomson Consumer Electronics Mehrfachprotokoll-Datenbussystem
US6111437A (en) * 1998-05-29 2000-08-29 Lucent Technologies Inc. Wide common-mode differential receiver with precision input referred offset
US6912606B2 (en) * 2001-06-08 2005-06-28 Sycamore Networks, Inc. Generic serial bus architecture
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
WO2012122596A1 (en) * 2011-03-16 2012-09-20 Assa Abloy Australia Pty Ltd Chain winder for a window or door
US8898358B2 (en) * 2012-07-04 2014-11-25 International Business Machines Corporation Multi-protocol communication on an I2C bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1084986A (zh) * 1992-09-18 1994-04-06 汤姆森消费电子有限公司 多格式数据总线上的数据和时钟线的交换
CN1333964A (zh) * 1999-01-15 2002-01-30 艾利森电话股份有限公司 接口交错
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
US20070088874A1 (en) * 2005-10-14 2007-04-19 Hewlett-Packard Development Company, L.P. Offload engine as processor peripheral

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678993A (zh) * 2016-08-02 2018-02-09 纬创资通股份有限公司 电脑系统及总线仲裁方法
CN107678993B (zh) * 2016-08-02 2020-07-07 纬颖科技服务股份有限公司 电脑系统及总线仲裁方法
CN110799956A (zh) * 2017-06-27 2020-02-14 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备
CN110799956B (zh) * 2017-06-27 2023-11-17 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备
CN112639753A (zh) * 2018-08-30 2021-04-09 高通股份有限公司 聚合带内中断
CN113302891A (zh) * 2018-11-14 2021-08-24 索诺瓦公司 用共存窗口操作一个以上无线通信协议
CN113302891B (zh) * 2018-11-14 2023-06-16 索诺瓦公司 用共存窗口操作一个以上无线通信协议

Also Published As

Publication number Publication date
EP3055779B1 (en) 2017-08-02
US20150100713A1 (en) 2015-04-09
JP2016538624A (ja) 2016-12-08
EP3055779A1 (en) 2016-08-17
WO2015054433A1 (en) 2015-04-16
KR20160066032A (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
CN105612507A (zh) I2c从动设备与相机控制接口扩展设备在共享控制数据总线上的共存
EP3095038B1 (en) Camera control interface extension with in-band interrupt
US9684624B2 (en) Receive clock calibration for a serial bus
US10353837B2 (en) Method and apparatus to enable multiple masters to operate in a single master bus architecture
CN107209743B (zh) 串行总线的接收时钟校准
JP6190068B2 (ja) 複数のマスタがシングルマスタバスアーキテクチャにおいて動作できるようにする方法および装置
CN105283862A (zh) 相机控制接口扩展总线
JP4685800B2 (ja) スケーラブルなバス構造
EP2466481A1 (en) Single wire bus system
KR20160125411A (ko) 에러 검출 최적화를 용이하게 하는 공유된 버스를 통한 비트 할당
US8812764B2 (en) Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
US10725959B2 (en) Serial peripheral interface round robin mode system and apparatus
US4744077A (en) Link flow control in time slot protocol data transmission of a data processing network
TWI773247B (zh) 匯流排系統
JP3832733B2 (ja) ポーリング装置および通信装置
JPH03179850A (ja) 共通バス送信権制御方式
EP2816791B1 (en) Multi-path speech signal multiplexing circuit, equipment and method
WO2017172269A1 (en) Method and apparatus to enable multiple masters to operate in a single master bus architecture
JP4603054B2 (ja) スケーラブルバス構造
KR20150062793A (ko) 직렬 통신 방법 및 장치
JP2002374282A (ja) セル送信制御回路及びその方法
JPH10207832A (ja) Ｓｃｓｉシステム
JP2004015759A (ja) Ａｔｍセル送受信制御回路及びその方法
JPH10200585A (ja) データ転送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525

WD01 Invention patent application deemed withdrawn after publication