CN101751363A - 信息传输系统、信息发送装置以及信息接收装置 - Google Patents

信息传输系统、信息发送装置以及信息接收装置 Download PDF

Info

Publication number
CN101751363A
CN101751363A CN200910142736A CN200910142736A CN101751363A CN 101751363 A CN101751363 A CN 101751363A CN 200910142736 A CN200910142736 A CN 200910142736A CN 200910142736 A CN200910142736 A CN 200910142736A CN 101751363 A CN101751363 A CN 101751363A
Authority
CN
China
Prior art keywords
information
transmission path
transmission
effective status
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910142736A
Other languages
English (en)
Other versions
CN101751363B (zh
Inventor
丑米梨惠
阿部雅幸
川染一路
江户川和也
三之轮聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN101751363A publication Critical patent/CN101751363A/zh
Application granted granted Critical
Publication of CN101751363B publication Critical patent/CN101751363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及信息传输系统、信息发送装置以及信息接收装置。在信息传输系统中，信息发送装置包括：生成单元，其生成指示各个传输路径的操作状态之间的切换的指示信息；以及发送单元，其将要传输的信息分配给设置为有效状态的传输路径，并将所述指示信息发送给传输路径。信息接收装置包括：接收单元，其接收通过传输路径传输的信息；以及复原单元，其基于在通过传输路径接收的指示信息中设置为有效状态的传输路径传输的信息，对要传输的信息进行复原。

Description

信息传输系统、信息发送装置以及信息接收装置
技术领域
本发明涉及信息传输系统、信息发送装置以及信息接收装置。
背景技术
常规上，认为PCI Express是代替PCI总线的针对个人计算机的串行传输接口。所述PCI Express通过一对串行传输路径(所谓的通路)来实现进行数据传输的装置间的连接。在装置间需要高数据带宽的情况下，可以通过并行提供多对通路(链路)来实现高速的数据传输。
在日本特开(JP-A)2007-122714号公报中，公开了一种动态通路管理系统，其包括计算机系统的至少一个下游侧装置，所述下游侧装置被配置为响应于检测到与电力相关的事件而动态启动与该计算机系统的至少一个上游侧装置的通路宽度再协商操作。
发明内容
本发明的目的在于提供一种信息传输系统、信息发送装置以及信息接收装置，其中，缩短了从正常状态到省电状态或从省电状态到正常状态的转换的等待时间。
根据本发明的第一方面，本发明的信息传输系统包括信息发送装置和信息接收装置，所述信息发送装置包括：生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态之间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及发送单元，其将要传输的信息分配给在所述生成单元生成的指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径，并且，所述信息接收装置包括：接收单元，其接收通过所述传输路径传输的信息；以及复原单元，其基于在所述接收单元通过所述传输路径接收的指示信息中设置为有效状态的所述传输路径传输的信息，对要传输的信息进行复原。
根据第二方面的本发明是根据第一方面的发明，其中，所述信息发送装置和所述信息接收装置中的至少一个还可以包括切换单元，该切换单元在传输路径的操作状态之间进行切换，以使得各个传输路径处于所述指示信息中指示的操作状态。
根据第三方面的本发明是根据第二方面的发明，其中，各个传输路径可以是PCI Express串行总线，并且所述切换单元可以在传输路径的操作状态之间进行切换，而无需进行训练序列。
根据本发明的第四方面的信息发送装置包括：生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及发送单元，其将要传输的信息分配给在所述生成单元生成的指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径。
根据本发明的第五方面的信息接收装置包括：接收单元，其接收通过多个传输路径传输的信息，所述多个传输路径并行设置并且分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态，并且其中，向所述多个传输路径中的一个传输路径发送指示所述多个传输路径的操作状态之间的切换的指示信息；以及复原单元，其基于在所述接收单元通过所述传输路径接收的指示信息中设置为有效状态的传输路径传输的信息，对所述要传输的信息进行复原。
根据本发明的第一、第四和第五方面，与不提供本配置的情况相比，可以缩短从正常状态到省电状态或从省电状态到正常状态的转换的等待时间。
根据本发明的第二方面，存在如下的优异效果：通过对传输路径的操作状态进行切换，可以抑制耗电量。
根据本发明的第三方面，与不提供本配置的情况相比，通过将本发明应用到PCI Express串行总线，可以缩短从正常状态到省电状态或从省电状态到正常状态的转换的等待时间。
附图说明
将基于下面附图详细描述本发明的示例性实施方式，在附图中：
图1是示出根据示例性实施方式的信息传输系统10的示意性结构的框图；
图2A和2B是示出根据示例性实施方式的控制部的物理层的结构的概念图；以及
图3A和3B是按帧格式示出根据示例性实施方式的操作状态切换时的流程的图。
具体实施方式
以下参照附图详细说明本发明的示例性实施方式。在下文中，为简化说明，说明用PCI Express连接两个装置的情况。
在图1中，示出了根据本示例性实施方式的信息传输系统10的总体示意性结构。
如该图所示，在信息传输系统10中，装置12和装置14通过PCIExpress 16点对点连接。装置12和14各自在其中内置有用于进行PCIExpress控制的诸如LSI的控制部15。
PCI Express 16通过能够按2.5Gbps或5.0Gbps来传输数据的一对传输路径18(所谓的通路19)来连接装置12和14，并且，通过并行设置多对通路19，可以实现装置间的高速数据传输。
在图2A和2B中，示出了说明根据本示例性实施方式的控制部15的物理层的结构的概念图。图2A是向传输路径18发送数据的发送侧的结构。图2B是从传输路径18接收数据的接收侧的结构。
如图2A所示，在发送数据的发送侧，设置有存储要传输的信息的Tx缓冲器20、生成控制物理层的各种控制分组的控制分组生成部22、以及生成指示在通路19的操作状态之间进行切换的通路数切换分组的通路数切换分组生成部24。
在Tx缓冲器20，存储了在数据链路层生成的事务层分组(TLP)和数据链路层数据分组(DLLP)。
Tx缓冲器20、控制分组生成部22和通路数切换分组生成部24连接至复用器(MUX)26。复用器26选择性地输出从Tx缓冲器20、控制分组生成部22和通路数切换分组生成部24输入的数据。
在复用器26的输出侧连接有字节剥离部28。
字节剥离部28以字节为单位将要发送的数据分配给通路19。在本示例性实施方式中，示出了设置有四条通路19A到19D的情况。在通路19A到19D中的每一条，设置有加扰部30、8B/10B编码器32、并-串转换部34和差动驱动器36。8B/10B编码器32连接至加扰部30的输出侧。并-串转换部34连接至8B/10B编码器32的输出侧。差动驱动器36连接至并-串转换部34的输出侧。
加扰部30依照预定转换规则使从字节剥离部28输入的数据的模式随机化，并防止EMI(电磁干扰)集中在特定的频率。
8B/10B编码器32对在加扰部30随机化的数据进行8B/10B编码。在8B/10B编码中，因为数据内合并有时钟信息，所以不必为数据传输提供单独的时钟信号。因此，布线变得容易，并且在时钟与数据之间不会产生时间差。
并-串转换部34将在8B/10B编码器32进行了编码的数据转换成串行位串，并将其输出至差动驱动器36。
在差动驱动器36，将输入的数字位串转换成模拟差动信号并将其输出。
如图2B所示，在接收数据的接收侧上的通路19A到19D中的每一条都设置有差动接收器40、串-并转换部42、8B/10B解码器44和解扰部46。串-并转换部42连接在差动接收器40的输出侧。8B/10B解码器44连接在串-并转换部42的输出侧。解扰部46连接在8B/10B解码器44的输出侧。
在发送侧的8B/10B编码器32进行了8B/10B编码的串行位串中按固定频率产生0→1和1→0的转换。
差动接收器40对接收的模拟差动信号进行时钟数据恢复以分离时钟和数据并再现时钟，并且实现到数字串行数据的转换。
串-并转换部42将在差动接收器40进行了转换的串行数据转换成并行位串，并将其输出至8B/10B解码器44。
8B/10B解码器44对在串-并转换部42进行了转换的并行数据进行8B/10B解码。
解扰部46从在8B/10B解码器44进行了解码的数据中消除依照上述预定转换规则进行的加扰。
在解扰部46的输出侧，连接有字节合并部48。消除了加扰的数据输入至字节合并部48。
字节合并部48将分配给通路19A到19D的数据恢复成一个数据串。在字节合并部48的输出侧，连接有复用器(MUX)50。在复用器50的输出侧，设置有存储所传输信息的Rx缓冲器52和接收控制物理层的各种控制分组的控制分组接收部54。
由字节合并部48恢复的各种控制分组通过复用器50输出至控制分组接收部54。事务层数据分组(TLP)和数字链路层数据分组(DLLP)通过复用器50存储在Rx缓冲器52中。
在接收数据的接收侧的通路19A到19D，设置有通路数切换分组识别部56，其识别通过通路19A到19D传输的通路数切换分组。通路数切换分组识别部56识别通过通路19A到19D传输的通路数切换分组。字节合并部48基于通路数切换分组识别部56的识别结果，将通过通路19A到19D中的设置为有效状态的通路所传输的数据恢复成一个数据串。
下文中将说明根据本示例性实施方式的信息传输系统10的操作。
首先简要说明通常数据传输的流程。
根据本示例性实施方式的PCI Express 16通过利用分组来进行装置间的数据传输，并且进行流控制以使得在发送目的地侧的缓冲器不会产生溢出和下溢。
在Tx缓冲器20，存储在高于物理层的数据链路层和事务层生成的事务层数据分组(TLP)和数据链路层数据分组(DLLP)。
将存储在Tx缓冲器20的数据通过复用器26读出至字节剥离部28。字节剥离部28将所读出的数据以字节为单位分配给能够利用的通路19。
在数据发送侧的通路19，加扰部30、8B/10B编码器32和并-串转换部34针对分配给通路19的数据进行加扰(随机化)、8B/10B编码和并-串转换，并且在差动驱动器36将数据转换成模拟差动信号并将其输出。
在接收侧，在差动接收器40接收通过各传输路径18传输的差动信号并将其转换成数字数据，并且，串-并转换部42、8B/10B解码器44和解扰部46进行串-并转换、8B/10B解码和消除加扰。
字节合并部48将分配给通路19A到19D的数据恢复成一个数据串，通过复用器50将该数据串存储在Rx缓冲器52。
下文中说明对传输路径18的操作状态进行切换时的流程。
在图3A和3B中，以帧格式示出了切换操作状态时的流程。图3B是与根据本示例性实施方式的PCI Express 16相关的流程。图3A是用于比较目的的关于常规PCI Express的流程。
通常，在PCI Express中，由于对电力状态的管理，提供有多个状态作为操作状态，比如其中可以进行数据传输的L0状态(有效状态)、其中降低了耗电量但无法进行数据传输的L0s状态(睡眠状态)、其中比L0s状态更多地降低了耗电量的L1状态(睡眠状态)、以及其中甚至停止了差动驱动器36、差动接收器40等的操作L2状态(睡眠状态)。同样，在根据本示例性实施方式的PCI Express 16中，由于控制部15对电力状态的管理，可以按与常规方式相同的方式设置各种操作状态。
在切换到节能模式时(发生节能切换事件时)，通路数切换分组生成部24生成指示将通路19B到19D切换到睡眠状态的通路数切换分组。
当字节剥离部28识别了生成的通路数切换分组时，字节剥离部28根据保留在通路数切换分组中指定的一个通路并将其余通路设置为睡眠状态的命令，改变设置为有效状态的通路19的数量，控制对被指示了睡眠状态的通路19的传输路径18的电力供应以将其设置为睡眠状态，并且还将通路数切换分组发送至设置为有效状态的一个或更多个通路19。因此，将通路数切换分组发送至接收侧。其后，字节剥离部28将要传输的信息分配并发送至设置为有效状态的通路19。
在接收侧，通路数切换分组识别部56识别通路数切换分组。字节合并部48将基于通路数切换分组识别部56的识别结果而设置为有效状态的通路19传输的数据恢复为一个数据串。
如图3B所示，当检测到节能切换事件(例如，发生信息传输装置在预定时间段内处于空闲状态的事件的情况)时，发送指示针对每一个通路19的操作状态间切换的通路数切换分组。因此，可以在不执行训练序列(TS)的情况下，将至少一个通路设置为有效状态(活动状态)，并且可以将其余通路19设置为睡眠状态。
与此相反，在常规PCI Express中，当检测到节能切换事件时，从正常状态转换到节能状态的等待时间较长，因为在所有通路都执行训练序列，如图3A所示。
另一方面，在从节能模式返回到正常模式时(发生返回事件时)，字节剥离部28在处于睡眠状态的通路19B到19D执行训练序列。在通路19B到19D完成了训练序列后，通路数切换分组生成部24生成指示将通路19B到19D切换至有效状态的通路数切换分组。
当字节剥离部28识别了生成的通路数切换分组时，字节剥离部28根据识别结果改变处于有效状态的通路19的数量，并将通路数切换分组发送至设置为有效状态的通路19。因此，将通路数切换分组发送至接收侧。其后，字节剥离部28将要传输的信息分配并发送至设置为有效状态的通路19。
在接收侧，通路数切换分组识别部56识别通路数切换分组。字节合并部48将基于通路数切换分组识别部56的识别结果而设置为有效状态的通路19传输的数据恢复为一个数据串。
因此，由于状态返回时不必在原本处于有效状态的通路19执行训练序列(TS)，因此缩短了从节能状态转换到正常状态的等待时间。通过在状态返回时执行训练序列之后发送通路数切换分组，可以在所有的通路进行数据传输。
与此相反，在常规的PCI Express中，从节能状态转换到正常状态的等待时间较长，因为当执行从节能状态至正常状态的返回时，在所有的通路都执行训练序列，如图3A所示。
应当注意的是，在上述图3B中，尽管已经说明了在通路19B到19D完成训练序列之后生成通路数切换分组的情况，但是本发明并不限于此。例如，可以提供这样的配置：在执行训练序列的过程中生成通路数切换分组并通过处于有效状态的通路19A发送通路数切换分组。在这种情况下，可以提供这样的配置：从完成了训练序列的通路19开始进行数据传输，或者可以提供这样的配置：从所有通路19的训练序列都已经完成的时间点并行开始数据传输。
在上述示例性实施方式中，尽管说明了在信息传输系统10中连接装置12和14的配置的情况，但是本发明并不限于此。例如，多个装置可以点对点或通过开关连接至一个装置。
在上述示例性实施方式中，尽管说明了多个装置通过PCI Express相连接的情况，但是本发明并不限于此。可以将本发明应用到任何一个信息传输系统，只要它是其中操作状态能够改变的多个传输路径并行连接以在多个装置间传输数据的信息传输系统即可。
此外，在上述示例性实施方式中说明的信息传输系统10的结构(参见图1、2A和2B)是一个示例，并且在不偏离本发明要旨的范围内可以进行适当的修改。
而且，在上述示例性实施方式中说明的切换操作状态时的流程(参见图3A和3B)也是一个示例，毫无疑问，在不偏离本发明要旨的范围内可以进行适当的修改。
对本发明实施方式的前述描述是为了例示和描述的目的而提供的。其并非旨在穷举或者将本发明限于所公开的确切形式。显然，许多变型和修改对于本领域技术人员是显而易见的。选择并描述这些示例性实施方式是为了最好地说明本发明的原理及其实际应用，从而使得本领域其他技术人员能够理解本发明的适用于所构想特定用途的各种实施方式和各种变型。旨在由所附权利要求书及其等同物来限定本发明的范围。

Claims (10)

1.一种信息传输系统，该信息传输系统包括：
信息发送装置和信息接收装置，
所述信息发送装置包括：
生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态之间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及
发送单元，其将要传输的信息分配给在所述生成单元生成的所述指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径，并且，
所述信息接收装置包括：
接收单元，其接收通过所述传输路径传输的信息；以及
复原单元，其基于在所述接收单元通过所述传输路径接收的所述指示信息中设置为有效状态的所述传输路径传输的信息，对要传输的信息进行复原。
2.根据权利要求1所述的信息传输系统，其中，所述信息发送装置和所述信息接收装置中的至少一个还包括切换单元，该切换单元在传输路径的操作状态之间进行切换，以使得各个传输路径处于所述指示信息中指示的操作状态。
3.根据权利要求2中所述的信息传输系统，其中：
各个传输路径是PCI Express串行总线，并且
所述切换单元在传输路径的操作状态之间进行切换，而无需执行训练序列。
4.根据权利要求2所述的信息传输系统，其中，所述切换单元基于所述指示信息，控制对处于睡眠状态的传输路径的供电，并且将所述指示信息提供给设置为有效状态的所述传输路径中的传输路径。
5.根据权利要求2所述的信息传输系统，其中，所述切换单元包括字节剥离单元，该字节剥离单元将所述要传输的信息以字节为单位分配给设置为有效状态的所述传输路径。
6.根据权利要求5所述的信息传输系统，其中，所述复原单元包括字节合并单元，该字节合并单元基于设置为有效状态的所述传输路径传输的信息，对所述要传输的信息进行复原。
7.根据权利要求1所述的信息传输系统，其中：
所述接收装置还包括识别所述指示信息的识别单元；并且
所述复原单元基于根据所述识别单元的识别结果而设置为有效状态的所述传输路径传输的信息，对所述要传输的信息进行复原。
8.根据权利要求1所述的信息传输系统，其中，当处于睡眠状态的传输路径恢复至有效状态时，在该传输路径执行训练序列，并且所述生成单元生成新的指示信息。
9.一种信息发送装置，该信息发送装置包括：
生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态之间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及
发送单元，其将要传输的信息分配给在所述生成单元生成的所述指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径。
10.一种信息接收装置，该信息接收装置包括：
接收单元，其接收通过多个传输路径传输的信息，所述多个传输路径并行设置并且分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态，并且其中，向所述多个传输路径中的一个传输路径发送指示所述多个传输路径的操作状态之间的切换的指示信息；以及
复原单元，其基于在所述接收单元通过所述传输路径接收的所述指示信息中设置为有效状态的传输路径传输的信息，对所述要传输的信息进行复原。
CN2009101427361A 2008-12-17 2009-06-02 信息传输系统、信息发送装置以及信息接收装置 Active CN101751363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008321392A JP5272704B2 (ja) 2008-12-17 2008-12-17 情報伝送システム、情報送信装置及び情報受信装置
JP2008-321392 2008-12-17

Publications (2)

Publication Number Publication Date
CN101751363A true CN101751363A (zh) 2010-06-23
CN101751363B CN101751363B (zh) 2013-10-16

Family

ID=42241925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101427361A Active CN101751363B (zh) 2008-12-17 2009-06-02 信息传输系统、信息发送装置以及信息接收装置

Country Status (3)

Country Link
US (1) US20100153614A1 (zh)
JP (1) JP5272704B2 (zh)
CN (1) CN101751363B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223924A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 数据传输方法、时序控制器、源极驱动器和显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5402726B2 (ja) * 2010-03-03 2014-01-29 株式会社リコー データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
JP5696957B2 (ja) 2012-02-22 2015-04-08 日本電信電話株式会社 マルチレーン伝送装置及びマルチレーン伝送方法
JP5725374B2 (ja) * 2012-03-01 2015-05-27 日本電気株式会社 ディスクアレイ装置及びこれの消費電力削減方法
JP6003136B2 (ja) * 2012-03-22 2016-10-05 株式会社リコー データ中継装置
JP5835464B2 (ja) 2012-03-29 2015-12-24 富士通株式会社 情報処理装置及び情報処理装置制御方法
US9015357B2 (en) * 2012-10-22 2015-04-21 Ati Technologies Ulc Method and device for providing high speed data transmission with video data
US20140281085A1 (en) * 2013-03-15 2014-09-18 Gregory L. Ebert Method, apparatus, system for hybrid lane stalling or no-lock bus architectures
KR20160066032A (ko) * 2013-10-08 2016-06-09 퀄컴 인코포레이티드 공유 제어 데이터 버스에서의 i2c 슬레이브 디바이스들과 카메라 제어 인터페이스 확장 디바이스들의 공존
JP6458494B2 (ja) 2014-12-26 2019-01-30 富士通株式会社 情報処理装置、情報処理システムおよび通信装置
JP6741947B2 (ja) 2016-09-29 2020-08-19 富士通株式会社 情報処理装置、診断制御装置および通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070079047A1 (en) * 2005-09-28 2007-04-05 Ati Technologies Inc. Lane merging
US7370132B1 (en) * 2003-05-07 2008-05-06 Nvidia Corporation Logical-to-physical lane assignment to reduce clock power dissipation in a bus having a variable link width

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7287096B2 (en) * 2001-05-19 2007-10-23 Texas Instruments Incorporated Method for robust, flexible reconfiguration of transceive parameters for communication systems
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7464307B2 (en) * 2003-03-25 2008-12-09 Intel Corporation High performance serial bus testing methodology
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7293127B2 (en) * 2004-01-15 2007-11-06 Ati Technologies, Inc. Method and device for transmitting data using a PCI express port
US7957428B2 (en) * 2004-05-21 2011-06-07 Intel Corporation Methods and apparatuses to effect a variable-width link
US8046488B2 (en) * 2004-05-21 2011-10-25 Intel Corporation Dynamically modulating link width
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
TWI311705B (en) * 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
US7353443B2 (en) * 2005-06-24 2008-04-01 Intel Corporation Providing high availability in a PCI-Express link in the presence of lane faults
US7757020B2 (en) * 2005-06-29 2010-07-13 Intel Corporation Point-to-point link negotiation method and apparatus
US7698484B2 (en) * 2005-09-21 2010-04-13 Ricoh Co., Ltd. Information processor configured to detect available space in a storage in another information processor
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
CN100382064C (zh) * 2005-12-19 2008-04-16 威盛电子股份有限公司 状态协调方法
US20070233821A1 (en) * 2006-03-31 2007-10-04 Douglas Sullivan Managing system availability
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 ＰＣＩＥｘｐｒｅｓｓリンク、マルチホストコンピュータシステム、およびＰＣＩＥｘｐｒｅｓｓリンクの再構成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7370132B1 (en) * 2003-05-07 2008-05-06 Nvidia Corporation Logical-to-physical lane assignment to reduce clock power dissipation in a bus having a variable link width
US20070079047A1 (en) * 2005-09-28 2007-04-05 Ati Technologies Inc. Lane merging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223924A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 数据传输方法、时序控制器、源极驱动器和显示装置
US11270614B2 (en) 2017-06-09 2022-03-08 Beijing Boe Display Technology Co., Ltd. Data transmission method, timing controller, source driver and display device

Also Published As

Publication number Publication date
JP5272704B2 (ja) 2013-08-28
CN101751363B (zh) 2013-10-16
JP2010147702A (ja) 2010-07-01
US20100153614A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
CN101751363B (zh) 信息传输系统、信息发送装置以及信息接收装置
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
CN104396179B (zh) 用于听觉设备的基于灵活的串行总线的主从数据传输的系统和方法
US20170019186A1 (en) Low-power mode signal bridge for optical media
US20170117979A1 (en) Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy
US8214678B2 (en) Serial data transfer apparatus
EP2501088B1 (en) Driver circuit, receiver circuit, and method for controlling communication system including those circuits
CN103827841B (zh) 可配置带宽的io连接器
CN102262435A (zh) 用于低功率带外通信的方法和装置
WO2013188571A1 (en) Multiple protocol tunneling using time division operations
JP2001223729A (ja) バスエミュレーション装置
WO2012177330A1 (en) Interface extender for portable electronic devices
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
US10049067B2 (en) Controller-PHY connection using intra-chip SerDes
KR20010015027A (ko) 전송 시스템과, 수신기와, 전송기와, 데이터 스트로브형식의 트랜시버와 병렬시스템을 인터페이스하기 위한인터페이스 장치
JP2004072344A (ja) 多重化ｌｖｄｓインタフェースを備えたデータ伝送システム
ATE310369T1 (de) Sequenzierter hochgeschwindigkeitsmehrkanalbus
US8472482B2 (en) Multiple infiniband ports within a higher data rate port using multiplexing
CN207976877U (zh) 数据传输系统
JP2007233993A (ja) データ転送制御装置及び電子機器
CN102123025B (zh) 用于高速数据传输的方法
CN210515372U (zh) 高速图像处理线路盒
CN110661687B (zh) 一种全联通双总线交换平台
CN117296301A (zh) 具有低功率状态的隔离器
Receiver et al. Supported Features for PCIe Configurations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder