CN210515372U - 高速图像处理线路盒 - Google Patents
高速图像处理线路盒 Download PDFInfo
- Publication number
- CN210515372U CN210515372U CN201921568310.8U CN201921568310U CN210515372U CN 210515372 U CN210515372 U CN 210515372U CN 201921568310 U CN201921568310 U CN 201921568310U CN 210515372 U CN210515372 U CN 210515372U
- Authority
- CN
- China
- Prior art keywords
- interface
- image processing
- speed image
- upper computer
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims abstract description 51
- 239000013307 optical fiber Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Facsimiles In General (AREA)
Abstract
本申请涉及图像处理技术领域,公开一种高速图像处理线路盒,包括:盒体,内部限定有容置腔;接口,设置于所述盒体的侧壁,所述接口的外侧与通信电缆连接;微处理器,设置于所述容置腔中,与所述接口的内侧接线端连接,通过设置在盒体上的接口既可以快速便捷地将用户产品和上位机连接在一起,又可以通过设置在盒体内的微处理器实现图像数据在用户产品和上位机之间的高速传输,从而将相关技术中PC机的部分功能和PCIE板卡的功能集成在一起,使图像处理设备得以简化,提高了便携性。
Description
技术领域
本申请涉及图像处理技术领域,例如涉及一种高速图像处理线路盒。
背景技术
目前,在图像数据处理的相关技术中,需要专门的PC(Personal Computer,个人电脑)以及与用户产品相匹配的PCIE(Programmable Integrate Control Equipment,可编程综合控制设备)板卡,才能实现图像数据在用户产品和PC机之间的传输。
在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:
PC机和板卡较为笨重,便携性差。
实用新型内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供了一种高速图像处理线路盒,以解决图像处理设备便携性差的技术问题。
在一些实施例中,所述高速图像处理线路盒包括:
盒体,内部限定有容置腔;
接口,设置于盒体的侧壁,接口的外侧与通信电缆连接;
微处理器,设置于容置腔中,与接口的内侧连接,被配置为接收和发送图像数据。
本公开实施例提供的高速图像处理线路盒,可以实现以下技术效果:
通过设置在盒体上的接口既可以快速便捷地将用户产品和上位机连接在一起,又可以通过设置在盒体内的微处理器实现图像数据在用户产品和上位机之间的传输,从而将相关技术中PC机的部分功能和PCIE板卡的功能集成在一起,使图像处理设备得以简化,提高了便携性。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是本公开实施例提供的高速图像处理线路盒整体结构示意图;
图2是本公开实施例提供的高速图像处理线路盒后端面结构示意图;
图3是本公开实施例提供的高速图像处理线路盒与上位机和用户产品之间的图像数据传输示意图;
图4是本公开实施例提供的高速图像处理线路盒将上位机的图像数据传输至用户产品的流程示意图;
图5是本公开实施例提供的高速图像处理线路盒将用户产品的图像数据传输至上位机的流程示意图;
图6是本公开实施例提供的高速图像处理线路盒的原理示意图。
附图标记:
10:盒体;20:接口;21:USB接口;22:以太网接口;23:串行输入和输出接口;24:并行输入和输出接口;25:光纤接口;30:上位机通信单元;31:以太网通信电路;32:光纤通信电路;33:USB通信电路;40:FGPA;41:DDR3;50:数字变压器;60:LVDS输入接口芯片;61:LVDS输出接口芯片;62:解串器;63:串化器;70:电源管理;100:上位机;200:高速图像处理线路盒;300:用户产品。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
如图1所示,本公开实施例提供了一种高速图像处理线路盒,包括:盒体10,内部限定有容置腔;接口20,设置于盒体10的侧壁,接口20的外侧与通信电缆连接;微处理器,设置于容置腔中,与接口20的内侧接线端连接。
相关技术中的图像处理设备,需要专门的PC和板卡,存在图像数据传输速率低、产品接口单一、通用性差的问题,同时产品架构不合理导致硬件成本偏高,操作繁琐且设备笨重、便携性较差。
本公开实施例提供的高速图像处理线路盒的接口20在盒体10内侧的接线端与微处理器连接,用户产品300和上位机100通过通信电缆与接口20外侧连接,可以实现三者之间的图像数据传输。微处理器被配置为接收和发送图像数据,实现图像数据从上位机100传输到用户产品300或从用户产品300传输到上位机100。将相关技术中PC机的部分功能和PCIE板卡的功能集成在一起,使图像处理设备得以简化,从而提高了便携性,简化了操作步骤。图3为用户产品和上位机通过高速图像处理线路盒实现图像数据的高速传输的原理示意图。
可选地,微处理器采用高性能现场可编程门阵列(Field Programmable GateArray,FPGA)。
可选地,微处理器的板载存储器类型为双数据三同步动态随机存储器(Double-Data-Rate Three Synchronous Dynamic Random Access Memory,DDR3SDRAM),被配置为实施缓存和读写图像数据。
图4示出上位机向用户产品传输图像数据的流程,包括以下步骤:
S10:生成图像,上位机通过软件生成需要传输的图像;
S11:数据转换,上位机通过软件将图像转换成可传输的数据之后传递至高速图像处理线路盒;
高速图像处理线路盒接收到图像数据后可以选择直接执行步骤S21,也可以选择执行步骤S20后再执行步骤S21;
S20:数据缓存,高速图像处理线路盒接收到图像数据后,将图像数据缓存在DDR3中;
S21:协议组包,高速图像处理线路盒中的用户端通信单元将接收到的图像数据协议组包后,发送至用户产品,从而完成图像数据由上位机向用户产品的传输。
图5示出了用户产品向上位机传输图像数据的流程,包括以下步骤:
用户产品将图像数据传输至高速图像线路盒后,高速图像处理线路盒中的用户端通信单元执行步骤S30:将图像数据协议解包后,可直接发送至上位机,也可以选择执行步骤S31;
S31:数据缓存,将解包后的图像数据缓存在DDR3中;
上位机接收到图像数据后通过软件执行以下步骤:
S40:数据转换,将接收到的图像数据转换为可以显示的数据;
S41:显示图像。
完成用户产品向上位机传输图像数据的过程。
可选地,接口20包括:用户接口,外侧通过通信电缆与用户产品300连接;和,上位机接口,外侧通过通信电缆与上位机连接;微处理器包括:用户端通信单元,与用户接口的内侧接线端相连,被配置为用户产品300通过用户接口将图像数据传递至微处理器,以及,微处理器通过用户接口将图像数据传递至用户产品300;和,上位机通信单元30,与上位机接口的内侧接线端连接,被配置为微处理器通过上位机接口将图像数据传递至上位机100,以及,上位机100通过上位机接口将图像数据传递至微处理器。
用户产品300和上位机分别通过通信电缆与相应的接口对接,可以迅速准确地完成二者与高速图像处理线路盒200的连接,借助于微处理器中的通信单元,可以实现用户产品300和上位机100之间的图像数据的高速传输,简化了操作步骤,提高了图像数据传输的效率。
可选地,用户接口包括并行输入和输出接口24,并行输入和输出接口24的外侧通过通信电缆与用户产品300连接;用户端通信单元包括并行通信电路,与并行输入和输出接口24的内侧接线端连接。通过设置不同类型的用户接口和与之配合的通信单元,可以使高速图像处理线路盒适配多种用户产品300,不再因为接口单一导致使用范围受限,通用性更强。
可选地,并行输入和输出接口24包括以下至少之一:24通道低电压差分信号(Low-Voltage Differential Signaling,简称LVDS)输入和输出接口;8通道低电压晶体管逻辑信号(Low-Voltage Transistor-Transistor Logic,简称LVTTL)输入和输出接口;4通道平衡电压数字接口电路(简称RS422)输入和输出接口;和,4通道晶体管逻辑信号(Transistor-Transistor Logic,简称TTL)输入和输出接口。通过设置多种类型的并行接口,可以根据实际需求,选择合适的接口,使得高速图像处理线路盒200在实际使用中更加灵活。
可选地,用户接口包括:串行输入和输出接口23,串行输入和输出接口23的外侧通过通信电缆与用户产品300连接;用户端通信单元包括串行通信电路,与串行输入和输出接口23的内侧接线端连接。
可选地,串行输入和输出接口23采用高速LVDS串行输入输出接口,传输速率为1.575Gbps。
可选地,高速图像处理线路盒可以同时包括以上几种并行接口和串行接口,也可以根据使用需求选择其中一种或几种接口,具有多种组合方式,从而最大限度的提高高速图像处理线路盒的通用性。
可选地,上位机接口包括以太网接口22,外侧通过通信电缆与上位机100连接;上位机通信单元30包括以太网通信电路31,与以太网接口22的内侧接线端连接。上位机100通过以太网实现与高速图像处理线路盒的图像数据传输。
可选地,上位机通信接口包括通用串行总线接口(Universal Serial Bus,简称USB接口),外侧通过通信电缆与上位机连接;上位机通信单元30包括USB通信电路33,与USB接口21的内侧接线端连接。
可选地,USB接口21选用高速USB3.0接口,传输速率为5.0Gbps。
可选地,上位机通信接口包括光纤接口25,外侧通过通信电缆与上位机100连接;上位机通信单元30包括光纤通信电路32,与光纤接口25的内侧接线端连接。
可选地,本公开实施例提供的高速图像处理线路盒包括多种上位机通信接口,用户可以选择其中一种或几种,以满足其需求,提高了高速图像处理线路盒的通用性。
本公开实施例提供的多种用户接口和上位机通信接口,可以根据实际需求自由组合,构成多种组合方式,从而最大限度的提高高速图像处理线路盒的通用性。
可选地,盒体10为铝合金制成的封闭结构,侧壁上设置有安装孔,安装孔被配置为安装接口。一方面,铝合金材料强度高密度小,保证强度的前提下可以减轻高速图像处理线路盒的重量,有助于提高便携性。另一方面,盒体10可以对内部的微处理器起到屏蔽保护和降低电磁干扰的作用,提高图像数据传输的可靠性。
在一些实施例中,高速图像处理线路盒还包括:数字变压50,设置于用户接口与微处理器之间,一端与用户接口连接,一端与微处理器连接,被配置为隔离用户产品300产生的高电压,可以在用户接口处提供2500V的隔离保护,防止用户接口接入电压过高时损坏微处理器。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开实施例的范围包括权利要求书的整个范围,以及权利要求书的所有可获得的等同物。本文中,每个实施例重点说明的可以是与其他实施例的不同之处,各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言,如果其与实施例公开的方法部分相对应,那么相关之处可以参见方法部分的描述。
本文所披露的实施例中,所揭露的产品(包括但不限于装置、设备等),可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,可以仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外,在本公开实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中,不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生,有时不同的操作或步骤之间不存在特定的顺序。例如,两个连续的操作或步骤实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
Claims (10)
1.一种高速图像处理线路盒,其特征在于,包括:
盒体,内部限定有容置腔;
接口,设置于所述盒体的侧壁,所述接口的外侧与通信电缆连接;
微处理器,设置于所述容置腔中,与所述接口的内侧接线端连接。
2.根据权利要求1所述的高速图像处理线路盒,其特征在于,所述接口包括:
用户接口,外侧通过通信电缆与用户产品连接,内侧与所述微处理器相连;和,
上位机接口,外侧通过通信电缆与所述上位机连接,内侧与所述微处理器相连。
3.根据权利要求2所述的高速图像处理线路盒,其特征在于,所述微处理器包括:
用户端通信单元,与所述用户接口的内侧接线端连接;和,
上位机通信单元,与所述上位机接口的内侧接线端连接。
4.根据权利要求3所述的高速图像处理线路盒,其特征在于,所述用户接口至少包括以下之一:
并行输入和输出接口;
串行输入和输出接口。
5.根据权利要求4所述的高速图像处理线路盒,其特征在于,所述用户端通信单元至少包括以下之一:
并行通信电路,与所述并行输入和输出接口的内侧接线端连接;
串行通信电路,与所述串行输入和输出接口的内侧接线端连接。
6.根据权利要求4所述的高速图像处理线路盒,其特征在于,所述并行输入和输出接口包括以下至少之一:
24通道低电压差分信号输入和输出接口;
8通道低电压晶体管逻辑信号输入和输出接口;
4通道平衡电压数字接口电路输入和输出接口;
4通道晶体管逻辑信号输入和输出接口。
7.根据权利要求4至6任一项所述的高速图像处理线路盒,其特征在于,所述上位机接口至少包括以下之一:
以太网接口;
通用串行总线接口;
光纤接口。
8.根据权利要求7所述的高速图像处理线路盒,其特征在于,所述上位机通信单元至少包括以下之一:
以太网通信电路,与所述以太网接口的内侧接线端连接;
通用串行总线通信电路,与所述通用串行总线接口的内侧接线端连接;
光纤通信电路,与所述光纤接口的内侧接线端连接。
9.根据权利要求1所述的高速图像处理线路盒,其特征在于,所述盒体为铝合金制成的封闭结构,侧壁上设置有安装孔。
10.根据权利要求2所述的高速图像处理线路盒,其特征在于,还包括:
数字变压器,一端与所述用户接口连接,另一端与所述微处理器连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921568310.8U CN210515372U (zh) | 2019-09-19 | 2019-09-19 | 高速图像处理线路盒 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921568310.8U CN210515372U (zh) | 2019-09-19 | 2019-09-19 | 高速图像处理线路盒 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210515372U true CN210515372U (zh) | 2020-05-12 |
Family
ID=70570847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921568310.8U Active CN210515372U (zh) | 2019-09-19 | 2019-09-19 | 高速图像处理线路盒 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210515372U (zh) |
-
2019
- 2019-09-19 CN CN201921568310.8U patent/CN210515372U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8395605B2 (en) | Monitor chaining and docking mechanism | |
CN101335736B (zh) | 高速外设互联接口 | |
KR101787597B1 (ko) | 대역폭 설정가능한 io 커넥터 | |
US7493431B2 (en) | Method and apparatus for extending the range of the universal serial bus protocol | |
CN109429016B (zh) | 显示控制系统 | |
CN103747220A (zh) | 计算机通用接口的数据光纤传输系统 | |
CN102917213B (zh) | 光纤视频图像传输系统及传输方法 | |
CN104991880B (zh) | 一种基于pci‑e接口的fc‑ae‑asm通讯板卡 | |
CN111063287B (zh) | 显示控制系统 | |
US20130212309A1 (en) | Communication bridging between devices via multiple bridge elements | |
CN210515372U (zh) | 高速图像处理线路盒 | |
US20060195645A1 (en) | Interface for prototyping integrated systems | |
WO2016000376A1 (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
CN202694039U (zh) | 一种适配器电路 | |
CN105024756A (zh) | 基于IEEE1394b数据的光传输系统 | |
US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
CN103746717A (zh) | 一种cfp连接器及cfp传输架构 | |
CN111163157B (zh) | 实现远程桌面的方法和系统 | |
CN104978294A (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
US20210303496A1 (en) | Actuation of data transmission lanes between states | |
Mattihalli | Design and realization of serial front panel data port (sfpdp) protocol | |
CN201114169Y (zh) | 串行通信接口隔离驱动电路 | |
CN211830928U (zh) | 一种并行总线长距离传输摄像头数据的装置 | |
CN220933481U (zh) | 一种串行通信分时复用电路 | |
TWI819762B (zh) | 毫米波無線連接器晶片、無線連接器及信號傳輸系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |