CN1825266A - 具多重操作电压的闪存控制器及其使用方法 - Google Patents

Abstract

本发明提供一种闪存控制器，其包括一主机介面、一闪存介面及一控制逻辑，其中，控制逻辑耦接于主机介面与闪存介面之间、并处理复数个电压。闪存控制器亦包括一机构，其让一多重操作电压主机介面连接至具一高操作电压或一多重操作电压的一闪存。与昔知闪存控制器相比较，依本发明的具多重操作电压的闪存控制器具有下列优点：(1)一电压主机可以以任意组合方式介面连接于数个闪存元件之间，而这些闪存元件具有不同的操作电压；(2)利用整合闪存控制器与机构的可程序电压调节器及电压比较器的方式，来改善功率消耗效率；(3)不需利用外部跳线选择进行电压源配置；以及(4)简化闪存控制器的电压源介面的引脚。

Description

具多重操作电压的闪存控制器及其使用方法

技术领域

本发明关于一种闪存控制器，特别是关于一种具多重操作电压的闪存控制器。

背景技术

昔知的闪存储存装置，如SD记忆卡、MMC记忆卡、USB记忆卡、CF记忆卡、或MS记忆卡等，通常会利用一固定电压位准(如3.3伏特)进行操作；然而，随着移动通讯主机(如PDA及手机)在市场上的急速扩展，必须使用到较低的电压位准(如1.8伏特)的操作电压，以便节省电池电量的消耗。这种双操作电压的设计对智能式闪存控制器而言是一种挑战，因为闪存控制器需扮演各种组合的主机(如计算机、PDA、或手机)间的无缝介面的角色，而且各种闪存元件设置于各种闪存储存装置中。

如图1所示，其为昔知的闪存储存装置50的一方块图，其中闪存储存装置50包括一主机介面27、一双操作电压闪存控制器20、一闪存元件51、及一闪存介面24。而且，闪存储存装置50透过主机介面27连接至一主机装置10，如下列表1及表1所示，主机装置10与闪存储存装置50之间共有六种介面组合。

列表1

(a)高操作电压的主机与高操作电压的闪存

(b)低操作电压的主机与高操作电压的闪存

(c)双操作电压的主机与高操作电压的闪存

(d)高操作电压的主机与双操作电压的闪存

(e)低操作电压的主机与双操作电压的闪存

(f)双操作电压的主机与双操作电压的闪存

表1

具高操作电压的主机装置10例如为个人计算机、个人数字助理(PDA)、或手机等利用单一固定电压(通常为3.3伏特)进行操作的装置；另外，低操作电压的主机装置10例如为个人数字助理(PDA)或手机等利用单一固定电压(通常为1.8伏特)进行操作的装置；双操作电压的主机装置10例如为个人计算机、个人数字助理(PDA)、或手机等可以依据需要而利用3.3伏特的高电压或1.8伏特的低电压与闪存置50介面连接的装置。

高操作电压的闪存元件51利用单一固定电压(通常为3.3伏特)进行操作，所以其通常称为3.3V闪存；另外，双操作电压的闪存元件51可以依据需要而利用3.3伏特的高电压或1.8伏特的低电压进行操作，然而即使此种闪存可以在两种电压下操作，但为了达到低功率消耗，所以其通常会利用1.8伏特的低电压进行操作，故其通常称为1.8V闪存。

昔知的双操作电压的闪存控制器20包括一降压式电压调节器25，其提供1.8伏特的低电压，以便作为闪存元件51及快闪输入/输出缓冲器23的电压源，其利用适当地设定跳线器以连结节点A41、B42、C43、D44、E45及F46，进而定义出前述的各种介面组合方式(除了介面组合(b)以外)。因此，对连接到高操作电压的存储器装置的主机装置而言，若主机装置为低操作电压的主机装置10，则其仅能够介面连接至具双操作电压的闪存元件51，但无法介面连接至其它高操作电压的闪存。

节点A41、B42、及C43构成一跳线组，其以节点B42为中心极的一单刀双掷电源交换器，另外，节点D44、E45、及F46亦构成一跳线组，其以节点E45为中心极的另一单刀双掷电源交换器；当选择A-B连结时，可以连接节点A41与B42，而当选择B-C连结时，可以连接节点B42与C43，其中A-B连结与B-C连结仅能够二者则一执行；另外，当选择D-E连结时，可以连接节点D44与E45，而当选择E-F连结时，可以连接节点E45与F46，其中D-E连结与E-F连结仅能够二者则一执行。

由于双操作电压的闪存的可行性几乎完全取决于半导体制程技术的先进程度，所以无法提供能够同时介面连接任意类型的闪存元件(如双操作电压、高操作电压或低操作电压)的智能型双操作电压的闪存控制器。

如图1所示，昔知的双操作电压的闪存控制器20包括一主机介面27、一主机输入/输出缓冲器21、一核心控制逻辑22、一快闪输入/输出缓冲器23、一降压式电压调节器25以及一闪存介面24。其中，闪存控制器20具有数个不同的介面垫部VCCIN_IOH 31、VCCIN_H32、VCCIN_K 35、VCCIN_IOF 36、VCCOUT_F 33、及VCCOUT_K 34，藉以提供电压的输入与输出。介面垫部VCCIN_IOH 31连接至主机输入/输出缓冲器21的一电压输入端，其恒连接至主机装置10的电压输出端(即电压介面)；介面垫部VCCIN_H 32连接至降压式电压调节器25的一电压输入端；介面垫部VCCIN_K 35连接至核心控制逻辑22的一电压输入端；介面垫部VCCIN_IOF 36连接至快闪输入/输出缓冲器23的一电压输入端，其经由电压输入端VCCIN_F 52连接至闪存元件51；介面垫部VCCOUT_F 33自降压式电压调节器25输出1.8伏特电压的一电压输出端，而所输出的1.8伏特电压可以用来操作闪存元件51；介面垫部VCCOUT_K 34自降压式电压调节25输出1.8伏特电压的一电压输出端，而所输出的1.8伏特电压可以用来操作核心控制逻辑22。

介面垫部VCCIN_F 52及VCCIN_IOF 36连接至三脚跳线组的节点B42，而三脚跳线组的另一节点A41连接至主机装置10的电压介面，三脚跳线组的另一节点C43连接至介面垫部VCCOUT_F 33，于此，二选一的A-B连结与B-C连结可以用来分别为闪存元件51选择电压来源，如主机装置10的电压介面或经由介面垫部VCCOUT_F 33输出的1.8伏特电压。

另一三脚跳线组用来设定一双操作电压卡(图未示)的操作模式，并用以正确地经由节点E45反应所安装的闪存元件51的类型，节点D44连接至主机装置10的电压介面，节点F46接地，而所提供的二选一的D-E连结与E-F连结可以用来分别为闪存储存装置50选择操作模式，如双操作电压或高操作电压。其中，双操作电压指使用1.8伏特的闪存，而高操作电压指使用3.3伏特的闪存；而跳线组节点D、E、F用以让闪存控制器20于开机期间回复主机装置10，以告知所使用的闪存元件51的类型，如1.8伏特(双操作电压)或3.3伏特(高操作电压)。

图2为一流程图，其显示于开机后，闪存控制器20回复主机装置10的询问的流程。于开机后，闪存控制器20会等待来自主机装置10的一命令(步骤300)，接着，主机装置10会传送一电压询问命令(步骤301)至闪存储存装置50，然后，闪存控制器20会依据双操作电压卡选择自此跳线组经由节点E45将正确的电压类型回复至主机装置10(步骤302)。

承上所述，若所回复的是高操作电压模式，则主机装置10会判断是否能够支持此闪存储存装置50，若无法支持，则来自主机装置10的电压介面的电压源会被关闭，且闪存储存装置50会无法启动；另外，若所回复的是双操作电压模式，则主机装置10会判断是否能够提供1.8伏特的电压源至闪存储存装置50，若可以提供，则会判断是否需要先关闭电压源，然后再调整至1.8伏特的电压源(步骤304)，相反地，若无法提供，则会维持原本的电压源、并继续初始的程序；此时，闪存储存装置50可以开始自主机装置接受一识别命令(步骤305)；最后，开始从主机装置10传送资料(步骤306)。

如图1所示，有2种有效的跳线组合可以选择输入至快闪输入/输出缓冲器23的电压垫部VCCIN_IOF 36与闪存元件51的电压垫部VCCIN_F 52的电压源，如下表2与表3所示。

表2

其中：

A-B连结：连接跳线组的节点A与节点B；

B-C连结：连接跳线组的节点B与节点C；

D-E连结：连接跳线组的节点D与节点E；

E-F连结：连接跳线组的节点E与节点F；

G-H连结：连接跳线组的节点G与节点H；以及

H-I连结：连接跳线组的节点H与节点I，其中「不允许」对应至列表1所显示的「介面组合(b)」。

表3

由于昔知的闪存控制器仅具有单一降压式电压调节器，所以无法让1.8伏特操作电压的主机装置与3.3伏特操作电压的闪存介面连接，如表2与表3所示。

因此，如何提供一种具有(a)能够让单一主机以任意组合方式介面连接至数个具不同操作电压的闪存元件、(b)能够改善功率消耗效率、(c)能够不需使用外部跳线选择来配置电压源、及(d)能够简化闪存控制器的电压源介面引脚等特征的闪存控制器，正是当前的重要课题之一。

发明内容

有鉴于上述课题，本发明的目的为提供一种闪存控制器，其包括一主机介面、一闪存介面、及一控制逻辑，其中控制逻辑耦接于主机介面与闪存介面之间、并处理复数个电压；另外，依本发明的闪存控制器更包括一机构，其让一多重操作电压主机介面连接至具高操作电压或多重操作电压的一闪存。

昔知技术相比，依本发明的闪存控制器具有下列优点：(1)利用一可程序电压调节器及一电压比较器让单一主机以任意组合方式介面连接至数个具不同操作电压的闪存元件；(2)利用闪存控制器整合可程序电压调节器及电压比较器的机制来改善功率消耗效率；(3)利用前述的整合方式，所以能够不需使用外部跳线选择来配置电压源；及(4)利用省略冗余的电压源介面引脚，以便简化闪存控制器的电压源介面引脚。

附图说明

图1为一方块图，显示昔知的闪存储存装置的架构；

图2为一流程图，显示闪存控制器于开机后回复主机装置的讯问的流程；

图3为一方块图，显示依本发明第一较佳实施例的双操作电压的闪存控制器；

图4为一流程图，显示依本发明第一较佳实施例的闪存控制器于开机后回复主机装置的讯问的流程；

图5为一方块图，显示依本发明第二较佳实施例的双操作电压的闪存控制器；

图6为一流程图，显示依本发明第二较佳实施例的闪存控制器于开机后回复主机装置的讯问的流程；

图7为一流程图，显示设定适当的电压切换及测试闪存的步骤的详细流程；以及

图8为一方块图，显示依本发明第三较佳实施例的闪存控制器。

元件符号说明：

100、200、300：闪存控制器系统

10、110、210：主机装置

20、120、220：闪存控制器

21、121、221：主机输入/输出缓冲器

22、122、222：核心控制逻辑

23、123、223：快闪输入/输出缓冲器

24、124、224：闪存介面

25、125、153、225：电压调节器

27、127、227：主机介面

126、226：电压比较器

300～306：昔知闪存控制器于开机后回复主机装置的讯问的流程步骤

400～406：本发明第一较佳实施例的闪存控制器于开机后回复主机装置的讯问的流程步骤

500～513：本发明第二较佳实施例的闪存控制器于开机后回复主机装置的讯问的流程步骤

600～612：设定适当的电压切换及测试闪存的流程步骤

VCCIN_IOH 31、VCCIN_H 32、VCCOUT_F 33、VCCOUT_K 34、VCCIN_K 35、VCCIN_IOF 36、VCCIN_F 52、VCCIN_IOH 131、VCCIN_H 132、VCCOUT_F 133、VCCOUT_K 134、VCCIN_K 135、VCCIN_IOF 136、VCCIN_F 152、VCCIN_IOH 231、VCCOUT_F 233、VCCIN_F 252：介面垫部

50、150、250：闪存储存装置

51、151、251：闪存元件

A41、B42、C43、D44、E45、F46、A141、B142、C143、D144、E145、F146、G147、H148、I149：节点

具体实施方式

以下将参照相关附图，说明依本发明较佳实施例的具多重操作电压的闪存控制器。

本发明关于一种闪存控制器，特别关于一种具多重操作电压的闪存控制器。以下将依据专利申请案相关规定说明依本发明较佳实施例的闪存控制器，以便让熟悉该项技艺者能够据以实施本发明；以下所述仅为举例性，而非为限制性者，任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所述的权利要求范围中。

依本发明较佳实施例的具多重操作电压的闪存控制器应具有下列特征：

(a)能够让单一主机以任意组合方式介面连接至数个具不同操作电压的闪存元件；

(b)能够改善功率消耗效率；

(c)能够不需使用外部跳线选择来配置电压源；及

(d)能够简化闪存控制器的电压源介面引脚。

须注意者，下述实施例虽仅说明具多重操作电压的闪存控制器，但熟悉该项技艺者皆应了解本发明可以应用在任意一种能够提供多重操作电压的环境；另外，虽然下述实施例仅讨论特定的操作电压值，但任何未脱离本发明的精神与范畴，而可以使用的各种操作电压值皆应包含于本发明中。

请参照图3所示，其显示依本发明第一较佳实施例的双操作电压的闪存控制器系统，其中，系统100包括一主机介面127、一双操作电压的闪存控制器120、一升压式电压调节器153以及三跳线组(分别包含节点A、B、C，节点D、E、F，以及节点G、H、I)；另外，系统100更包括一闪存元件151及一闪存介面124。

如图3所示，本实施例增设有分离的升压式电压调节器153以及一跳线组(包含节点G147、节点H148及节点I149)，在本实施例中，如表1、表2与表3中的介面组合(b)亦可以被支持，因此能够达成前述的目的(a)：能够让具低操作电压、具高操作电压或具双操作电压的主机以任意组合方式介面连接至具具高操作电压或具双操作电压的闪存元件。

当快闪记忆卡首次被制造出来时，其类型会被定为3.3伏特操作电压或双操作电压，然而主机装置的类型必须在插入快闪记忆卡之后才能够得知；如表2或表3所示，对应某一闪存类型的各字段中的跳线设定必须保持相同，亦即是，如表1的同一栏中的各字段所填入的介面组合必须相同；表4显示一种可能的跳线设定组合，其用以选择输入至快闪输入/输出缓冲器123的电压垫部VCCIN_IOF 136与闪存元件151的电压垫部VCCIN_F 152的电压源。

表4

请参照图4所示，其显示依本发明第一较佳实施例的闪存控制器120’(如图3所示)于开机后回复主机装置110的讯问的流程。在开机之后，闪存控制器120’等待来自主机装置110的命令(步骤400)，接着，主机装置110会传送电压询问命令至闪存储存装置150(步骤401)，然后，闪存控制器120’回复一「双操作电压卡」模式至主机装置110(步骤402)。

在接收到闪存控制器120’所回复的「双操作电压卡」模式后，主机装置110会接着判断其是否能够提供1.8伏特的操作电压给闪存储存装置150；此时，若可以提供，则判断是否需要先关闭电压源、然后调整回1.8伏特(步骤404)；若无法提供，则会维持原本的电压源、并继续初始的程序；此时，闪存储存装置150可以开始自主机装置110接受一识别命令(步骤405)；最后，开始从主机装置110传送资料(步骤406)。

基于前述的「对应某一闪存类型的各字段中的跳线设定必须保持相同」的限制条件，填入表中的部分介面组合无法有效运作，进而会造成更多的功率消耗。

以表4所示的介面组合(e)与(f)为例，闪存的电压源直接来自主机装置，而非来自降压式电压调节器125(如图3所示)，如表4中闪存1.8V/3.3V的字段所示，其包含二种情况，例如介面组合(d)针对3.3伏特的主机装置，而介面组合(e)与(f)针对1.8伏特的主机装置。由于跳线设定并未利用智能型控制，所以前述的介面组合(d)、(e)与(f)的内容皆须相同。

利用增设跳线设定的智能型控制，本发明可以提供更微调的电压源选择(如表5所示)。表5显示比表4更佳的介面组合表，其用以选择输入至快闪输入/输出缓冲器123的电压垫部VCCIN_IOF 136与闪存元件151的电压垫部VCCIN_F 152的电压源(如图5所示)。

表5

须注意者，如图3所示的跳线设定中的节点A141、B142、C143、D144、E145、F146、G147、H148、I149可以依据实际需要而更换为任意一种数字控制交换器。

图5为一方块图，其显示依本发明第二较佳实施例的闪存控制器。在本实施例中，电压比较器126与可程序电压调节器125整合于具双操作电压的闪存控制器120中，利用此种设计可以让闪存控制器系统成为独立的计算机系统。

图6为一流程图，其显示依本发明第二较佳实施例的具双操作电压的智能型闪存控制器120(如图5所示)于开机后回复主机装置110的讯问的流程；在开机(步骤500)后，闪存控制器120透过电压比较器126侦测主机的操作电压(步骤501)，然后设定适当的电压切换并测试闪存(步骤502)。

图7为一流程图，其显示设定适当的电压切换及测试闪存的步骤的详细流程。首先，假设闪存可以在1.8伏特的电压下操作(步骤600)；接着，检查电压比较器以判断主机装置110是否支持3.3伏特(步骤601)；若可以支持，则设定B-C连结、D-E连结及H-I连结，并设定主机装置的操作电压为3.3伏特、且闪存的操作电压为1.8伏特(步骤605)，接着进行步骤606以测试操作闪存；若步骤607判断闪存通过测试，则离开此流程(步骤612)，反之，若步骤607判断闪存无法通过测试，则设定A-B连结及E-F连结，并设定主机装置110的操作电压为3.3伏特、且闪存的操作电压为3.3伏特(步骤610)；然后，进行步骤611以测试操作闪存；之后，离开此流程(步骤612)。

承上所述，若步骤601判断主机装置110支持1.8伏特，则设定A-B连结及E-F连结，并设定主机装置的操作电压为1.8伏特、且闪存的操作电压为1.8伏特(步骤602)，接着进行步骤603以测试操作闪存；若步骤604判断闪存通过测试，则离开此流程(步骤612)，反之，若步骤604判断闪存无法通过测试，则设定B-C连结、D-E连结及G-H连结，并设定主机装置110的操作电压为1.8伏特、且闪存的操作电压为3.3伏特(步骤608)；然后，进行步骤609以测试操作闪存；之后，离开此流程(步骤612)。

在离开上述流程(步骤612)后，进行步骤503以判断是否通过测试；若无法通过测试，则判断无法存取闪存储存装置(步骤504)；反之，若可以通过测试，则等待主机装置的命令(步骤505)；接着步骤506判断是否接收到主机的电压询问命令；若未接收到电压询问命令，则继续等待(步骤505)；若接收到电压询问命令，则判断主机装置110与闪存元件151之间是否为介面组合(b)与(d)其中之一(步骤507)；若是，则将「双操作电压卡」回复给主机装置110(步骤508)；反之，若否，则将「高操作电压卡」回复给主机装置110(步骤509)。

接着，当主机装置110接收到闪存控制器120所回复的「双操作电压卡」模式，其判断是否能够提供1.8伏特的操作电压给闪存储存装置150(步骤510)；若可以提供，则主机装置110判断是否需要先关闭电压源、并调整至1.8伏特(步骤511)，此时，闪存控制器会重新回到步骤500的开机状态；若判断要维持电压源，则主机装置110不须进行电压变换，并继续进行初始的程序；此时，闪存储存装置150开始接受主机装置110的识别命令(步骤512)；最后，开始从主机装置110传送资料(步骤513)。

比较表4与表5，介面组合(a)、(c)、(e)及(f)直接自主机装置110提供电压源至闪存，而闪存控制器可以关闭内部的电压调节器125，因此可以节省电量以达到前述的目的(b)：能够改善功率消耗效率。

另外，依本发明智能型闪存控制器还具有另一优点，其可以不须使用「双操作电压卡」交换器，而改以软件方式实现；此时，其它所有的与电压源选择相关的跳线器皆可以采用内建于闪存控制中的可程序电源交换器(图未示)来取代，故不需要外部跳线设定、并能达到前述的目的(c)：能够不需使用外部跳线选择来配置电压源。

如图5所示，在具双操作电压的闪存控制器120中，主机输入/输出缓冲器121的电压源VCCIN_IOH 131必须维持恒定、或对应至可程序电压调节器125与电压调节器126的电压源VCCIN_H 132，核心控制逻辑122的电压源VCCIN_K 135必须维持恒定、或对应至核心电压输出端VCCOUT_K 134，快闪输入/输出缓冲器123的电压源VCCIN_IOF 136必须维持恒定、或对应至闪存元件151的电压源VCCIN_F 152及闪存电压输出端VCCOUT_F 133，其中，冗余的四个垫部VCCIN_H 132、VCCOUT_K 134、VCCIN_K 135及VCCIN_IOF 136可以连接至具双操作电压的闪存控制器120的内部。

图8为一方块图，其显示依本发明第三较佳实施例的闪存控制器系统。在本实施例中，仅需要单一个输入电压源的垫部VCCIN_IOH 231及单一个输出电压源的垫部VCCOUT_F 233，因此可以简化电压源介面引脚的数量，藉以达到前述的目的(d)：能够简化闪存控制器的电压源介面引脚。

与昔知技术相比，依本发明的闪存控制器具有下列优点：(1)利用一可程序电压调节器及一电压比较器让单一主机以任意组合方式介面连接至数个具不同操作电压的闪存元件；(2)利用闪存控制器整合可程序电压调节器及电压比较器的机制来改善功率消耗效率；(3)利用前述的整合方式，所以能够不需使用外部跳线选择来配置电压源；及(4)利用省略冗余的电压源介面引脚，以便简化闪存控制器的电压源介面引脚。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所述的权利要求范围中。

Claims (18)

1.一种闪存控制器，其特征是，包含：

一主机介面；

一闪存介面；

一控制逻辑，其耦接于该主机介面与该闪存间、并处理复数个电压；以及

一机构，其让一多重操作电压主机介面连接至具一高操作电压或一多重操作电压的一闪存。

2.如权利要求1所述的闪存控制器，其中该机构包含一降压式电压调节器、一升压式电压调节器、一电压比较器以及复数个跳线设定，其耦接至该闪存介面，以便让该多重操作电压主机介面连接至具该高操作电压或该多重操作电压的该闪存，而且该机构未整合于该闪存控制器。

3.如权利要求1所述的闪存控制器，其中该高操作电压为3.3伏特，且一低操作电压为1.8伏特。

4.如权利要求2所述的闪存控制器，其中该机构包含该等跳线设定的智能式控制，以提供一微调电压源选择。

5.如权利要求1所述的闪存控制器，其中该机构包含一电压比较器及一可程序电压调节器，其与该闪存控制器整合，且不需使用外部跳线选择。

6.如权利要求2所述的闪存控制器，更包含一多重操作电压卡交换器，其用以设定该等跳线设定。

7.一种闪存控制器系统，其特征是，包含：

一闪存控制器；以及

一降压式电压调节器、一升压式电压调节器、一电压比较器以及复数个跳线设定，其耦接至该闪存控制器的一闪存介面，以便让一多重操作电压主机介面连接至具一高操作电压或一多重操作电压的一闪存。

8.如权利要求7所述的闪存控制器系统，其中该高操作电压为3.3伏特，且一低操作电压为1.8伏特。

9.如权利要求7所述的闪存控制器系统，其中该机构包含该等跳线设定的智能式控制，以提供一微调电压源选择。

10.一种闪存控制器，其特征是，包含：

一主机介面；

一闪存介面；

一控制逻辑，其耦接于该主机介面与该闪存介面之间；以及

复数个电压源介面垫部，其特征是，一机构包含一电压比较器及一可程序电压调节器、并与该闪存控制器整合，且不需使用外部跳线选择。

11.如权利要求10所述的闪存控制器，其中当去除冗余的部份该等电压源介面垫部，则该等电压源介面垫部的数量被最小化。

12.一种闪存控制器，其特征是，包含：

一主机介面；

一闪存介面；

一控制逻辑，其耦接于该主机介面与该闪存介面之间；以及

一机构，其让一双操作电压主机介面连接至具一高操作电压或双操作电压的一闪存。

13.如权利要求12所述的闪存控制器，其中该双操作电压包含3.3伏特的一高操作电压及1.8伏特的一低操作电压。

14.如权利要求12所述的闪存控制器，其中该机构包含一降压式电压调节器、一升压式电压调节器、一电压比较器以及复数个跳线设定，其耦接至该闪存介面，以便让该双电压主机介面连接至具该高操作电压或该双操作电压的该闪存，而且该机构未整合于该闪存控制器。

15.如权利要求14所述的闪存控制器，其中该机构包含该等跳线设定的智能式控制，以提供一微调电压源选择。

16.如权利要求12所述的闪存控制器，其中该机构包含一电压比较器及一可程序电压调节器，其与该闪存控制器整合，且不需使用外部跳线选择。

17.如权利要求14所述的闪存控制器，更包含一双操作电压卡交换器，其用以设定该跳线设定。

18.一种闪存控制器，其特征是，包含：

一主机介面；

一闪存介面；

一控制逻辑，其耦接于该主机介面与该闪存介面之间、并处理复数个电压；以及

一电压比较器以及一可程序电压调节器，其让一多重电压主机介面连接至具一高操作电压或一多重操作电压的一闪存，其中，该电压比较器及该可程序电压调节器与该闪存控制器整合，且不需使用外部跳线选择。

Images