CN101047029A - 半导体存储器件和数据发送/接收系统 - Google Patents

Abstract

一种半导体存储器件，包括：电源电路，用于输出用于读出数据的电源电压；以及电源电路状态确定电路，用于确定电源电路的工作状态是否是可正常读出数据的状态。当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，抑制读出数据的输出。

Description

半导体存储器件和数据发送/接收系统

本申请在35 U.S.C.§119下要求2006年3月30日在日本递交的专利申请No.2006-094029的优先权，在此通过参考一并包含其全部内容。

技术领域

本发明涉及一种半导体存储器件，更具体地，涉及一种半导体存储器件，其中具有电压升压电路的电源电路所输出的电压用于读出存储的数据。

背景技术

如日本待审专利公开No.2003-132691的图3所示的传统非易失性半导体存储器在本领域公知。该非易失性半导体存储器输出ready_to_read信号，该信号是两个信号的逻辑乘积，这两个信号一个指示在电源电压上升之后读出电荷泵已经充电，另一个指示从电源电压上升之后经过的预定时间量。通过将ready_to_read信号输入到与非易失性半导体存储器相连的数据处理器件，可以避免数据处理器件失控。

然而，该传统非易失性半导体存储器需要用于输出ready_to_read信号的专用端子(管脚)，因而增加了端子的总数。

本发明的目的是减少半导体存储器件的端子数。

发明内容

为了实现上述目的，本发明的第一半导体存储器件包括：电源电路，用于输出用于读出数据的电源电压；以及电源电路状态确定电路，用于确定电源电路的工作状态是否是可正常读出数据的状态，其中当电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，抑制读出数据的输出。

本发明的第二半导体存储器件是第一半导体存储器件，其中电源电路具有电压升压电路。

本发明的第三半导体存储器件是第一半导体存储器件，其中当电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，代替读出数据而输出预定数据。

本发明的第四半导体存储器件是第一半导体存储器件，其中：经由公共端子接收读地址和输出读出数据；以及当电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，端子接收读地址。

本发明的第五半导体存储器件是第一半导体存储器件，其中电源电路状态确定电路根据电源电压的电平来确定工作状态是否是可正常读出数据的状态。

本发明的第六半导体存储器件是第五半导体存储器件，其中当电源电压的电平大于或等于预定电平时，电源电路状态确定电路确定工作状态是可正常读出数据的状态，以及当电源电压的电平小于预定电平时，电源电路状态确定电路确定工作状态是不可正常读出数据的状态。

利用第一至第六半导体存储器件，可以避免读出错误数据，而不需要给半导体存储器件提供用于输出指示电源电路的工作状态是否是可正常读出数据的状态的信号的专用端子。因此，可减少半导体存储器件的端子数。

本发明的第七半导体存储器件是第六半导体存储器件，还包括地址保持电路，用于在电源电路启动之后，在电源电路状态确定电路确定工作状态是可正常读出数据的状态之前，保持输入的地址，其中，在电源电路状态确定电路确定工作状态是可正常读出数据的状态并且完成了读出地址的输入之后，地址保持电路所保持的地址用于读出数据。

本发明的第八半导体存储器件是第七半导体存储器件，其中电源电路根据从半导体存储器件外部输入的电源电路ON/OFF切换信号来启动和关闭。

本发明的第九半导体存储器件是第七半导体存储器件，还包括命令解释电路，用于确定是否从半导体存储器件外部输入了预定地址或预定数据，其中当确定已经输入了预定地址或预定数据时，电源电路启动或关闭。

本发明的第十半导体存储器件是第九半导体存储器件，其中：命令解释电路确定预定地址和预定数据对是否已经被输入了预定次数；以及当该对已经被输入了预定次数时，电源电路启动或关闭。

本发明的第十一半导体存储器件是第十半导体存储器件，其中与具有预定周期的时钟信号同步地接收作为串行数据输入的地址和数据。

本发明的第十二半导体存储器件是第十一半导体存储器件，其中经由公共端子来接收地址和数据并输出读出数据。

利用第七至第十二半导体存储器件，在确定电源电路的工作状态是可正常读出数据的状态之后，可立即启动读操作，因而缩短了读出数据所需的时间量。

本发明的数据发送/接收系统包括：第七半导体存储器件；以及信息处理器件，用于输出输入到半导体存储器件的地址、数据和用于控制半导体存储器件的控制信号，并用于接收从半导体存储器件输出的读出数据。

利用数据发送/接收系统，可以避免在读出错误数据时会发生的信息处理器件失控，而不需要在半导体存储器件和信息处理器件之间设置信号线以发送指示电源电路的工作状态是否是可正常读出数据的状态的信号。

附图说明

图1是示出了实施例1的半导体存储器件100的配置的方框图。

图2是示出了实施例1的半导体存储器件100的操作的时序图。

图3是示出了实施例2的半导体存储器件200的配置的方框图。

图4是示出了实施例2的半导体存储器件200的操作的时序图。

图5是示出了实施例3的半导体存储器件300的配置的方框图。

图6是示出了实施例3的半导体存储器件300的操作的时序图。

图7是示出了实施例4的半导体存储器件400的配置的方框图。

图8是示出了实施例4的半导体存储器件400的操作的时序图。

具体实施方式

现在将参考附图来描述本发明的优选实施例。注意，在以下每个实施例中，由相同的附图标记表示任意前述实施例的类似元件，并且不再重复描述。

实施例1

参考图1，半导体存储器件100包括接口电路101、存储器阵列102、具有电压升压功能的电源电路103、电源电路状态确定电路104、存储器阵列控制电路105以及数据输出电路106。

半导体存储器件100从微计算机108接收用于控制半导体存储器件100的多个控制信号、地址/数据设定(settlement)信号、输入地址和输入数据。所述多个控制信号包括芯片选择信号以及电源电路ON/OFF切换信号。半导体存储器件100向微计算机108输出输出数据。如图1所示，这些信号在半导体存储器件100和微计算机108之间以并行传输交换。

芯片选择信号是用于控制半导体存储器件100的读操作、写操作等的有效性的信号。当芯片选择信号为低时，数据和其它控制信号是有效的。当芯片选择信号为高时，半导体存储器件100不工作，即使其接收到地址、数据和其它控制信号。

地址/数据设定信号是指示输入地址的信号电平何时稳定的信号。

接口电路101包括地址/数据保持电路107。地址/数据保持电路107从微计算机108接收、保持并输出输入地址和代表命令等的输入数据。

存储器阵列102包括行解码器、列解码器和一个或多个非易失性存储单元，并经由接口电路101接收输入地址和代表命令等的输入数据。存储器阵列102的结构不局限于NOR类型、NAND类型或AND类型，而可以是任意类型，只要可读出存储在存储单元中的每个为“0”或“1”的数据。

电源电路103具有电压升压功能，产生并输出读出存储在存储器阵列102中的数据所需的电源电压。更具体地，电源电路103使从半导体存储器件100外部输入的电压升压，稳定并输出升压的电压。电源电路103根据电源电路ON/OFF切换信号来启动和关闭。具体地，当电源电路ON/OFF切换信号为高时，电源电路103工作，而当电源电路ON/OFF切换信号为低时，电源电路103不工作。

电源电路状态确定电路104监视电源电路103的状态，以确定电源电路103的工作状态是否是可正确读出数据的状态，并输出代表确定结果的电源电路状态确定信号。具体地，例如通过检测从电源电路103输出的电源电压的电平并将检测到的电平与预定的电压电平相比较来进行该确定。如果检测到的电源电压电平高于或等于预定的电压电平，则电源电路状态确定电路104确定电源电路103的工作状态是可正确读出数据的状态，并输出为高的电源电路状态确定信号。如果检测到的电源电压电平低于预定的电压电平，则电源电路状态确定电路104确定电源电路103的工作状态是不可正确读出数据的状态，并输出为低的电源电路状态确定信号。

数据输出电路106确定存储在存储器阵列102的存储单元中的数据是“0”还是“1”，并输出读出数据。

存储器阵列控制电路105根据多个控制信号和电源电路状态确定信号，控制电源电路103、电源电路状态确定电路104以及数据输出电路106。此外，根据从地址/数据保持电路107输出的输入地址，存储器阵列控制电路105控制存储器阵列102的行解码器和列解码器以选择存储单元。当电源电路状态确定信号为高时，存储器阵列控制电路105根据多个控制信号和从地址/数据保持电路107输出的输入地址，控制上述多个电路以从存储器阵列102中读出数据。当电源电路状态确定信号为低时，存储器阵列控制电路105控制上述多个电路，以便不读出数据，无论多个控制信号以及从地址/数据保持电路107输出的输入地址是什么。

地址/数据保持电路107从微计算机108接收输入地址和输入数据。当地址/数据设定信号变为低时，地址/数据保持电路107输出输入地址和输入数据。此外，地址/数据保持电路107从数据输出电路106接收读出数据，并输出该读出数据作为输出数据。输出数据被输入微计算机108。

如果在读操作期间从电源电路状态确定电路104输出的电源电路状态确定信号变低，则代替输出读出数据，地址/数据保持电路107将指示读错误的读错误数据作为输出数据输出。读错误数据可以是“0”比特串或“1”比特串。读错误数据也可是预先定义为错误数据的任意其它数据。本发明不局限于输出定义为错误数据的输出数据，而可通过任意其它手段来指示读错误，例如输出可选地以固定时间间隔彼此反向的两个数据。

图2是示出了本实施例的半导体存储器件100的操作的时序图。在该所示示例中，输入地址是20比特数据，输出数据是8比特数据。

在时间T10处，电源电路ON/OFF切换信号为高，从而电源电路103工作，并且电源电路状态确定电路104的电源电路状态确定信号为高。微计算机108在时间T11处使芯片选择信号变为低，然后在时间T12处输出作为读地址的输入地址。输入地址被输入半导体存储器件100，并由地址/数据保持电路107保持。当在时间T13处地址/数据设定信号变为低时，地址/数据保持电路107所保持的输入地址传递到存储器阵列控制电路105，并开始读操作。

如果在半导体存储器件100的读操作期间电源电路103关闭或其操作未完成，则电源电路103不再输出足以执行读操作的电压电平的电源电压，电源电路状态确定信号变低(时间T14)。当接收到为低的电源电路状态确定信号时，存储器阵列控制电路105控制多个电路以便停止读操作。代替输出读出数据，地址/数据保持电路107输出读错误数据，作为输出数据。当输出读错误数据并且读周期结束时(时间T15)，在时间T16处，微计算机108使地址/数据设定信号变高，并且使芯片选择信号变高。因此，完成读操作序列。

如上所述，当电源电路不再输出足以执行读操作的电压电平的电源电压时，本实施例的半导体存储器件100输出错误数据，代替输出读出数据。因此，通过给微计算机108提供将错误数据不作为正常的读出数据来处理的功能，可以容易地避免在由于电源电路的不完整操作而读出错误数据时会发生的微计算机108失控。

此外，错误数据被输出到读出数据的端子。因此，半导体存储器件100不必具有用于输出指示电源电路的状态是不可正常读出数据的状态的信号的专用端子。

实施例2

参考图3，实施例2的半导体存储器件200包括接口电路201、命令解释电路202、存储器阵列102、具有电压升压功能的电源电路103、电源电路状态确定电路104、存储器阵列控制电路205以及数据输出电路106。接口电路201包括时钟计数器电路203和地址/数据保持电路207。

半导体存储器件200从微计算机208接收用于控制半导体存储器件200的多个控制器信号、时钟信号、输入地址和输入数据。多个控制信号包括芯片选择信号。半导体存储器件200将输出数据输出到微计算机208。在本实施例中，如图3所示，输入地址、输入数据和输出数据在半导体存储器件200和微计算机208之间以串行传输交换。半导体存储器件200经由公共端子接收输入地址和输入数据并输出输出数据。

芯片选择信号是用于控制半导体存储器件200的读操作、写操作等的有效性的信号。当芯片选择信号为低时，数据和其它控制信号是有效的。当芯片选择信号为高时，即使半导体存储器件200接收到地址、数据和其它控制信号，它也不工作。

命令解释电路202通过解释从地址/数据保持电路207输出的输入地址和输入数据，发出用于控制存储器阵列控制电路205的命令信号。此外，命令解释电路202确定预定地址和预定写数据对是否已经被输入了预定次数。如果是，则命令解释电路202输出的电源电路ON/OFF切换信号为高。否则，命令解释电路202输出的电源电路ON/OFF切换信号为低。

接口电路201输出从微计算机208接收的数据和命令。输出数据和命令被输入命令解释电路202。

时钟计数器电路203对来自微计算机208的时钟信号的振荡进行计数，并在计数达到预定时钟计数时输出地址/数据设定信号。当芯片选择信号变低时(当选择存储器阵列102时)计数开始。当芯片选择信号变高时(当未选择存储器阵列102时)时钟计数器电路203的计数复位。地址/数据设定信号是指示要接收的输入地址的信号电平变得稳定的信号。

根据多个控制信号和命令解释电路202输出的命令信号，存储器阵列控制电路205控制电源电路103、电源电路状态确定电路104以及数据输出电路106，并控制存储器阵列102的行解码器和列解码器以选择存储器单元。当电源电路状态确定信号为高时，存储器阵列控制电路205根据多个控制信号和从地址/数据保持电路207输出的输入地址，控制上述多个电路以便从存储器阵列102读出数据。当电源电路状态确定信号为低时，存储器阵列控制电路205控制多个电路，以便停止读操作，而无论多个控制信号和从地址/数据保持电路207输出的输入地址如何。

地址/数据保持电路207与具有预定周期的时钟信号同步地接收作为串行数据从微计算机208接收的输入地址和输入数据，并响应于从时钟计数器电路203输出的地址/数据设定信号，输出接收到的输入地址和输入数据。此外，地址/数据保持电路207接收从数据输出电路106输出的读出数据，并将读出数据输出到微计算机208，作为输出数据。如果在读操作期间从电源电路状态确定电路104输出的电源电路状态确定信号变低，则地址/数据保持电路207输出表示读错误的读错误数据，而不输出读出数据。读错误数据可以是“0”比特串或“1”比特串。读错误数据还可以是预先定义为错误数据的任意其它数据。本发明不局限于输出定义为错误数据的数据，而可通过任意其它手段来指示读错误，例如输出可选地以固定时间间隔彼此反向的两个数据。

地址/数据保持电路207由输入/输出切换信号在接收输入地址和输入数据的状态和输出输出数据的另一状态之间切换。输入/输出切换信号是地址/数据保持电路207的内部信号。当输入/输出切换信号为低时，地址/数据保持电路207处于接收输入地址和输入数据的状态。当输入/输出切换信号为高时，地址/数据保持电路207处于输出输出数据的状态。

图4是示出了本实施例的半导体存储器件200的操作的时序图。在所示示例中，输入地址、输入数据和输出数据经由4比特总线交换，输入地址是20比特数据，输出数据是8比特数据。锁存地址LA[19:0]是由地址/数据保持电路207保持的地址。

在时间T20处，电源电路ON/OFF切换信号为高，从而电源电路103工作，并且来自电源电路状态确定电路104的电源电路状态确定信号为高。

在时间T21处微计算机208使芯片选择信号变低之后，作为读地址的输入地址与时钟信号同步地以4比特从微计算机208输入到半导体存储器件200。接收到的输入地址存储在地址/数据保持电路207中，从与锁存地址LA[19:0]的最高位相对应的位置开始依次占据存储位置。当在时间T22处读地址已经存储在与地址/数据保持电路207的锁存地址LA[19:0]的所有比特相对应的存储位置中时，地址/数据设定信号变低，锁存地址LA[19:0]发送到命令解释电路202，并且开始读操作。响应于地址/数据设定信号变低，在时间T23处，输入/数据切换信号变高，并且地址/数据保持电路207进入能够输出输出数据的状态。

如果在半导体存储器件200的读操作期间电源电路103关闭或其操作未完成，并且电源电路103不再输出足以执行读操作的电压电平的电源电压，则电源电路状态确定信号变低(时间T24)。

当接收到的电源电路状态确定信号为低时，存储器阵列控制电路205控制多个电路，以便停止读操作。地址/数据保持电路207输出读错误数据作为输出数据，而不输出读出数据。

当输出读错误数据并且读周期结束时(时间T25)，在时间T25处，地址/数据设定信号变高。此外，微计算机208使芯片选择信号变高，这样完成读操作序列。响应于地址/数据设定信号变高，在时间T26处，输入/输出切换信号变低，并且地址/数据保持电路207进入接收输入地址和输入数据的状态。

如上所述，当电源电路103不再输出足以执行读操作的电压电平的电源电压时，本实施例的半导体存储器件200输出错误数据，而不输出读出数据。因此，通过给微计算机208提供在微计算机208识别到错误数据之后等待直到正常地读出数据为止的功能，可以容易地避免在由于电源电路103的未完成操作而读出错误数据时会发生的微计算机208失控。

此外，错误数据输出到读出数据的端子。因此，半导体存储器件200不必具有用于输出指示电源电路的状态是不可正常读出数据的状态的信号的专用端子。

实施例3

参考图5，实施例3的半导体存储器件300包括接口电路301、存储器阵列102、具有电压升压功能的电源电路103、电源电路状态确定电路104、存储器阵列控制电路305以及数据输出电路106。接口电路301包括地址/数据控制电路302和地址/数据保持电路307。

半导体存储器件300从微计算机108接收用于控制半导体存储器件300的多个控制器信号、地址/数据设定信号、输入地址和输入数据。多个控制信号包括芯片选择信号和电源电路ON/OFF切换信号。半导体存储器件300将输出数据输出到微计算机108。如图5所示，这些信号在半导体存储器件300和微计算机108之间以并行传输交换。

芯片选择信号是用于控制半导体存储器件300的读操作、写操作等的有效性的信号。当芯片选择信号为低时，地址数据和其它控制信号是有效的。当芯片选择信号为高时，即使半导体存储器件300接收到地址、数据和其它控制信号，它也不工作。

地址/数据设定信号是指示输入地址的信号电平变得稳定时的信号。

地址/数据控制电路302接收电源电路状态确定信号和地址/数据设定信号，并输出地址/数据控制信号。地址/数据控制信号是用于控制何时向存储器阵列控制电路305发送地址/数据保持电路307中保持的地址和数据的信号。地址/数据控制电路302在电源电路103未工作或正在启动时保持但不输出地址/数据设定信号。因此，地址/数据设定信号未发送到地址/数据保持电路307。当电源电路103完全处于工作状态时，地址/数据控制电路302输出地址/数据设定信号作为地址/数据控制信号。换言之，地址/数据设定信号被发送到地址/数据保持电路307。

地址/数据保持电路307从微计算机1 08接收输入地址和输入数据。地址/数据保持电路307在地址/数据控制信号为高时保持接收到的输入地址和输入数据，而在地址/数据控制信号变低时输出输入地址和输入数据。此外，地址/数据保持电路307从数据输出电路106接收读出数据，并输出读出数据作为输出数据。输出数据被输入微计算机1 08。从电源电路103开始启动到地址/数据控制信号变低为止，地址/数据保持电路307输出所有比特均为零数据的数据。因此，读出数据的输出被抑制，直到电源电路状态确定信号变高为止。

存储器阵列控制电路305根据多个控制信号来控制电源电路103、电源电路状态确定电路104以及数据输出电路106。存储器阵列控制电路305根据从地址/数据保持电路307输出的输入地址，控制存储器阵列102的行解码器和列解码器以选择存储器单元。

图6是示出了本实施例的半导体存储器件300的操作的时序图。在该所示示例中，输入地址是20比特数据，输出数据是8比特数据。

首先，电源电路ON/OFF切换信号为低，从而电源电路103不工作，并且来自电源电路状态确定电路104的电源电路状态确定信号为低。在时间T30处，电源电路ON/OFF切换信号变高，电源电路103开始启动。在电源电路103正在启动时(电源电路恢复周期)，微计算机108使芯片选择信号变低(时间T31)。在芯片选择信号变低之后，输出作为读地址的输入地址。输入地址由地址/数据保持电路307保持。此外，微计算机108在电源电路恢复周期期间使地址/数据设定信号变低(时间T33)。在该时间点处，电源电路103不工作，并且电源电路状态确定信号为低，从而地址/数据设定信号未发送到地址/数据保持电路307，并且地址/数据控制信号保持为高。输出数据的所有比特均为零数据。

然后，当电源电路103的启动完成并且电源电路状态确定信号变高时，地址/数据控制信号变低，并且将地址/数据保持电路307中保持的输入地址发送到存储器阵列控制电路305，从而开始读操作。

当半导体存储器件300的读操作完成时，将数据输出电路106输出的读出数据发送到地址/数据保持电路307。然后，在时间T35处，从半导体存储器件300输出读出数据，作为输出数据。

在时间T36处，随着地址/数据设定信号变高，地址/数据控制信号同样变高。此外，芯片选择信号变高，从而完成读操作序列。

当电源电路103的启动已经完成时，地址/数据控制电路302向地址/数据保持电路307发送地址/数据设定信号作为地址/数据控制信号，而不再在其中保持该信号。因此，当电源电路103从不工作状态恢复并从半导体存储器件300读出数据时，微计算机108可输出芯片选择信号、地址/数据设定信号以及作为读地址的输入地址，而不需要考虑电源电路的恢复周期。

如上所述，利用本实施例的半导体存储器件300，在电源电路103开始启动之后直到电源电路状态确定信号变高为止所输入的输入地址由地址/数据保持电路307保持。因此，在电源电路103的启动完成之后，可立即开始读操作，而不需要花费时间来从半导体存储器件300之外接收输入地址。因此，相比于在电源电路103的启动完成之后半导体存储器件300开始从半导体存储器件300之外接收输入地址的情况，读出数据所需的时间量缩短。

此外，不必在微计算机周围设置定时器电路等以用于正常读出数据。因此，可减小微计算机外围电路的电路面积。

此外，利用半导体存储器件300，在电源电路开始启动之后直到电源电路状态确定信号变高为止，低电平信号被输出到输出数据的端子，因此抑制了读出数据的输出。因此，只要微计算机108配置成在从半导体存储器件300接收所有比特都为低的输出数据时不开始数据读操作，就可以避免在读出错误数据时会发生的微计算机108失控。此外，半导体存储器件300不需要具有用于输出指示电源电路的状态是不可正常读出数据的状态的信号(如电源电路状态确定信号)的专用端子。因此可减少半导体存储器件的端子数。

实施例4

参考图7，实施例4的半导体存储器件400包括接口电路401、命令解释电路202、存储器阵列102、具有电压升压功能的电源电路103、电源电路状态确定电路104、存储器阵列控制电路405以及数据输出电路106。接口电路401包括时钟计数器电路203、地址/数据控制电路302以及地址/数据保持电路407。

半导体存储器件400从微计算机208接收用于控制半导体存储器件400的多个控制信号、时钟信号、输入地址和输入数据。多个控制信号包括芯片选择信号。半导体存储器件400将输出数据输出到微计算机208。在本实施例中，如图7所示，输入地址、输入数据和输出数据在半导体存储器件400和微计算机208之间以串行传输交换。半导体存储器件400经由公共端子来接收输入地址和输入数据并输出输出数据。

芯片选择信号是用于控制半导体存储器件400的读操作、写操作等的有效性的信号。当芯片选择信号为低时，地址、数据和其它控制信号是有效的。当芯片选择信号为高时，即使半导体存储器件400接收到地址、数据和其它控制信号，它也不工作。

根据多个控制信号和从命令解释电路202输出的命令信号，存储器阵列控制电路405控制电源电路103、电源电路状态确定电路104和数据输出电路106，并控制存储器阵列102的行解码器和列解码器以选择存储器单元。

地址/数据保持电路407与具有预定周期的时钟信号同步地接收作为串行数据从微计算机208接收的输入地址和输入数据。地址/数据保持电路407在地址/数据控制信号为高时保持接收到的输入地址和输入数据，并在地址/数据控制信号变低时输出输入地址和输入数据。在电源电路103不工作或正在启动时，不将地址/数据设定信号发送到地址/数据保持电路407。在电源电路103完全处于工作状态时，将地址/数据设定信号发送到地址/数据保持电路407，作为地址/数据控制信号。

地址/数据保持电路407由输入/输出切换信号在接收输入地址和输入数据的状态与输出输出数据的另一状态之间切换。输入/输出切换信号是地址/数据保持电路407的内部信号。当输入/输出切换信号为低时，地址/数据保持电路407处于接收输入地址和输入数据的状态。当输入/输出切换信号为高时，地址/数据保持电路407处于输出输出数据的状态。在地址/数据控制信号为高期间，输入/输出切换信号保持为低。

图8是示出了本实施例的半导体存储器件400的操作的时序图。在所示示例中，输入地址、输入数据和输出数据经由4比特总线交换，输入地址是20比特数据，输出数据是8比特数据。锁存地址LA[19:0]是由地址/数据保持电路407保持的地址。

首先，电源电路ON/OFF切换信号为低，从而电源电路103不工作，并且来自电源电路状态确定电路104的电源电路状态确定信号为低。

在时间T40处，电源电路ON/OFF切换信号变高，电源电路103开始启动。

在电源电路103正在启动时(电源电路恢复周期)，微计算机208使芯片选择信号变低(时间T41)。在芯片选择信号变低之后，作为读地址的输入地址在每次时钟信号上升时(与时钟信号同步)以四比特从微计算机208输入到半导体存储器件400。接收到的输入地址被存储在地址/数据保持电路407，从与锁存地址LA[19:0]的最高位相对应的位置开始依次占据存储位置。

当在时间T42处读地址已经存储在与地址/数据保持电路407的锁存地址LA[19:0]的所有比特相对应的存储位置中时，地址/数据设定信号变低。在该时间点处，电源电路103不工作，并且电源电路状态确定信号变低，从而不将地址/数据设定信号发送到地址/数据保持电路407，并且地址/数据控制信号保持为高。

然后，当电源电路103的启动完成并且电源电路状态确定信号变高时，地址/数据控制信号变低，并且将地址/数据保持电路407中保持的锁存地址LA[19:0]发送到命令解释电路202，从而开始读操作。在时间T43处，地址/数据控制信号变低以使输入/输出切换信号变高，从而使地址/数据保持电路407进入输出输出数据的状态。然后，当半导体存储器件400的读操作完成时，将从数据输出电路106输出的读出数据发送到地址/数据保持电路407。在时间T44处，读出数据与时钟信号同步地以串行传输作为输出数据输出。然后，在时间T45处，微计算机208使芯片选择信号变高，从而完成读操作序列。然后，在时间T46处，输入/输出切换信号变低，从而使地址/数据保持电路407进入接收输入地址和输入数据的状态。

当电源电路103的启动已经完成时，地址/数据控制电路302向地址/数据保持电路407发送地址/数据设定信号作为地址/数据控制信号，而不再在其中保持该信号。因此，当电源电路103从不工作状态恢复并从半导体存储器件400读出数据时，微计算机208可输出芯片选择信号、地址/数据设定信号以及作为读地址的输入地址，而不需要考虑电源电路的恢复周期。

如上所述，利用本实施例的半导体存储器件400，在电源电路103开始启动之后直到电源电路状态确定信号变高为止所输入的输入地址由地址/数据保持电路307保持。因此，在电源电路103的启动完成之后，可立即开始读操作，而不需要花费时间来从半导体存储器件400之外接收输入地址。因此，相比于在电源电路103的启动完成之后半导体存储器件400开始从半导体存储器件400之外接收输入地址的情况，读出数据所需的时间量缩短。

此外，不必在微计算机周围设置定时器电路等以用于正常读出数据。因此，可减小微计算机外围电路的电路面积。

此外，在电源电路103开始启动之后直到电源电路状态确定信号变高为止，地址/数据保持电路407并不进入数据输出状态。因此，可以避免在电源电路103未输出足够电压电平的电源电压时微计算机208读出错误的读出数据。此外，半导体存储器件400不需要具有用于输出指示电源电路的状态是不可正常读出数据的状态的信号(如电源电路状态确定信号)的专用端子。因此可减少半导体存储器件的端子数。

备选实施例

在实施例1和3中，从半导体存储器件之外输入的电源电路ON/OFF切换信号用于控制电源电路103何时启动。可选地，电源电路ON/OFF切换信号可用于控制电源电路103何时关闭。

在实施例2和4中，命令解释电路202确定预定地址和预定写数据对是否已经被输入了预定次数。可选地，命令解释电路202可只确定是否输入了预定地址或预定写数据。在这些实施例中，命令解释电路202的确定结果用于控制电源电路103何时启动。可选地，确定结果可用于控制电源电路103何时关闭。

本发明的优点在于，可减少半导体存储器件的端子数，并且适用于使用任意类型或结构的半导体存储元件的半导体存储器件，例如具有电压升压电路的半导体存储器件，其中通过使用由电压升压电路升压的电压来读出存储数据。

Claims (13)

1.一种半导体存储器件，包括：

电源电路，用于输出用于读出数据的电源电压；以及

电源电路状态确定电路，用于确定电源电路的工作状态是否是可正常读出数据的状态，

其中，当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，抑制读出数据的输出。

2.根据权利要求1所述的半导体存储器件，其中，所述电源电路具有电压升压电路。

3.根据权利要求1所述的半导体存储器件，其中，当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，代替读出数据而输出预定数据。

4.根据权利要求1所述的半导体存储器件，其中：

经由公共端子接收读地址和输出读出数据；以及

当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，该公共端子接受读地址。

5.根据权利要求1所述的半导体存储器件，其中，所述电源电路状态确定电路根据电源电压的电平来确定工作状态是否是可正常读出数据的状态。

6.根据权利要求5所述的半导体存储器件，其中，当电源电压的电平大于或等于预定电平时，所述电源电路状态确定电路确定工作状态是可正常读出数据的状态，以及当电源电压的电平小于预定电平时，所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态。

7.根据权利要求6所述的半导体存储器件，还包括地址保持电路，用于在电源电路启动之后，在所述电源电路状态确定电路确定工作状态是可正常读出数据的状态之前，保持输入的地址，

其中，在所述电源电路状态确定电路确定工作状态是可正常读出数据的状态并且完成了读出地址的输入之后，所述地址保持电路所保持的地址用于读出数据。

8.根据权利要求7所述的半导体存储器件，其中，所述电源电路根据从半导体存储器件外部输入的电源电路ON/OFF切换信号来启动和关闭。

9.根据权利要求7所述的半导体存储器件，还包括命令解释电路，用于确定是否从半导体存储器件外部输入了预定地址或预定数据，

其中，当确定已经输入了预定地址或预定数据时，所述电源电路启动或关闭。

10.根据权利要求9所述的半导体存储器件，其中：

所述命令解释电路确定预定地址和预定数据对是否已经被输入了预定次数；以及

当该预定地址和预定数据对已经被输入了预定次数时，所述电源电路启动或关闭。

11.根据权利要求10所述的半导体存储器件，其中，与具有预定周期的时钟信号同步地接收作为串行数据输入的地址和数据。

12.根据权利要求11所述的半导体存储器件，其中，经由公共端子来接收地址和数据并输出读出数据。

13.一种数据发送/接收系统，包括：

根据权利要求7所述的半导体存储器件；以及

信息处理器件，用于输出输入到半导体存储器件的地址、数据和用于控制半导体存储器件的控制信号，并用于接收从半导体存储器件输出的读出数据。

Images