CN1959843A - 用于再生存储在存储介质中的信息的装置和方法 - Google Patents

用于再生存储在存储介质中的信息的装置和方法 Download PDF

Info

Publication number
CN1959843A
CN1959843A CNA2006101429908A CN200610142990A CN1959843A CN 1959843 A CN1959843 A CN 1959843A CN A2006101429908 A CNA2006101429908 A CN A2006101429908A CN 200610142990 A CN200610142990 A CN 200610142990A CN 1959843 A CN1959843 A CN 1959843A
Authority
CN
China
Prior art keywords
threshold value
threshold
error
information
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101429908A
Other languages
English (en)
Other versions
CN100565703C (zh
Inventor
菅野伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1959843A publication Critical patent/CN1959843A/zh
Application granted granted Critical
Publication of CN100565703C publication Critical patent/CN100565703C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563Multilevel memory reading aspects
    • G11C2211/5634Reference cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种信息再生装置,包括:存储部件,存储电荷;读取部件,获得存储在存储部件中的电荷量,并通过确定基于电荷量和第一阈值的比较的值来读取信息;误差检测部件,确定所读取的信息是否有误差;阈值产生部件,当误差检测部件确定出所述信息具有误差时,产生第二阈值,第二阈值的值与用于读取所述信息的第一阈值的值不同。在误差检测部件确定所述信息有误差后,读取部件进一步通过确定基于电荷量和第二阈值的比较的值来读取信息。

Description

用于再生存储在存储介质中的信息的装置和方法
技术领域
本发明涉及用于再生存储在存储介质中的信息的存储介质再生装置和存储介质再生方法。
背景技术
近来,广泛地已知一种诸如闪速存储器的半导体存储器件,其中根据保持的电荷量存储信息。还开发出了一种多值存储技术,其中通过设置电荷量的多个阈值来存储关于至少两位的信息。
在电荷累积型存储器件中,随着时间的推移,并利用每次读出操作,由于存储器件的寄生电阻和感测放大器的输入电阻而进行放电。由于甚至在读出和写入操作还没有执行很长时间时,由自然放电引起的电荷累积量的减少就产生了,所以尤其在非易失型存储器很长时间没有接通的时候,很容易产生禁止信息读出的状态。在多值存储器中,放电对存储器件输出的下降影响很大,这使得读出次数受到限制。
因此,例如,在美国专利号5909449中公开的技术中,在禁止信息读出的状态之前检测存储器件的输出电压,并保持输出电压,使得通过执行其中当输出电压降低时重新启动信息存储设备的刷新操作正确地读取信息。
但是,在美国专利号5909449中公开的方法中,当在写入后过去很长时间之后存储器件的输出电压大幅降低时,出现一个问题,即在刷新操作中写入的正常信息不能从存储器件组中读出。因此,不能对在写入之后经过了很长时间的存储器件执行刷新操作,这引起这样一个问题,即不能正常读取信息。
发明内容
根据本发明的一个方面,一种用于再生信息的装置,包括:存储部件,存储电荷;读取部件,获得存储在存储部件中的电荷量,并通过确定基于电荷量与第一阈值的比较的值来读取信息;误差检测部件,确定所读取的信息是否有误差;阈值产生部件,当误差检测部件确定信息有误差时,产生第二阈值,第二阈值的值与用于读取所述信息的第一阈值的值不同,其中在误差检测部件确定出信息具有误差后,读取部件进一步通过确定基于电荷量与第二阈值的比较的值来读取信息。
根据本发明的另一方面,一种用于再生信息的方法,包括:获得存储在存储器中的电荷量;通过确定基于电荷量与第一阈值的比较的值来读取信息;确定所读取的信息是否有误差;当确定出信息具有误差时,产生第二阈值,第二阈值的值与用于读取所述信息的第一阈值的值不同;在确定出信息具有误差后,通过确定基于电荷量与第二阈值的比较的值来读取信息。
附图说明
图1是示出了根据第一实施例的存储介质再生装置的配置的框图;
图2是示出了构成存储部件的存储器件的等价电路的实例的示意图;
图3是示出了存储器件的电荷量分布实例的示意图;
图4是示出了阈值产生部件的详细配置的框图;
图5是示出了在ROM中存储的阈值电压组的存储实例的示意图;
图6是示出了第一实施例中信息读出处理的整个流程的流程图;
图7是示出了根据第二实施例的存储介质再生装置的配置的框图;
图8是示出了第二实施例中信息读出处理的整个流程的流程图;
图9是示出了第二实施例中信息读出处理的另一实例的流程图;
图10是示出了根据第三实施例的存储介质再生装置的配置的框图;
图11是示出了第三实施例中信息读出处理的整个流程的流程图;
图12是示出了刷新处理的整个流程的流程图。
具体实施方式
根据本发明的存储介质再生装置和存储介质再生方法的示例性实施例将在下面参考附图详细描述。
在根据第一实施例的存储介质再生装置中,检测读出信息的误差,当检测出误差时,改变用于确定存储在存储器件中的代码的阈值,以再次读取信息。
图1是示出了根据第一实施例的存储介质再生装置100的配置的框图。如图1所示,存储介质再生装置100包括存储部件110、误差检测代码产生部件101、误差校正代码产生部件102、写控制部件103a-103c、比较部件104a-104c、误差校正部件105、误差检测部件106和阈值产生部件107。
存储部件110是其中信息根据相对于电荷量的预定阈值的电荷量存储的存储器件。存储部件110可以由诸如闪速存储器和DRAM(动态随机存取存储器)的通用半导体存储器形成。存储部件110可以由二进制存储器件形成。该二进制存储器件具有一个阈值,且“0”或“1”的二进制值存储在二进制存储器件中。存储部件110也可由具有多个阈值的多值存储器件形成。下面将描述存储部件110由具有三个阈值的四值存储器件形成的实例。
存储部件110包括信息存储部件110a、误差检测代码存储部件110b和误差校正代码存储部件110c。信息存储部件110a是具有作为四值存储器件的多个存储单元的存储部件,且将在存储部件110中存储的信息存储到信息存储部件110a中。
与信息存储部件110a类似,误差检测代码存储部件110b是具有作为四值存储器件的多个存储单元的存储部件。相应于存储的信息的误差检测代码被存储在误差检测代码存储部件110b中。
与信息存储部件110a类似,误差校正代码存储部件110c是具有作为四值存储器件的多个存储单元的存储部件。相应于存储的信息的误差校正代码被存储在误差校正代码存储部件110c中。
图2是示出了构成存储部件110的存储器件的等价电路的实例的示意图。图2A示出了四值存储器件的等价电路,而图2B示出了八值存储器件的等价电路。
图2右侧的电路示出了后面所述的比较部件104a-104c的等价电路。图2左侧的电路示出了电荷累积的存储器件的等价电路。虽然在图2中仅示出了一个存储器件,但实际上存储部件110包括多个并行的存储器件。即,多个存储器件的一部分相应于信息存储部件110a,而其它部分相应于误差检测代码存储部件110b和误差校正代码存储部件110c,多个存储器件整体构成存储部件110。
在四值存储器件的情况下,通用利用比较器比较累积的电荷量与三个阈值,可以输出位B0和B1的两位信息,该比较器使得能够存储四值信息(01,00,10,和11)。
可由图2的等价电路显示的存储器件的实例包括EEP-ROM(电可擦除可编程只读存储器)、闪速存储器和DRAM。在这些存储器件中,信息由图2的电容器Cm中累积的电荷量表示。电阻Rd具有较低的电阻值。电阻RG是由于器件配置而产生的寄生电阻,且电阻RG具有高电阻值。
当开关SWd接通时,电容器Cm中累积的电荷可通过电阻Rd在很短时间内放电。例如,在擦除EEP-ROM或闪速存储器的过程中执行放电操作。当放电结束时,开关SWc释放。
在向存储器件存储信息的过程中,在执行一次擦除操作之后,通过接通开关SWc,在电容器Cm中充上具有指定量的电荷。例如,当存储四个值(两位)时,基于充满电的电容器Cm的两端之间的电压指定电荷量,使得代码“11”为0%,代码“10”为33%,代码“00”为67%,代码“01”为“100%。通过根据存储的代码调节开关SWc接通的时间,控制累积的电荷量,并存储信息。
在每个节点分配的电荷量不限于上例中所示的比率,而是电荷量可以配置成根据存储器件的特性增加或减少。调节电荷量的方法不限于上例,而是可以采用任何方法,只要能进行调节,从而存储预定的指定的电荷量。
在读出时,通过接通开关SWr以将每个代码与预定阈值电压(Eth0、Eth1和Eth2)进行比较而确定每个代码。当确定结束时,开关SWr断开。
在第一实施例中,平行于许多存储器件地存储和再生信息。当信息被存储到许多存储器件中时,由于制造原因,在存储器件之间会产生特性上的变化。
图3是示出了存储器件的电荷量分布实例的示意图。图3的左侧示出了刚刚写后的电荷量分布,图3的中心示出了时间推移后的电荷量分布。图3的右侧示出了时间进一步推移后的电荷量分布。符号Eth0-Eth2指明电荷量的阈值。
如图3所示,刚刚在信息存储后,每个存储器件的电荷量在具有某段带宽区间的范围中分布,可以考虑该分布确定用于分离代码的阈值电压。但是,伴随着时间的推移或信息读出,由电阻RG和RL将电容器Cm的电荷逐渐放电,且在某些存储器件中,输出电压变得接近于阈值电压,如图3的中心所示。当输出电压低于该阈值时,就会错误地确定存储器件的代码值。
在第一实施例中,当产生信息读出的误差时,改变阈值电压的值以再次读取信息,并重复该操作,直到正常读取信息。因此,即使由于时间的推移而产生放电,仍能正常地读取信息。
误差检测代码产生部件101在信息写处理中产生信息的误差检测代码。只要产生能够检测所存储的信息是否错误的检测代码,任何诸如CRC(循环冗余校验)代码(CRC16、CRC32等)和校验和的传统方法可以应用到产生误差检测代码的方法。
在信息写处理中,误差校正代码产生部件102从组合了所存储的信息和由误差检测代码产生部件101产生的误差检测代码的信息中产生误差校正代码。只要能够即时执行误差校正,任何诸如BCH(Bose-Chaudhuri-Hocquenghem)代码和RS(Reed-Solomon)代码的传统方法可以应用到产生误差校正代码的方法。
可以配置存储介质再生装置100为只有当不执行误差校正时才执行误差检测。在这种情况下,就不需要误差校正代码产生部件102、误差校正代码存储部件110c和下文描述的误差校正部件105。
由误差检测代码产生部件101和误差校正代码产生部件102分别产生的误差检测代码和误差校正代码与存储信息一起存储在构成存储部件110的存储器件组中。例如,当使用BCH代码执行包括校正代码最多四位的误差校正,且使用CRC16用于误差检测时,对误差检测和误差校正来说,16位和48位分别是必需的。即,误差检测代码存储部件110b必需的存储容量是16位,并且误差校正代码存储部件110c必需的存储容量是48位。
当2048位的信息存储在信息存储部件110a中时,在构成存储部件110的存储器件组中,存储的信息、误差检测代码和误差校正代码需要2112位(=2048+16+48)的存储容量。
并行地布置存储部件110,且除了存储部件110之外的组件是普遍地使用的,这使大容量存储器件能够实现。即,以存储的信息、误差检测代码和误差校正代码为一个单位(例如,2112位)形成存储器件组,且并行地布置多个存储器件组。在写处理和读出处理中,通过从一个组转换到另一个组,写控制部件103a-103c和比较部件104a-104c连接到多个存储器件组中的每一个。
写控制部件103a-103c控制到存储部件110的信息写处理、误差检测代码写处理和误差校正代码写处理。写控制部件103a、103b和103c分别执行到信息存储部件110a、误差检测代码存储部件110b和误差校正代码存储部件110c的写处理。
比较部件104a-104c通过比较阈值电压和存储在存储部件110中的电荷量从存储部件110中读取信息。使用在写信息后能立即正常确定代码的值作为阈值电压的初始值。
比较部件104a、104b和104c分别从信息存储部件110a、误差检测代码存储部件110b和误差校正代码存储部件110c中读取信息。
当由下文描述的误差检测部件106读取的信息存在误差时,比较部件104a-104c通过重新比较存储在存储单元110中的电荷量和由下文描述的阈值产生部件107产生的新的阈值电压读取信息。
误差校正部件105使用由比较部件104c读取的误差校正代码执行误差校正处理。对组合了从信息存储部件110a读取的信息和从误差检测代码存储部件110b读取的误差检测代码的信息执行误差校正处理。诸如BCH代码和RS代码的任何传统的误差校正技术可以应用到第一实施例中的误差校正。
误差检测部件106使用由比较部件104b读取的并由误差校正部件105校正的误差检测代码,确定由比较部件104a读取的并由误差校正部件105校正的信息中是否包含误差。任何诸如CRC代码和校验和的传统误差检测技术可以应用到第一实施例中的误差检测。在不执行误差校正的配置的情况下,误差检测部件106确定由比较部件104a读取的信息中是否包含误差。
当误差检测部件106检测到在读出信息中存在误差时,阈值产生部件107产生阈值电压,其具有与在比较时使用的阈值电压的值不同的值。在初始读出中,阈值产生部件107产生在写后能立即正常地确定代码的阈值电压的初始值。
图4是示出了阈值产生部件107的详细配置的框图。如图4所示,阈值产生部件107包括阈值产生控制部件401、寄存器402、ROM(只读存储器)403和D/A(数字/模拟)转换器404。
阈值产生控制部件401是控制阈值产生处理的控制部件。寄存器402是存储当前使用的阈值电压的值的存储部件。ROM403是存储多个阈值电压的预定组的存储部件。可以配置成在阈值产生部件107之外设置存储多个阈值电压组的存储部件。
图5是示出了在ROM403中存储的阈值电压组的存储实例的示意图。如图5所示,在ROM403中相互对应地存储用于唯一识别阈值电压组的设置ID和阈值电压(Eth2、Eth1和Eth0)。
在阈值电压组中,指定在写后能立即没有误差地确定代码的阈值电压组为阈值电压的初始值。在图5所示的例子中,指定设置ID=1的组作为初始值。在设置ID=1的组中,设置阈值Eth2在0.83,设置阈值Eth1在0.50,和设置阈值Eth0在0.17。即,在存储器件的输出值中,假设1.00(V)为代码“01”(完全充电)的输出,0.67(V)为代码“00”的输出,0.33(V)为代码“10”的输出,0.00(V)为代码“11”的输出。
期望能根据存储器件的放电特性能调整存储在ROM403中的阈值电压值,以便减少确定误差。图5示出了根据放电特性调整的4组阈值电压。
D/A转换器404将存储在ROM403中的阈值电压值为模拟信号以输出此模拟信号,以便比较部件104a-104c能使用阈值电压值用于比较。
当检测到误差时,阈值产生控制部件401参考存储在寄存器402中的当前阈值电压的设置值,并且阈值产生控制部件401选择与当前设置值不同的设置值以存储这个设置值到寄存器402中。选择方法是任意的,例如,配置阈值产生控制部件401随机地选择设置值。
由于应用了误差检测和误差校正,包含在存储器件组中的存储器件的读出数量是相互类似的。因此,可以认为存储器件组中的存储器件的积累的电荷的放电量基本上是相互类似的,因此同一组存储器件中包含的存储器件使用相同的阈值电压。
由具有上述配置的第一实施例的存储介质再生装置100执行的信息读出处理将在下面描述。图6是示出了第一实施例中信息读出处理的整个流程的流程图。
阈值产生部件107参考ROM403以产生用于由比较部件104a-104c比较的阈值电压(步骤S601)。在初始比较处理中,响应读出命令,阈值产生部件107从ROM403获得阈值电压的初始值来产生阈值电压。
阈值产生部件107确定是否能产生阈值电压(步骤S602)。当不能产生阈值电压时(步骤S602中的否),比较部件104a-104c输出误差产生(步骤S603),并且结束信息读出处理。
如这里所使用的,不能产生阈值电压将意味着存储在ROM403中的所有阈值电压的候选值都使用完了。这对应于下面的情况,即,由于即使利用某个阈值电压读取了信息,放电也一直在进行,因此不能正常地读取信息。
当能产生阈值电压时(在步骤S602中的是),比较部件104a-104c比较该阈值电压和由阈值产生部件107产生的阈值电压,其中阈值产生部件107从存储部件110读取代码(步骤S604)。
误差校正部件105使用由比较部件104c读取的误差校正代码执行误差校正处理(步骤S605)。误差校正部件105对组合了由比较部件104a从信息存储部件110a读取的信息和由比较部件104b从误差检测代码产生部件110b读取的误差检测代码的信息执行误差校正。
误差检测部件106确定由误差校正部件105执行的误差校正处理的结果中是否存在误差(步骤S606)。具体而言,误差检测部件106通过把由比较部件104b读取并由误差校正部件105校正的误差检测代码应用到由比较部件104a读取并由误差校正部件105校正的信息确定是否存在误差。
当存在误差时(在步骤S606中的是),阈值产生部件107从ROM403获得具有与当前阈值电压值不同的值的阈值电压,且阈值产生部件107新产生阈值电压(步骤S601),并且重复信息读出处理。
阈值产生部件107从ROM403中随机地选取新产生的阈值电压的值。即使是随机地执行选择,阈值电压值的数量也是有限的,以便能用简单的电路配置高速产生正确的阈值电压值。
可以配置阈值产生部件107选择新产生的阈值电压值,以便减少阈值电压。由于除非重新设置存储,存储器件中积累的电荷总只是放电,所以这样可以处理输出电压的单调的下降。
例如,假设图5中示出的阈值电压设置存储在ROM403中,在当前使用的是设置ID=1的阈值电压时,产生设置ID=2的阈值电压作为新的阈值电压值,这样就使得能够更高速地产生正确的阈值电压。
在步骤S606,当阈值产生部件107确定不存在误差时(在步骤S606中的否),由于正常地读取了信息,因此结束信息读出处理。
这样,在本发明的存储介质再生装置中,检测读出信息的误差,并且通过当检测到误差时,改变用于确定存储在存储器件中的代码的阈值,能再次读取信息。即使在放电一直进行的存储器件中,也能正常读取信息。因此,可以正常读取信息的周期和读出次数都会增加。
在根据第二实施例的存储介质再生装置中,当在读出信息中没有检测到误差时存储阈值,并且通过在后面的读出中参考阈值实现信息读出处理的加速。
图7是示出了根据第二实施例的存储介质再生装置700的配置的框图。如图7所示,存储介质再生装置700包括存储部件110、读出阈值存储部件711、误差检测代码产生部件101、误差校正代码产生部件102、写控制部件103a-103c、比较部件104a-104c、误差校正部件105、误差检测部件106和阈值产生部件707。
除了读出阈值存储部件711和阈值产生部件707的功能外,第二实施例与第一实施例不同。其它配置和功能与图1框图中的配置和功能类似,其中图1示出了第一实施例的存储介质再生装置100的配置。因此,相同的标号指示相同的部件,并且不再重复描述。
读出阈值存储部件711是当正常地读取信息时存储阈值电压值的存储部件。
当正常地读取信息时,阈值产生部件707存储在那个时间使用的阈值电压值到阈值存储部件711中。当下一次读取信息时,阈值产生部件707产生与在读出阈值存储部件711中存储的值对应的阈值电压。
因此,可以缩短正常读取信息之前的持续时间来加快读出处理的速度。假定当对存储器件组执行写时,读出阈值存储部件711将阈值电压返回为初始值。
由具有上述配置的第二实施例的存储介质再生装置700执行的信息读出处理将在下文描述。图8是示出了第二实施例中信息读出处理的整个流程的流程图。
阈值产生部件707读取上一次从读出阈值存储部件711中读取的阈值(在下文中称为读出阈值)(步骤S801)。阈值产生部件707参考读出阈值或ROM403以产生阈值电压(步骤S802)。
具体而言,阈值产生部件707在从读出阈值存储部件711中读取读出阈值之后立即产生与该读出阈值对应的阈值电压。当由于不能以与读出阈值相应的阈值电压正常地读取信息而再次执行步骤S802时,阈值产生部件707参考ROM403以产生具有不同值的阈值电压。
在第二实施例中,从步骤S803到步骤S807的阈值电压产生确定处理、比较处理、误差校正处理和误差检测处理与第一实施例的存储介质再生装置100中从步骤S602到步骤S606的处理类似。因此,将不再重复这些处理的描述。
在步骤S807中,当误差检测部件106确定在误差校正处理的结果中不存在误差时(在步骤S807中的否),阈值产生部件707存储此时使用的阈值电压到读出阈值存储部件711(步骤S808)。然后,结束信息读出处理。
在上述处理中,不管误差校正中校正的次数是多少,当能正常地读取信息且没有检测到误差时,结束阈值改变。但是,当误差校正的次数增加时,很有可能由于在下一次读出中产生误差而需要改变阈值。
可选地,即使正常读取信息,也再次改变阈值以重复地读取信息,确定和在读出阈值存储部件711中存储使误差校正的次数最小化的阈值,并在后续读出中使用该阈值。
上述可选配置中的信息读出处理将在下面描述。图9是示出了第二实施例中信息读出处理的另一实例的流程图。
从步骤S901到步骤S907的阈值电压产生处理、阈值电压产生确定处理、比较处理、误差校正处理和误差检测处理与图8的例子中从步骤S801到步骤S807的处理类似。因此,不再重复这些处理的描述。
在步骤S907中,当误差检测部件106确定在误差校正处理的结果中不存在误差时(在步骤S907中的否),阈值产生部件707参考ROM403以产生与当前使用的阈值电压不同的阈值电压(步骤S908)。具体而言,阈值产生部件707获得其值小于当前使用的阈值电压值的阈值电压,并且阈值产生部件707用获得的值产生阈值电压。
阈值产生部件707确定是否能产生阈值电压(步骤S909)。当不能产生阈值电压时(在步骤S909中的否),阈值产生部件707存储阈值电压的值到读出阈值存储部件711中(步骤S914)。然后,结束信息读出处理。
当能产生阈值电压时(在步骤S909中的是),执行步骤S910和步骤S911中的比较处理和误差校正处理。步骤S910和步骤S911中的比较处理和误差校正处理与图9的步骤S905和步骤S906中的处理类似,因此不再重复描述。
在误差校正部件105在步骤S911执行误差校正处理之后,误差检测部件106确定校正的误差数量是否增加了(步骤S912)。具体而言,误差检测部件106通过比较当前执行的误差校正处理中校正的误差数量和在步骤S906中执行的误差校正处理中校正的误差数量或上次执行的误差校正处理中校正的误差数量确定校正的误差数量是否增加。
当误差检测部件106确定校正的误差数量没有增加时(在步骤S912中的否),阈值产生部件707获得其值不同于ROM403中当前阈值电压的值的阈值电压,并且阈值产生部件707新产生阈值电压(步骤S908),且重复信息读出处理。
当误差检测部件106确定校正的误差数量增加时(在步骤S912中的是),阈值产生部件707设置阈值电压为上一次的值(步骤S913),且阈值产生部件707存储阈值电压到读出阈值存储部件711中(步骤S914)。然后结束读出处理。
这是因为从误差数量的增加能确定阈值电压的大幅下降。这样,就能确定使误差校正的次数最小化的阈值。在后续的读出中使用使误差校正的次数最小化的阈值,这使得达到最优的阈值电压的尝试次数的数目能够进一步减少。
这样,在第二实施例的存储介质再生装置中,在存储部件中存储当在读出的信息中没有检测到误差时的阈值,并且在后续读出中参考此阈值。因此,对正常读取的阈值来说,能实现确定处理和信息读出处理的加速。
在根据第三实施例的存储介质再生装置中,当阈值小于在正常读取信息时预定的参考值时,执行保持电荷量在正常值的刷新操作。
图10是示出了根据第三实施例的存储介质再生装置1000的配置的框图。如图10所示,存储介质再生装置1000包括存储部件110、误差检测代码产生部件101、误差校正代码产生部件102、写控制部件103a-103c、比较部件104a-104c、误差校正部件105、误差检测部件106和阈值产生部件107和刷新控制部件1008。
第三实施例与第一实施例的不同之处在于增加了刷新控制部件1008。其它配置和功能与图1框图的配置和功能类似,其中图1示出了第一实施例的存储介质再生装置100的配置。因此,相同标号指示相同的部件,且不再重复描述。
刷新控制部件1008当阈值小于正常读取信息时预定的参考值时,执行保持存储部件110的电荷量在正常的值的刷新操作。即使当能正常地读取信息时,当阈值低时,估计用于能分离代码的余量也减少了。因此,有必要在读出中避免误差产生。
由具有上述配置的第三实施例的存储介质再生装置1000执行的信息读出处理将在下面描述。图11是示出了第三实施例中信息读出处理的整个流程的流程图。
从步骤S1101到步骤S1106的阈值电压产生处理、阈值电压产生确定处理、比较处理、误差校正处理和误差检测处理与第一实施例的存储介质再生装置100中从步骤S601到步骤S606的处理类似。因此,不再重复这些处理的描述。
第三实施例与第一实施例不同之处在于在信息读出处理的结束时,如果需要则执行刷新处理(步骤S1107)。
将详细描述在步骤S1107中示出的刷新处理。图12是示出了刷新处理的整个流程的流程图。
刷新控制部件1008确定在读取信息时使用的阈值电压是否小于预定的参考值(步骤S1201)。当阈值电压不小于参考值时(在步骤S1201中的否),由于不需要刷新操作,因此结束刷新处理。
当阈值电压小于参考值时(在步骤S1201中的是),刷新控制部件1008确定校正的误差数量是否大于另一个预定的参考值(步骤S1202)。
在使用能校正许多误差的误差校正代码的情况下,当刷新操作仅仅由阈值确定时,有可能过量地执行刷新操作。因此,在步骤S1202,当校正的误差数量很少时,就确定不执行刷新操作。
当刷新控制部件1008确定校正的误差数量不大于参考值时(在步骤S1202中的否),由于不需要刷新操作,因此结束刷新处理。
可以配置第三实施例的存储介质再生装置1000为仅通过阈值电压而不用确定校正的误差数量来确定是否需要刷新操作。
在步骤S1202,当刷新控制部件1008确定校正的误差数量大于参考值时(在步骤S1202中的是),刷新控制部件1008擦除存储部件110的信息(步骤S1203)。在某种在写之前一定不得擦除信息的存储器件中,可以省略步骤S1203。
写控制部件103a-103c写对其进行误差校正的信息到存储部件110中(步骤S1204)。然后,结束刷新处理。
这样,在第三实施例的存储介质再生装置中,当阈值小于在正常读取信息时预定的参考值时,能执行保持电荷量在正常值的刷新操作。是否执行刷新操作可以通过考虑误差校正的数量是否大于预定的参考值来确定。因此,可以正确地保持电荷量,并且可以正常读取信息的周期和读出次数会增加。
提供了当预先并入到ROM等存储器件中时由根据第一到第三实施例的存储介质再生装置块执行的存储介质再生程序。
由根据第一到第三实施例的存储介质再生装置块执行的存储介质再生程序可以配置为当在诸如CD-ROM(光盘只读存储器)、软盘(FD)、CD-R(可记录光盘)和DVD(数字多用途光盘)的记录介质中记录时被提供,可以使用计算机以可安装形式或可执行形式的文件对其读取。
由根据第一到第三实施例的存储介质再生装置块执行的存储介质再生程序可以配置为通过将存储介质再生程序存储到连接到诸如因特网的网络的计算机中并通过从网络下载存储介质再生程序而被提供。由根据第一到第三实施例的存储介质再生装置块执行的存储介质再生程序可以配置为通过诸如因特网的网络提供或发布。
由根据第一到第三实施例的存储介质再生装置块执行的存储介质再生程序由包括上述部件(误差检测代码产生部件、误差校正代码产生部件、写控制部件、比较部件、误差校正部件、误差检测部件、阈值产生部件和刷新控制部件)的模块配置组成。在实际的硬件中,CPU(中央处理器)从ROM读取存储介质再生程序以执行存储介质再生程序,由此,加载上述部件到主存储器件,以便在主存储器件上产生部件。
对本领域技术人员来说,其它的优点和修改很容易想到。因此,本发明在其更广泛的方面不限于这里所示出和描述的特定的细节和有代表性的实施例。相应地,在不背离由所附权利要求及其等价物定义的本发明总体构思的主旨或范围的情况下,可以进行各种修改。

Claims (12)

1、一种用于再生信息的装置,包括:
存储部件,用于存储电荷;
读取部件,用于获得存储在存储部件中的电荷量,并且通过确定基于电荷量与第一阈值的比较的值来读取信息;
误差检测部件,用于确定读取的信息是否有误差;和
阈值产生部件,用于当误差检测部件确定出所述信息有误差时,产生第二阈值,第二阈值具有与在读取信息时使用的第一阈值的值不同的值,
其中读取部件在误差检测部件确定出所述信息有误差后,进一步通过确定基于电荷量与第二阈值的比较的值来读取信息。
2、如权利要求1所述的装置,进一步包括存储多个预定阈值的阈值候选存储部件,
其中阈值产生部件当误差检测部件确定出所述信息有误差时,获得存储在阈值候选存储部件中的预定阈值之一,并且产生所述预定阈值之一作为第二阈值。
3、如权利要求2所述的装置,其中阈值产生部件当误差检测部件确定出所述信息有误差时,从阈值候选存储部件获得阈值,此阈值小于在读取信息时使用的第一阈值,并且阈值产生部件产生此阈值作为第二阈值。
4、如权利要求2所述的装置,其中阈值候选存储部件存储当存储部件中积累的电荷没有放电时使用的初始阈值和以前根据电荷的放电特性确定的且每个都小于初始阈值的多个阈值,以及
阈值产生部件当误差检测部件确定出所述信息有误差时,从阈值候选存储部件中获得小于读取信息时使用的第一阈值的阈值,并且产生该阈值作为第二阈值。
5、如权利要求1所述的装置,进一步包括对读取的信息执行误差校正的误差校正部件,
其中误差检测部件确定校正后的信息是否有误差。
6、如权利要求1所述的装置,进一步包括存储在读取信息时使用的第一阈值的读出阈值存储部件,
其中当误差检测部件确定出所述信息没有误差时,阈值产生部件将在读取信息时使用的第一阈值存储到读出阈值存储部件中,且
读取部件读取在读出阈值存储部件中存储的第一阈值,并且比较第一阈值和存储在存储部件中的电荷量。
7、如权利要求6所述的装置,其中阈值产生部件当误差检测部件确定出所述信息有误差时,从阈值候选存储部件获得小于在读取信息时使用的第一阈值的阈值,并且产生该阈值作为第二阈值。
8、如权利要求7所述的装置,其中阈值候选存储部件存储当存储部件中积累的电荷没有放电时使用的初始阈值和以前根据电荷的放电特性确定的每个都小于初始阈值的多个阈值,
阈值产生部件当误差检测部件确定出所述信息有误差时,从候选阈值存储部件中获得小于读取信息时使用的第一阈值的阈值,并且产生该阈值作为第二阈值。
9、如权利要求6所述的装置,进一步包括对读取信息执行误差校正的误差校正部件,
其中误差检测部件确定与对由误差校正部件使用第一阈值读取的信息校正的误差数量比较,对由误差校正部件使用第二阈值读取的信息校正的误差数量是否增加了,
当误差检测部件确定误差的数量增加时,阈值产生部件将第一阈值存储到读出阈值存储部件中,并且当误差检测部件确定误差的数量没有增加时,产生与第二阈值不同的第三阈值,及
当误差检测部件确定误差的数量没有增加时,读取部件将第三阈值设置为第一阈值,从存储部件中读取信息。
10、如权利要求1所述的装置,进一步包括刷新控制部件,其当误差检测部件确定出所述信息没有误差时比较第一阈值和第一参考值,并且当第一阈值小于第一参考值时,执行保持存储部件的电荷量在正常值的刷新操作。
11、如权利要求10所述的装置,进一步包括对由读取部件读取的信息执行误差校正的误差校正部件,
其中当刷新控制部件确定第一阈值小于第一参考值时,刷新控制部件比较校正的误差数量和第二参考值,并且当校正的误差数量大于第二参考值时执行刷新操作。
12、一种再生信息的方法,包括:
获得存储在存储器中的电荷量;
通过确定基于电荷量和第一阈值的比较的值来读取信息;
确定读取的信息是否有误差;
当确定出所述信息有误差时,产生第二阈值,第二阈值具有与在读取信息时使用的第一阈值的值不同的值;及
在确定出所述信息有误差的情况下,通过确定基于电荷量和第二阈值的比较的值来读取信息。
CNB2006101429908A 2005-11-01 2006-10-26 用于再生存储在存储介质中的信息的装置和方法 Active CN100565703C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005318803A JP4660353B2 (ja) 2005-11-01 2005-11-01 記憶媒体再生装置
JP2005318803 2005-11-01

Publications (2)

Publication Number Publication Date
CN1959843A true CN1959843A (zh) 2007-05-09
CN100565703C CN100565703C (zh) 2009-12-02

Family

ID=38071487

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101429908A Active CN100565703C (zh) 2005-11-01 2006-10-26 用于再生存储在存储介质中的信息的装置和方法

Country Status (3)

Country Link
US (1) US7551478B2 (zh)
JP (1) JP4660353B2 (zh)
CN (1) CN100565703C (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003346432A (ja) * 2002-05-22 2003-12-05 Internatl Business Mach Corp <Ibm> データ記憶装置およびデータ処理方法
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2008066466A (ja) * 2006-09-06 2008-03-21 Toshiba Corp 半導体記憶装置およびその読み出し電圧の補正方法
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
CN101616765A (zh) * 2007-01-08 2009-12-30 阿绍克·威施瓦那兹·赛泽 用于接合和脱开旋转工具架驱动的驱动连接器的启动系统
JP2008217857A (ja) * 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
JP5194775B2 (ja) * 2007-12-21 2013-05-08 日本電気株式会社 光チャネルモニタのデータ収集方法およびプログラムならびに伝送装置
CN101632068B (zh) 2007-12-28 2015-01-14 株式会社东芝 半导体存储装置
JP4439569B2 (ja) 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
JP2010015197A (ja) 2008-06-30 2010-01-21 Toshiba Corp ストレージ制御装置、データ復元装置およびストレージシステム
JP2010015195A (ja) * 2008-06-30 2010-01-21 Toshiba Corp 記憶制御装置及び記憶制御方法
JP2010009548A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 記憶装置、制御装置、記憶システム、および記憶方法
JP5242264B2 (ja) * 2008-07-07 2013-07-24 株式会社東芝 データ制御装置、ストレージシステムおよびプログラム
JP4551958B2 (ja) * 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US8077515B2 (en) * 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
KR101678909B1 (ko) * 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8572445B2 (en) * 2010-09-21 2013-10-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with imminent error prediction
JP5039193B2 (ja) 2010-09-22 2012-10-03 株式会社東芝 半導体記憶装置および制御方法
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
JP5740296B2 (ja) 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
US10055232B2 (en) * 2014-02-07 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising memory circuit
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
JP6497394B2 (ja) * 2014-11-26 2019-04-10 ソニー株式会社 メモリシステム、記憶装置、および、メモリシステムの制御方法
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9786386B2 (en) 2015-02-27 2017-10-10 Microsoft Technology Licensing, Llc Dynamic approximate storage for custom applications
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
JP6659494B2 (ja) 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP6725375B2 (ja) 2016-09-14 2020-07-15 キオクシア株式会社 メモリシステムおよび方法
US10957407B1 (en) 2019-10-30 2021-03-23 International Business Machines Corporation Calculating corrective read voltage offsets in non-volatile random access memory

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509297B2 (ja) * 1987-08-31 1996-06-19 沖電気工業株式会社 自己訂正機能付半導体記憶装置及びマイクロコンピュ―タ
US5128944A (en) * 1989-05-26 1992-07-07 Texas Instruments Incorporated Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory
US5233559A (en) * 1991-02-11 1993-08-03 Intel Corporation Row redundancy for flash memories
JP2730375B2 (ja) * 1992-01-31 1998-03-25 日本電気株式会社 半導体メモリ
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US5517634A (en) * 1992-06-23 1996-05-14 Quantum Corporation Disk drive system including a DRAM array and associated method for programming initial information into the array
US5428621A (en) * 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
US5883903A (en) * 1993-09-20 1999-03-16 Fujitsu Limited Semiconductor memory of XN type having parity corresponding to n×m bits
KR0168896B1 (ko) * 1993-09-20 1999-02-01 세키자와 다다시 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치
AU2593595A (en) * 1994-06-02 1996-01-04 Intel Corporation Sensing schemes for flash memory with multilevel cells
US5559742A (en) * 1995-02-23 1996-09-24 Micron Technology, Inc. Flash memory having transistor redundancy
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP2833574B2 (ja) * 1996-03-28 1998-12-09 日本電気株式会社 不揮発性半導体記憶装置
US5774396A (en) * 1996-03-29 1998-06-30 Aplus Integrated Circuits, Inc. Flash memory with row redundancy
JPH1078853A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 記憶装置
TW380255B (en) * 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory
US5909449A (en) 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
DE50000728D1 (de) * 1999-02-22 2002-12-12 Infineon Technologies Ag Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
US6108250A (en) * 1999-04-15 2000-08-22 Alliance Semiconductor Corporation Fast redundancy scheme for high density, high speed memories
JP2001332096A (ja) * 2000-05-16 2001-11-30 Hitachi Ltd 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置
US6711056B2 (en) * 2001-03-12 2004-03-23 Micron Technology, Inc. Memory with row redundancy
US6469932B2 (en) * 2001-03-12 2002-10-22 Micron Technology, Inc. Memory with row redundancy
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6771541B1 (en) * 2003-02-25 2004-08-03 Nexflash Technologies, Inc. Method and apparatus for providing row redundancy in nonvolatile semiconductor memory
US7057939B2 (en) * 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
US7009889B2 (en) * 2004-05-28 2006-03-07 Sandisk Corporation Comprehensive erase verification for non-volatile memory
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム

Also Published As

Publication number Publication date
JP4660353B2 (ja) 2011-03-30
US7551478B2 (en) 2009-06-23
JP2007128577A (ja) 2007-05-24
CN100565703C (zh) 2009-12-02
US20070174740A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
CN1959843A (zh) 用于再生存储在存储介质中的信息的装置和方法
JP5749860B2 (ja) メモリデバイスおよびメモリデバイスのための構成方法
CN1113294C (zh) 利用错误定位码校正一个多级单元存储器的方法和装置
TWI533304B (zh) 用於儲存資料於具有跨頁區段、多頁編碼及每頁編碼之多位準單元快閃記憶體器件中之方法及裝置
CN100576346C (zh) 信息读取装置和方法、和相关存储介质
KR101927575B1 (ko) 데이터 스토리지 시스템들에 대한 적응형 에러 정정 코드들
JP5785330B2 (ja) メモリエンデュランスのために動作させる装置および方法
CN1097880C (zh) 维特比译码器
JP5559778B2 (ja) フラッシュメモリにおける高速低電力のデータ読み出し
US9214963B1 (en) Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system
CN1499531A (zh) 管理非易失存储器系统中的数据完整性的方法和装置
CN1905070A (zh) 能够存储多比特数据和单比特数据的闪存设备
CN1701513A (zh) 数据存储系统内的符号频率校平
KR20090086523A (ko) 에러가 발생할 수 있는 확률을 기초로 하여 에러가 보정된 비휘발성 메모리
US8706953B2 (en) Data storage device and method performing background operation with selected data compression
TWI668695B (zh) 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
CN1637724A (zh) 用于闪速存储器的数据管理装置和方法
CN1801388A (zh) 半导体存储装置
CN1763729A (zh) 用于闪速存储器的数据处理设备和方法
KR20150129325A (ko) 솔리드 스테이트 메모리에 저장된 데이터 디코딩
CN1967720A (zh) 半导体存储器件及其控制方法
KR102414620B1 (ko) 메모리 장치의 동작 방법 및 메모리 장치를 동작시키는 메모리 컨트롤러
KR20160057182A (ko) 저항변화 메모리 장치, 이를 위한 읽기 회로부 및 동작 방법
CN1670853A (zh) 编码装置
CN116486890A (zh) 基于校验复用的固态硬盘ftl方法、系统、设备及介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170727

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220222

Address after: Tokyo

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.