JPH1078853A

JPH1078853A - 記憶装置

Info

Publication number: JPH1078853A
Application number: JP8235219A
Authority: JP
Inventors: Kosuke Nakai; 康介中井; Shoichi Miyazawa; 章一宮沢; Hitoshi Ogawa; 仁小川; Hideto Takahashi; 英人高橋; Katsumi Yamamoto; 克己山本; Masatoshi Nishina; 昌俊仁科
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-09-05
Filing date: 1996-09-05
Publication date: 1998-03-24

Abstract

(57)【要約】【課題】記憶装置内でバッファメモリを介して転送さ
れるデータの誤りを充分に高い精度で検出する。【解決手段】本発明に係る磁気ディスク装置では、生
成および検査する冗長データの長さが異なる複数のＣＲ
Ｃ回路112,141,110,142と、ＣＲＣマネージャ109を有
し、ＣＲＣマネージャ109が、バッファメモリ１１６で
格納または読み出されるデータを、そのデータの種類や
磁気ディスク装置の動作状態により定まるＣＲＣ回路で
処理させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自装置内で転送さ
れるデータをバッファメモリに一旦格納する記憶装置に
関するものであり、特に、バッファメモリから読み出さ
れたデータの誤りを検出する手法に関するものである。

【０００２】

【従来の技術】図４は、一般的な磁気ディスク装置の構
成例を示す図である。

【０００３】図４に示す磁気ディスク装置３０２は、磁
気ディスクである記憶媒体１０８と、記憶媒体１０８の
回転やヘッドの位置を制御するサーボ機構１０７と、記
憶媒体１０８に書き込む信号の生成および記憶媒体１０
８より読み出された信号のデータ化を行う信号処理回路
１１８と、サーボ機構１０７および信号処理回路１１８
を制御して、ホスト１０１と記憶媒体１０８間でユーザ
データを転送する磁気ディスクコントローラ３０３とを
有する。磁気ディスクコントローラ３０３がホスト１０
１との間で転送するデータの速度は、信号処理回路１１
８との間で転送するデータの速度よりも速い。この速度
差を吸収するため、磁気ディスクコントローラ３０３で
は、転送するデータを一旦バッファメモリ１１６に格納
する。しかし、バッファメモリ１１６として一般的に使
用されるＤＲＡＭやＳＲＡＭには、ある確率で、読み出
すデータに誤りが生じるという特徴がある。このため、
磁気ディスク装置３０２では、バッファメモリ１１６と
して、パリティ検査機能を持つＤＲＡＭやＳＲＡＭを使
用して、転送するデータの誤りを検出できるようにして
いる。このバッファメモリ１１６では、格納されるデー
タにパリティビットを付加し、読み出し時にはパリティ
検査により、読み出されるデータの誤りを検出する。

【０００４】なお、バッファメモリ１１６には、ホスト
１０１のユーザデータの他に、磁気ディスクコントロー
ラ３０３内の処理に使用されるデータも格納されること
がある。例えば磁気ディスクコントローラ３０３内のサ
ーボ制御部１０６は、ＩＤレスフォーマットを採用して
いる場合、記憶媒体１０８に記憶されたヘッドの位置決
め情報（ＳＳＡ情報）を検出し、検出したＳＳＡ情報と
所定のテーブル情報を基に、記憶媒体１０８上のヘッド
の位置を特定する。バッファメモリ１１６はそのテーブ
ル情報の格納領域として使用されることがある。また、
バッファメモリ１１６は、磁気ディスクコントローラ３
０３内のＭＰＵ１０４がプログラムの実行中に生成およ
び処理するワークデータの格納領域としても使用される
ことがある。

【０００５】一方、磁気ディスクコントローラ３０３内
のＥＣＣ部１１７は、書き込み時に信号処理回路１１８
に送るユーザデータに対し、そのデータの誤りの訂正を
可能とする冗長データ（ＥＣＣバイト）を付加する。そ
して、読み出し時に信号処理回路１１８より送られたデ
ータの誤りを、そのデータに付加されたＥＣＣバイトを
用いて訂正する。ただし、この誤り訂正の処理でもデー
タを正常に復元できないことがあるため、誤り訂正後の
データの誤り（誤訂正）をＣＲＣ処理により検出する手
法が提案されている。この手法では、図５に示すよう
に、記憶媒体へ書き込むユーザデータに対し、そのデー
タの誤りの検出を可能とする冗長データ（ＣＲＣバイ
ト）を付加し、ＣＲＣバイトを付加したユーザデータに
さらにＥＣＣバイトを付加する。そして、記憶媒体から
読み出されたデータ（ユーザデータ＋ＣＲＣバイト＋Ｅ
ＣＣバイト）の、ユーザデータ＋ＣＲＣバイトに含まれ
る誤りをＥＣＣバイトを用いて訂正し、誤り訂正が正し
く行われたかどうかをＣＲＣバイトを用いて検証する。

【０００６】図６に、記憶装置におけるデータの誤り検
出に用いられるＣＲＣ回路の一例として4BytesＣＲＣ回
路の典型的な構成例を示す。また、その4BytesＣＲＣ回
路のＣＲＣバイトの生成時の動作例と、誤り検出時の動
作例の各フローチャートを、図７、図８にそれぞれ示
す。

【０００７】図７において、ＣＲＣバイトの生成時の4B
ytesＣＲＣ回路５０１では、まず、CRC_Initialize信号
５０２により、4BytesＤＦＦ回路５２１の格納値が
“０”にリセットされる。そして、CRC_Enable信号５０
３のアサートに伴い、１６ビット毎に並列化されたユー
ザデータがData_In信号５０７により順次入力され剰余
算を施される。これにより、演算終了時の4BytesＤＦＦ
回路５２１には、その演算結果（剰余）であるＣＲＣバ
イトが格納される。このＣＲＣバイトは、Write_Enable
信号５０５のアサートに伴い、Data_Out信号５０６によ
り１６ビットずつ出力されユーザデータに付加される。

【０００８】誤り検出時の4BytesＣＲＣ回路５０１で
は、図８に示すように、まず、CRC_Initialize信号５０
２により、4BytesＤＦＦ回路５２１の値が“０”にリセ
ットされる。そして、CRC_Enable信号５０３のアサート
に伴い、Data_In信号５０７によりユーザデータ＋ＣＲ
Ｃバイトが順次入力され剰余算を施される。これによ
り、演算終了時の4BytesＤＦＦ回路５２１には、その演
算結果（剰余）が格納される。全ゼロ検出器５１０で
は、4BytesＤＦＦ５２１の格納値が全て“０”であるか
どうかを調べ、全て“０”でない時（すなわち、ユーザ
データ＋ＣＲＣバイトに誤りがある場合）はZero_Detec
t信号５０４をアサートして、誤りを検出したことを報
告する。なお、この例に示したような誤り検出法につい
ては、例えば、特開昭６０−２５０６６号公報に記載さ
れている。

【０００９】

【発明が解決しようとする課題】しかしながら、パリテ
ィ検査機能を持つＲＡＭをバッファメモリとして使用す
る従来の技術では、パリティ検査による誤りの検出精度
が小さいことから、データの種類によってはこの誤りの
検出精度では充分でない場合がある。

【００１０】そこで、本発明は、記憶装置内でバッファ
メモリを介して転送されるデータの誤りを充分に高い精
度で検出することで、記憶装置の信頼性を向上させるこ
とを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の記憶装置は、データが格納される記憶部
と、自装置内で転送されるデータが一時的に格納される
バッファメモリと、当該バッファメモリに接続され当該
バッファメモリのデータが転送される、前記記憶部およ
びバッファメモリ間の経路を含む自装置内の複数の転送
経路とを有する記憶装置であって、前記各転送経路で転
送されるデータに処理を施し、前記バッファメモリから
読み出され前記各転送経路で転送されるデータの誤り
を、異なる精度で検出する複数の誤り検出手段を有する
ことを特徴とする。

【００１２】

【発明の実施の形態】以下で、本発明の実施の形態につ
いて説明する。

【００１３】図１は、本発明の実施の形態に係る磁気デ
ィスク装置の構成図である。図１に示す磁気ディスク装
置１０２は、磁気ディスクコントローラ１０３、サーボ
機構１０７、磁気ディスクである記憶媒体１０８、およ
び、信号処理回路１１８により構成される。サーボ機構
１０７は、記憶媒体１０８の回転スピードの制御と、記
憶媒体１０８にアクセスするヘッドの位置決めの制御を
行う。記憶媒体１０８から読み出された信号は、信号処
理回路１１８で波形整形や２値化処理などを施されてデ
ータに復号され、データバス１３８を介して磁気ディス
クコントローラ１０３に転送される。逆に、磁気ディス
クコントローラ１０３から信号処理回路１１８に転送さ
れたデータは、信号に変換された後、記憶媒体１０８に
書き込まれる。

【００１４】磁気ディスクコントローラ１０３は、ＭＰ
Ｕ１０４、ＭＰＵＩ／Ｆ部１０５、サーボ制御部１０
６、ＣＲＣ処理部１１１、ホストＩ／Ｆ部１１３、バッ
ファマネージャ１１４、バッファメモリ１００、ドライ
ブＩ／Ｆ部１１５、ＥＣＣ部１１７により構成される。
この磁気ディスクコントローラ１０３が図４に示す従来
の磁気ディスクコントローラ３０３と異なる点は、バッ
ファメモリ１００としてパリティ検査機能を持たない安
価なＲＡＭ（ＤＲＡＭやＳＲＡＭ）を使用する点と、複
数のＣＲＣ回路を有するＣＲＣ処理部１１１が配置され
ている点である。

【００１５】ＣＲＣ処理部１１１は、4BytesＣＲＣ回路
(1)１１２、4BytesＣＲＣ回路(2)１４１、2BytesＣＲＣ
回路(1)１１０、2BytesＣＲＣ回路(2)１４２、および、
ＣＲＣマネージャ１０９により構成される。4BytesＣＲ
Ｃ回路１１２，１４１は共に、冗長数（冗長データの長
さ）が４バイトのＣＲＣバイトの生成および検査（ＣＲ
Ｃ処理）を行う。2BytesＣＲＣ回路１１０，１４２も共
に、冗長数が２バイトのＣＲＣバイトの生成および検査
を行う。なお、これらのＣＲＣ回路は、図５に示した従
来のＣＲＣ回路と同様の構成を有する。ＣＲＣマネージ
ャ１０９は、ホストＩ／Ｆ部１１３、ＭＰＵＩ／Ｆ部１
０５、サーボ制御部１０６、ドライブＩ／Ｆ部１１５が
発行する処理要求に応じて、処理するデータの種類に適
した冗長数のＣＲＣ回路を、処理要求の発行元に割り当
てる。また、ＣＲＣマネージャ１０９は、磁気ディスク
装置１０２の動作状態に応じて、ＣＲＣ回路の割り当て
を変化させる。ここで、ＣＲＣマネージャ１０９に発行
される処理要求には、その発行元を示す情報と、ＣＲＣ
バイトの生成または検査（誤り検出）を示すＣＲＣモー
ドと、ＣＲＣ回路の特定に用いられる冗長数などを示す
情報が含まれる。

【００１６】なお、サーボ制御部１０６は、記憶媒体１
０８より検出したＳＳＡ(サーボセクタアドレス）と、
変換テーブルを基に、ＤＳＡ（データセクタアドレ
ス）、ＳＣＴＰ（セクタパルス）情報、ＳＰＬＩＴ（ス
プリット）を求めることで、記憶媒体１０８におけるヘ
ッドの位置を特定する。

【００１７】

【表１】

【００１８】表１は、バッファメモリ１００に格納され
るデータの種類毎に、そのデータのブロック単位長、Ｅ
ＣＣ（誤り訂正）処理の有無、目標とされるＣＲＣ誤検
出率、選択されるＣＲＣ冗長数、および、実際のＣＲＣ
誤検出率をまとめたものである。表１に示すように、Ｅ
ＣＣ処理の対象となるデータブロックについては、誤訂
正を高精度に検出する必要があるため、誤検出率（誤り
の有無を誤って検出する割合）を１Ｅ−９（＝１０^-9）
以下に制限している。そして、これを満足するため、ユ
ーザデータなどのＥＣＣ処理がなされるデータブロック
に対しては、4BytesＣＲＣ回路を用いて冗長数が４バイ
トのＣＲＣ処理を行う。一方、ＥＣＣ処理の対象となら
ないデータブロックの誤検出率は、パリティ検査機能を
持つ従来のバッファメモリと同等でよく、１Ｅ−２もあ
れば十分である。そこで、これらのデータブロックに対
しては、2BytesＣＲＣ回路を用いて冗長数が２バイトの
ＣＲＣ処理を行う。このように、本磁気ディスク装置１
０２では、充分高い検出精度が得られ、かつ、できるだ
け小さい冗長数のＣＲＣ処理を施すことで、バッファメ
モリ１００に格納されるＣＲＣバイトの総量を抑えてい
る。

【００１９】ところで、記憶媒体１０８には、ユーザデ
ータの他にＭＰＵ１０４用のプログラムやその他の初期
設定値も記憶される。磁気ディスクコントローラ１０３
は、ホスト１０１との間で転送するユーザデータのブロ
ック単位に合わせて、信号処理回路１１８との間のユー
ザデータの転送も５１２バイト単位で行う。そして、同
一の制御で簡易に記憶媒体１０８へアクセスできるよう
に、信号処理回路１１８との間で行うＭＰＵ用のプログ
ラムや初期設定値の転送も同じ５１２バイト単位で行
う。しかし、ＭＰＵＩ／Ｆ部１０５とバッファメモリ１
００との間で転送されるデータのブロック単位は１２バ
イトであるため、本磁気ディスク装置１０２では、図２
に示すように、この１２バイトのデータブロックを複数
用いて５１２バイトのデータを形成する。すなわち、図
２で、各１２バイトのデータブロック９０１のそれぞれ
には、２バイトのＣＲＣバイト９０２が付加される。記
憶媒体１０８にこのデータを記録する際には、データブ
ロック９０１とＣＲＣバイト９０２の組を複数結合し、
ダミーデータ９０４を付加して５１２バイトのデータブ
ロック９０３を形成する。そして、５１２バイトのデー
タブロック９０３に対して４バイトのＣＲＣバイト９０
５を付加し、さらに、ＥＣＣバイト９０６を付加するこ
とで、読みだし時のＥＣＣ処理の誤訂正の検出を可能と
する。

【００２０】次に、図１のＣＲＣマネージャ１０９が４
つのＣＲＣ回路をどのように割り当てるかについて説明
する。

【００２１】

【表２】

【００２２】表２は、ホスト１０１と信号処理回路１１
８との間でユーザデータを転送する通常動作時のＣＲＣ
回路の割り当て形態を示す。この通常動作時にバッファ
メモリ１００で格納または読み出されるデータには３種
類のデータがある。すなわち、ホスト１０１と信号処理
回路１１８の間で転送するユーザデータと、ヘッド位置
の検出に利用される変換テーブルのデータと、ＭＰＵ１
０４がプログラム実行時に扱うワークデータとがある。
これらのデータを転送するホストＩ／Ｆ部１１３、ドラ
イブＩ／Ｆ部１１５、ＭＰＵＩ／Ｆ部１０５、サーボ制
御部１０６の各部は、転送時にＣＲＣマネージャ１０９
に処理要求を発行する。ＣＲＣマネージャ１０９は、表
２に示すように、同時に発行される可能性のある処理要
求には、異なるＣＲＣ回路を割り当てる。すなわち、ホ
ストＩ／Ｆ部１１３に4BytesＣＲＣ回路(1)１１２、ド
ライブＩ／Ｆ部１１５に4BytesＣＲＣ回路(2)１４１、
ＭＰＵＩ／Ｆ部１０５に2BytesＣＲＣ回路(1)１１０、
サーボ制御部１０６に2BytesＣＲＣ回路(2)１４２をそ
れぞれ割り当てる。

【００２３】以上のように、本磁気ディスク装置１０２
では、通常動作時にＣＲＣ回路を表２に示すように割り
当てることで、バッファメモリ１００を介して転送され
る全てのデータの誤りを充分高い精度で検出でき、転送
されるデータに対し並行して滞りなくＣＲＣ処理を施す
ことができる。

【００２４】

【表３】

【００２５】表３に、磁気ディスク装置１０２のシステ
ム起動時におけるＣＲＣ回路の割り当て形態を示す。シ
ステム起動時にバッファメモリ１００で格納または読み
出されるデータは３種類ある。すなわち、記憶媒体１０
８に格納されていたＭＰＵ用のプログラムや初期設定デ
ータと、ＭＰＵ１０４のワークデータと、ヘッド位置の
検出に利用される変換テーブルのデータである。表１に
示したように、これらの３種のデータは全て、冗長数が
２バイトのＣＲＣ処理を要求する（すなわち、2BytesＣ
ＲＣ回路において処理される必要がある）。ＣＲＣマネ
ージャ１０９は、表３に示すように、ドライブＩ／Ｆ部
１１５に2BytesＣＲＣ回路(1)１１０を割り当て、ＭＰ
ＵＩ／Ｆ部１０５とサーボ制御部１０６の両方に2Bytes
ＣＲＣ回路(2)１４２を割り当る。

【００２６】本磁気ディスク装置１０２では、ＭＰＵＩ
／Ｆ部１０５とサーボ制御部１０６が処理要求を同時期
に発行しないため、ＣＲＣ処理が滞ることはない。すな
わち、システム起動時には、まず、ＭＰＵ１０４が変換
テーブルのデータを生成し、その変換テーブルのデータ
に2BytesＣＲＣ回路(2)１４２がＣＲＣバイトを付加し
て、バッファメモリ１００に格納する。その後に、サー
ボ制御部１０６が変換テーブルのデータをバッファマネ
ージャ１１４を介して読み込んでヘッド位置を検出す
る。そして、その検出結果に応じて記憶媒体１０８に記
録してあるＭＰＵ用のプログラムや初期設定データが読
み出される。このように、同じ検出精度が要求され、同
一時期に転送されることのないデータは、１つのＣＲＣ
回路で処理することが可能である。

【００２７】以上のように、本磁気ディスク装置１０２
では、システム起動時の動作時に表３に示すようにＣＲ
Ｃ回路の割り当てを行うことで、充分高い精度のＣＲＣ
処理を各データに滞りなく施すことができ、かつ、ＣＲ
Ｃ回路の数を抑えることができる。

【００２８】

【表４】

【００２９】表４は、外部から送られるＭＰＵ用のプロ
グラムや初期設定データを記憶媒体１０８へ格納する動
作時のＣＲＣ回路の割当を示す。この動作で、外部から
送られたＭＰＵ用のプログラムや初期設定データは、ホ
ストＩ／Ｆ部１１３、バッファメモリ１００、ドライブ
Ｉ／Ｆ部１１５を介して記憶媒体１０８へ格納される。
この動作時に、バッファメモリ１００で格納または読み
出されるデータには２種類のデータがある。すなわち、
ヘッド位置の検出に利用される変換テーブルのデータ
と、記憶媒体１０８に格納する上記ＭＰＵ用のプログラ
ムや初期設定データである。表１に示すように、これら
２種類のデータには共に、冗長数が２バイトのＣＲＣ処
理を要求する。また、記憶媒体１０８に格納するＭＰＵ
用のプログラムや初期設定データは、前述したように、
冗長数が４バイトのＣＲＣ処理も要求する。すなわち、
ホスト１０１から転送される１２バイト単位のデータ
は、2BytesＣＲＣ回路(1)１１０により２バイトのＣＲ
Ｃバイトを付加された後、バッファメモリ１００に格納
される。そして、図２に示したように、１２バイトのデ
ータと２バイトのＣＲＣバイトからなる各データブロッ
クは、５１２バイト分連結されてバッファメモリ１００
から記憶媒体１０８に転送される。この転送の際、連結
された５１２バイトのデータは、2BytesＣＲＣ回路(2)
１４２によりデータブロック毎に誤りを検出された後、
4Bytes ＣＲＣ回路(2)１４１により４バイトのＣＲＣバ
イトを付加され、さらにＥＣＣ回路１７７でＥＣＣバイ
トを付加される。

【００３０】表４に示すように、本動作時にＣＲＣマネ
ージャ１０９は、ＭＰＵＩ／Ｆ部１０５とホストＩ／Ｆ
部１１３に2BytesＣＲＣ回路(1)１１０を割り当て、生
成時のドライブＩ／Ｆ部１１５に4BytesＣＲＣ回路(2)
１４１を割り当て、サーボ制御部１０６と検査時のドラ
イブＩ／Ｆ部１１５には2BytesＣＲＣ回路(2)１４２を
割り当てる。このように、2BytesＣＲＣ回路(2)１４２
を重複して割り当てても、前述のシステム起動時の動作
と同様に、同一時期に2BytesＣＲＣ回路(2)１４２には
処理要求が発行されないため問題はない。すなわち、サ
ーボ制御部１０６が変換テーブルのデータをバッファメ
モリ１００より読み込みんでヘッド位置を検出し、その
検出結果に応じてＭＰＵ１０４用のプラグラムや初期設
定データは媒体１０８に記録される。

【００３１】以上のように、本磁気ディスク装置１０２
では、外部から送られるＭＰＵ用プログラムを記憶媒体
１０８へ格納する動作時に、表４に示すようにＣＲＣ回
路の割り当てを行うことで、充分高い精度のＣＲＣ処理
を各データに滞りなく施すことができ、かつ、ＣＲＣ回
路の数を抑えることができる。

【００３２】なお、発行された処理要求からＣＲＣモー
ドや冗長数を解読して、割り当てるＣＲＣ回路を決定す
るような機能をＣＲＣマネージャ１０９に設け、発行さ
れる処理要求の内容を単純化してもよい。また、ＣＲＣ
回路の数や検出精度の種類を増やしたり、処理要求の発
行元に個別に専用のＣＲＣ回路を設けてもよい。この場
合、ＣＲＣ回路の割り当てをより柔軟に行えるようにな
る。

【００３３】次に、本磁気ディスク装置１０２の具体的
な動作を、図１を用いて説明する。

【００３４】ＣＲＣマネージャ１０９は、ＭＰＵＩ／Ｆ
部１０５、ホストＩ／Ｆ部１１３、サーボ制御部１０
６、ドライブＩ／Ｆ部１１５が発行した処理要求を、そ
れぞれコントロールバス１２５，１３４，１２８，１３
２を介して受け付ける。そして、受け付けた処理要求の
内容を調べて、処理要求の発行元に割り当てるＣＲＣ回
路（4BytesＣＲＣ回路(1)１１２、4BytesＣＲＣ回路(2)
１４１、2BytesＣＲＣ回路(1)１１０、2BytesＣＲＣ回
路(2)１４２の内の１つ）と、ＣＲＣモードを選択す
る。

【００３５】ＭＰＵＩ／Ｆ部１０５から処理要求を受け
付けた場合、ＣＲＣマネージャ１０９は、データバス１
２６を介してＭＰＵＩ／Ｆ部１０５から転送されるデー
タに対し、選択したＣＲＣモードの処理を選択したＣＲ
Ｃ回路で行わせる。そして、ＣＲＣモードが「生成」の
場合、生成されたＣＲＣバイトをデータバス１２６を介
してＭＰＵＩ／Ｆ部１０５に転送し、ＣＲＣモードが
「検出」の場合には、誤り検出の結果をコントロールバ
ス１２５を介してＭＰＵＩ／Ｆ部１０５に報告する。

【００３６】同様に、ホストＩ／Ｆ部１１３から処理要
求を受け付けた場合、ＣＲＣマネージャ１０９は、デー
タバス１３５を介して転送されるデータに対し、選択し
たＣＲＣモードの処理を選択したＣＲＣ回路で行わせ
る。そして、ＣＲＣモードが「生成」の場合、ＣＲＣ回
路で生成されたＣＲＣバイトをデータバス１３５を介し
てホストＩ／Ｆ部１１３に転送し、ＣＲＣモードが「検
出」の場合には、その検出結果をコントロールバス１３
４を介してホストＩ／Ｆ部１１３に報告する。

【００３７】また、サーボ制御部１０６から処理要求を
受け付けた場合、ＣＲＣマネージャ１０９は、データバ
ス１２９を介して転送されるデータに対し、選択したＣ
ＲＣモードの処理を選択したＣＲＣ回路で行わせる。そ
して、ＣＲＣモードが「生成」の場合、ＣＲＣ回路で生
成されたＣＲＣバイトをデータバス１２９を介してサー
ボ制御部１０６に転送し、ＣＲＣモードが「検出」の場
合には、その検出結果をコントロールバス１２８を介し
てサーボ制御部１０６に報告する。

【００３８】また、ドライブＩ／Ｆ部１１５から処理要
求を受け付けた場合、ＣＲＣマネージャ１０９は、デー
タバス１３１を介して転送されるデータに対し、選択し
たＣＲＣモードの処理を選択したＣＲＣ回路で行わせ
る。そして、ＣＲＣモードが「生成」の場合、ＣＲＣ回
路で生成されたＣＲＣバイトをデータバス１３１を介し
てドライブＩ／Ｆ部１１５に転送し、ＣＲＣモードが
「検出」の場合には、その検出結果をコントロールバス
１３２を介してドライブＩ／Ｆ部１１５に報告する。

【００３９】図３に、ＣＲＣマネージャ１０９と各ＣＲ
Ｃ回路（4BytesＣＲＣ回路(1)１１２、4BytesＣＲＣ回
路(2)１４１、2BytesＣＲＣ回路(1)１１０、2BytesＣＲ
Ｃ回路(2)１４２）とのインターフェースを示す。図６
で説明しように、各ＣＲＣ回路は３つのコントロールバ
ス（CRC_Initialize信号、CRC_Enable信号、Write_Enab
le信号）で制御され、データ入力バス（Data_In信号)で
送られるデータのＣＲＣバイトの生成および誤り検出を
行う。そして、その結果を２つのバス（Zero_Detect信
号、Data_Out信号）により返送する。このように一般的
なＣＲＣ回路は計６つのインターフェースバスを有す
る。図３において、ＣＲＣマネージャ１０９はコントロ
ールバスにより４個のＣＲＣ回路を制御し、各ＣＲＣ回
路の処理結果を得る。そして、処理結果をデータバス１
２６，１３５，１２９，１３１と、コントロールバス１
２５，１３４，１２８，１３２を介して、処理要求の発
行元に返送する。このようにＣＲＣマネージャ１０９は
各部からの処理要求に応じて各ＣＲＣ回路を制御する。

【００４０】以上で説明したように、本磁気ディスク装
置１０２では、バッファメモリ１００で格納および読み
出される全てのデータに対し、充分な検出精度を実現す
るＣＲＣ処理を滞りなく施すことができる。また、これ
により、バッファメモリ１００には、パリティ検査機能
を持たない安価なＤＲＡＭやＳＲＡＭを使用することが
できる。

【００４１】また、本磁気ディスク装置１０２では、バ
ッファメモリ１００に格納される各データに対して、必
要十分で最小のＣＲＣバイトを生成および付加するた
め、バッファメモリ１００に必要とされる容量を抑える
ことができる。この点からも、バッファメモリ１００を
安価にすることが可能である。

【００４２】さらに、生成するＣＲＣ回路の冗長数が大
きくなるほど、ＣＲＣ回路の回路規模は一般的に大きく
なる。本磁気ディスク装置１０２では、充分な検出精度
が得られる範囲でＣＲＣ回路の台数と冗長数を低減して
いるため、安価かつ小型軽量に実現することが可能であ
る。

【００４３】

【発明の効果】本発明によれば、記憶装置内でバッファ
メモリを介して転送されるデータの誤りを充分に高い精
度で検出することで、記憶装置の信頼性を向上させるこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る磁気ディスク装置の
構成例。

【図２】記憶媒体に格納されるＭＰＵ用のプログラム
のデータ構成例。

【図３】ＣＲＣマネージャとＣＲＣ回路のインタフェ
ース例。

【図４】従来の磁気ディスク装置の構成例。

【図５】記憶媒体に格納されるユーザデータの構成
例。

【図６】ＣＲＣ回路の構成例。

【図７】ＣＲＣデータ生成動作時の入出力信号のタイ
ミングチャート例。

【図８】ＣＲＣエラー検出動作時の入出力信号のタイ
ミングチャート例。

【符号の説明】

１０２・・・磁気ディスク装置、１０３・・・磁気ディスクコ
ントローラ、１１１・・・ＣＲＣ処理部、１０９・・・ＣＲＣ
マネージャ、１１２・・・4BytesＣＲＣ回路(1)、１４１・・
・4BytesＣＲＣ回路(2)、１１０・・・2BytesＣＲＣ回路
(1)、１４２・・・2BytesＣＲＣ回路(2)、１００・・・バッフ
ァメモリ、１０５・・・ＭＰＵＩ／Ｆ部、１０６・・・サーボ
制御部、１１３・・・ホストＩ／Ｆ部、１１５・・・ドライブ
Ｉ／Ｆ部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ１１Ｂ 20/18 ５２０Ｇ１１Ｂ 20/18 ５２０Ｅ５４４５４４Ｚ (72)発明者高橋英人神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者山本克己東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者仁科昌俊神奈川県小田原市国府津2880番地株式会社日立製作所ストレージシステム事業部内

Claims

【特許請求の範囲】

【請求項１】データが格納される記憶部と、自装置内で
転送されるデータが一時的に格納されるバッファメモリ
と、当該バッファメモリに接続され当該バッファメモリ
のデータが転送される、前記記憶部およびバッファメモ
リ間の経路を含む自装置内の複数の転送経路とを有する
記憶装置であって、前記各転送経路で転送されるデータに処理を施し、前記
バッファメモリから読み出され前記各転送経路で転送さ
れるデータの誤りを、異なる精度で検出する複数の誤り
検出手段を有することを特徴とする記憶装置。
【請求項２】請求項１記載の記憶装置であって、前記自装置内で転送されるデータは、当該データの内容
に応じて複数の種類に分類され、前記各転送経路で転送されるデータを、当該データの種
類に対応する精度で誤りを検出する誤り検出手段で処理
させる管理手段を有することを特徴とする記憶装置。
【請求項３】請求項１記載の記憶装置であって、前記誤り検出手段は、前記各転送経路で並行して転送さ
れる全てのデータを並行して処理できる数だけ設けられ
ることを特徴とする記憶装置。
【請求項４】請求項１記載の記憶装置であって、前記誤り検出手段は、前記各転送経路で転送され前記バ
ッファメモリに格納されるデータに、当該データの内容
を反映した冗長データを付加すると共に、前記バッファ
メモリから読み出され前記各転送経路で転送されるデー
タの誤りを、当該データに付加された冗長データを用い
て検出することを特徴とする記憶装置。
【請求項５】請求項１記載の記憶装置であって、前記記憶部およびバッファメモリ間の転送経路におい
て、前記記憶部からバッファメモリへ転送されるデータ
の誤りを訂正する誤り訂正手段を有し、前記誤り検出手段は、前記誤り訂正手段により誤り訂正
のなされたデータの誤りも検出することを特徴とする記
憶装置。
【請求項６】磁気ディスクにデータを格納する記憶部
と、自装置内で転送されるデータが一時的に格納される
バッファメモリと、当該バッファメモリに接続され当該
バッファメモリのデータが転送される、前記記憶部およ
びバッファメモリ間の経路を含む複数の転送経路とを有
する磁気ディスク装置であって、前記各転送経路で転送されるデータに処理を施し、前記
バッファメモリから読み出され前記各転送経路で転送さ
れるデータの誤りを、異なる精度で検出する複数の誤り
検出手段を有することを特徴とする磁気ディスク装置。