JPS62250563A - 磁気デイスク記憶装置 - Google Patents
磁気デイスク記憶装置Info
- Publication number
- JPS62250563A JPS62250563A JP9330686A JP9330686A JPS62250563A JP S62250563 A JPS62250563 A JP S62250563A JP 9330686 A JP9330686 A JP 9330686A JP 9330686 A JP9330686 A JP 9330686A JP S62250563 A JPS62250563 A JP S62250563A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- disk storage
- buffer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- GLLJEXIFFRQOQX-UHFFFAOYSA-N n-[2-(benzenesulfonamido)-4,5-dimethylphenyl]benzenesulfonamide Chemical compound C=1C=CC=CC=1S(=O)(=O)NC=1C=C(C)C(C)=CC=1NS(=O)(=O)C1=CC=CC=C1 GLLJEXIFFRQOQX-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 101100170601 Drosophila melanogaster Tet gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- VHILMKFSCRWWIJ-UHFFFAOYSA-N dimethyl acetylenedicarboxylate Chemical compound COC(=O)C#CC(=O)OC VHILMKFSCRWWIJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B2020/183—Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は磁気ディスク記憶装置に関し、特にコンピュー
タ等の外部記憶装置としてデジタル情報を記録再生する
磁気ディスク記憶装置に関する。
タ等の外部記憶装置としてデジタル情報を記録再生する
磁気ディスク記憶装置に関する。
［従来の技術］
オフィスコンピュータやパーソナルコンピュータ等には
外部メモリとして磁気ディスク記憶装置が多く使用され
ている。従来のこの種の装置のデータ書込はホスト側か
ら送られるデータを書き込むのみであり、読出チェック
をしていなかった。しかし、これではバッファメモリか
ら磁気面にデータを書き込む際に書込エラーが発生して
もその場で検知することができない。しかも、後にデー
タを必要とするときまでエラーが発見されず、そのため
業務の遂行に支障を来たしていた。
外部メモリとして磁気ディスク記憶装置が多く使用され
ている。従来のこの種の装置のデータ書込はホスト側か
ら送られるデータを書き込むのみであり、読出チェック
をしていなかった。しかし、これではバッファメモリか
ら磁気面にデータを書き込む際に書込エラーが発生して
もその場で検知することができない。しかも、後にデー
タを必要とするときまでエラーが発見されず、そのため
業務の遂行に支障を来たしていた。
［発明が解決しようとする問題点］
本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、ホスト側に負担をかけ
ずに信頼性あるデータ書込みの行える磁気ディスク記憶
装置を提供することにある。
であって、その目的とする所は、ホスト側に負担をかけ
ずに信頼性あるデータ書込みの行える磁気ディスク記憶
装置を提供することにある。
［問題点を解決するための手段］
本発明の磁気ディスク記憶装置は上記問題点を解決する
ため、ディスク記憶媒体への書込データを保持するバッ
ファ手段と、前記バッファ手段から読み出した前記書込
データと前記ディスク記憶媒体から読み出した前記書込
データとを比較するデータ比較手段と、前記データ比較
手段による比較の一致が得られないときは前記バッファ
手段の保持する書込データをディスク記憶媒体に再書込
する書込制御手段を備える。
ため、ディスク記憶媒体への書込データを保持するバッ
ファ手段と、前記バッファ手段から読み出した前記書込
データと前記ディスク記憶媒体から読み出した前記書込
データとを比較するデータ比較手段と、前記データ比較
手段による比較の一致が得られないときは前記バッファ
手段の保持する書込データをディスク記憶媒体に再書込
する書込制御手段を備える。
［作用］
かかる構成において、バッファ手段はホスト側から送ら
れ、既にディスク記憶媒体へ書き込んだ書込データを保
持している。データ比較手段は例えばディスク１回転を
待って前記バッファ手段から読み出した前記書込データ
と前記ディスク記憶媒体から読み出した前記書込データ
とを比較する。モして書込制御手段は前記データ比較手
段による比較の一致が得られないときは更にディスクの
もう１回転を待って前記バッファ手段の保持する書込デ
ータをディスク記憶媒体に再書込する。
れ、既にディスク記憶媒体へ書き込んだ書込データを保
持している。データ比較手段は例えばディスク１回転を
待って前記バッファ手段から読み出した前記書込データ
と前記ディスク記憶媒体から読み出した前記書込データ
とを比較する。モして書込制御手段は前記データ比較手
段による比較の一致が得られないときは更にディスクの
もう１回転を待って前記バッファ手段の保持する書込デ
ータをディスク記憶媒体に再書込する。
［実施例］
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
第１図は実施例の磁気ディスク記憶装置のブロック構成
図である。図において、１は磁気ディスク記憶装置の主
制御を掌るセントラルプロセッシングユニット（ＣＰＵ
）、２は第２図の制御プログラムを記憶しているリード
オンリメモリ（ＲＯＭ）、３はＣＰＵＩ（７）データバ
ス（ＤＢＵＳ）、４はＣＰＵ１の７ドレスバス（ＡＤＢ
ＵＳ）、５は本装置を例えばホスト側のコンピュータ（
図示せず）と接続するためのインタフェース、６はディ
スク記憶媒体へのリード／ライトデータを、一時的に蓄
えるバッファメモリ、７はリード／ライトデータ及び比
較データの自動転送制御を行うダイレクトメモリアクセ
スコントローラ（ＤＭＡＣ）、８はディスク記憶媒体に
書き込んだデータを再確認するための比較回路、９はデ
ィスク記憶媒体へのデータリード／ライト等を制御する
ディスクコントローラ（ＦＤＣ）、１０はディスク記憶
媒体をドライブ制御するディスクドライブユニット（Ｆ
ＤＤ）である。
図である。図において、１は磁気ディスク記憶装置の主
制御を掌るセントラルプロセッシングユニット（ＣＰＵ
）、２は第２図の制御プログラムを記憶しているリード
オンリメモリ（ＲＯＭ）、３はＣＰＵＩ（７）データバ
ス（ＤＢＵＳ）、４はＣＰＵ１の７ドレスバス（ＡＤＢ
ＵＳ）、５は本装置を例えばホスト側のコンピュータ（
図示せず）と接続するためのインタフェース、６はディ
スク記憶媒体へのリード／ライトデータを、一時的に蓄
えるバッファメモリ、７はリード／ライトデータ及び比
較データの自動転送制御を行うダイレクトメモリアクセ
スコントローラ（ＤＭＡＣ）、８はディスク記憶媒体に
書き込んだデータを再確認するための比較回路、９はデ
ィスク記憶媒体へのデータリード／ライト等を制御する
ディスクコントローラ（ＦＤＣ）、１０はディスク記憶
媒体をドライブ制御するディスクドライブユニット（Ｆ
ＤＤ）である。
かかる構成において、ホスト側コンピュータからデータ
書込要求があるとＣＰＵＩはＤＭＡＣ７にバッファメモ
リ６へのデータ書込アドレスとデータレングスをセット
してＤＭＡＣ７を起動する。インタフェース５はホスト
側からの書込データＩＯＤを例えば１バイト受は取る毎
にＤＭＡＣ７に対してバッファフル信号ＢＵＦＦを出力
する。ＤＭＡＣ７は信号ＢＵＦＦを受は取るとＣＰＵ１
に対してＤＭＡリクエスト信号ＤＭＲＱを出力する。デ
ータバスＤＢＵＳ及びアドレスバスＡＤＢＵＳをＤＭＡ
Ｃ７の制御下に置くためである。ＣＰＵ １からＤＭＡ
アクノリッジ信号ＤＭＡＫを受は取ると、ＤＭＡＣ７は
バッファメモリ６の最新書込アドレスＤＭＡＤにインタ
フェース５の最新書込データＩＯＤ （＝ＤＭＤ）を書
き込む。こうして、所定バイト数の書込データＩＯＤが
バッファメモリ６に書き込まれる。
書込要求があるとＣＰＵＩはＤＭＡＣ７にバッファメモ
リ６へのデータ書込アドレスとデータレングスをセット
してＤＭＡＣ７を起動する。インタフェース５はホスト
側からの書込データＩＯＤを例えば１バイト受は取る毎
にＤＭＡＣ７に対してバッファフル信号ＢＵＦＦを出力
する。ＤＭＡＣ７は信号ＢＵＦＦを受は取るとＣＰＵ１
に対してＤＭＡリクエスト信号ＤＭＲＱを出力する。デ
ータバスＤＢＵＳ及びアドレスバスＡＤＢＵＳをＤＭＡ
Ｃ７の制御下に置くためである。ＣＰＵ １からＤＭＡ
アクノリッジ信号ＤＭＡＫを受は取ると、ＤＭＡＣ７は
バッファメモリ６の最新書込アドレスＤＭＡＤにインタ
フェース５の最新書込データＩＯＤ （＝ＤＭＤ）を書
き込む。こうして、所定バイト数の書込データＩＯＤが
バッファメモリ６に書き込まれる。
第２図はディスク記憶媒体への実施例のデータ書込制御
を示すフローチャートである。ステップＳ１ではバッフ
ァメモリ６内の書込データをディスク媒体の磁気面に書
き込むためにＤＭＡＣ７を起動し、ＤＭＡの終了を待つ
、即ち、ＣＰＵ １はＤＭＡＣ７にバッファメモリ６か
らのデータ読出アドレスとデータレングスをセットし、
かつＦＤＣ９のバッファレジスタ９１と接続してＤＭＡ
Ｃ７を起動する。ＦＤＣＱ側では、バッファレジスタ９
１に受取ったデータをシフトレジスタ９２に転送する毎
にＤＭＡＣ７に対してバッフエンプティ信号ＢＵＦＥを
出力する。更にシフトレジスタ９２の書込データＷＤは
ＦＤＤＩＯにシリアル転送される。ＤＭＡＣ７は信号Ｂ
ＵＦＥを受取ると、前記同様にしてＣＰＵＩからデータ
バスＤＢＵＳ及びアドレスバスＡＤＢＵＳを占有してバ
ッファメモリ６の最新読出アドレスＤＭＡＤから読み出
した最新読出データＤＭＤをバッファレジスタ９１に書
き込む。こうして、所定バイト数の書込データＷＤがデ
ィスク媒体に書き込まれる。
を示すフローチャートである。ステップＳ１ではバッフ
ァメモリ６内の書込データをディスク媒体の磁気面に書
き込むためにＤＭＡＣ７を起動し、ＤＭＡの終了を待つ
、即ち、ＣＰＵ １はＤＭＡＣ７にバッファメモリ６か
らのデータ読出アドレスとデータレングスをセットし、
かつＦＤＣ９のバッファレジスタ９１と接続してＤＭＡ
Ｃ７を起動する。ＦＤＣＱ側では、バッファレジスタ９
１に受取ったデータをシフトレジスタ９２に転送する毎
にＤＭＡＣ７に対してバッフエンプティ信号ＢＵＦＥを
出力する。更にシフトレジスタ９２の書込データＷＤは
ＦＤＤＩＯにシリアル転送される。ＤＭＡＣ７は信号Ｂ
ＵＦＥを受取ると、前記同様にしてＣＰＵＩからデータ
バスＤＢＵＳ及びアドレスバスＡＤＢＵＳを占有してバ
ッファメモリ６の最新読出アドレスＤＭＡＤから読み出
した最新読出データＤＭＤをバッファレジスタ９１に書
き込む。こうして、所定バイト数の書込データＷＤがデ
ィスク媒体に書き込まれる。
ステップＳ２ではＤＭＡＣフと比較回路８を起動し、デ
ィスク媒体からデータをリードしながらバッファメモリ
６内の書込データと比較をする。
ィスク媒体からデータをリードしながらバッファメモリ
６内の書込データと比較をする。
ホスト側に負担をかけず、かつバッフメモリ６に格納し
た書込データを有効に利用して信頼性あるチェックを行
うためである。単なるパリティチェック若しくはＣＲＣ
チェックと異り、書込データとの完全な比較をするので
特殊なバーストエラーも完全に発見でき、信頼性は十分
である。具体的には、ＣＰＵＩはＤＭＡＣ７にバッファ
メモリ６からのデータ読出アドレスとデータレングスを
セットし、かつ比較回路８のレジスタ８２と接続してＤ
ＭＡＣ７を起動する。更にＣＰＵ１はＦＤＣ９のレジス
タ９１と比較回路８のレジスタ８１を接続する。こうし
て、まずバッファメモリ６からの最初の読出データＤＭ
ＤＢはレジスタ８２にセットされて待機する。ＦＤＣＱ
側では、シフトレジスタ９２にたまった１バイト毎の読
出データＲＤをバッファレジスタ９１に転送し、更にＤ
ＭＡＣ７はこれを比較回路８のレジスタ８１に転送する
。比較回路８ではレジスタ８１及び８２の内容が有効に
なったことにより、信号ＡＦＵＬ、ＢＦＵＬが共に満足
しＡＮＤデート８５の出力が比較の一致を検査する。も
し比較一致が得られないときはチェックエラーフリップ
フロップ（ＣＥＲＦ）８４をセットする。検査後はレジ
スタ８１及び８２の信号ＡＦＵＬ、ＢＦＵＬが共に解か
れ、次のＤＭＡサイクルが始まる。こうして、所定バイ
ト数の読出データＲＤとバッファメモリ６に保持されて
いた書込データが比較される。
た書込データを有効に利用して信頼性あるチェックを行
うためである。単なるパリティチェック若しくはＣＲＣ
チェックと異り、書込データとの完全な比較をするので
特殊なバーストエラーも完全に発見でき、信頼性は十分
である。具体的には、ＣＰＵＩはＤＭＡＣ７にバッファ
メモリ６からのデータ読出アドレスとデータレングスを
セットし、かつ比較回路８のレジスタ８２と接続してＤ
ＭＡＣ７を起動する。更にＣＰＵ１はＦＤＣ９のレジス
タ９１と比較回路８のレジスタ８１を接続する。こうし
て、まずバッファメモリ６からの最初の読出データＤＭ
ＤＢはレジスタ８２にセットされて待機する。ＦＤＣＱ
側では、シフトレジスタ９２にたまった１バイト毎の読
出データＲＤをバッファレジスタ９１に転送し、更にＤ
ＭＡＣ７はこれを比較回路８のレジスタ８１に転送する
。比較回路８ではレジスタ８１及び８２の内容が有効に
なったことにより、信号ＡＦＵＬ、ＢＦＵＬが共に満足
しＡＮＤデート８５の出力が比較の一致を検査する。も
し比較一致が得られないときはチェックエラーフリップ
フロップ（ＣＥＲＦ）８４をセットする。検査後はレジ
スタ８１及び８２の信号ＡＦＵＬ、ＢＦＵＬが共に解か
れ、次のＤＭＡサイクルが始まる。こうして、所定バイ
ト数の読出データＲＤとバッファメモリ６に保持されて
いた書込データが比較される。
ステップＳ３では比較が一致したか否かをチェックし、
一致した場合（ＣＥＲＦがＬＯＷレベルのとき）はステ
ップＳ４に進み、ホスト側に書込正常終了を通知する。
一致した場合（ＣＥＲＦがＬＯＷレベルのとき）はステ
ップＳ４に進み、ホスト側に書込正常終了を通知する。
また不一致が発生した場合はステップＳ５に進み、所定
回数分の書込リトライをしたか否かを判別する。回数に
達していなければステップＳ１に戻る。またリトライ回
数に達している場合はステップＳ６に進み、書込エラー
が発生した旨をホスト側に通知する。
回数分の書込リトライをしたか否かを判別する。回数に
達していなければステップＳ１に戻る。またリトライ回
数に達している場合はステップＳ６に進み、書込エラー
が発生した旨をホスト側に通知する。
［効果］
以上述べた如く本発明によれば、ホスト側に負担をかけ
ずに信頼性あるデータ書込みが行える。
ずに信頼性あるデータ書込みが行える。
第１図は実施例の磁気ディスク記憶装置のブロック構成
図、 第２図はディスク記憶媒体への実施例のデータ書込制御
を示すフローチャートである。 図中、１・・・セントラルプロセッシングユニット（Ｃ
ＰＵ）、２・・・リードオンリメモリ（ＲＯＭ）、３・
・・データバス（ＤＢＵＳ）、４・・・アドレスバス（
ＡＤＢＵＳ）、５・・・インタフェース、６・・・バッ
ファメモリ、７・・・ダイレクトメモリアクセスコント
ローラ（ＤＭＡＣ）、８・・・比較回路、９・・・ディ
スクコントローラ（ＦＤＣ）、１０・・・ディスクドラ
イブユニット（ＦＤＤ）である。
図、 第２図はディスク記憶媒体への実施例のデータ書込制御
を示すフローチャートである。 図中、１・・・セントラルプロセッシングユニット（Ｃ
ＰＵ）、２・・・リードオンリメモリ（ＲＯＭ）、３・
・・データバス（ＤＢＵＳ）、４・・・アドレスバス（
ＡＤＢＵＳ）、５・・・インタフェース、６・・・バッ
ファメモリ、７・・・ダイレクトメモリアクセスコント
ローラ（ＤＭＡＣ）、８・・・比較回路、９・・・ディ
スクコントローラ（ＦＤＣ）、１０・・・ディスクドラ
イブユニット（ＦＤＤ）である。
Claims (1)
- ディスク記憶媒体への書込データを保持するバッファ手
段と、前記バッファ手段から読み出した前記書込データ
と前記ディスク記憶媒体から読み出した前記書込データ
とを比較するデータ比較手段と、前記データ比較手段に
よる比較の一致が得られないときは前記バッファ手段の
保持する書込データをディスク記憶媒体に再書込する書
込制御手段を備えることを特徴とする磁気ディスク記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9330686A JPS62250563A (ja) | 1986-04-24 | 1986-04-24 | 磁気デイスク記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9330686A JPS62250563A (ja) | 1986-04-24 | 1986-04-24 | 磁気デイスク記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62250563A true JPS62250563A (ja) | 1987-10-31 |
Family
ID=14078651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330686A Pending JPS62250563A (ja) | 1986-04-24 | 1986-04-24 | 磁気デイスク記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62250563A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349661U (ja) * | 1986-09-19 | 1988-04-04 | ||
| WO1996028822A1 (fr) * | 1995-03-10 | 1996-09-19 | Hitachi, Ltd. | Procede d'enregistrement des signaux, dispositif faisant appel a ce procede et support d'enregistrement |
| US7382559B2 (en) | 2005-03-10 | 2008-06-03 | Fujitsu Limited | Recovery processing method for device specific information of medium storage device and medium storage device |
| JP2009262059A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Koki Co Ltd | 遠心機 |
-
1986
- 1986-04-24 JP JP9330686A patent/JPS62250563A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349661U (ja) * | 1986-09-19 | 1988-04-04 | ||
| WO1996028822A1 (fr) * | 1995-03-10 | 1996-09-19 | Hitachi, Ltd. | Procede d'enregistrement des signaux, dispositif faisant appel a ce procede et support d'enregistrement |
| US7382559B2 (en) | 2005-03-10 | 2008-06-03 | Fujitsu Limited | Recovery processing method for device specific information of medium storage device and medium storage device |
| JP2009262059A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Koki Co Ltd | 遠心機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357473A (en) | Semiconductor storage system including defective bit replacement | |
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| JPS63153657A (ja) | マイクロプロセツサ | |
| JPS6230664B2 (ja) | ||
| JPS62250563A (ja) | 磁気デイスク記憶装置 | |
| JPS6129024B2 (ja) | ||
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPS6347937Y2 (ja) | ||
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPS60238933A (ja) | 制御記憶装置のエラ−処理方式 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPH0528667A (ja) | 磁気デイスク制御部 | |
| JPS641817B2 (ja) | ||
| JPH053612B2 (ja) | ||
| JPH03191451A (ja) | エラー訂正方式 | |
| JPS5918748B2 (ja) | 擬似エラ−書換え方式 | |
| JPS6332642A (ja) | 情報処理装置 | |
| JPH0227570A (ja) | 磁気ディスク制御装置 | |
| JPH03204745A (ja) | メモリカード装置 | |
| JPH0357015A (ja) | 電子ディスクサブシステム | |
| JPS6113259B2 (ja) | ||
| JPS639259B2 (ja) | ||
| JPS5940398A (ja) | メモリ制御方式 | |
| JPH01309421A (ja) | 誤り訂正方式 |