JPS5918748B2 - 擬似エラ−書換え方式 - Google Patents

擬似エラ−書換え方式

Info

Publication number
JPS5918748B2
JPS5918748B2 JP54162492A JP16249279A JPS5918748B2 JP S5918748 B2 JPS5918748 B2 JP S5918748B2 JP 54162492 A JP54162492 A JP 54162492A JP 16249279 A JP16249279 A JP 16249279A JP S5918748 B2 JPS5918748 B2 JP S5918748B2
Authority
JP
Japan
Prior art keywords
error
address
memory
data
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54162492A
Other languages
English (en)
Other versions
JPS5685172A (en
Inventor
雄太 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54162492A priority Critical patent/JPS5918748B2/ja
Publication of JPS5685172A publication Critical patent/JPS5685172A/ja
Publication of JPS5918748B2 publication Critical patent/JPS5918748B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は磁気ディスク装置等において磁気記憶媒体に不
良がある場合の動作を簡易に擬似するためのICメモリ
を使用した擬似外部記憶装置に係り、特に媒体不良を擬
似するためICメモリヘエラー・データを書込む際にI
Cメモリ読出しデータをバツフアレジスタヘ待避させ再
試行時にICメモリヘ再書込みする擬似エラー書換え方
式に関する。
コンピュータ・システムの外部記憶装置に使用される磁
気ディスク装置等において、記憶媒体に不良があつた場
合、コンピュータの中央処理装置に接続するチャネル装
置及び磁気ディスク制御装置はその不良内容に応じた動
作をするように定められている。
従来、この不良内容に関するチャネル装置等の試験にお
いては記憶媒体そのものに物理的に「傷」をつけること
により行なつていたが、この方法では発生できる不良内
容に限りがあること、記憶媒体そのものを不良にしてし
まうので費用のかかること、更に試みられている方法で
は媒体不良を擬似するICメモリヘその不良内容に応じ
たデータをその都度書込み、その後読出しする方法であ
るために、多数の不良内容を短時間内に擬似する上で難
点のあるものであつた。本発明の目的は磁気記憶媒体を
擬似する擬似男部記憶装置において、効率的な不良発生
方式を提供するものである。
更に他の目的は発生した不良によつて生ずる再試行の実
行において、再試行の成攻が簡単に擬似できる方式を提
供するものである。本発明によれば、チャネル装置へ接
続する磁気ディスク装置等の磁気記憶媒体に換えてIC
メモリを使用し、クロック信号をカウントして媒体アド
レスとするアドレスカウンタを有しチャネル装置よりの
アドレス指示とアドレスカウンタとの一致によつてIC
メモリを読出し、あるいは書込みする擬似外部記憶装置
において、工Cメモリ読出しデータを再書込みするバッ
ファレジスタとチャネル装置経由舛でエラー ・データ
をセットするエラー・データレジスタとエラー・アドレ
スをセットするエラー・アドレスレジスタとを設け、前
記チャネル装置による書込みではエラー・アドレスレジ
スタとアドレスカウンタとの一致時点でICメモリに記
憶されたデータをバツフアレジスタに一時記憶するよう
にして、任意エラー・アドレスに任意エラー・データを
書込み、再試行の際はバツフアレジスタの内容を1Cメ
モリへ再書込みするようにした擬似エラー書換え方式が
得られる。
以下図面を参照して詳細に説明する。第1図は本発明の
一実施例構成を示すプロツク図である。磁気デイスク制
御装置DPCは、コンピユータ・システムの中央処理装
置CPUの命令に基づきチヤネル装置CHCを通して送
られるデイスクユニツト番号、トラツク指示および動作
モードを受けとり指定されたデイスクユニツト、ここで
は擬似デイスク装置1を選択してトラツク指定をする。
擬似デイスク装置1は磁気記憶媒体の代わりをするIC
メモリ3と、Cメモリ3をデイスクユニツトとして擬似
制御する擬似ディスクユニツト2により構成され、磁気
デイスク制御装置DPCと信号線t1を経由して接続し
ている。更に、擬似デイスク装置1は中央処置CPUと
、コンピユータ・システムを監視するサービスプロセツ
サSVPl信号線T2,t3を介して接続している。サ
ービスプロセツサSVPは信号線T2を通じ、チヤネル
装置CHC及び磁気デイスク制御装置DPCへ接続して
おり中央処理装置CPUがチヤネル装置CHCl磁気デ
イスク制御装置DPCについて実行するテストプログラ
ムに対する応答について監視することが出来る。第2図
は本発明の一実施例を示す擬似デイスク装置のプロツク
図である。
第1図に同じ部分には同一符号を付している。擬似デイ
スク装置1はCメモリ3、制御部4、データレジスタR
1、バツフアレジスタR2、エラー・データレジスタR
3、エラー・アドレスレジスタR4,R4lアドレスカ
ウンタAClマルチプレクサMl,M2,M3などから
構成されている。ここで、アドレスカウンタACは連続
するクロツク信号をカウントしてランダムアクセスメモ
リであるICメモリ3に仮想的なトラツク上のバイトア
ドレスを与えている。エラー・アドレスレジスタR4は
エラー・データを書込むトラツク上のアドレスを記憶し
、R4Iはそのトラツクを記憶するものである。更に、
エラー・データレジスタR3は1バイトのエラー・デー
タを記憶する。図に惹いて、データの書込みに惹いては
信号線t1を通してビツトシリアルに送られてくる書込
みデータは制御部4でバイト単位に集められ信号線T4
、マルチプレクサM1を通してICメモリ3のデータ入
カへ送られる。
1Cメモリ3のアドレス入力はトラツク指定のアドレス
情報が、制御部4から信号線T5、マルチプレクサM3
を経由して送られ、アドレスカウンタACの出力がマル
チプレクサM2を経由して送られている。
制御部4はチヤネル装置CHCから受信記憶している書
込みのバイトアドレスとアドレスカウンタACの一致を
検出することによづC1その一致したタイミングから1
Cメモリ3へ前記書込みデータを書込むことが出来る。
擬似デイスク装置1から中央処理装置CPUへのデータ
の読出しにおいては制御部4に記憶しているバイトアド
レスとアドレスカウンタACとの一致タイミングからI
Cメモリ3の内容がバイト単位で読出しされ、データレ
ジスタR1、制御部4、信号線t1を経由してビツトシ
リアルに送出される。
この様にしてICメモリ3の書込み読出しにおいて、ア
ドレスカウンタACの働きによつて、あたかも磁気デイ
スクに対して書込み読出しを実施するように擬似するこ
とが出来る。ところで、磁気ディスクの記憶媒体表面に
団副あるいは「チ1月等のあるため、データが満足に書
込み読出し出来ない場合を擬似する方法は次の様にして
実施される。
即ち、中央処理装置CPUは擬似デイスク装置1へのデ
ータの書込みを実施し、信号線T3を通してサービスプ
ロセツサSVPはその終了タイミング、書込みのバイト
アドレス、及びトラツク指定のアドレス情報などを知る
。サービスプロセツサSVPは信号線T2を通してエラ
ー・アドレスレジスタR4,R4llエラー・データレ
ジスタR3に対して、予め書込みエラーを発生させたい
エラー・アドレスとエラー・データとを記憶させ、次い
でエラー・アドレスレジスタR4,R4″、マルチプレ
クサM2,M3によつてトラツク及びアドレスを指定し
てエラー・データレジスタR3の内容をICメモリ3へ
書込むと共に、このエラー・データを書込む直前にその
ICメモリ3のアドレスの内容を、バツフアレジスタR
2へ待避する。これによつて磁気デイスク上のある任意
のトラツクに最大1バイトのエラー・データが書込みさ
れた。従つて、次に読出し指示のあるときはそのエラー
内容によつて磁気デイスク制御装置DPClチヤネル装
置CHC及び中央処理装置CPUがエラーに対して正し
く応答したか否かが確認できる。更に、エラーを読出し
た結果として磁気デイスク制御装置DPCに通常設けら
れているエラー訂正回路によつてもエラー訂正が出来な
いときは、再試行オペレーシヨンが指示される。その場
合には前記バツフアレジスタR2に記憶されているデー
タを1Cメモリ3に再書込みすることによつて、再試行
成功の試験がなされ得る。第3図は擬似媒体にエラー・
データを書込み再試行を行なう状況を示すフロー図であ
る。
ステツプ10においてまず、中快処理装置CPUから擬
似デイスク装置1へ正しくデータ書込みがなされる。続
いてステツプ11ではサービスプロセツサSVPが擬似
媒体上にエラー設定を行なうためエラー・アドレスレジ
スタR4,R4′、エラー●データレジスタR3にエラ
ー・アドレス及びエラー・データを転送し記憶する。こ
のエラー設定が終了するとステツプ12へ進み、擬似媒
体のエラーを発生させる予定のアドレス(実はICメモ
リ3)を読出しバツフアレジスタR2へ記憶し、そのア
ドレスにエラー・データレジスタR3の内容を書込むこ
とによつて、擬似媒体にエラー・データが書込みされる
。ステツプ13においてICメモリからデータが読出し
され中央処理装置CPUへ送出され、ステツプ14,1
5においてリード・エラーの有無、エラー・ビツト数が
nビツトを越えているか否かが判定される。エラー・ビ
ツト数がエラー訂正機能を越えているときはステツプ1
6において、関連装置がエラー内容に対して正しく応答
しているか否かが確認されステツプ17に進む、ここで
は既に発生したエラーについての応答が確認されている
ので、中央処理装置CPUによつて再試行が指示され、
擬似デイスク装置1ではバツフアレジスタR2の内容を
エラー・アドレスレジスタR4,R4″によつてアドレ
ス指示してICメモリ3を書換えステツプ13へ戻り再
読出しを実行する。リード・エラー無しか、あるいはエ
ラー・ビツト数がnビツト未満でエラー訂正機能内のと
きは、そのエラー・データについてのテストは終了し、
次のエラー・データについてのテストが開始されること
となる。
上記実施例に説明のように磁気デイスクを擬似する擬似
媒体にエラーを書込む際に、チヤネル装置を経由しない
め部よりエラー・アドレス及びエラー・データを記憶さ
せICメモリヘアクセスしてエラー内容を書込む様にし
ているのでチヤネルを経由してエラー内容を書込む場合
に比較して短時間内に出来る上、他に大容量メモリを必
要としない。
更に、エラー内容を書込む際にバツフアレジスタに正し
いデータを待避しているので再試行成功の確認が容易に
行ない得る。以上本発明によつて、磁気記憶媒体を擬似
する擬似男部記憶装置において効率的な不良発生方式が
得られる。
【図面の簡単な説明】
第1図は本発明の一実施例構成を示すプロツク図、第2
図は本発明の一実施例を示す擬似デイスク装置のプロツ
ク図、第3図は擬似媒体にエラー・データを書込み再試
行を行なう状況を示すフロー図である。 CPU・・・・・・中快処理装置、CHC・・・・・・
チヤネル装置、DPC・・・・・・磁気ディスク制御装
置、SVP・・・・・・サービスプロセツサ、1・・・
・・・擬似デイスク装置、2・・・・・・擬似デイスク
ユニツト、3・・・・・・ICメモI),,R1・・・
・・・データレジスタ、R2・・・・・・バツフアレジ
スタ、R3・・・・・・エラー・データレジスタ、R4
,4l・・・・・・エラー・アドレスレジスタ、AC・
・・・・・アドレスカウンタ。

Claims (1)

    【特許請求の範囲】
  1. 1 チャネル装置へ接続する磁気ディスク装置等の磁気
    記憶媒体に換えてICメモリを使用し、クロック信号を
    カウントして媒体アドレスとするアドレスカウンタを有
    しチャネル装置よりのアドレス指示とアドレスカウンタ
    との一致によつてICメモリを読出し、あるいは書込み
    する擬似外部記憶装置において、ICメモリ読出しデー
    タを再書込みするバッファレジスタとチャネル装置経由
    外でエラー・データをセットするエラー・データレジス
    タ、エラー・アドレスをセットするエラー・アドレスレ
    ジスタとを設け、前記チャネル装置による書込みではエ
    ラー・アドレスレジスタとアドレスカウンタとの一致時
    点でICメモリに記憶されたデータをバッファレジスタ
    に一時記憶するようにして、任意エラー・アドレスに任
    意エラー・データを書込み、再試行の際はバッファレジ
    スタの内容をICメモリへ再書込みすることを特徴とす
    る擬似エラー書換え方式。
JP54162492A 1979-12-14 1979-12-14 擬似エラ−書換え方式 Expired JPS5918748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54162492A JPS5918748B2 (ja) 1979-12-14 1979-12-14 擬似エラ−書換え方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54162492A JPS5918748B2 (ja) 1979-12-14 1979-12-14 擬似エラ−書換え方式

Publications (2)

Publication Number Publication Date
JPS5685172A JPS5685172A (en) 1981-07-11
JPS5918748B2 true JPS5918748B2 (ja) 1984-04-28

Family

ID=15755640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54162492A Expired JPS5918748B2 (ja) 1979-12-14 1979-12-14 擬似エラ−書換え方式

Country Status (1)

Country Link
JP (1) JPS5918748B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421544A (en) * 1987-07-17 1989-01-24 Hitachi Ltd Fault generation system

Also Published As

Publication number Publication date
JPS5685172A (en) 1981-07-11

Similar Documents

Publication Publication Date Title
US5357473A (en) Semiconductor storage system including defective bit replacement
US5159671A (en) Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address
JPH06290115A (ja) メモリ・エラーを検出し訂正するシステムとその方法
JP2001134629A (ja) シミュレーション方法およびシミュレーション装置
JPS5918748B2 (ja) 擬似エラ−書換え方式
EP0359232A2 (en) Computer system and method for setting recovery time
JPS5918749B2 (ja) 擬似エラ−送出方式
JPS62250563A (ja) 磁気デイスク記憶装置
JPH0652065A (ja) メモリ制御回路
JPS63278162A (ja) 情報処理装置におけるエラ−訂正装置
EP0288479B1 (en) Apparatus and method for providing distributed control in a main memory unit of a data processing system
JPS60549A (ja) メモリ試験方式
JPS5870500A (ja) 半導体記憶回路
JPH04125753A (ja) メモリのオンライン診断方式
JPS63181197A (ja) スタチツク型半導体メモリ装置及びその駆動方法
JPS6325379B2 (ja)
JPS59218556A (ja) マイクロプログラム制御方式
JPS59158450A (ja) プログラムテスト装置
JP2003167687A (ja) ディスクアレイ制御装置及び方法並びにディスクアレイ制御プログラム
JPS6043544B2 (ja) メインメモリエラ処理方式
JPH03290745A (ja) メモリエラー検出・訂正方法
JPH03157744A (ja) エラー訂正再書き込み方式
JPH10247157A (ja) トランザクション処理システムおよびそのリカバリ方法
JPS6218943B2 (ja)
JPS6125259A (ja) 記憶装置の再書込制御方式