JP2007128577A - 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム - Google Patents

記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム Download PDF

Info

Publication number
JP2007128577A
JP2007128577A JP2005318803A JP2005318803A JP2007128577A JP 2007128577 A JP2007128577 A JP 2007128577A JP 2005318803 A JP2005318803 A JP 2005318803A JP 2005318803 A JP2005318803 A JP 2005318803A JP 2007128577 A JP2007128577 A JP 2007128577A
Authority
JP
Japan
Prior art keywords
threshold
information
error
threshold value
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005318803A
Other languages
English (en)
Other versions
JP4660353B2 (ja
Inventor
Shinichi Sugano
伸一 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005318803A priority Critical patent/JP4660353B2/ja
Priority to US11/531,963 priority patent/US7551478B2/en
Priority to CNB2006101429908A priority patent/CN100565703C/zh
Publication of JP2007128577A publication Critical patent/JP2007128577A/ja
Application granted granted Critical
Publication of JP4660353B2 publication Critical patent/JP4660353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563Multilevel memory reading aspects
    • G11C2211/5634Reference cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

【課題】メモリ素子の情報を正常に読み出すことができる記憶媒体再生装置を提供すること。
【解決手段】電荷量の大小に関連付けて情報を記憶する記憶部110と、第1の閾値と、記憶部110に記憶された電荷量とを比較して、比較結果に基づいて記憶部110から電荷量に関連付けられた情報を読み出す比較部104a〜104cと、読出した情報に誤りが存在するか否かを判断する誤り検出部106と、情報に誤りが存在すると判断した場合に、比較部104a〜104cが情報を読み出す際に用いた第1の閾値と異なる値の第2の閾値を生成する閾値生成部107とを備え、比較部104a〜104cは、情報に誤りが存在すると判断した場合に、閾値生成部107が生成した第2の閾値を第1の閾値として記憶部110から情報読み出すことを特徴とする。
【選択図】 図1

Description

この発明は、記憶媒体に記憶された情報を読み出す記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラムに関するものである。
近年、保持された電荷量に応じて情報を記憶するフラッシュメモリなどの半導体メモリ素子が広く知られている。また、電荷量の閾値を複数設定することにより2ビット以上の情報を記憶する多値メモリ技術も開発されている。
電荷を蓄積するタイプのメモリ素子は、メモリ素子に寄生する抵抗やセンスアンプの入力抵抗などを原因として、時間経過とともに、また、読出し操作のたびに放電する。自然放電による電荷蓄積量の低下は、読み書き操作を長時間行わない場合にも発生するため、特に不揮発メモリで長時間電源が投入されなかったときに情報の読出しが不能になる状況が発生しやすくなる。また、特に多値メモリでは放電によるメモリ素子の出力の低下の影響が大きく、読出し可能回数の制限の原因となっている。
そこで、情報の読出しが不能になる状況が生じる前に、メモリ素子の出力電圧を検知し、出力電圧が低下している場合に、再度情報の記憶をやり直すリフレッシュ動作を行うことにより、正しく情報を読み出せるように維持する技術が提案されている(例えば、特許文献1)。
米国特許第5909449号明細書
しかしながら、特許文献1の方法では、書き込みから長期間が経過して大きくメモリ素子の出力電圧が低下していると、リフレッシュ動作で書き込むための正常な情報をメモリ素子群から読み出すことができないという問題があった。このため、書き込みから長期間が経過したメモリ素子に対してリフレッシュ動作を行うことができず、結果として正常に情報を読み出すことができないという問題があった。
本発明は、上記に鑑みてなされたものであって、長期間の放電により出力電圧が低下したメモリ素子の情報を正常に読み出すことができる記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、記憶媒体再生装置において、電荷量の大小に関連付けて情報を記憶する記憶手段と、第1の閾値と、前記記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較手段と、前記比較手段が読出した情報に誤りが存在するか否かを判断する誤り検出手段と、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成手段と、を備え、前記比較手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記閾値生成手段が生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報読み出すことを特徴とする。
また、本発明は、上記装置を実行することができる記憶媒体再生方法および記憶媒体再生プログラムである。
本発明によれば、読出した情報に誤りが存在する場合に、メモリ素子に記憶された符号を判定するための閾値を変更して再度情報を読み出すことができる。このため、放電が進んだメモリ素子であっても、正常に情報を読み出すことができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラムの最良な実施の形態を詳細に説明する。
(第1の実施の形態)
第1の実施の形態にかかる記憶媒体再生装置は、読出した情報の誤りを検出し、誤りが検出された場合に、メモリ素子に記憶された符号を判定するための閾値を変更して再度情報を読み出すものである。
図1は、第1の実施の形態にかかる記憶媒体再生装置100の構成を示すブロック図である。同図に示すように、記憶媒体再生装置100は、記憶部110と、誤り検出符号生成部101と、誤り訂正符号生成部102と、書込み制御部103a〜103cと、比較部104a〜cと、誤り訂正部105と、誤り検出部106と、閾値生成部107とを備えている。
記憶部110は、予め定められた電荷量の閾値に対する電荷量の大小により情報を記憶するメモリ素子であり、フラッシュメモリ、DRAM(Dynamic Random Access Memory)などの一般的に利用されている半導体メモリにより構成することができる。記憶部110は、1つの閾値を有し、“0”か“1”かの2値を記憶する2値のメモリ素子で構成してもよいし、複数の閾値を有する多値メモリ素子により構成してもよい。以下では、3つの閾値を有する4値メモリ素子により記憶部110を構成した例について説明する。
記憶部110は、情報記憶部110aと、誤り検出符号記憶部110bと、誤り訂正符号記憶部110cとを備えている。情報記憶部110aは、4値メモリ素子であるメモリセルを複数備えた記憶部であり、記憶部110に記憶する情報そのものを格納する記憶部である。
誤り検出符号記憶部110bは、情報記憶部110aと同様に4値メモリ素子であるメモリセルを備えた記憶部であり、記憶する情報に対応する誤り検出符号を格納する。
誤り訂正符号記憶部110cは、情報記憶部110aと同様に4値メモリ素子であるメモリセルを備えた記憶部であり、記憶する情報に対応する誤り訂正符号を格納する。
図2は、記憶部110を構成するメモリ素子の等価回路の一例を示す説明図である。同図の(a)は4値のメモリ素子の等価回路を表し、同図の(b)は8値のメモリ素子の等価回路を表している。
なお、同図の右側の回路は、後述する比較部104a〜cの等価回路を示しており、同図の左側の回路が電荷を蓄積するメモリ素子の等価回路を示している。また、同図では、1つのメモリ素子だけを表しているが、実際の記憶部110は、このようなメモリ素子を複数並列に備えている。すなわち、複数のメモリ素子の一部が情報記憶部110aに相当し、それ以外の部分が、誤り検出符号記憶部110bおよび誤り訂正符号記憶部110cに相当し、全体として記憶部110を構成している。
4値のメモリ素子の場合、蓄積した電荷量をコンパレータによって3つの閾値と比較することにより、ビットB0およびビットB1の2ビットの情報を出力することができ、これによって4値の情報(01、00、10、11)を格納している。
同図に示すような等価回路で表せるメモリ素子としては、EEP−ROM(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリ、DRAM等が存在する。このようなメモリ素子は、同図のコンデンサCmに蓄えた電荷の量で情報を表現する。抵抗Rdは比較的低抵抗であるが、抵抗RGはデバイス構成上生じる寄生的抵抗であり高い値の抵抗である。
コンデンサCmに蓄えられた電荷はスイッチSWdをオンにすると抵抗Rdを経由して短時間で放電することができる。例えばEEP−ROMやフラッシュメモリの消去の際に、このような放電操作が行われる。放電が終了したらスイッチSWcを解放する。
このメモリ素子に対する情報の記憶は、一度消去操作を行った後に、スイッチSWcをオンにして規定量の電荷をコンデンサCmに充電することによって行う。例えば、4値(2bit)を記憶する場合は、満充電時のCmの両端の電圧を基準として、符号“11”が0%、符号“10”が33%、符号“00”が67%、符号“01”が100%のように電荷量を規定する。そして、記憶する符号に応じてスイッチSWcをオンにする時間を調節することにより蓄積する電荷量を制御し、情報を記憶する。
なお、各符号に割り当てる電荷量は上記割合に限られるものではなく、メモリ素子の特性に応じて増減するように構成してもよい。また電荷量の調節方法は上記例に限られるものではなく、予め規定した電荷量を蓄えるように調整する方法であればどのような方法でもよい。
読出しの際には、スイッチSWrをオンにし、予め定められた閾値電圧(Eth0、Eth1、Eth2)と比較することによって各符号を判定する。判定が終了したらスイッチSWrをオフにする。
本実施の形態では、多数のメモリ素子に対し並列に情報を記憶再生する。多数のメモリ素子に情報の記憶を行うと製造上の理由からメモリ素子同士の特性のばらつきが生ずる。
図3は、メモリ素子の電荷量分布の一例を示した説明図である。同図の左側は、書き込み直後の電荷量分布を表し、同図の中央は、時間経過後の電荷量分布を表している。同図の右側は、さらに時間が経過した後の電荷量分布を示している。なお、Eth0〜Eth2は電荷量の閾値を表している。
同図に示すように、情報記憶直後の各メモリ素子の電荷量はある程度の幅の範囲に分布するため、各符号を分離する閾値電圧はこの分布を勘案して決定すればよい。ところが、時間経過や情報の読出しに伴い、抵抗RGや抵抗RLにより徐々にコンデンサCmの電荷が放電され、同図の中央に示すように出力電圧が閾値電圧に接近するメモリ素子が生じる。仮に出力電圧が閾値を超えて低下した場合、そのメモリ素子の符号の値は誤って判別される。
本実施の形態では、情報の読出しの誤りが発生した場合、閾値電圧の値を変更して再度読出しを行い、正常に情報が読み出せるまでこれを繰り返す。これにより、時間経過による放電が発生した場合でも正常に情報を読み出すことが可能となる。
誤り検出符号生成部101は、情報の書込み処理時に、情報の誤り検出符号を生成するものである。誤り検出符号の生成方法は、記憶する情報が誤っているか否かを検出できる検出符号を生成するものであれば、CRC(Cyclic Redundancy Check)符号(CRC16、CRC32等)、チェックサムなどの従来から用いられているあらゆる方法を適用することができる。
誤り訂正符号生成部102は、情報の書込み処理時に、記憶する情報と、誤り検出符号生成部101が生成した誤り検出符号とを合わせた情報から、誤り訂正符号を生成するものである。誤り訂正符号の生成方法は、即時誤り訂正が可能な方法であれば、BCH(Bose−Chaudhuri−Hocquenghem)符号、RS(Reed−Solomon)符号などの従来から用いられているあらゆる方法を適用することができる。
なお、誤り訂正を行わず、誤り検出だけを行うように構成してもよい。この場合は、誤り訂正符号生成部102、誤り訂正符号記憶部110c、後述する誤り訂正部105は不要となる。
誤り検出符号生成部101および誤り訂正符号生成部102が生成した誤り検出符号および誤り訂正符号は、記憶する情報とともに記憶部110を構成するメモリ素子群に記憶される。なお、例えば、誤り検出にCRC16を用い、BCH符号を用いて訂正符号を含めて4bitまでの誤りの訂正を行うとすると、誤り検出に16bit、誤り訂正に48bitが必要となる。すなわち、誤り検出符号記憶部110bに必要な記憶容量は16bitであり、誤り訂正符号記憶部110cに必要な記憶容量は48bitとなる。
情報記憶部110aに2048bitの情報を記憶する場合は、記憶部110を構成するメモリ素子群は、記憶する情報、誤り検出符号および誤り訂正符号を記憶する容量として2112bit(=2048+16+48)が必要となる。
なお、このような記憶部110を並列に並べ、記憶部110以外の構成を共通で使用することにより、大容量の記憶装置を実現するように構成してもよい。すなわち、記憶する情報と誤り検出符号と誤り訂正符号とを1単位(例えば2112bit)としたメモリ素子群を複数個並列に配置し、書込み処理および読出し処理時には、書き込み制御部103a〜103cや比較部104a〜cを切替えて接続するように構成する。
書込み制御部103a〜103cは、記憶部110に対する情報、誤り検出符号、誤り訂正符号の書込み処理を制御するものである。なお、書込み制御部103a、103b、103cは、それぞれ情報記憶部110a、誤り検出符号記憶部110b、誤り訂正符号記憶部110cに対して書込み処理を行う。
比較部104a〜cは、閾値電圧と、記憶部110に記憶された電荷量とを比較することにより記憶部110から情報を読み出すものである。閾値電圧の初期値は、書き込み直後に正常に符号が判別できる値を用いる。
なお、比較部104a、104b、104cは、それぞれ情報記憶部110a、誤り検出符号記憶部110b、誤り訂正符号記憶部110cから情報を読み出す。
後述する誤り検出部106により読み出した情報に誤りが存在することが検出された場合、比較部104a〜cは、後述する閾値生成部107により生成された新たな閾値電圧を用いて、再度記憶部110に記憶された電荷量と比較して情報を読み出す。
誤り訂正部105は、比較部104cが読み出した誤り訂正符号を用いて、情報記憶部110aから読み出した情報と、誤り検出符号記憶部110bから読み出した誤り検出符号とを合わせた情報に対する誤り訂正処理を行うものである。誤り訂正では、BCH符号、RS符号を用いた誤り訂正などの従来から用いられているあらゆる誤り訂正技術を適用することができる。
誤り検出部106は、比較部104bが読み出して誤り訂正部105が訂正した誤り検出符号を用いて、比較部104aが読み出して誤り訂正部105が訂正した情報に誤りが含まれているか否かを判断するものである。誤り検出では、CRC符号、チェックサムなどを用いた誤り検出などの従来から用いられているあらゆる誤り検出技術を適用することができる。なお、誤り訂正を行わない構成の場合は、誤り検出部106は、比較部104aが読み出した情報に誤りが含まれているか否かを判断する。
閾値生成部107は、誤り検出部106が読み出した情報に誤りが存在することを検出した場合、そのときに比較に用いた閾値電圧と異なる値の閾値電圧を生成するものである。なお、閾値生成部107は、初回の読み出し時には書き込み直後に正常に符号が判別できる閾値電圧の初期値を生成する。
図4は、閾値生成部107の詳細な構成を示すブロック図である。同図に示すように、閾値生成部107は、閾値生成制御部401と、レジスタ402と、ROM(Read Only Memory)403と、D/A(Digital/Analog)コンバータ404と、を備えている。
閾値生成制御部401は、閾値生成処理を制御する制御部である。レジスタ402は、現在使用している閾値電圧の値を記憶する記憶部である。ROM403は、予め定められた複数の閾値電圧の組を記憶する記憶部である。なお、複数の閾値電圧の組を記憶する記憶部は、閾値生成部107の外部に備えるように構成してもよい。
図5は、ROM403に記憶された閾値電圧の組の格納例を示す説明図である。同図に示すように、ROM403には、閾値電圧の組を一意に識別するための設定IDと、各閾値電圧(Eth2、Eth1、Eth0)とが対応づけて格納されている。
閾値電圧の組のうち一つは、閾値電圧の初期値として、書き込み直後に誤りなく符号が判別できる閾値の組合せを指定する。同図に示す例では、閾値Eth2に0.83、閾値Eth1に0.50、閾値Eth0に0.17が設定された設定ID=1の組が初期値として指定されている。これは記憶素子の出力が、符号“01”(満充電時)に対し1.00[V]、符号“00”に対し0.67[V]、符号“10”に対し0.33[V]、符号“11”に対し0.00[V]となることを想定した値である。
なお、ROM403に記憶する値は、メモリ素子の放電特性に合わせて判定誤りが少なくなるように値を調整しておくことが望ましい。同図では、放電特性に合わせて調整された4つの閾値電圧の組が示されている。
D/Aコンバータ404は、ROM403に記憶された閾値電圧の値を比較部104a〜104cが比較に用いることができるようにアナログ信号に変換して出力するものである。
閾値生成制御部401は、誤りが検出された場合に、レジスタ402に記憶された現在の閾値電圧の設定値を参照し、この設定値と異なっている設定値を選択してレジスタ402に記憶する。選択の方法は任意であり、例えば無作為に選択するように構成する。
なお、誤り検出や誤り訂正を適用する関係上、これらのメモリ素子群に含まれる各メモリ素子の読出し回数は同一となる。そのため、蓄積電荷の放電量はメモリ素子群内のメモリ素子内ではほとんど差がないと考えてよいので、同一のメモリ素子群内のメモリ素子に対しては同一の閾値電圧を用いる。
次に、このように構成された第1の実施の形態にかかる記憶媒体再生装置100による情報読出し処理について説明する。図6は、第1の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。
まず、閾値生成部107が、ROM403を参照して、比較部104a〜cが比較に用いる閾値電圧を生成する(ステップS601)。閾値生成部107は、読出し指示を受けて最初の比較処理では、閾値電圧の初期値をROM403から取得して閾値電圧を生成する。
次に、閾値生成部107は、閾値電圧が生成できたか否かを判断し(ステップS602)、生成できなかった場合は(ステップS602:NO)、比較部104a〜cが、エラーが発生したことを出力し(ステップS603)、情報読出し処理を終了する。
ここで、閾値電圧が生成できないとは、ROM403に格納されているすべての閾値電圧の候補を使い果たした場合をいう。これは、放電が進行したため、いずれの閾値電圧を用いて情報の読出しを行っても正常に情報を読み出せない場合が該当する。
閾値電圧が生成できた場合は(ステップS602:YES)、比較部104a〜cが、閾値生成部107により生成された閾値と比較することにより、記憶部110から符号を読み出す(ステップS604)。
次に、誤り訂正部105が、比較部104cが読み出した誤り訂正符号を用いて、誤り訂正処理を実行する(ステップS605)。誤り訂正部105は、比較部104aが情報記憶部110aから読み出した情報、および、比較部104bが誤り検出符号記憶部110bから読み出した誤り検出符号を合わせた情報を誤り訂正の対象とする。
次に、誤り検出部106が、誤り訂正部105による誤り訂正処理の結果に誤りが存在するか否かを判断する(ステップS606)。具体的には、誤り検出部106は、比較部104aが読み出して誤り訂正部105が訂正した情報に対して、比較部104bが読み出して誤り訂正部105が訂正した誤り検出符号を用いて、誤りが存在するか否かを判断する。
誤りが存在する場合は(ステップS606:YES)、閾値生成部107は、現在の閾値電圧と異なる値の閾値電圧をROM403から取得して、新たに閾値電圧を生成し(ステップS601)、以降の処理を繰り返す。
なお、閾値生成部107は、新たに生成する閾値電圧の値を、ROM403からランダムに選択する。ランダムに選択する場合であっても、閾値電圧の値は有限であるので、適切な閾値電圧を簡易な回路構成で高速に生成することが可能となる。
また、閾値生成部107は、新たに生成する閾値電圧の値を、閾値電圧が減少するような値を選択するように構成してもよい。メモリ素子に蓄積された電荷は、記憶のやり直しを行わない限り放電する一方であり、出力電圧は単調に減少することに対応するためである。
例えば、図5に示すような閾値電圧の設定がROM403に格納されていることを前提とすると、現在、設定ID=1の閾値電圧を用いているならば、新たな閾値電圧の値として、設定ID=2の閾値電圧を、新たな閾値電圧の値として生成する。このように構成することにより、適切な閾値電圧をより高速に生成することが可能となる。
ステップS606で、閾値生成部107が、誤りが存在しないと判断した場合は(ステップS606:NO)、正常に情報を読み出せているため、情報読出し処理を終了する。
このように、第1の実施の形態にかかる記憶媒体再生装置では、読出した情報の誤りを検出し、誤りが検出された場合にメモリ素子に記憶された符号を判定するための閾値を変更して再度情報を読み出すことができる。このため、放電が進んだメモリ素子であっても、正常に情報を読み出すことができる。これにより、正常に情報を読出し可能な期間と回数を増大させることが可能となる。
(第2の実施の形態)
第2の実施の形態にかかる記憶媒体再生装置は、読出した情報の誤りが検出されなかったときの閾値を記憶し、以降の読出し時に参照することにより、情報読出し処理の高速化を図るものである。
図7は、第2の実施の形態にかかる記憶媒体再生装置700の構成を示すブロック図である。同図に示すように、記憶媒体再生装置700は、記憶部110と、読出し閾値記憶部711と、誤り検出符号生成部101と、誤り訂正符号生成部102と、書込み制御部103a〜103cと、比較部104a〜cと、誤り訂正部105と、誤り検出部106と、閾値生成部707とを備えている。
第2の実施の形態では、読出し閾値記憶部711を追加したこと、および、閾値生成部707の機能が第1の実施の形態と異なっている。その他の構成および機能は、第1の実施の形態にかかる記憶媒体再生装置100の構成を表すブロック図である図1と同様であるので、同一符号を付し、ここでの説明は省略する。
読出し閾値記憶部711は、情報を正常に読み出せたときの閾値電圧の値を記憶する記憶部である。
閾値生成部707は、情報を正常に読み出せた場合に、そのときに用いていた閾値電圧の値を読出し閾値記憶部711に記憶するものである。また、次に情報を読み出す際には、読出し閾値記憶部711に記憶されている値に対応する閾値電圧を生成する。
これにより、正常に読出しが行われるまでの時間を短縮し、読出し処理を高速化することが可能となる。なお、読出し閾値記憶部711は、メモリ素子群への書き込みが行われたときには初期値に設定を戻すものとする。
次に、このように構成された第2の実施の形態にかかる記憶媒体再生装置700による情報読出し処理について説明する。図8は、第2の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。
まず、閾値生成部707が、読出し閾値記憶部711から前回読み出したときの閾値(以下、読出し閾値という。)を読み出す(ステップS801)。次に、閾値生成部707が、読出し閾値またはROM403を参照して閾値電圧を生成する(ステップS802)。
具体的には、閾値生成部707は、読出し閾値記憶部711から読出し閾値を読み出した直後は、当該読出し閾値に対応する閾値電圧を生成する。読出し閾値に対応する閾値電圧で正常に読出せず、再度ステップS802を実行するときには、ROM403を参照して異なる値の閾値電圧を生成する。
ステップS803からステップS807までの、閾値電圧生成判定処理、比較処理、誤り訂正処理、誤り検出処理は、第1の実施の形態にかかる記憶媒体再生装置100におけるステップS602からステップS606までと同様の処理なので、その説明を省略する。
ステップS807で、誤り検出部106が、誤り訂正処理の結果に誤りが存在しないと判断した場合(ステップS807:NO)、閾値生成部707は、この時点で用いていた閾値電圧を読出し閾値記憶部711に保存し(ステップS808)、情報読出し処理を終了する。
上述の処理では、誤り訂正で訂正された個数に関わらず、誤りが検出されずに正常に情報が読み出せた時点で閾値の変更を終了している。しかし、誤り訂正数が多い場合は、次の読出し時には誤りが発生し、閾値を変更しなければならない可能性が高いと考えられる。
そこで、正常に情報が読み出せた場合であっても、再度閾値を変更して情報の読み出しを繰り返し、誤り訂正数が最小となる閾値を求めて読出し閾値記憶部711に保存して、以降の読出し時に用いるように構成してもよい。
以下に、このような構成での情報読出し処理について説明する。図9は、第2の実施の形態における情報読出し処理の別の例を示すフローチャートである。
ステップS901からステップS907までの、閾値電圧生成処理、閾値電圧生成判定処理、比較処理、誤り訂正処理、誤り検出処理は、図8の例におけるステップS801からステップS807までと同様の処理なので、その説明を省略する。
ステップS907で、誤り検出部106が、誤り訂正処理の結果に誤りが存在しないと判断した場合(ステップS907:NO)、閾値生成部707は、この時点で用いていた閾値電圧と異なる値の閾値電圧を、ROM403を参照して生成する(ステップS908)。具体的には、この時点で用いていた閾値電圧より小さい値の閾値電圧をROM403から取得し、取得した値で閾値電圧を生成する。
次に、閾値生成部707は、閾値電圧が生成できたか否かを判断し(ステップS909)、生成できなかった場合は(ステップS909:NO)、閾値電圧の値を読出し閾値記憶部711に保存し(ステップS914)、情報読出し処理を終了する。
閾値電圧を生成できた場合(ステップS909:YES)、ステップS909からステップS911までの比較処理、誤り訂正処理を実行する。ステップS909からステップS911までの比較処理、誤り訂正処理は、図9のステップS905からステップS906までと同様の処理なので、その説明を省略する。
ステップS911で、誤り訂正部105が誤り訂正処理を実行した後、誤り検出部106が、訂正された誤りの数が増加したか否かを判断する(ステップS912)。具体的には、ステップS906で実行した誤り訂正処理で訂正した誤りの数、または、前回実行したステップS911での誤り訂正処理で訂正した誤りの数と、今回実行した誤り訂正処理で訂正した誤りの数を比較することにより、誤りの数が増加したか否かを判断する。
誤り検出部106が、訂正された誤りの数が増加していないと判断した場合は(ステップS912:NO)、閾値生成部707は、現在の閾値電圧と異なる値の閾値電圧をROM403から取得して、新たに閾値電圧を生成し(ステップS908)、以降の処理を繰り返す。
訂正された誤りの数が増加したと判断した場合は(ステップS912:YES)、閾値生成部707は、閾値電圧を1つ前の値に設定し(ステップS913)、その閾値を読出し閾値記憶部711に保存し(ステップS914)、読出し処理を終了する。
誤りの数が増加したということは、閾値電圧を過剰に減少させたと判断することができるためである。このようにして、誤り訂正数が最小となる閾値を求めることができる。誤り訂正数が最小となる閾値を用いて、次回以降の読出しに用いることにより、最適な閾値電圧へ到達する試行回数をさらに削減することができる。
このように、第2の実施の形態にかかる記憶媒体再生装置では、読出した情報の誤りが検出されなかったときの閾値を記憶手段に記憶し、以降の読出し時に参照することにより、正常に読み出せる閾値の判定処理および情報読出し処理の高速化を図ることができる。
(第3の実施の形態)
第3の実施の形態にかかる記憶媒体再生装置は、正常に情報を読出した際の閾値が所定の基準値より小さい場合に、電荷量を正常値に保持するリフレッシュ動作を行うものである。
図10は、第3の実施の形態にかかる記憶媒体再生装置1000の構成を示すブロック図である。同図に示すように、記憶媒体再生装置1000は、記憶部110と、誤り検出符号生成部101と、誤り訂正符号生成部102と、書込み制御部103a〜103cと、比較部104a〜cと、誤り訂正部105と、誤り検出部106と、閾値生成部107と、リフレッシュ制御部1008とを備えている。
第3の実施の形態では、リフレッシュ制御部1008を追加したことが第1の実施の形態と異なっている。その他の構成および機能は、第1の実施の形態にかかる記憶媒体再生装置100の構成を表すブロック図である図1と同様であるので、同一符号を付し、ここでの説明は省略する。
リフレッシュ制御部1008は、情報が正常に読み出せたときの閾値が予め定められた基準値より小さい場合に、記憶部110の電荷量を正常値に保持するリフレッシュ動作を行うものである。情報を正常に読み出せた場合であっても、閾値が低い場合は、各符号を分離できる余裕が小さくなっていると推定されるので、読出し時の誤りの発生を回避する必要があるためである。
次に、このように構成された第3の実施の形態にかかる記憶媒体再生装置1000による情報読出し処理について説明する。図11は、第3の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。
ステップS1101からステップS1106までの、閾値電圧生成処理、閾値電圧生成判定処理、比較処理、誤り訂正処理、誤り検出処理は、第1の実施の形態にかかる記憶媒体再生装置100におけるステップS601からステップS606までと同様の処理なので、その説明を省略する。
第3の実施の形態では、情報読出し処理の最後に、必要に応じてリフレッシュ動作を行うリフレッシュ処理を実行する点が、第1の実施の形態と異なっている(ステップS1107)。
以下に、ステップS1107に示したリフレッシュ処理の詳細について説明する。図12は、リフレッシュ処理の全体の流れを示すフローチャートである。
まず、リフレッシュ制御部1008が、情報を読み出すときに用いた閾値電圧が、予め定められた基準値より小さいか否かを判断する(ステップS1201)。基準値より小さくない場合は(ステップS1201:NO)、リフレッシュを行う必要がないため、リフレッシュ処理を終了する。
基準値より小さい場合は(ステップS1201:YES)、リフレッシュ制御部1008は、訂正された誤りの数が、予め定められた別の基準値より大きいか否かを判断する(ステップS1202)。
多数の誤りが訂正できる誤り訂正符号を使用している場合には、閾値のみでリフレッシュの判断をしていると過剰にリフレッシュを行ってしまうことが考えられる。そこで、訂正された誤りの数が少ないときにはリフレッシュを行わないようにするための判定をここで行っている。
訂正された誤りの数が基準値より大きくないと判断した場合は(ステップS1202:NO)、リフレッシュを行う必要がないため、リフレッシュ処理を終了する。
なお、訂正した誤りの数を判定せずに、閾値電圧だけでリフレッシュの要否を判断するように構成してもよい。
ステップS1202で、訂正された誤りの数が基準値より大きいと判断した場合は(ステップS1202:YES)、リフレッシュ制御部1008は、記憶部110の情報を消去する(ステップS1203)。なお、書込み前に情報を消去する必要のない種類のメモリ素子である場合は、本ステップを省略することができる。
次に、書込み制御部103a〜103cが、誤り訂正がなされた情報を記憶部110に書込み(ステップS1204)、リフレッシュ処理を終了する。
このように、第3の実施の形態にかかる記憶媒体再生装置では、正常に情報を読出した際の閾値が所定の基準値より小さい場合に、電荷量を正常値に保持するリフレッシュ動作を行うことができる。また、誤り訂正数が所定の基準値より大きいか否かを考慮してリフレッシュ動作を行うか否かを判断することができる。これにより、電荷量を適切に維持することができ、正常に情報を読出し可能な期間と回数を増大させることが可能となる。
なお、第1〜第3の実施の形態にかかる記憶媒体再生装置で実行される記憶媒体再生プログラムは、ROM等に予め組み込まれて提供される。
第1〜第3の実施の形態にかかる記憶媒体再生装置で実行される記憶媒体再生プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM(Compact Disk Read Only Memory)、フレキシブルディスク(FD)、CD−R(Compact Disk Recordable)、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、第1〜第3の実施の形態にかかる記憶媒体再生装置で実行される記憶媒体再生プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、第1〜第3の実施の形態にかかる記憶媒体再生装置で実行される記憶媒体再生プログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
第1〜第3の実施の形態にかかる記憶媒体再生装置で実行される記憶媒体再生プログラムは、上述した各部(誤り検出符号生成部、誤り訂正符号生成部、書込み制御部、比較部、誤り訂正部、誤り検出部、閾値生成部、リフレッシュ制御部)を含むモジュール構成となっており、実際のハードウェアとしてはCPU(Central Processing Unit)が上記ROMから記憶媒体再生プログラムを読出して実行することにより上記各部が主記憶装置上にロードされ、各部が主記憶装置上に生成されるようになっている。
以上のように、本発明にかかる記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラムは、情報を電荷量として蓄積記憶するメモリ素子から情報を読み出す記憶媒体再生装置に適している。
第1の実施の形態にかかる記憶媒体再生装置の構成を示すブロック図である。 記憶部を構成するメモリ素子の等価回路の一例を示す説明図である。 メモリ素子の電荷量分布の一例を示した説明図である。 閾値生成部の詳細な構成を示すブロック図である。 ROMに記憶された閾値電圧の組の格納例を示す説明図である。 第1の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。 第2の実施の形態にかかる記憶媒体再生装置の構成を示すブロック図である。 第2の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。 第2の実施の形態における情報読出し処理の別の例を示すフローチャートである。 第3の実施の形態にかかる記憶媒体再生装置の構成を示すブロック図である。 第3の実施の形態における情報読出し処理の全体の流れを示すフローチャートである。 リフレッシュ処理の全体の流れを示すフローチャートである。
符号の説明
100 記憶媒体再生装置
101 誤り検出符号生成部
102 誤り訂正符号生成部
103a、103b、103c 書込み制御部
104a、104b、104c 比較部
105 誤り訂正部
106 誤り検出部
107 閾値生成部
110 記憶部
110a 情報記憶部
110b 誤り検出符号記憶部
110c 誤り訂正符号記憶部
401 閾値生成制御部
402 レジスタ
403 ROM
404 D/Aコンバータ
700 記憶媒体再生装置
707 閾値生成部
711 読出し閾値記憶部
1000 記憶媒体再生装置
1008 リフレッシュ制御部

Claims (13)

  1. 電荷量の大小に関連付けて情報を記憶する記憶手段と、
    第1の閾値と、前記記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較手段と、
    前記比較手段が読出した情報に誤りが存在するか否かを判断する誤り検出手段と、
    前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成手段と、を備え、
    前記比較手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記閾値生成手段が生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報を読み出すことを特徴とする記憶媒体再生装置。
  2. 予め定められた複数の閾値を記憶する閾値候補記憶手段をさらに備え、
    前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記閾値候補記憶手段に記憶された前記複数の閾値から任意の閾値を取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項1に記載の記憶媒体再生装置。
  3. 前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項2に記載の記憶媒体再生装置。
  4. 前記閾値候補記憶手段は、前記記憶手段に蓄積された電荷が放電されていないときに用いる初期閾値と、前記電荷の放電特性に応じて予め定められた閾値であって、前記初期閾値より小さい複数の閾値とを記憶し、
    前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項2に記載の記憶媒体再生装置。
  5. 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
    前記誤り検出手段は、前記誤り訂正手段が訂正した情報に誤りが存在するか否かを判断することを特徴とする請求項1に記載の記憶媒体再生装置。
  6. 前記比較手段が情報を読み出す際に用いた前記第1の閾値を記憶する読出し閾値記憶手段をさらに備え、
    前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在しないと判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値を前記読出し閾値記憶手段に記憶し、
    前記比較手段は、前記読出し閾値記憶手段に記憶されている前記第1の閾値を読出し、読出した前記第1の閾値を用いて前記記憶手段に記憶された電荷量との比較を行うことを特徴とする請求項1に記載の記憶媒体再生装置。
  7. 前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項6に記載の記憶媒体再生装置。
  8. 前記閾値候補記憶手段は、前記記憶手段に蓄積された電荷が放電されていないときに用いる初期閾値と、前記電荷の放電特性に応じて予め定められた閾値であって、前記初期閾値より小さい複数の閾値とを記憶し、
    前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項7に記載の記憶媒体再生装置。
  9. 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
    前記誤り検出手段は、前記第2の閾値を用いて前記比較手段が読出した情報に対して前記誤り訂正手段が訂正した誤りの個数が、前記第1の閾値を用いて前記比較手段が読出した情報に対して前記誤り訂正手段が訂正した誤りの個数より増加したか否かを判断し、
    前記閾値生成手段は、前記誤り検出手段が誤りの個数が増加したと判断した場合に、前記第1の閾値を前記読出し閾値記憶手段に記憶し、前記誤り検出手段が誤りの個数が増加していないと判断した場合に、前記第2の閾値と異なる第3の閾値を生成し、
    前記比較手段は、前記誤り検出手段が誤りの個数が増加していないと判断した場合に、前記閾値生成手段が生成した前記第3の閾値を前記第1の閾値として前記記憶手段から情報を読み出すことを特徴とする請求項6に記載の記憶媒体再生装置。
  10. 前記誤り検出手段が情報に誤りが存在しないと判断した場合に、前記第1の閾値と予め定められた第1の基準値とを比較し、前記第1の基準値より小さい場合に、前記記憶手段の電荷量を正常値に保持するリフレッシュ動作を行うリフレッシュ制御手段をさらに備えたことを特徴とする請求項1に記載の記憶媒体再生装置。
  11. 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
    前記リフレッシュ制御手段は、前記第1の閾値が前記第1の基準値より小さいと判断した場合に、前記誤り訂正手段が訂正した誤りの個数と予め定められた第2の基準値とを比較し、前記第2の基準値より大きい場合に、前記リフレッシュ動作を行うことを特徴とする請求項10に記載の記憶媒体再生装置。
  12. 第1の閾値と、電荷量の大小に関連付けて情報を記憶する記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較ステップと、
    前記比較ステップが読出した情報に誤りが存在するか否かを判断する誤り検出ステップと、
    前記誤り検出ステップが情報に誤りが存在すると判断した場合に、前記比較ステップが情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成ステップと、を備え、
    前記比較ステップは、前記誤り検出ステップが情報に誤りが存在すると判断した場合に、前記閾値生成ステップが生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報読み出すことを特徴とする記憶媒体再生方法。
  13. 第1の閾値と、電荷量の大小に関連付けて情報を記憶する記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較手順と、
    前記比較手順が読出した情報に誤りが存在するか否かを判断する誤り検出手順と、
    前記誤り検出手順が情報に誤りが存在すると判断した場合に、前記比較手順が情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成手順と、を備え、
    前記比較手順は、前記誤り検出手順が情報に誤りが存在すると判断した場合に、前記閾値生成手順が生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報読み出すことをコンピュータに実行させる記憶媒体再生プログラム。
JP2005318803A 2005-11-01 2005-11-01 記憶媒体再生装置 Active JP4660353B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005318803A JP4660353B2 (ja) 2005-11-01 2005-11-01 記憶媒体再生装置
US11/531,963 US7551478B2 (en) 2005-11-01 2006-09-14 Apparatus, method and computer program product for reading information stored in storage medium
CNB2006101429908A CN100565703C (zh) 2005-11-01 2006-10-26 用于再生存储在存储介质中的信息的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005318803A JP4660353B2 (ja) 2005-11-01 2005-11-01 記憶媒体再生装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009278044A Division JP2010055746A (ja) 2009-12-07 2009-12-07 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム

Publications (2)

Publication Number Publication Date
JP2007128577A true JP2007128577A (ja) 2007-05-24
JP4660353B2 JP4660353B2 (ja) 2011-03-30

Family

ID=38071487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005318803A Active JP4660353B2 (ja) 2005-11-01 2005-11-01 記憶媒体再生装置

Country Status (3)

Country Link
US (1) US7551478B2 (ja)
JP (1) JP4660353B2 (ja)
CN (1) CN100565703C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030172A (ko) * 2009-09-17 2011-03-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
JP2013503410A (ja) * 2009-08-25 2013-01-31 マイクロン テクノロジー, インク. メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
JP2015165388A (ja) * 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
WO2016084497A1 (ja) * 2014-11-26 2016-06-02 ソニー株式会社 メモリシステム、記憶装置、および、メモリシステムの制御方法
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system
JP2018045744A (ja) * 2016-09-14 2018-03-22 東芝メモリ株式会社 メモリシステムおよび方法
JP7448646B2 (ja) 2019-10-30 2024-03-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性ランダム・アクセス・メモリにおける補正読取り電圧オフセットの計算

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003346432A (ja) * 2002-05-22 2003-12-05 Internatl Business Mach Corp <Ibm> データ記憶装置およびデータ処理方法
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2008066466A (ja) * 2006-09-06 2008-03-21 Toshiba Corp 半導体記憶装置およびその読み出し電圧の補正方法
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
CN101616765A (zh) * 2007-01-08 2009-12-30 阿绍克·威施瓦那兹·赛泽 用于接合和脱开旋转工具架驱动的驱动连接器的启动系统
JP2008217857A (ja) * 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
JP4564520B2 (ja) * 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
JP5194775B2 (ja) * 2007-12-21 2013-05-08 日本電気株式会社 光チャネルモニタのデータ収集方法およびプログラムならびに伝送装置
KR101077339B1 (ko) * 2007-12-28 2011-10-26 가부시끼가이샤 도시바 반도체 기억 장치
JP4439569B2 (ja) 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
JP2010015197A (ja) 2008-06-30 2010-01-21 Toshiba Corp ストレージ制御装置、データ復元装置およびストレージシステム
JP2010015195A (ja) * 2008-06-30 2010-01-21 Toshiba Corp 記憶制御装置及び記憶制御方法
JP2010009548A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 記憶装置、制御装置、記憶システム、および記憶方法
JP5242264B2 (ja) * 2008-07-07 2013-07-24 株式会社東芝 データ制御装置、ストレージシステムおよびプログラム
JP4551958B2 (ja) * 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8572445B2 (en) * 2010-09-21 2013-10-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with imminent error prediction
JP5039193B2 (ja) 2010-09-22 2012-10-03 株式会社東芝 半導体記憶装置および制御方法
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
JP5740296B2 (ja) 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9786386B2 (en) * 2015-02-27 2017-10-10 Microsoft Technology Licensing, Llc Dynamic approximate storage for custom applications
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
JP6659494B2 (ja) 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133300A (ja) * 1987-08-31 1989-05-25 Oki Electric Ind Co Ltd 自己訂正機能付半導体記憶装置及びマイクロコンピュータ
JPH1078853A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 記憶装置
JPH11154394A (ja) * 1997-09-08 1999-06-08 Invox Technol 誤り検出及び訂正を備えた多値レベル不揮発性メモリ
JP2001332096A (ja) * 2000-05-16 2001-11-30 Hitachi Ltd 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置
WO2005041107A2 (en) * 2003-10-29 2005-05-06 Saifun Semiconductors Ltd. A method circuit and system for determining a reference voltage

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128944A (en) * 1989-05-26 1992-07-07 Texas Instruments Incorporated Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory
US5233559A (en) * 1991-02-11 1993-08-03 Intel Corporation Row redundancy for flash memories
JP2730375B2 (ja) * 1992-01-31 1998-03-25 日本電気株式会社 半導体メモリ
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US5517634A (en) * 1992-06-23 1996-05-14 Quantum Corporation Disk drive system including a DRAM array and associated method for programming initial information into the array
US5428621A (en) * 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
US5883903A (en) * 1993-09-20 1999-03-16 Fujitsu Limited Semiconductor memory of XN type having parity corresponding to n×m bits
KR0168896B1 (ko) * 1993-09-20 1999-02-01 세키자와 다다시 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치
WO1995034075A1 (en) * 1994-06-02 1995-12-14 Intel Corporation Sensing schemes for flash memory with multilevel cells
US5559742A (en) * 1995-02-23 1996-09-24 Micron Technology, Inc. Flash memory having transistor redundancy
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP2833574B2 (ja) * 1996-03-28 1998-12-09 日本電気株式会社 不揮発性半導体記憶装置
US5774396A (en) * 1996-03-29 1998-06-30 Aplus Integrated Circuits, Inc. Flash memory with row redundancy
TW380255B (en) * 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory
KR100432442B1 (ko) * 1999-02-22 2004-05-22 인피니언 테크놀로지스 아게 자기 증폭 다이내믹 메모리 셀을 갖춘 메모리 셀 어레이를동작시키기 위한 방법
US6108250A (en) * 1999-04-15 2000-08-22 Alliance Semiconductor Corporation Fast redundancy scheme for high density, high speed memories
US6469932B2 (en) * 2001-03-12 2002-10-22 Micron Technology, Inc. Memory with row redundancy
US6711056B2 (en) * 2001-03-12 2004-03-23 Micron Technology, Inc. Memory with row redundancy
US6771541B1 (en) * 2003-02-25 2004-08-03 Nexflash Technologies, Inc. Method and apparatus for providing row redundancy in nonvolatile semiconductor memory
US7057939B2 (en) * 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
US7009889B2 (en) * 2004-05-28 2006-03-07 Sandisk Corporation Comprehensive erase verification for non-volatile memory
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01133300A (ja) * 1987-08-31 1989-05-25 Oki Electric Ind Co Ltd 自己訂正機能付半導体記憶装置及びマイクロコンピュータ
JPH1078853A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 記憶装置
JPH11154394A (ja) * 1997-09-08 1999-06-08 Invox Technol 誤り検出及び訂正を備えた多値レベル不揮発性メモリ
JP2001332096A (ja) * 2000-05-16 2001-11-30 Hitachi Ltd 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置
WO2005041107A2 (en) * 2003-10-29 2005-05-06 Saifun Semiconductors Ltd. A method circuit and system for determining a reference voltage
JP2007512639A (ja) * 2003-10-29 2007-05-17 サイファン・セミコンダクターズ・リミテッド 基準電圧を決定する方法、回路、及びシステム

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
JP2013503410A (ja) * 2009-08-25 2013-01-31 マイクロン テクノロジー, インク. メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム
US8576632B2 (en) 2009-08-25 2013-11-05 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
US8830762B2 (en) 2009-08-25 2014-09-09 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
KR20110030172A (ko) * 2009-09-17 2011-03-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
KR101678909B1 (ko) 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
JP2011238346A (ja) * 2011-06-16 2011-11-24 Sandisk Il Ltd フラッシュメモリ内のエラーから復旧するための方法
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
JP2015165388A (ja) * 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system
WO2016084497A1 (ja) * 2014-11-26 2016-06-02 ソニー株式会社 メモリシステム、記憶装置、および、メモリシステムの制御方法
JPWO2016084497A1 (ja) * 2014-11-26 2017-08-31 ソニー株式会社 メモリシステム、記憶装置、および、メモリシステムの制御方法
US10031865B2 (en) 2014-11-26 2018-07-24 Sony Corporation Memory system, storage device, and method for controlling memory system
JP2018045744A (ja) * 2016-09-14 2018-03-22 東芝メモリ株式会社 メモリシステムおよび方法
US10789125B2 (en) 2016-09-14 2020-09-29 Toshiba Memory Corporation Memory system and method
JP7448646B2 (ja) 2019-10-30 2024-03-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性ランダム・アクセス・メモリにおける補正読取り電圧オフセットの計算

Also Published As

Publication number Publication date
JP4660353B2 (ja) 2011-03-30
CN1959843A (zh) 2007-05-09
CN100565703C (zh) 2009-12-02
US20070174740A1 (en) 2007-07-26
US7551478B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
JP4660353B2 (ja) 記憶媒体再生装置
JP4575288B2 (ja) 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP4413840B2 (ja) 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US10020072B2 (en) Detect developed bad blocks in non-volatile memory devices
KR100760886B1 (ko) 기록가능한 트랙킹 셀
KR100842680B1 (ko) 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US8321765B2 (en) Method of reading data in non-volatile memory device
KR100632952B1 (ko) 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치
US10614907B2 (en) Short detection and inversion
US10403386B2 (en) Method for screening bad column in data storage medium
US10031865B2 (en) Memory system, storage device, and method for controlling memory system
US11081178B2 (en) Memory, information processing system, and method of controlling memory
JP3090066B2 (ja) 多値不揮発性半導体メモリ
KR20160057182A (ko) 저항변화 메모리 장치, 이를 위한 읽기 회로부 및 동작 방법
JP2010108029A (ja) 不揮発性メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US20130104003A1 (en) Memory system and method for recording/reproducing data thereof
US20170322842A1 (en) Memory controller, memory system, and method of controlling memory controller
JP2010055746A (ja) 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2012190538A (ja) 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム
US8953375B2 (en) Semiconductor memory device and operation method thereof
JP5781047B2 (ja) 記憶媒体
JP2010055745A (ja) 記憶媒体
JP2008305507A (ja) フラッシュメモリの状態検出方法
JP2020113347A (ja) 半導体記憶装置
KR102610253B1 (ko) 데이터 복구 방법 및 데이터 복구를 수행하는 비휘발성 메모리

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4660353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350