JP2007128577A - 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム - Google Patents
記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム Download PDFInfo
- Publication number
- JP2007128577A JP2007128577A JP2005318803A JP2005318803A JP2007128577A JP 2007128577 A JP2007128577 A JP 2007128577A JP 2005318803 A JP2005318803 A JP 2005318803A JP 2005318803 A JP2005318803 A JP 2005318803A JP 2007128577 A JP2007128577 A JP 2007128577A
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- information
- error
- threshold value
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Abstract
【解決手段】電荷量の大小に関連付けて情報を記憶する記憶部110と、第1の閾値と、記憶部110に記憶された電荷量とを比較して、比較結果に基づいて記憶部110から電荷量に関連付けられた情報を読み出す比較部104a〜104cと、読出した情報に誤りが存在するか否かを判断する誤り検出部106と、情報に誤りが存在すると判断した場合に、比較部104a〜104cが情報を読み出す際に用いた第1の閾値と異なる値の第2の閾値を生成する閾値生成部107とを備え、比較部104a〜104cは、情報に誤りが存在すると判断した場合に、閾値生成部107が生成した第2の閾値を第1の閾値として記憶部110から情報読み出すことを特徴とする。
【選択図】 図1
Description
第1の実施の形態にかかる記憶媒体再生装置は、読出した情報の誤りを検出し、誤りが検出された場合に、メモリ素子に記憶された符号を判定するための閾値を変更して再度情報を読み出すものである。
第2の実施の形態にかかる記憶媒体再生装置は、読出した情報の誤りが検出されなかったときの閾値を記憶し、以降の読出し時に参照することにより、情報読出し処理の高速化を図るものである。
第3の実施の形態にかかる記憶媒体再生装置は、正常に情報を読出した際の閾値が所定の基準値より小さい場合に、電荷量を正常値に保持するリフレッシュ動作を行うものである。
101 誤り検出符号生成部
102 誤り訂正符号生成部
103a、103b、103c 書込み制御部
104a、104b、104c 比較部
105 誤り訂正部
106 誤り検出部
107 閾値生成部
110 記憶部
110a 情報記憶部
110b 誤り検出符号記憶部
110c 誤り訂正符号記憶部
401 閾値生成制御部
402 レジスタ
403 ROM
404 D/Aコンバータ
700 記憶媒体再生装置
707 閾値生成部
711 読出し閾値記憶部
1000 記憶媒体再生装置
1008 リフレッシュ制御部
Claims (13)
- 電荷量の大小に関連付けて情報を記憶する記憶手段と、
第1の閾値と、前記記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較手段と、
前記比較手段が読出した情報に誤りが存在するか否かを判断する誤り検出手段と、
前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成手段と、を備え、
前記比較手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記閾値生成手段が生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報を読み出すことを特徴とする記憶媒体再生装置。 - 予め定められた複数の閾値を記憶する閾値候補記憶手段をさらに備え、
前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記閾値候補記憶手段に記憶された前記複数の閾値から任意の閾値を取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項1に記載の記憶媒体再生装置。 - 前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項2に記載の記憶媒体再生装置。
- 前記閾値候補記憶手段は、前記記憶手段に蓄積された電荷が放電されていないときに用いる初期閾値と、前記電荷の放電特性に応じて予め定められた閾値であって、前記初期閾値より小さい複数の閾値とを記憶し、
前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項2に記載の記憶媒体再生装置。 - 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
前記誤り検出手段は、前記誤り訂正手段が訂正した情報に誤りが存在するか否かを判断することを特徴とする請求項1に記載の記憶媒体再生装置。 - 前記比較手段が情報を読み出す際に用いた前記第1の閾値を記憶する読出し閾値記憶手段をさらに備え、
前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在しないと判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値を前記読出し閾値記憶手段に記憶し、
前記比較手段は、前記読出し閾値記憶手段に記憶されている前記第1の閾値を読出し、読出した前記第1の閾値を用いて前記記憶手段に記憶された電荷量との比較を行うことを特徴とする請求項1に記載の記憶媒体再生装置。 - 前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項6に記載の記憶媒体再生装置。
- 前記閾値候補記憶手段は、前記記憶手段に蓄積された電荷が放電されていないときに用いる初期閾値と、前記電荷の放電特性に応じて予め定められた閾値であって、前記初期閾値より小さい複数の閾値とを記憶し、
前記閾値生成手段は、前記誤り検出手段が情報に誤りが存在すると判断した場合に、前記比較手段が情報を読み出す際に用いた前記第1の閾値より小さい閾値を前記閾値候補記憶手段から取得し、取得した閾値を前記第2の閾値として生成することを特徴とする請求項7に記載の記憶媒体再生装置。 - 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
前記誤り検出手段は、前記第2の閾値を用いて前記比較手段が読出した情報に対して前記誤り訂正手段が訂正した誤りの個数が、前記第1の閾値を用いて前記比較手段が読出した情報に対して前記誤り訂正手段が訂正した誤りの個数より増加したか否かを判断し、
前記閾値生成手段は、前記誤り検出手段が誤りの個数が増加したと判断した場合に、前記第1の閾値を前記読出し閾値記憶手段に記憶し、前記誤り検出手段が誤りの個数が増加していないと判断した場合に、前記第2の閾値と異なる第3の閾値を生成し、
前記比較手段は、前記誤り検出手段が誤りの個数が増加していないと判断した場合に、前記閾値生成手段が生成した前記第3の閾値を前記第1の閾値として前記記憶手段から情報を読み出すことを特徴とする請求項6に記載の記憶媒体再生装置。 - 前記誤り検出手段が情報に誤りが存在しないと判断した場合に、前記第1の閾値と予め定められた第1の基準値とを比較し、前記第1の基準値より小さい場合に、前記記憶手段の電荷量を正常値に保持するリフレッシュ動作を行うリフレッシュ制御手段をさらに備えたことを特徴とする請求項1に記載の記憶媒体再生装置。
- 前記比較手段が読出した情報に対して誤り訂正を行う誤り訂正手段をさらに備え、
前記リフレッシュ制御手段は、前記第1の閾値が前記第1の基準値より小さいと判断した場合に、前記誤り訂正手段が訂正した誤りの個数と予め定められた第2の基準値とを比較し、前記第2の基準値より大きい場合に、前記リフレッシュ動作を行うことを特徴とする請求項10に記載の記憶媒体再生装置。 - 第1の閾値と、電荷量の大小に関連付けて情報を記憶する記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較ステップと、
前記比較ステップが読出した情報に誤りが存在するか否かを判断する誤り検出ステップと、
前記誤り検出ステップが情報に誤りが存在すると判断した場合に、前記比較ステップが情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成ステップと、を備え、
前記比較ステップは、前記誤り検出ステップが情報に誤りが存在すると判断した場合に、前記閾値生成ステップが生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報読み出すことを特徴とする記憶媒体再生方法。 - 第1の閾値と、電荷量の大小に関連付けて情報を記憶する記憶手段に記憶された電荷量とを比較して、比較結果に基づいて前記記憶手段から電荷量に関連付けられた情報を読み出す比較手順と、
前記比較手順が読出した情報に誤りが存在するか否かを判断する誤り検出手順と、
前記誤り検出手順が情報に誤りが存在すると判断した場合に、前記比較手順が情報を読み出す際に用いた前記第1の閾値と異なる値の第2の閾値を生成する閾値生成手順と、を備え、
前記比較手順は、前記誤り検出手順が情報に誤りが存在すると判断した場合に、前記閾値生成手順が生成した前記第2の閾値を前記第1の閾値として前記記憶手段から情報読み出すことをコンピュータに実行させる記憶媒体再生プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005318803A JP4660353B2 (ja) | 2005-11-01 | 2005-11-01 | 記憶媒体再生装置 |
US11/531,963 US7551478B2 (en) | 2005-11-01 | 2006-09-14 | Apparatus, method and computer program product for reading information stored in storage medium |
CNB2006101429908A CN100565703C (zh) | 2005-11-01 | 2006-10-26 | 用于再生存储在存储介质中的信息的装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005318803A JP4660353B2 (ja) | 2005-11-01 | 2005-11-01 | 記憶媒体再生装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009278044A Division JP2010055746A (ja) | 2009-12-07 | 2009-12-07 | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128577A true JP2007128577A (ja) | 2007-05-24 |
JP4660353B2 JP4660353B2 (ja) | 2011-03-30 |
Family
ID=38071487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005318803A Active JP4660353B2 (ja) | 2005-11-01 | 2005-11-01 | 記憶媒体再生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7551478B2 (ja) |
JP (1) | JP4660353B2 (ja) |
CN (1) | CN100565703C (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110030172A (ko) * | 2009-09-17 | 2011-03-23 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법 |
JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
JP2013503410A (ja) * | 2009-08-25 | 2013-01-31 | マイクロン テクノロジー, インク. | メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム |
KR101518199B1 (ko) * | 2008-05-23 | 2015-05-06 | 삼성전자주식회사 | 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치 |
JP2015165388A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9189313B2 (en) | 2012-08-27 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module |
WO2016084497A1 (ja) * | 2014-11-26 | 2016-06-02 | ソニー株式会社 | メモリシステム、記憶装置、および、メモリシステムの制御方法 |
US9607703B2 (en) | 2014-09-08 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system |
JP2018045744A (ja) * | 2016-09-14 | 2018-03-22 | 東芝メモリ株式会社 | メモリシステムおよび方法 |
JP7448646B2 (ja) | 2019-10-30 | 2024-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性ランダム・アクセス・メモリにおける補正読取り電圧オフセットの計算 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003346432A (ja) * | 2002-05-22 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | データ記憶装置およびデータ処理方法 |
JP4660353B2 (ja) | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
JP4575288B2 (ja) * | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
JP2008066466A (ja) * | 2006-09-06 | 2008-03-21 | Toshiba Corp | 半導体記憶装置およびその読み出し電圧の補正方法 |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
CN101616765A (zh) * | 2007-01-08 | 2009-12-30 | 阿绍克·威施瓦那兹·赛泽 | 用于接合和脱开旋转工具架驱动的驱动连接器的启动系统 |
JP2008217857A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | メモリコントローラ及び半導体装置 |
JP4564520B2 (ja) * | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
JP4538034B2 (ja) * | 2007-09-26 | 2010-09-08 | 株式会社東芝 | 半導体記憶装置、及びその制御方法 |
JP5194775B2 (ja) * | 2007-12-21 | 2013-05-08 | 日本電気株式会社 | 光チャネルモニタのデータ収集方法およびプログラムならびに伝送装置 |
KR101077339B1 (ko) * | 2007-12-28 | 2011-10-26 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
JP4439569B2 (ja) | 2008-04-24 | 2010-03-24 | 株式会社東芝 | メモリシステム |
KR101506655B1 (ko) * | 2008-05-15 | 2015-03-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 오류 관리 방법 |
JP2010015197A (ja) | 2008-06-30 | 2010-01-21 | Toshiba Corp | ストレージ制御装置、データ復元装置およびストレージシステム |
JP2010015195A (ja) * | 2008-06-30 | 2010-01-21 | Toshiba Corp | 記憶制御装置及び記憶制御方法 |
JP2010009548A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 記憶装置、制御装置、記憶システム、および記憶方法 |
JP5242264B2 (ja) * | 2008-07-07 | 2013-07-24 | 株式会社東芝 | データ制御装置、ストレージシステムおよびプログラム |
JP4551958B2 (ja) * | 2008-12-22 | 2010-09-29 | 株式会社東芝 | 半導体記憶装置および半導体記憶装置の制御方法 |
JP5268710B2 (ja) * | 2009-02-27 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
US8576625B1 (en) | 2010-04-20 | 2013-11-05 | Marvell International Ltd. | Decoder parameter estimation using multiple memory reads |
US8572445B2 (en) * | 2010-09-21 | 2013-10-29 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) with imminent error prediction |
JP5039193B2 (ja) | 2010-09-22 | 2012-10-03 | 株式会社東芝 | 半導体記憶装置および制御方法 |
US8665650B2 (en) * | 2011-02-18 | 2014-03-04 | Marvell World Trade Ltd. | Reliability metrics management for soft decoding |
US8472274B2 (en) * | 2011-03-02 | 2013-06-25 | Apple Inc. | Using temperature sensors with a memory device |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
JP5740296B2 (ja) | 2011-12-16 | 2015-06-24 | 株式会社東芝 | 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
DE102014211111A1 (de) * | 2014-06-11 | 2015-12-17 | Robert Bosch Gmbh | Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9786386B2 (en) * | 2015-02-27 | 2017-10-10 | Microsoft Technology Licensing, Llc | Dynamic approximate storage for custom applications |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
JP6659494B2 (ja) | 2016-08-19 | 2020-03-04 | キオクシア株式会社 | 半導体記憶装置及びメモリシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133300A (ja) * | 1987-08-31 | 1989-05-25 | Oki Electric Ind Co Ltd | 自己訂正機能付半導体記憶装置及びマイクロコンピュータ |
JPH1078853A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 記憶装置 |
JPH11154394A (ja) * | 1997-09-08 | 1999-06-08 | Invox Technol | 誤り検出及び訂正を備えた多値レベル不揮発性メモリ |
JP2001332096A (ja) * | 2000-05-16 | 2001-11-30 | Hitachi Ltd | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 |
WO2005041107A2 (en) * | 2003-10-29 | 2005-05-06 | Saifun Semiconductors Ltd. | A method circuit and system for determining a reference voltage |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
US5233559A (en) * | 1991-02-11 | 1993-08-03 | Intel Corporation | Row redundancy for flash memories |
JP2730375B2 (ja) * | 1992-01-31 | 1998-03-25 | 日本電気株式会社 | 半導体メモリ |
US5347489A (en) * | 1992-04-21 | 1994-09-13 | Intel Corporation | Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy |
US5517634A (en) * | 1992-06-23 | 1996-05-14 | Quantum Corporation | Disk drive system including a DRAM array and associated method for programming initial information into the array |
US5428621A (en) * | 1992-09-21 | 1995-06-27 | Sundisk Corporation | Latent defect handling in EEPROM devices |
US5883903A (en) * | 1993-09-20 | 1999-03-16 | Fujitsu Limited | Semiconductor memory of XN type having parity corresponding to n×m bits |
KR0168896B1 (ko) * | 1993-09-20 | 1999-02-01 | 세키자와 다다시 | 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치 |
WO1995034075A1 (en) * | 1994-06-02 | 1995-12-14 | Intel Corporation | Sensing schemes for flash memory with multilevel cells |
US5559742A (en) * | 1995-02-23 | 1996-09-24 | Micron Technology, Inc. | Flash memory having transistor redundancy |
US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
JP2833574B2 (ja) * | 1996-03-28 | 1998-12-09 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US5774396A (en) * | 1996-03-29 | 1998-06-30 | Aplus Integrated Circuits, Inc. | Flash memory with row redundancy |
TW380255B (en) * | 1997-02-26 | 2000-01-21 | Toshiba Corp | Semiconductor memory |
KR100432442B1 (ko) * | 1999-02-22 | 2004-05-22 | 인피니언 테크놀로지스 아게 | 자기 증폭 다이내믹 메모리 셀을 갖춘 메모리 셀 어레이를동작시키기 위한 방법 |
US6108250A (en) * | 1999-04-15 | 2000-08-22 | Alliance Semiconductor Corporation | Fast redundancy scheme for high density, high speed memories |
US6469932B2 (en) * | 2001-03-12 | 2002-10-22 | Micron Technology, Inc. | Memory with row redundancy |
US6711056B2 (en) * | 2001-03-12 | 2004-03-23 | Micron Technology, Inc. | Memory with row redundancy |
US6771541B1 (en) * | 2003-02-25 | 2004-08-03 | Nexflash Technologies, Inc. | Method and apparatus for providing row redundancy in nonvolatile semiconductor memory |
US7057939B2 (en) * | 2004-04-23 | 2006-06-06 | Sandisk Corporation | Non-volatile memory and control with improved partial page program capability |
US7009889B2 (en) * | 2004-05-28 | 2006-03-07 | Sandisk Corporation | Comprehensive erase verification for non-volatile memory |
JP4660353B2 (ja) | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
JP4575288B2 (ja) * | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
-
2005
- 2005-11-01 JP JP2005318803A patent/JP4660353B2/ja active Active
-
2006
- 2006-09-14 US US11/531,963 patent/US7551478B2/en active Active
- 2006-10-26 CN CNB2006101429908A patent/CN100565703C/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133300A (ja) * | 1987-08-31 | 1989-05-25 | Oki Electric Ind Co Ltd | 自己訂正機能付半導体記憶装置及びマイクロコンピュータ |
JPH1078853A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 記憶装置 |
JPH11154394A (ja) * | 1997-09-08 | 1999-06-08 | Invox Technol | 誤り検出及び訂正を備えた多値レベル不揮発性メモリ |
JP2001332096A (ja) * | 2000-05-16 | 2001-11-30 | Hitachi Ltd | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 |
WO2005041107A2 (en) * | 2003-10-29 | 2005-05-06 | Saifun Semiconductors Ltd. | A method circuit and system for determining a reference voltage |
JP2007512639A (ja) * | 2003-10-29 | 2007-05-17 | サイファン・セミコンダクターズ・リミテッド | 基準電圧を決定する方法、回路、及びシステム |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101518199B1 (ko) * | 2008-05-23 | 2015-05-06 | 삼성전자주식회사 | 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치 |
JP2013503410A (ja) * | 2009-08-25 | 2013-01-31 | マイクロン テクノロジー, インク. | メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム |
US8576632B2 (en) | 2009-08-25 | 2013-11-05 | Micron Technology, Inc. | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
US8830762B2 (en) | 2009-08-25 | 2014-09-09 | Micron Technology, Inc. | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
KR20110030172A (ko) * | 2009-09-17 | 2011-03-23 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법 |
KR101678909B1 (ko) | 2009-09-17 | 2016-11-23 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법 |
JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
US9189313B2 (en) | 2012-08-27 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module |
JP2015165388A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9607703B2 (en) | 2014-09-08 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system |
WO2016084497A1 (ja) * | 2014-11-26 | 2016-06-02 | ソニー株式会社 | メモリシステム、記憶装置、および、メモリシステムの制御方法 |
JPWO2016084497A1 (ja) * | 2014-11-26 | 2017-08-31 | ソニー株式会社 | メモリシステム、記憶装置、および、メモリシステムの制御方法 |
US10031865B2 (en) | 2014-11-26 | 2018-07-24 | Sony Corporation | Memory system, storage device, and method for controlling memory system |
JP2018045744A (ja) * | 2016-09-14 | 2018-03-22 | 東芝メモリ株式会社 | メモリシステムおよび方法 |
US10789125B2 (en) | 2016-09-14 | 2020-09-29 | Toshiba Memory Corporation | Memory system and method |
JP7448646B2 (ja) | 2019-10-30 | 2024-03-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性ランダム・アクセス・メモリにおける補正読取り電圧オフセットの計算 |
Also Published As
Publication number | Publication date |
---|---|
JP4660353B2 (ja) | 2011-03-30 |
CN1959843A (zh) | 2007-05-09 |
CN100565703C (zh) | 2009-12-02 |
US20070174740A1 (en) | 2007-07-26 |
US7551478B2 (en) | 2009-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4660353B2 (ja) | 記憶媒体再生装置 | |
JP4575288B2 (ja) | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
JP4413840B2 (ja) | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
US10020072B2 (en) | Detect developed bad blocks in non-volatile memory devices | |
KR100760886B1 (ko) | 기록가능한 트랙킹 셀 | |
KR100842680B1 (ko) | 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템 | |
US8321765B2 (en) | Method of reading data in non-volatile memory device | |
KR100632952B1 (ko) | 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치 | |
US10614907B2 (en) | Short detection and inversion | |
US10403386B2 (en) | Method for screening bad column in data storage medium | |
US10031865B2 (en) | Memory system, storage device, and method for controlling memory system | |
US11081178B2 (en) | Memory, information processing system, and method of controlling memory | |
JP3090066B2 (ja) | 多値不揮発性半導体メモリ | |
KR20160057182A (ko) | 저항변화 메모리 장치, 이를 위한 읽기 회로부 및 동작 방법 | |
JP2010108029A (ja) | 不揮発性メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
US20130104003A1 (en) | Memory system and method for recording/reproducing data thereof | |
US20170322842A1 (en) | Memory controller, memory system, and method of controlling memory controller | |
JP2010055746A (ja) | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
JP2012190538A (ja) | 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム | |
US8953375B2 (en) | Semiconductor memory device and operation method thereof | |
JP5781047B2 (ja) | 記憶媒体 | |
JP2010055745A (ja) | 記憶媒体 | |
JP2008305507A (ja) | フラッシュメモリの状態検出方法 | |
JP2020113347A (ja) | 半導体記憶装置 | |
KR102610253B1 (ko) | 데이터 복구 방법 및 데이터 복구를 수행하는 비휘발성 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4660353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |