JP5039193B2 - 半導体記憶装置および制御方法 - Google Patents
半導体記憶装置および制御方法 Download PDFInfo
- Publication number
- JP5039193B2 JP5039193B2 JP2010212306A JP2010212306A JP5039193B2 JP 5039193 B2 JP5039193 B2 JP 5039193B2 JP 2010212306 A JP2010212306 A JP 2010212306A JP 2010212306 A JP2010212306 A JP 2010212306A JP 5039193 B2 JP5039193 B2 JP 5039193B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- semiconductor memory
- unit
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
Description
(1)書き込み(prog)時
・start Vpgm:1回目に印加する電圧
・ΔVpgm:2回目以降に印加する電圧
・pulse幅:印加する電圧のパルスの幅
・Verify level:印加された電圧の閾値
・非選択WL(WordLine) Voltage:書き込み時に選択されていないワードラインに印加される電圧
(2)読み込み(read)時
・Icell:ゲート電極に流す電流
・VREAD:ゲート電極に印加する電圧
・sense time:センスアンプにかける時間(センスアンプでの電圧増幅量)
・Cell coupling:隣接するセルに対して読み込み時に加えられた電圧
・read level:ドレイン電極から流れる電流量から0/1を判断する閾値
(3)消去(Erase)時
・Eraseの深さ:データが消去されたと判断する電荷の閾値
・消去VERA Voltage Pulse幅:消去電圧VERAのパルスの幅
1つのメモリチップに書き込むときのパラメータを変更し、変更したパラメータで正しいデータが読み込めなかった場合、誤り訂正処理で正しいデータに訂正し、そのデータを再度書き込む必要がある。その際、パラメータを変更したメモリチップに書き込むのではなく、他のメモリチップに書き込むように構成しても良い。このように構成することにより、パラメータ変更処理と並行して書き込み処理を同時に行うことができる。
誤り訂正符号の符号化処理では、複数のメモリチップ111〜114に書き込むデータに対して処理を行う。このため、誤り訂正復号処理を行う際も、複数のメモリチップ111〜114からデータを読み込む必要がある。
101 誤り検出符号化部
102 誤り訂正符号化部
103 コマンド・アドレス管理部
104 データ書き込み部
105 データ消去部
106 データ読み込み部
107 誤り訂正復号部
108 誤り検出復号部
111〜114 メモリチップ
121〜124 パラメータ記憶部
130 パラメータ処理部
140 メモリ監視部
Claims (10)
- 蓄えられた電荷量に応じた情報を記憶する複数の半導体記憶チップと、
複数の前記半導体記憶チップのそれぞれに対応して設けられ、対応する前記半導体記憶チップに対する前記情報の書き込みまたは読み込みに用いる信号の電気的特性を定めるパラメータを記憶する複数のパラメータ記憶部と、
複数の前記半導体記憶チップに記憶された前記情報から、複数の前記半導体記憶チップのうち予め定められた規定数以内の前記半導体記憶チップに記憶された前記情報の誤りを訂正可能な第1訂正符号を生成する誤り訂正符号化部と、
前記規定数以内の個数の前記半導体記憶チップに対する前記パラメータを変更し、変更した前記パラメータを前記パラメータ記憶部に書き込むパラメータ処理部と、
を備えることを特徴とする半導体記憶装置。 - 前記第1訂正符号の復号処理を行うことにより、前記情報の誤りを訂正する誤り訂正復号部をさらに備え、
前記パラメータ処理部は、前記パラメータを変更した前記半導体記憶チップに記憶された前記情報の誤りが訂正された場合に、変更した前記パラメータを再度変更して前記パラメータ記憶部に書き込むこと、
を特徴とする請求項1に記載の半導体記憶装置。 - 前記パラメータ処理部は、前記パラメータを変更した前記半導体記憶チップに記憶された前記情報の誤りが訂正された場合に、変更した前記パラメータを変更前の前記パラメータに戻して前記パラメータ記憶部に書き込むこと、
を特徴とする請求項2に記載の半導体記憶装置。 - 前記パラメータ処理部は、前記パラメータを変更した前記半導体記憶チップに記憶された前記情報の誤りが訂正された場合に、変更した前記パラメータを、訂正結果に応じて定められる前記パラメータに変更して前記パラメータ記憶部に書き込むこと、
を特徴とする請求項2に記載の半導体記憶装置。 - 前記パラメータを変更した前記半導体記憶チップに記憶された前記情報の誤りが訂正された場合に、訂正された前記情報を、前記パラメータを変更した前記半導体記憶チップ以外の前記半導体記憶チップに書き込むデータ書き込み部をさらに備えること、
を特徴とする請求項1に記載の半導体記憶装置。 - 前記誤り訂正符号化部は、さらに、前記半導体記憶チップごとに、前記半導体記憶チップに記憶された複数の前記情報から、複数の前記情報の誤りを訂正可能な第2訂正符号を生成し、
前記第2訂正符号の復号処理を行うことにより、前記情報の誤りを訂正する誤り訂正復号部をさらに備えること、
を特徴とする請求項1に記載の半導体記憶装置。 - 前記第1訂正符号の復号処理を行うことにより、前記情報の誤りを訂正する誤り訂正復号部をさらに備え、
前記パラメータ処理部は、前記誤り訂正復号部により前記情報の誤りが訂正された前記半導体記憶チップに対する前記パラメータを変更し、変更した前記パラメータを前記パラメータ記憶部に書き込むこと、
を特徴とする請求項1に記載の半導体記憶装置。 - 前記半導体記憶チップに対する前記情報の書き込みおよび読み込みの状態を表す管理データを生成する監視部をさらに備え、
前記パラメータ処理部は、前記管理データが予め定められた条件を満たした場合に、前記規定数以内の個数の前記半導体記憶チップに対する前記パラメータを変更し、変更した前記パラメータを前記パラメータ記憶部に書き込むこと、
を特徴とする請求項1に記載の半導体記憶装置。 - 前記パラメータは、前記情報の書き込みまたは読み込みに用いる電流、電圧、電圧のパルスの幅、および、電圧のパルスの回数の少なくとも1つであること、
を特徴とする請求項1に記載の半導体記憶装置。 - 半導体記憶装置の制御方法であって、
前記半導体記憶装置は、蓄えられた電荷量に応じた情報を記憶する複数の半導体記憶チップと、複数の前記半導体記憶チップのそれぞれに対応して設けられ、対応する前記半導体記憶チップに対する前記情報の書き込みまたは読み込みに用いる信号の電気的特性を定めるパラメータを記憶する複数のパラメータ記憶部と、を備え、
誤り訂正符号化部が、複数の前記半導体記憶チップに記憶された前記情報から、複数の前記半導体記憶チップのうち予め定められた規定数以内の前記半導体記憶チップに記憶された前記情報の誤りを訂正可能な第1訂正符号を生成する誤り訂正符号化ステップと、
パラメータ処理部が、前記規定数以内の個数の前記半導体記憶チップに対する前記パラメータを変更し、変更した前記パラメータを前記パラメータ記憶部に書き込むパラメータ処理ステップと、
を備えることを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212306A JP5039193B2 (ja) | 2010-09-22 | 2010-09-22 | 半導体記憶装置および制御方法 |
US13/038,804 US8612824B2 (en) | 2010-09-22 | 2011-03-02 | Semiconductor memory device and controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212306A JP5039193B2 (ja) | 2010-09-22 | 2010-09-22 | 半導体記憶装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012068825A JP2012068825A (ja) | 2012-04-05 |
JP5039193B2 true JP5039193B2 (ja) | 2012-10-03 |
Family
ID=45818841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010212306A Active JP5039193B2 (ja) | 2010-09-22 | 2010-09-22 | 半導体記憶装置および制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8612824B2 (ja) |
JP (1) | JP5039193B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017407B2 (ja) | 2010-03-24 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
KR102321501B1 (ko) * | 2014-05-14 | 2021-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법 |
US10558518B2 (en) * | 2017-11-13 | 2020-02-11 | International Business Machines Corporation | Dynamic adjustments within memory systems |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002074999A (ja) * | 2000-08-23 | 2002-03-15 | Sharp Corp | 不揮発性半導体記憶装置 |
TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
JP4086583B2 (ja) | 2002-08-08 | 2008-05-14 | シャープ株式会社 | 不揮発性半導体メモリ装置およびデータ書き込み制御方法 |
US20060168551A1 (en) * | 2003-06-30 | 2006-07-27 | Sanyo Electric Co., Ltd. | Integrated circuit having a multi-layer structure and design method thereof |
JP2005044454A (ja) * | 2003-07-24 | 2005-02-17 | Sony Corp | 半導体記憶装置、半導体記憶装置の駆動制御方法 |
US7872927B2 (en) * | 2005-09-27 | 2011-01-18 | Nec Corporation | Semiconductor memory device and method of controlling power source |
US7459748B2 (en) * | 2005-10-17 | 2008-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP4660353B2 (ja) | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
JP4575288B2 (ja) | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
JP2008077737A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体検査装置 |
JP4564520B2 (ja) | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
JP4538034B2 (ja) | 2007-09-26 | 2010-09-08 | 株式会社東芝 | 半導体記憶装置、及びその制御方法 |
JP2009176340A (ja) * | 2008-01-22 | 2009-08-06 | Sony Corp | 不揮発性メモリ |
JP5268710B2 (ja) | 2009-02-27 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
JP2010237822A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | メモリコントローラおよび半導体記憶装置 |
KR20110025524A (ko) * | 2009-09-04 | 2011-03-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 데이터 처리 방법 |
JP5593254B2 (ja) * | 2010-05-12 | 2014-09-17 | パナソニック株式会社 | 半導体メモリ装置及び半導体メモリシステム |
-
2010
- 2010-09-22 JP JP2010212306A patent/JP5039193B2/ja active Active
-
2011
- 2011-03-02 US US13/038,804 patent/US8612824B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012068825A (ja) | 2012-04-05 |
US20120072795A1 (en) | 2012-03-22 |
US8612824B2 (en) | 2013-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10020072B2 (en) | Detect developed bad blocks in non-volatile memory devices | |
KR101854927B1 (ko) | 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법 | |
US7751238B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
KR101665280B1 (ko) | 메모리 디바이스에서의 에러 정정 동작들 | |
KR102065665B1 (ko) | 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 | |
US7594157B2 (en) | Memory system with backup circuit and programming method | |
JP5112566B1 (ja) | 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
US8947928B2 (en) | Flash memory device and memory system including the same | |
US9330783B1 (en) | Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block | |
TWI566252B (zh) | 非揮發性記憶體裝置進行耗損管理之方法 | |
US9478298B2 (en) | Memory system and method of reading data thereof | |
JP2006114078A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP2008047273A (ja) | 半導体記憶装置およびその制御方法 | |
US8347183B2 (en) | Flash memory device using ECC algorithm and method of operating the same | |
JP2007102942A (ja) | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム | |
US20070280002A1 (en) | Charge-trapping memory device and methods for its manufacturing and operation | |
KR101882853B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
JP5039193B2 (ja) | 半導体記憶装置および制御方法 | |
JP2002109892A (ja) | 不揮発性半導体記憶装置 | |
JP5291112B2 (ja) | マルチビットプログラミングのための装置および方法 | |
US20120159280A1 (en) | Method for controlling nonvolatile memory apparatus | |
US20090122616A1 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP4637526B2 (ja) | メモリカードおよび不揮発性記憶装置 | |
US10475522B2 (en) | Memory system including a delegate page and method of identifying a status of a memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5039193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |