JPH11154394A - 誤り検出及び訂正を備えた多値レベル不揮発性メモリ - Google Patents

誤り検出及び訂正を備えた多値レベル不揮発性メモリ

Info

Publication number
JPH11154394A
JPH11154394A JP25206498A JP25206498A JPH11154394A JP H11154394 A JPH11154394 A JP H11154394A JP 25206498 A JP25206498 A JP 25206498A JP 25206498 A JP25206498 A JP 25206498A JP H11154394 A JPH11154394 A JP H11154394A
Authority
JP
Japan
Prior art keywords
threshold voltage
memory
memory cell
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25206498A
Other languages
English (en)
Inventor
Hock C So
ホック・シー・ソー
Sau C Wong
ソウ・シー・ウォング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invox Technology Inc
Original Assignee
Invox Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invox Technology Inc filed Critical Invox Technology Inc
Publication of JPH11154394A publication Critical patent/JPH11154394A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64C—AEROPLANES; HELICOPTERS
    • B64C27/00—Rotorcraft; Rotors peculiar thereto
    • B64C27/006—Safety devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/14—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object using acoustic emission techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/227—Details, e.g. general constructional or apparatus details related to high pressure, tension or stress conditions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 データ誤りに対する耐性を有する多値メモ
リを提供する。 【解決手段】 多値レベル不揮発性メモリがメモリセ
ルの適切な閾値電圧を、データを記憶するための許容状
態に対応する範囲とデータ誤りを示す禁止ゾーンに対応
する範囲とに分割する。読出し過程では、閾値電圧が禁
止ゾーン内にあるか否かを自動的にチェックする。別の
実施例では、リフレッシュ過程が、閾値電圧を許容状態
にプログラミングする過程と、メモリのセクタを読出す
過程と、セクタからのデータをバッファ内に退避する過
程と、セクタを消去する過程と、バッファからのデータ
をセクタ内に再書込みする過程とを含む。不揮発性メモ
リに対するリフレッシュ過程は、禁止ゾーン内に閾値電
圧を検出するのに応じて、メモリのパワーアップ手順の
一部として、或いは日、週、或いは月のような期間で周
期的に、実行することができる。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は不揮発性半導体メモ
リに関連し、より詳細には、メモリセル当たり多数のビ
ットを格納するメモリにおいて、データ誤りを検出かつ
訂正するための回路及び方法に関連する。
【従来の技術】ＥＥＰＲＯＭ及びフラッシュメモリのよ
うな従来の電気的消去可能不揮発性半導体メモリは、プ
ログラマブル閾値電圧を有するトランジスタを含むメモ
リセルを備える。例えば、浮動ゲートトランジスタ或い
はスプリットゲートトランジスタはトランジスタ内の制
御ゲートとチャネルとの間に位置する浮動ゲートを充放
電することによりプログラム或いは消去される閾値電圧
を有する。トランジスタの浮動ゲート上の電荷量は、下
部をなすチャネル内で電荷キャリアを反転させるために
制御電極に加えられるべき電圧を決定し、従ってトラン
ジスタの閾値電圧を決定する。データは、メモリセルの
浮動ゲートを充放電することによりそのデータの閾値電
圧に達し、そのメモリセル内に書込まれる。バイナリメ
モリはメモリセル毎に1ビットのデータを格納する。従
って、バイナリメモリセル内の浮動ゲートトランジスタ
は、２つの識別可能な状態、すなわち高閾値電圧状態及
び低閾値電圧状態を有する。カットオフ閾値電圧値より
大きい閾値電圧を有する任意のメモリセルは、高閾値電
圧状態にあり、高閾値電圧状態に対応する１又は０のビ
ット値を格納する。カットオフより小さい閾値電圧を有
するメモリセルは、低閾値電圧状態にあり、低閾値電圧
状態に対応するビット値１又は０を有する。多値レベル
メモリはメモリセル毎に多数ビットを格納する。従っ
て、メモリセルの閾値電圧の範囲は、メモリセル内に格
納可能な多ビットデータ値に対応する状態数に分割され
る。例えば、メモリセル毎に２ビットのデータを格納す
るメモリは、メモリセルに対して４つのレベルに分割さ
れる適切な閾値電圧の範囲を有する。第１の状態は第１
のカットオフより小さい閾値電圧を含む。第２の状態は
第１のカットオフと第２のカットオフとの間にある閾値
電圧を含む。第３の状態は第２のカットオフを第３のカ
ットオフとの間にある閾値電圧を含み、第４の状態は第
３のカットオフより大きい閾値電圧を含む。不揮発性半
導体メモリにおいては、メモリセルの閾値電圧における
ドリフト、すなわち不要な変化についての問題が懸念さ
れる。例えば、電荷が規定時間を越えて、メモリセルの
浮動ゲートから漏れ、セルの閾値電圧を変化させる傾向
がある。電荷漏れはＮ−チャネルメモリセルの閾値電圧
を減少させる。あるいは浮動ゲート或いは浮動ゲート周
囲の絶縁体が電荷を集め、すなわち捕捉し、セルの閾値
電圧を上昇させることがある。さらにメモリの動作、例
えばプログラム或いは読出しは、アクセスされていない
メモリセルに応力を加え、閾値電圧を変化させることが
ある。閾値電圧の変化は、メモリセルの状態及びメモリ
セルに格納されるデータ値を変化させ、データ誤りを引
き起こすことがあるので問題となる。そのようなデータ
誤りは、多くのメモリ適用例において容認されることで
はない。特定の状態に対応する閾値電圧の範囲が、多値
レベルメモリ内では一般に小さく、多値レベルメモリセ
ルの状態が変化する可能性が大きいので、それはバイナ
リメモリ以上に多値メモリでは一層問題となる。
【発明が解決しようとする課題】データ誤りに対する耐
性を有する多値メモリを提供する。
【課題を解決するための手段】本発明により、多値レベ
ルメモリ内のメモリセル対して可能な閾値電圧範囲は、
データ値に関連して許容状態に分割され、その許容状態
間にあるゾーンを禁止する。書込まれたメモリセルは、
許容状態にプログラムされる。メモリセルの閾値電圧が
禁止ゾーン内にあるということ示すメモリセルの後続す
る読出しが、メモリセルの閾値電圧が変化したというこ
とを示す。禁止電圧にある閾値電圧を有するメモリセル
はデータ誤りとしてフラグ付けされるか、或いは閾値電
圧を隣接する許容状態に増減することにより誤り訂正さ
れることがある。本発明に基づく１つの特定の実施例
は、フラッシュメモリであり、そのメモリセルの閾値電
圧が禁止ゾーン内にあることをメモリが検出するとき、
そのフラッシュメモリはメモリセル内の電荷損失を推定
し、さらにメモリセルの閾値電圧をその次の許容状態に
プログラムする。別法では、誤りを含むメモリセルが消
去され、さらに訂正データ値でプログラムされる間に、
データ値をバッファに退避することにより訂正されるこ
とをできる。本発明による別の態様では、不揮発性メモ
リはリフレッシュサイクルを実行し、そのリフレッシュ
サイクルにおいて、メモリセルが読み出され、かつメモ
リセルの閾値電圧が許容状態に再プログラムされる。フ
ラッシュＥＰＲＯＭでは、リフレッシュサイクルは、単
一のセクタ、或いは全メモリアレイ内のデータをリフレ
ッシュすることができる。別の実施例では、リフレッシ
ュサイクルは、モノリシック集積回路メモリに取り付け
られる外部回路によりトリガされるか、或いは目メモリ
内で自己トリガする。リフレッシュは、メモリに対する
パワーアップ手順の一部として周期的な動作間隔で、或
いはメモリにより実行される各読出し動作中に他の動作
に影響を与えることなく実行される。本発明によるさら
に別の態様に従って、多値レベルメモリセルに対する隣
接状態（すなわち閾値電圧の範囲）は、閾値電圧からデ
ータ値への直接単調マッピングの代わりに、グレイ符号
や別の符号系を用いてデータ値にマッピングされる。そ
のような符号を用いる場合、ある閾値電圧状態から隣接
する閾値電圧状態へのドリフトは１ビット誤りのみしか
生じない。そのような１ビット誤りは誤り訂正符号を用
いて検出し、かつ訂正することができる。許容状態のグ
レイ符号化は、符号化状態間の禁止ゾーン、並びにまた
格納されたデータを訂正するためのリフレッシュサイク
ルがあるなしに拘わらず用いることができる。
【発明の実施の形態】本発明の１つに実施例に従った多
値レベルメモリは、メモリセル内の閾値電圧の範囲を、
メモリセルに格納されるデータ値に対応する１組の許容
状態並びに１組の禁止ゾーンに分割する。その許容状態
は、禁止ゾーンにより互いに分離されており、もしメモ
リセルの閾値電圧がドリフトするなら、閾値電圧は他の
許容状態に達する前に禁止ゾーンを横切らなければなら
ない。閾値電圧が禁止ゾーンの１つの中にあるものと検
出されたメモリセルはデータ誤りを示し、データ誤りは
読出し中に自動的に訂正されるか、或いは後続する訂正
及びリフレッシュ手順に対して誤りとして報告される。
図１は本発明の１つの実施例による多値レベルメモリ１
００を示す。メモリ１００はメモリアレイ１４０に含ま
れる。本発明の典型的な実施例では、メモリ１００はフ
ラッシュＥＰＲＯＭであり、アレイ１４０は数百或いは
数千の、Ｎ−チャネル浮動ゲートトランジスタ（メモリ
セル）の行或いは列を含み、そのトランジスタは独立に
消去可能なセクタに構成される。メモリセルの各行はそ
の行に対する行ラインに接続される制御ゲートを有し、
メモリセルの各列はその列に対する列ラインに接続され
るドレインを有す。各消去可能セクタは、セクタ内にあ
るメモリセルのソースに接続されるソースラインを有す
る。行、列並びにソースドライバ及びデコーダ１３０
は、メモリアレイ１４０に接続され、消去、書込み、読
出し動作のためにメモリアレイ１４０内の選択された
行、列並びにソースラインに加えられる電圧を発生す
る。消去の場合、ドライバ及びデコーダ１３０はセクタ
内のメモリセルに適切な電圧を加え、浮動ゲートから電
子を取り除き、かつセクタ内のメモリセルの閾値電圧を
低減するファウラーノルドハイムトンネルを生成する。
書込み動作の場合、ドライバ及びデコーダ１３０は、タ
ーゲットメモリセルに接続される行、列並びにソースラ
インにプログラミング電圧を加え、チャネルホット電子
注入を引き起こし、書込まれるデータ値を指示するレベ
ルまで、ターゲットメモリセルの閾値電圧を上昇させ
る。本発明の適用例は典型的な実施例のフラッシュＥＰ
ＲＯＭに限定されず、限定するわけではないが、ＥＰＲ
ＯＭ、ＥＥＰＲＯＭ並びにフラッシュＥＥＰＲＯＭを含
む種々のメモリアーキテクチャにおいて用いられること
ができる。読出し／書込み制御回路１７０はメモリアレ
イ１４０内のターゲットメモリセルへの書込みを制御す
る。書込みの場合、そのターゲットメモリセルに書込ま
れるべき多ビット値を表わす入力デジタルデータ信号Ｄ
ｉｎは、マルチプレクサ１２０に対する選択信号であ
る。信号Ｄｉｎは１つのメモリセルに書込まれることが
できるビットの数に制限される。１つのメモリセルに格
納されることができるビット数より多いビットを含むデ
ータ値は、１つのメモリセル内に格納されることができ
る、例えば２，３，４等のビット数を含む部分に分けら
れ、その部分は図１に示される回路を用いて、或いは同
時に並列回路（図示せず）を用いてメモリセルに順次書
込まれることができる。マルチプレクサ１２０は、基準
信号発生器１１０に接続され、入力基準信号ＶＷ１から
ＶＷｎの１つを選択する。ただしｎはメモリセル内に格
納することができる可能なデータ値の数である。（例え
ば、メモリセル毎に４ビット（ｘビット）を格納するメ
モリの場合、ｎは１６（２ x）である。マルチプレクサ
１２０はドライバ及びデコーダ１３０に対してアナログ
信号ＶＷを発生し、書込まれる値を指示する。書込み過
程は図２Ａ及び２Ｂに示されるように行われる。特に、
一連のプログラミングサイクル２１０においては、ドラ
イバ及びデコーダ１３０はプログラミング電圧Ｖｐｒ及
びＶｐｃを発生し、ターゲットメモリセルの行及び列ラ
インに加え、その間そのターゲットセルを含むセクタの
ソースラインは接地されている。典型的な実施例では、
プログラミング電圧Ｖｐｒは７Ｖと１１Ｖとの間にあ
り、信号ＶＷに依存する。ドライバ及びデコーダ１３０
は、例えば、入力信号として信号ＶＷを、及び出力信号
として電圧Ｖｐｒを有する電圧シフタ或いは増幅器を含
む行ラインドライバを含む場合がある。別法では、電圧
Ｖｐｒは固定電圧であり、信号Ｖｉｎに依存しない。従
来通りの行ドライバがターゲットメモリセルに接続され
る行ラインに電圧Ｖｐｒを加える。従来通りの列ドライ
バがプログラミングサイクル２１０中にターゲットメモ
リセルのドレインに電圧Ｖｐｃを加える。電圧Ｖｐｃは
一般に約６Ｖか、或いはそのターゲットメモリセルの浮
動ゲート内への電子のチャネルホット電子（ＣＨＥ）注
入によりターゲットメモリセルの閾値電圧を上昇させる
ために必要とされる任意の電圧である。例えば、ＥＥＰ
ＲＯＭ技術を用いる本発明の別の実施例は、ＣＨＥ注入
の代わりにトンネリングによりメモリセルをプログラミ
ングする。ベリファイサイクル２２０はプログラミング
サイクル２１０間で実行され、ターゲットメモリセルの
閾値電圧が所定のレベルに到達したか否かを判定する。
各ベリファイサイクル中、ドライバ及びデコーダ１３０
はターゲットメモリセルのゲートを制御するために電圧
Ｖｖｆｙを加える。電圧Ｖｖｆｙは電圧ＶＷ（すなわち
基準電圧ＶＷ１からＶＷｎの１つ）に依存し（すなわち
等しく）、ソースラインを接地し、かつターゲットメモ
リセルの列ラインに読出し電圧Ｖｒｃを加える。センス
増幅器１５０は、ターゲットメモリセルが導通するか否
かを検出する。もしターゲットメモリセルがベリファイ
サイクル２２０中に導通するなら、メモリセルの閾値電
圧は電圧Ｖｖｆｙより小さくなり、読出し／書込み制御
１７０は、閾値電圧をさらに上昇させるために別のプロ
グラミングサイクル２１０を開始する。もしターゲット
メモリセルがベリファイサイクル２２０中に導通しない
なら、閾値電圧は越えており（しかし電圧Ｖｖｆｙに概
ね等しい）、読出し／書込み制御１７０は、それ以降の
プログラミングサイクル２２０を中止する。また読出し
／書込み制御１７０は、本発明の１つの実施例に従っ
て、読出し及びリフレッシュ過程を制御する。図３Ａ及
び３Ｂはそれぞれ、ターゲットメモリセル上で実行され
る典型的な読出し／リフレッシュ組合せ過程中の行ライ
ン電圧及び列ライン電圧を示す。読出し／リフレッシュ
過程の読出しステージ３３０中に、ドライバ及びデコー
ダ１３０はソースラインを接地し、一定読出し電圧Ｖｒ
ｃ（一般に約１〜２Ｖ）をターゲットメモリセルに接続
される列ラインに加え、さらに基準電圧発生器１１０か
らの一連の基準電圧をターゲットメモリセルの行ライン
（及びそれ故制御ゲート）に加える。読出しステージ３
３０中にその行ラインに加えられる各基準電圧に対し
て、センス増幅器１５０はターゲットメモリセルが導通
するか否かを検出する。読出しステージ３３０中に加え
られた基準電圧は、図４Ａに示されるような許容閾値電
圧状態と禁止閾値電圧ゾーンとの境界を示す。図４Ａで
は、基準電圧信号ＶＦ１からＶＦｍは、禁止ゾーン４１
０の上側境界と、許容閾値電圧状態４２０の下側境界と
を示す。基準信号ＶＡ１からＶＡｎは許容閾値状態４２
０の上側境界と、禁止ゾーン４１０の下側境界とを示
す。各規準電圧レベルＶＷ１からＶＷｎは関連する許容
状態４２０の１つの中にあり、書込み動作は、その基準
電圧ＶＷに関連する許容状態４２０内にあるターゲット
メモリセルの閾値電圧で終了する。図４Ａ（或いは図４
Ｂ）に示される所定の基準電圧を供給するために、基準
電圧発生器１１０は、直列に直結される抵抗素子に接続
される電圧源を含み、抵抗素子は基準電圧ＶＷ１からＶ
Ｗｎ、ＶＦ１からＶＦｍ、並びにＶＡ１からＶＡｎのた
めのタップを抵抗素子間に有する。読出しステージ３３
０中、読出し／書込み制御１７０はマルチプレクサ１２
５を用いて、ドライバ及びデコーダ１３０を通ってター
ゲットメモリセルに接続される行ラインに加えられる基
準電圧を選択する。一番下側の基準電圧（図４Ａ内のＶ
Ｆ１）で開始する基準電圧は、センス増幅器１５０が加
えられた電圧ＶＲがターゲットメモリセルを導通させる
ことを検出するまで、電圧は増加する方向に順次加えら
れる。こうして、読出しステージ３３０の終了時に、電
圧ＶＲは、ターゲットメモリセルの閾値電圧含む許容状
態或いは禁止ゾーンの上側境界にある。図３Ａ及び３Ｂ
に示される過程とは別の読出し過程は、最大基準電圧Ｖ
Ａｎで開始し、閾値電圧を減少させる方向に進み、ター
ゲットメモリセルの閾値電圧を含む許容状態或いは禁止
ゾーンの下側境界を見出す。さらに別の読出し過程は基
準電圧の範囲の中央にある基準電圧で開始し、その範囲
のいずれの半分（上側、或いは下側）がターゲット閾値
電圧を含むかを特定する。（もし中央の基準電圧が加え
られるとき、メモリセルが導通するなら、ターゲットメ
モリセルの閾値電圧は下側半分内にある。そうでなけれ
ば、ターゲットメモリセルの閾値電圧は上側半分内にあ
る。）制御ゲートに加えられる第２の、並びにもし必要
なら第３の及び後続する基準電圧は、ターゲットメモリ
セルの閾値電圧を含むものと先に判定された範囲の中央
にある。これらの閾値電圧を検出することにより、閾値
電圧範囲の４分割、８分割或いはさらに小さい分割のい
ずれの範囲がターゲットセルの閾値電圧を含むかを判定
する。判定された分割範囲が１つの許容状態或いは禁止
ゾーンであるとき、ターゲットメモリセルの基準電圧の
すぐ上にある基準電圧が特定される。後者の読出し過程
の利点は、加えられ、検出される基準電圧の数が、２
x-1からｘに概ね減少することである。ただしｘはメモ
リセル当たりに格納されるビット数である。こうして、
後者の読出し過程はメモリセル当たり３ビット以上格納
するメモリの場合に、より平均的な性能を与える。読出
しステージ３３０の終了時の電圧ＶＲは、ターゲットメ
モリセルの閾値電圧を含む許容状態或いは禁止ゾーンの
いずれかの上側境界を示す。読出し／書込み制御１７０
は電圧ＶＲが特定する境界に基づく多ビットデジタルデ
ータ信号Ｄｏｕｔを生成する。読出しステージ３３０の
終了時に電圧ＶＲが許容状態の上側境界にあるとき、信
号Ｄｏｕｔはその状態に関連する多ビット値を示す。電
圧ＶＲが禁止ゾーンの上側境界にあるなら、値Ｄｏｕｔ
は、メモリセルの閾値電圧を含む禁止ゾーンのすぐ上の
許容状態に関連する多ビット値を示す。従って、この読
出し過程は、ターゲットメモリの閾値電圧がドリフトダ
ウンしたものと仮定しているが、ドリフトダウンはＮ−
チャネル浮動ゲートトランジスタの場合閾値電圧におい
て最もよく起こる種類の変化である。もし電圧ＶＲが読
出しステージ３３０の終了時に許容閾値電圧状態の上側
境界にあるなら、その読出し／リフレッシュ過程は完了
する。リフレッシュは必要とされない。しかしながら、
もし図３Ａに示すように、電圧ＶＲが禁止ゾーンの上側
境界にあるなら、読出し／リフレッシュ過程のリフレッ
シュステージ３４０が開始される。リフレッシュステー
ジ３４０中に、プログラミングサイクル３１０及びベリ
ファイサイクル３２０がターゲットメモリセルの閾値電
圧を次に高い閾値電圧状態に上昇させる。図３Ａ及び図
３Ｂの特別な例では、電圧ＶＲは読出しステージ３３０
の終了時に基準電圧ＶＦｉに等しくなり、信号Ｄｏｕｔ
は次に大きい許容レベル及び基準電圧ＶＷ（ｉ＋１）に
対応する多ビット値を特定する。読出し／書込み制御１
７０は信号Ｄｏｕｔをマルチプレクサ１２０に帰還さ
せ、基準電圧ＶＷ（ｉ＋１）に等しい電圧ＶＷを設定す
る。こうして、プログラミングサイクル３１０及びベリ
ファイサイクル３２０中、プログラミング電圧Ｖｐｒ及
びベリファイ電圧Ｖｖｆｙはリフレッシュされる値に当
てられる。上記の書込み過程のように、プログラミング
サイクル３１０は、ベリファイサイクル３２０により、
ターゲットセルの閾値電圧がリフレッシュサイクル３４
０完了後の基準電圧ＶＷ（ｉ＋１）にレベルに到達した
ことが示されるまで継続される。図５は本発明の１つの
実施例に基づく別の多値レベル不揮発性メモリ５００を
示す。メモリ５００は、主に読出しがアナログ読出し回
路５５０及び比較器５６０を用いており、センス増幅器
１５０を用いていない点で、図１のメモリ１００と異な
る。特に一連の異なる基準電圧がメモリセルの制御ゲー
トに加えられるとき、ターゲットメモリセルが導通する
か否かを繰り返し検出する代わりに、アナログ読出し回
路５５０がターゲットメモリセルの閾値電圧を示すアナ
ログ電圧Ｖｏｕｔを発生する。別の実施例では、アナロ
グ読出し回路はターゲットメモリセルの閾値電圧を示す
電流を有する信号を発生する。「Ｒｅａｄ Ｃｉｒｃｕ
ｉｔｓ ｆｏｒ Ａｎａｌｏｇ Ｍｅｍｏｒｙ Ｃｅｌ
ｌｓ」というタイトルの米国特許出願第０８／５８５，
０７２号、「Ｆｅｅｄｂａｃｋ Ｌｏｏｐ ｆｏｒＴｈ
ｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ Ｍｅａｓｕｒｅｍｅ
ｎｔ」というタイトルの米国特許第０８／６２２，３３
３号、並びに「Ｒｅａｄ Ｃｉｒｃｕｉｔｔｈａｔ ｕ
ｓｅｓ ａ Ｃｏａｒｓｅ−ｔｏ−Ｆｉｎｅ Ｓｅａｒ
ｃｈ ｗｈｅｎ Ｒｅａｄｉｎｇ ｔｈｅ Ｔｈｒｅｓ
ｈｏｌｄ Ｖｏｌｔａｇｅ ｏｆａ Ｍｅｍｏｒｙ Ｃ
ｅｌｌ」というタイトルの米国特許第０８／６６２，３
３２号は、適当なアナログ読出し回路を記載しており、
ここで参照して全体を組み込んでいる。アナログ比較器
５６０は並列に動作し、電圧Ｖｏｕｔを基準電圧ＶＡ１
…ＶＡｎ及びＶＦ１…ＶＦｎと比較する。比較の結果か
ら、アナログ比較器１５０に接続されるロジック（図示
せず）は、いずれの電圧が電圧Ｖｏｕｔより大きく、か
つ最も小さい基準電圧かを確定し、デジタル出力信号Ｄ
ｏｕｔを発生する。もし発生する信号Ｖｏｕｔが一連の
基準電圧として加える信号よりも速いなら、メモリ５０
０のアーキテクチャは、メモリ１００より速い読出しを
実現する。別法では、アナログ比較器５６０は、１つの
比較器或いは基準電圧ＶＡ１…ＶＡｎ及びＶＦ１…ＶＦ
ｎの数より少ない数の比較器、並びに電圧Ｖｏｕｔを各
基準電圧ＶＡ１…ＶＡｎ及びＶＦ１…ＶＦｎと順次比較
する比較器を含む。任意の一連の比較器でも製作するこ
とができる。例えば、最も近い基準電圧を探索する比較
器は、最高位、最低位、或いは中央の基準電圧から開始
し、Ｖｏｕｔを含む範囲が判るまで続行する。本発明に
よるこの実施例は、回路規模とコストを低減させるが、
実時間（real-time）を増大させる。上記の書込み／リ
フレッシュ過程は、禁止ゾーン内に閾値電圧がある場
合、そのメモリセルは電荷が漏洩し、閾値電圧が降下し
たことを示すということを仮定している。しかしながら
閾値電圧はまた、電荷が浮動ゲート内に、或いは浮動ゲ
ートを包囲する絶縁体内に捕捉される結果、上昇するこ
ともある。図４Ｂは、各隣接する一対の許容状態４２０
間で２つの禁止ゾーンを画定する基準電圧レベルＶＦ１
からＶＦｍまでを示す。各禁止ゾーン４１５は隣接許容
状態４２０のすぐ下にある。各禁止ゾーン４２５は隣接
許容領域４２０のすぐ上にある。本発明のこの実施例に
従って、メモリセルが禁止ゾーン４１５の１つに閾値電
圧を有するとき発生するデータ誤りは、本来、上に隣接
する許容状態４２０にあったメモリセルから電荷損失の
結果生じたものと推定される。こうして、読出し／書込
み制御１７０は禁止ゾーン４１５内にある閾値電圧を、
次に高い許容状態４２０に対応するデータ値としてデコ
ードする。禁止ゾーン４２５内の閾値電圧は、すぐ下に
隣接する許容状態４２０からの、電荷捕捉、或いは閾値
電圧を上昇させる別の機構の結果生じるものと推定され
る。読出し／書込み制御１７０は禁止ゾーン４２５内の
閾値電圧を、すぐ下に隣接する許容状態４２０に対応す
るデータ値としてデコードする。禁止ゾーン４１５内に
ある閾値電圧は、次の許容状態までにメモリセルをプロ
グラミングすることにより訂正されるようになる。同様
に、もしメモリアーキテクチャが１つのメモリセルの閾
値電圧を個々に消去或いは減少させるための方法を提供
するなら、禁止ゾーン内にある閾値電圧はすぐ下側の許
容状態に下げられる。しかしながら典型的なフラッシュ
メモリアーキテクチャは、１つのユニットとしてセクタ
を消去し、個々のメモリセルの閾値電圧を消去或いは減
少させる機構を備えていない。そのようなフラッシュア
ーキテクチャでは、データ誤りを含むセクタが、リフレ
ッシュを必要とするものと示される。アレイ内の特定の
メモリセル或いは独立したレジスタが、リフレッシュが
必要と示されるデータセクタを特定するために用いられ
る。図６は、セクタを計画的或いは遅延リフレッシュす
ることができるシステム６００を示す。システム６００
では、メモリセルが禁止ゾーンにあるときに生じるデー
タ誤りを検出する読出しにより、メモリ１００と共に集
積化されたオンチップ素子或いはオフチップ素子である
リフレッシュ制御部６２０に信号が送出される。データ
誤りを含むものとしてマークされるデータセクタに対す
るリフレッシュは、即座に実行される必要はない。その
代わりリフレッシュ制御部６２０は、マークされたセク
タのリフレッシュを開始する前に、メモリ１００が非ア
クティブ状態である間だけ待機することができる。消去
可能セクタのリフレッシュを実行するために、リフレッ
シュ制御部６２０はセクタからデータを読出し、そのデ
ータセクタが消去される間、一時的にバッファ６１０に
データを格納する。バッファ６１０はＳＲＡＭ或いはＤ
ＲＡＭのようなオンチップ或いはオフチップの揮発性メ
モリ、または不揮発性メモリであってもよい。リフレッ
シュ制御部６２０はバッファ６１０からのデータを消去
後のセクタに再書込みする。データセクタのリフレッシ
ュ中、リフレッシュ制御部６２０は、アービトレーショ
ンを実行し、消去されるセクタへのアクセスを回避す
る。例えば、メモリ１００は一時的に利用不可としてフ
ラグ付けされるか、或いは別法ではリフレッシュ制御部
６２０は、アクセス、特に読出しをバッファ６１０に再
ルーチングする。またシステム６００は、計画的なメモ
リリフレッシュ及び所定時間までフラグ付けされたリフ
レッシュを遅延させるためのタイマ６３０を含む。本発
明の別の実施例では、タイマ６３０はオンチップ状態で
あるか或いはオフチップ素子である。上記のように、一
般的なリフレッシュは１つのセクタに作用するが、必要
なら全メモリが、１セクタずつリフレッシュされること
もできる。そのようなリフレッシュは、定期的に他の読
出しを行わない場合であっても、長時間に渡って、不揮
発性メモリ内に正確にデータを格納しておくことができ
る。本発明の１つの実施例では、メモリリフレッシュ
は、正常なメモリが、１つの許容状態からある禁止ゾー
ンを横切って別の許容状態に、或いは別の許容状態に対
応する禁止ゾーンにドリフトするのにかかる時間より短
い周期で定期的に実行される。その周期は一般に、現在
の不揮発性メモリの場合約１週間から１ヶ月であるが、
約１日かそれ以内の周期で頻繁にリフレッシュしてもよ
い。リフレッシュ間の間隔が長いために、周期的なメモ
リのリフレッシュは、メモリがほとんど使用されていな
い時間に計画される。リフレッシュを実行するための時
間の選択は、１日の内の決まった時間、或いは１週間の
内の決まった日により選択することができ、メモリアク
セスがありそうもない、例えば日曜日の真夜中の時間を
選択することができる。またリフレッシュ制御部６２０
はメモリアクセスを監視して、リフレッシュを選択し、
さらにメモリが長時間適当に非アクティブになる状態を
検出するまで遅らせることができる。前回のリフレッシ
ュの日時はチップ上に記憶され、メモリに電源が入ると
きに定期的にチェックされる。さらに或いは別法では、
リフレッシュ制御部６２０は、メモリ１００に対するパ
ワーアップ手順の一部として、メモリ１００の全リフレ
ッシュ或いは一部のリフレッシュを実行することができ
る。本発明の別の態様では、許容閾値電圧状態とデジタ
ル値との間のマッピングにより、隣接閾値電圧レベルが
１ビットのみ異なる多ビット値にマップ化される。従っ
て、ある閾値電圧状態から隣接する状態にドリフトする
メモリセルの閾値電圧は、１ビット誤りを引き起こす。
対照的に、従来のデータコーディングの場合、上昇する
（低減する）閾値電圧を伴う閾値電圧状態を、順次増加
するバイナリ値に単調にマップ化しており、１状態ドリ
フトするメモリセル閾値電圧は多ビット誤りを引き起こ
していた。表１はメモリセル毎に４−ビット値を格納す
る多値レベルメモリのための２つデータコーディング構
成を示す。メモリセル内に４−ビット値を格納するため
に、１６の許容状態が、そのメモリセルに対する可能な
（適切な）閾値電圧の範囲内に割り当てられる。表１の
場合、１−５Ｖの範囲にある閾値電圧は、１６の許容状
態指定レベル１−１６に分割される。
【表１】 表１による線形符号化は、増加する閾値電圧の順番に閾
値電圧レベル１−１６を順次増加するバイナリ値０００
０−１１１１にマップ化する。線形符号化を用いる場
合、もしメモリセルの閾値電圧が閾値電圧レベル９にプ
ログラミングされるが、閾値電圧レベル８にドリフトす
るなら、４−ビット誤りが発生する。対照的に、表１の
グレイ符号化の場合、隣接許容状態にドリフトする閾値
電圧により、１ビット誤りしか発生しない。本発明のさ
らに別の態様により、誤り訂正符号が生成され、メモリ
の区画、行、列、或いは他の部分に対して格納され、デ
ータ誤りを訂正するために用いられる。特に、閾値電圧
が禁止ゾーン内にあることが確認された場合、データが
書込まれた時点で生成された誤り訂正符号を用いて、メ
モリセルに対する訂正許容閾値電圧状態を確定する。誤
り訂正符号はメモリセルを読出し或いはリフレッシュす
る場合、正確な閾値電圧状態を特定することができる。
一般に１ビット誤りが多ビット誤りより誤り訂正符号を
用いて訂正することが容易なため、表１のグレイ符号化
は、誤り訂正符号を用いるに向いている。表１のグレイ
符号化処理は、種々の方法において変更される。例え
ば、隣接値が１ビットだけ異なる一連の値を与える場合
に、多くの異なるマッピングが可能である。そのような
マッピングは、４−ビットデータ値に限定はされるわけ
ではなく、任意の大きさの多ビットデータ値に対して知
られている。また、表1は互いに分離して許容状態間に
禁止ゾーンを与える許容状態を記述するが、メモリセル
内の多ビット値のグレイ符号化は、メモリセルに対する
閾値電圧の範囲が、許容状態間に禁止ゾーンを含まない
メモリに対しても適用することができる。メモリアレイ
１００内に表１のグレイ符号をインプリメントするため
に、マルチプレクサ１２０が、表１の４列目内のような
４−ビットデジタル値Ｄｉｎを、表１の２列目に示され
る電圧範囲内にある電圧にマッピングする過程をインプ
リメントする。読出し／書込み制御部１７０は、読出し
ステージの終了時にＶＲから表１の４列目内の関連する
デジタルデータへの逆マッピングを実行する。本発明は
特定の実施例に基づき記載されているが、その記載は本
発明の応用例の一例にすぎず、限定するものとみなすべ
きではない。特に、先の議論の多くがＮ−チャネル浮動
ゲートデバイスを含む不揮発性メモリに向けられていた
としても、本発明の別の実施例は多くのメモリ構造体を
含む。例えば、Ｐ−チャネルトランジスタを用いる実施
例が可能である。そのような実施例では、消去及び電荷
漏れがメモリセルの閾値電圧を上昇させ、プログラミン
グにより閾値電圧を減少させる。従って、上記の読出し
及び書込み過程において変更することが必要とされる。
開示される実施例の種々の他適用例及び特徴の組合せ
は、請求の範囲により画定される本発明の範囲に含まれ
る。
【発明の効果】上述のように本発明に基づいて、データ
誤りに対して耐性を有する多値レベルメモリを提供する
ことができる。
【図面の簡単な説明】
【図１】本発明の実施例に基づく多値レベルメモリのブ
ロック図である。
【図２】Ａ及びＢからなり、それぞれ図１のメモリにお
ける書込み動作中の行線間電圧及び列線間電圧を示す図
である。
【図３】Ａ及びＢからなり、それぞれ図１のメモリにお
ける読出し／リフレッシュ動作中の行線間電圧及び列線
間電極を示す図である。
【図４】Ａ及びＢからなり、それぞれ本発明の１つの実
施例に基づく、閾値電圧範囲の許容状態と禁止ゾーンへ
の分割を示す図である。
【図５】本発明の別の実施例に基づく、多値レベルメモ
リのブロック図である。
【図６】本発明の１つの実施例に基づく、リフレッシュ
回路を備えた多値レベル不揮発性メモリシステムのブロ
ック図である。同じ参照記号は、異なる図においても、
類似の或いは同一のアイテムを示す。
【符号の説明】
１００ 多値レベルメモリ １１０ 基準電圧発生器 １２０ マルチプレクサ １２５ マルチプレクサ １３０ 行、列並びにソースドライバ及びデコーダ １４０ メモリアレイ １５０ センス増幅器 １７０ 読出し／書込み制御回路 ２１０ プログラミングサイクル ２２０ ベリファイサイクル ３１０ プログラミングサイクル ３２０ ベリファイサイクル ３３０ 読出しステージ ３４０ リフレッシュステージ ４１０ 禁止ゾーン ４１５ 禁止ゾーン ４２０ 許容閾値電圧状態 ４２５ 禁止ゾーン ５００ 多値レベル不揮発性メモリ ５５０ アナログ読出し回路 ５６０ アナログ比較器 ６００ システム ６１０ バッファ ６２０ リフレッシュ制御部 ６３０ タイマ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性半導体メモリであって、 メモリセルのアレイと、 前記アレイに電圧を加えるために接続されるドライバ及
    びデコーダであって、前記電圧は前記アレイ内の任意の
    メモリへの書込み、並びに前記アレイ内の任意のメモリ
    セルの読出しを実行するために必要とされ、またデータ
    を格納する前記各メモリセルが前記メモリセル内に書込
    まれる多ビットデータ値を特定する閾値を有する、該ド
    ライバ及びデコーダと、 第１の基準信号と第２の基準信号とを発生する基準発生
    器であって、前記第１の基準信号がデータを格納する前
    記メモリセルに対して許容される閾値電圧の範囲の境界
    を示し、また前記第２の基準信号がデータを格納する前
    記メモリセルに対して禁止される閾値電圧の１つ或いは
    それ以上の範囲の境界を示す、該基準発生器と、 読出し過程中に前記ドライバ及びデコーダを制御するた
    めに接続される制御回路であって、ロジックを含む前記
    制御回路が読出し過程中にメモリセルの閾値電圧をリフ
    レッシュするための処理を開始し、前記読出し過程によ
    り、前記メモリセルの前記閾値電圧が、データを格納す
    る前記メモリセルに対して禁止される範囲にあるか否か
    を検出する、該制御回路とを有することを特徴とする不
    揮発性半導体メモリ。
  2. 【請求項２】 少なくとも一部の前記メモリアレイの
    読出しを開始することにより、リフレッシュ動作をトリ
    ガするタイマをさらに有することを特徴とする請求項１
    に記載の不揮発性メモリ。
  3. 【請求項３】 前記アレイ、前記ドライバ及びデコー
    ダ、前記基準発生器、前記制御回路、前記タイマがモノ
    リシック集積回路の一部であることを特徴とする請求項
    ２に記載の不揮発性メモリ。
  4. 【請求項４】 リフレッシュ動作中に、前記メモリア
    レイの一部からのデータを一時的に格納するために接続
    されるバッファをさらに有することを特徴とする請求項
    ２に記載の不揮発性メモリ。
  5. 【請求項５】 データを格納するメモリセルに対して
    許容される前記閾値電圧の範囲が、データを格納するメ
    モリセルに対して禁止される少なくとも１つの閾値の範
    囲により互いに分離されることを特徴とする請求項１に
    記載の不揮発性メモリセル。
  6. 【請求項６】 不揮発性メモリを動作させる方法であ
    って、 メモリセルの閾値電圧を測定する過程と、 前記閾値電圧に対応する多ビットデジタル信号を発生す
    る過程と、 前記閾値電圧が、第１の複数の閾値電圧範囲の１つ内
    か、或いは第２の複数の閾値電圧内にあるか否かを特定
    する過程と、 前記第１の複数の閾値電圧内にある前記閾値電圧に応じ
    て、前記閾値電圧が前記第２の複数の閾値電圧範囲の１
    つ内に入るように、前記閾値電圧を変更する過程とを有
    することを特徴とする不揮発性メモリ動作方法。
  7. 【請求項７】 前記閾値電圧を変更する過程が、前記
    閾値電圧が前記多ビットデジタル信号に対応する範囲内
    に入るように、前記閾値電圧を変更することを特徴とす
    る請求項６に記載の方法。
  8. 【請求項８】 前記第２の複数の閾値電圧範囲が、前
    記範囲の増加する最大電圧に従って整列された、一連の
    範囲の系列を形成し、 各範囲が異なる多ビットデジタル値に対応し、 各範囲に対する前記多ビットデジタル値が、前記系列内
    のすぐ前の範囲のための前記多ビット値とは、１ビット
    のみ異なることを特徴とする請求項６に記載の方法。
  9. 【請求項９】 各過程が前記メモリに対する標準的な
    読出し動作の一部として実行されることを特徴とする請
    求項６に記載の方法。
  10. 【請求項１０】 不揮発性メモリを動作させる方法であ
    って、 前記不揮発性メモリ内のメモリセルの閾値電圧をプログ
    ラミングする過程であって、前記各メモリセルが前記メ
    モリセル内に格納された多ビットデータ値に関連する許
    容状態内にある閾値電圧を有し、前記メモリセルの閾値
    電圧が、禁止ゾーンにより互いに分離された複数の許容
    状態を有する、該プログラミング過程と、 前記禁止ゾーン１つにある閾値電圧を有するメモリセル
    を含む前記不揮発性メモリの一部を特定する過程と、 前記閾値電圧を再プログラミングすることにより、前記
    特定された部分のメモリセル内に格納された前記多ビッ
    トデータ値をリフレッシュする過程とを有することを特
    徴とする方法。
  11. 【請求項１１】 前記多ビットデータ値をリフレッシュ
    する過程が、タイマからの信号に応じて実行されること
    を特徴とする請求項１０に記載の方法。
  12. 【請求項１２】 前記多ビットデータ値をリフレッシュ
    する過程が、１日より長い期間をおいて周期的に実行さ
    れることを特徴とする請求項１１に記載の方法。
  13. 【請求項１３】 前記メモリが使用される可能性が低い
    時間を判定をさらに有し、前記タイマが前記時間にリフ
    レッシュを実行することを特徴とする請求項１１に記載
    の方法。
  14. 【請求項１４】 前記多ビットデータ値をリフレッシュ
    する過程が、前記メモリに対するパワーアップ手順の一
    部として実行されることを特徴とする請求項１０に記載
    の方法。
  15. 【請求項１５】 前記禁止ゾーンの１つにある閾値電圧
    を有するメモリセルを含むものと特定された前記部分が
    セクタであり、また前記多ビットデータ値をリフレッシ
    ュする過程が、 前記セクタからデータ値を読み出す過程と、 バッファ内に前記データ値を格納する過程と、 前記セクタを消去する過程と、 前記セクタ内に前記データ値を書き戻す過程とを有する
    ことを特徴とする請求項１０に記載の方法。
  16. 【請求項１６】 前記データ値を読み出す過程が、前記
    禁止ゾーンの１つにある前記閾値電圧を有する前記メモ
    リセルの前記閾値電圧を測定する過程を含み、前記メモ
    リセルから読み出されたデータ値が、前記メモリセルの
    前記閾値電圧を含む前記禁止ゾーンに近い許容状態に対
    応することを特徴とする請求項１０に記載の方法。
JP25206498A 1997-09-08 1998-09-07 誤り検出及び訂正を備えた多値レベル不揮発性メモリ Pending JPH11154394A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/924909 1997-09-08
US08/924,909 US5909449A (en) 1997-09-08 1997-09-08 Multibit-per-cell non-volatile memory with error detection and correction

Publications (1)

Publication Number Publication Date
JPH11154394A true JPH11154394A (ja) 1999-06-08

Family

ID=25450903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25206498A Pending JPH11154394A (ja) 1997-09-08 1998-09-07 誤り検出及び訂正を備えた多値レベル不揮発性メモリ

Country Status (3)

Country Link
US (6) US5909449A (ja)
EP (1) EP0911833A3 (ja)
JP (1) JPH11154394A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813183B2 (en) 1999-08-23 2004-11-02 Micron Technology, Inc. Externally triggered leakage detection and repair in a flash memory device
US6816409B2 (en) 2002-09-06 2004-11-09 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device and rewriting method
JP2006085895A (ja) * 2004-09-17 2006-03-30 Samsung Electronics Co Ltd 高い信頼度を有する不揮発性メモリ装置のプログラム方法
JP2007128577A (ja) * 2005-11-01 2007-05-24 Toshiba Corp 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US7296111B2 (en) 1999-06-22 2007-11-13 Renesas Technology Corp. Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing
US7496811B2 (en) 2005-09-20 2009-02-24 Kabushiki Kaisha Toshiba Storage medium reproducing apparatus, storage medium reproducing method, and computer program product for reading information from storage medium
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP2009529203A (ja) * 2006-03-06 2009-08-13 ラマト アット テル アビブ ユニバーシティ リミテッド 非全単射写像を使用するマルチビットセルフラッシュメモリ装置
JP2009537935A (ja) * 2006-05-15 2009-10-29 アップル インコーポレイテッド 多値データ記憶セルの保守動作
JP2010055746A (ja) * 2009-12-07 2010-03-11 Toshiba Corp 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP4825874B2 (ja) * 2005-10-17 2011-11-30 ラマト アット テル アビブ ユニバーシティ リミテッド マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正
US8248857B2 (en) 2009-04-03 2012-08-21 Kabushiki Kaisha Toshiba Memory system with potential rank correction capability
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP2012190538A (ja) * 2012-05-25 2012-10-04 Toshiba Corp 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2013033591A (ja) * 2006-12-27 2013-02-14 Sk Hynix Inc 不揮発性メモリ素子とその自己補償方法
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー， インク． 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
US8848442B2 (en) 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US8964469B2 (en) 2006-05-15 2015-02-24 Apple Inc. Off-die charge pump that supplies multiple flash devices
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system

Families Citing this family (339)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5909449A (en) 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH1196774A (ja) * 1997-09-25 1999-04-09 Sharp Corp 不揮発性半導体メモリセルのデータ書き込み方法
US6480975B1 (en) * 1998-02-17 2002-11-12 International Business Machines Corporation ECC mechanism for set associative cache array
US6148428A (en) * 1998-05-21 2000-11-14 Calimetrics, Inc. Method and apparatus for modulation encoding data for storage on a multi-level optical recording medium
JP2000251483A (ja) * 1999-02-24 2000-09-14 Sanyo Electric Co Ltd １チップマイクロコンピュータとそのデータリフレッシュ方法
KR100544175B1 (ko) * 1999-05-08 2006-01-23 삼성전자주식회사 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법
WO2001022232A1 (fr) 1999-09-17 2001-03-29 Hitachi, Ltd. Memoire dans laquelle le nombre de corrections d'erreurs est enregistre
US6278633B1 (en) 1999-11-05 2001-08-21 Multi Level Memory Technology High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations
FR2802734B1 (fr) * 1999-12-15 2002-04-26 St Microelectronics Sa Procede de correction d'un bit dans une chaine de bits
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6363008B1 (en) 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
US6707713B1 (en) * 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
US6396744B1 (en) 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US7079422B1 (en) 2000-04-25 2006-07-18 Samsung Electronics Co., Ltd. Periodic refresh operations for non-volatile multiple-bit-per-cell memory
US6856568B1 (en) 2000-04-25 2005-02-15 Multi Level Memory Technology Refresh operations that change address mappings in a non-volatile memory
US6288934B1 (en) * 2000-09-06 2001-09-11 Oki Electric Industry Co., Ltd. Analog memory device and method for reading data stored therein
US6633952B2 (en) * 2000-10-03 2003-10-14 Broadcom Corporation Programmable refresh scheduler for embedded DRAMs
US6466476B1 (en) 2001-01-18 2002-10-15 Multi Level Memory Technology Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US20020174397A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function
US6990623B2 (en) * 2001-05-16 2006-01-24 Fujitsu Limited Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function
TW523759B (en) * 2001-08-03 2003-03-11 Umax Data Systems Inc Circuit architecture with extended general purpose input/output pin
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US6490218B1 (en) * 2001-08-17 2002-12-03 Matrix Semiconductor, Inc. Digital memory method and system for storing multiple bit digital data
US7000063B2 (en) 2001-10-05 2006-02-14 Matrix Semiconductor, Inc. Write-many memory device and method for limiting a number of writes to the write-many memory device
JP2003132677A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
KR100487417B1 (ko) * 2001-12-13 2005-05-03 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그를 이용한멀티플-비트 데이타의 라이트 및 리드 방법
US6751127B1 (en) 2002-04-24 2004-06-15 Macronix International, Co. Ltd. Systems and methods for refreshing non-volatile memory
US6633500B1 (en) 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
US6567304B1 (en) 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6760257B2 (en) * 2002-08-29 2004-07-06 Macronix International Co., Ltd. Programming a flash memory cell
US6807610B2 (en) * 2002-11-01 2004-10-19 Silicon Storage Technology, Inc. Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit
DE60309506T2 (de) * 2002-11-21 2007-09-06 Philips Intellectual Property & Standards Gmbh Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6751146B1 (en) * 2003-01-07 2004-06-15 Advanced Micro Devices, Inc. System and method for charge restoration in a non-volatile memory device
JP2004259144A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 半導体記憶装置
FR2854262A1 (fr) * 2003-04-25 2004-10-29 Koyo Steering Europe Kse Procede de protection des donnees effacables d'un calculateur embarque de vehicule automobile
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
US7046555B2 (en) 2003-09-17 2006-05-16 Sandisk Corporation Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
US20050144363A1 (en) * 2003-12-30 2005-06-30 Sinclair Alan W. Data boundary management
US7383375B2 (en) 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7433993B2 (en) * 2003-12-30 2008-10-07 San Disk Corportion Adaptive metablocks
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US20050213393A1 (en) 2004-03-14 2005-09-29 M-Systems Flash Disk Pioneers, Ltd. States encoding in multi-bit flash cells for optimizing error rate
US7310347B2 (en) * 2004-03-14 2007-12-18 Sandisk, Il Ltd. States encoding in multi-bit flash cells
US7325090B2 (en) * 2004-04-29 2008-01-29 Sandisk Il Ltd. Refreshing data stored in a flash memory
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
US7441067B2 (en) 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7395404B2 (en) 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
US7366826B2 (en) * 2004-12-16 2008-04-29 Sandisk Corporation Non-volatile memory and method with multi-stream update tracking
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US7315917B2 (en) * 2005-01-20 2008-01-01 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US7631162B2 (en) 2005-10-27 2009-12-08 Sandisck Corporation Non-volatile memory with adaptive handling of data writes
US7509471B2 (en) * 2005-10-27 2009-03-24 Sandisk Corporation Methods for adaptively handling data writes in non-volatile memories
US7379330B2 (en) * 2005-11-08 2008-05-27 Sandisk Corporation Retargetable memory cell redundancy methods
US7546515B2 (en) * 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7536627B2 (en) * 2005-12-27 2009-05-19 Sandisk Corporation Storing downloadable firmware on bulk media
FR2896612B1 (fr) * 2006-01-20 2008-06-27 St Microelectronics Sa Dispositif de memoire non volatile a rafraichissement periodique et procede de programmation d'un tel dispositif
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US7605700B2 (en) * 2006-03-16 2009-10-20 Symbol Technologies, Inc. RFID tag data retention verification and refresh
US8803216B2 (en) * 2006-03-20 2014-08-12 Spansion, Llc Memory cell system using silicon-rich nitride
EP1843356A1 (en) * 2006-04-03 2007-10-10 STMicroelectronics S.r.l. Method and system for refreshing a memory device during reading thereof
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132458A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device programming using combined shaping and linear spreading
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US20070266296A1 (en) * 2006-05-15 2007-11-15 Conley Kevin M Nonvolatile Memory with Convolutional Coding
US7518911B2 (en) * 2006-05-25 2009-04-14 Sandisk Corporation Method and system for programming multi-state non-volatile memory devices
JP5095131B2 (ja) * 2006-05-31 2012-12-12 株式会社東芝 半導体記憶装置
US7369434B2 (en) * 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
US7567461B2 (en) 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7818653B2 (en) * 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
US7805663B2 (en) 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US7904780B2 (en) 2006-11-03 2011-03-08 Sandisk Corporation Methods of modulating error correction coding
US8001441B2 (en) * 2006-11-03 2011-08-16 Sandisk Technologies Inc. Nonvolatile memory with modulated error correction coding
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7639535B2 (en) * 2006-11-17 2009-12-29 Intel Corporation Detection and correction of defects in semiconductor memories
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7561465B2 (en) * 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
US7653846B2 (en) * 2006-12-28 2010-01-26 Intel Corporation Memory cell bit valve loss detection and restoration
US8037266B2 (en) 2007-01-02 2011-10-11 Sandisk Il Ltd. Apparatus and method for archiving digital content
US7480184B2 (en) 2007-01-07 2009-01-20 International Business Machines Corporation Maximum likelihood statistical method of operations for multi-bit semiconductor memory
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8370562B2 (en) * 2007-02-25 2013-02-05 Sandisk Il Ltd. Interruptible cache flushing in flash memory systems
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
KR101468432B1 (ko) * 2007-03-28 2014-12-04 샌디스크 테크놀로지스, 인코포레이티드 제어된 스크럽 데이터 판독에 의해 트리거되는 플래시 메모리 리프레시 기술
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US20080288712A1 (en) * 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
JP2008287404A (ja) * 2007-05-16 2008-11-27 Hitachi Ltd 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法
US20080294814A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Flash Memory System with Management of Housekeeping Operations
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory
US7535787B2 (en) * 2007-06-06 2009-05-19 Daniel Elmhurst Methods and apparatuses for refreshing non-volatile memory
US7849383B2 (en) * 2007-06-25 2010-12-07 Sandisk Corporation Systems and methods for reading nonvolatile memory using multiple reading schemes
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US8060798B2 (en) 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
KR101397549B1 (ko) 2007-08-16 2014-05-26 삼성전자주식회사 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
WO2009037697A2 (en) * 2007-09-20 2009-03-26 Densbits Technologies Ltd. Improved systems and methods for determining logical values of coupled flash memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
JP5049733B2 (ja) * 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
JP5399403B2 (ja) * 2007-10-31 2014-01-29 アギア システムズ インコーポレーテッド マルチレベルフラッシュメモリの系統誤差訂正
US8296498B2 (en) * 2007-11-13 2012-10-23 Sandisk Technologies Inc. Method and system for virtual fast access non-volatile RAM
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8607128B2 (en) * 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009074979A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
WO2009078006A2 (en) 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8301912B2 (en) * 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
US20090187771A1 (en) * 2008-01-17 2009-07-23 Mclellan Jr Hubert Rae Secure data storage with key update to prevent replay attacks
PL384327A1 (pl) * 2008-01-26 2009-08-03 Atm Spółka Akcyjna Sieć danych oraz sposób regeneraji stanu zapisu plików cyfrowych w sieci danych
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
KR101414494B1 (ko) * 2008-03-17 2014-07-04 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8972472B2 (en) * 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US20090282267A1 (en) * 2008-05-09 2009-11-12 Ori Stern Partial scrambling to reduce correlation
US20090327581A1 (en) * 2008-06-30 2009-12-31 Coulson Richard L Nand memory
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) * 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8094500B2 (en) * 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8244960B2 (en) 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8458114B2 (en) * 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
WO2010111589A2 (en) * 2009-03-27 2010-09-30 Benjamin Vigoda Storage devices with soft processing
US8107306B2 (en) * 2009-03-27 2012-01-31 Analog Devices, Inc. Storage devices with soft processing
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8054691B2 (en) 2009-06-26 2011-11-08 Sandisk Technologies Inc. Detecting the completion of programming for non-volatile storage
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8533424B2 (en) 2009-07-31 2013-09-10 Cleversafe, Inc. Computing system utilizing dispersed storage
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8386890B2 (en) * 2009-09-11 2013-02-26 Arm Limited Error correction for multilevel flash memory
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) * 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
WO2011062058A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8351258B1 (en) 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8270241B2 (en) * 2010-02-16 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Y-decode controlled dual rail memory
US8341502B2 (en) * 2010-02-28 2012-12-25 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US20120008414A1 (en) 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8479062B2 (en) 2010-12-03 2013-07-02 International Business Machines Corporation Program disturb error logging and correction for flash memory
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8984367B2 (en) * 2011-02-25 2015-03-17 Altera Corporation Error detection and correction circuitry
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9324433B2 (en) 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8681564B2 (en) * 2011-05-23 2014-03-25 Marvell World Trade Ltd. Systems and methods for generating soft information in NAND flash
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US9176800B2 (en) * 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
KR101830808B1 (ko) * 2011-11-04 2018-02-22 삼성전자주식회사 메모리 시스템 및 그것의 데이터 저장 방법
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
KR20130089472A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
WO2013132532A1 (en) * 2012-03-06 2013-09-12 Hitachi, Ltd. Semiconductor storage device having nonvolatile semiconductor memory
US8838883B2 (en) 2012-04-13 2014-09-16 Sandisk Technologies Inc. System and method of adjusting a programming step size for a block of a memory
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US8750045B2 (en) 2012-07-27 2014-06-10 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US8898544B2 (en) 2012-12-11 2014-11-25 International Business Machines Corporation DRAM error detection, evaluation, and correction
US8887014B2 (en) 2012-12-11 2014-11-11 International Business Machines Corporation Managing errors in a DRAM by weak cell encoding
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9147454B2 (en) 2013-01-14 2015-09-29 Qualcomm Incorporated Magnetic tunneling junction non-volatile register with feedback for robust read and write operations
US8958249B2 (en) 2013-03-04 2015-02-17 Sandisk Technologies Inc. Partitioned erase and erase verification in non-volatile memory
US9325321B2 (en) * 2013-03-13 2016-04-26 Microsemi SoC Corporation Background auto-refresh apparatus and method for non-volatile memory array
US9367391B2 (en) * 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
US8971111B2 (en) * 2013-05-23 2015-03-03 Seagate Technology Llc Threshold voltage calibration using reference pattern detection
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
FR3012654A1 (fr) 2013-10-25 2015-05-01 St Microelectronics Rousset Procede d'ecriture et de lecture d'une memoire morte electriquement programmable et effacable multi-niveaux et dispositif de memoire correspondant
US9378083B2 (en) 2013-12-04 2016-06-28 Seagate Technology Llc Adaptive read error recovery for memory devices
US9397703B2 (en) * 2013-12-04 2016-07-19 Seagate Technology Llc Adaptive read error recovery for memory devices
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9690520B2 (en) 2014-06-30 2017-06-27 International Business Machines Corporation Recovering an encoded data slice in a dispersed storage network
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9495242B2 (en) * 2014-07-30 2016-11-15 International Business Machines Corporation Adaptive error correction in a memory system
US10114562B2 (en) 2014-09-16 2018-10-30 Sandisk Technologies Llc Adaptive block allocation in nonvolatile memory
KR102128406B1 (ko) 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9947399B2 (en) 2015-03-26 2018-04-17 Sandisk Technologies Llc Updating resistive memory
US9502123B2 (en) 2015-04-21 2016-11-22 Sandisk Technologies Llc Adaptive block parameters
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9858997B2 (en) * 2015-07-14 2018-01-02 Nanya Technology Corp. Electronic apparatus applying unified non-volatile memory and unified non-volatile memory controlling method
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
WO2017151628A1 (en) * 2016-02-29 2017-09-08 Washington University Self-powered sensors for long-term monitoring
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
KR102469810B1 (ko) * 2016-07-05 2022-11-24 에스케이하이닉스 주식회사 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
US9817593B1 (en) 2016-07-11 2017-11-14 Sandisk Technologies Llc Block management in non-volatile memory system with non-blocking control sync system
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
US9928126B1 (en) 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
US10446246B2 (en) 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139911A (en) * 1978-03-13 1979-02-13 Westinghouse Electric Corp. High speed sense circuit for semiconductor memories
US4218764A (en) * 1978-10-03 1980-08-19 Matsushita Electric Industrial Co., Ltd. Non-volatile memory refresh control circuit
US4218794A (en) * 1979-03-23 1980-08-26 Illinois Tool Works Inc. Hole-drilling and fastener-driving combination tool
US4253059A (en) * 1979-05-14 1981-02-24 Fairchild Camera & Instrument Corp. EPROM Reliability test circuit
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
US4460982A (en) 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
US4612630A (en) 1984-07-27 1986-09-16 Harris Corporation EEPROM margin testing design
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
JPS6148197A (ja) * 1984-08-13 1986-03-08 Fujitsu Ltd チヤ−ジアツプ回路
JPS61172300A (ja) * 1985-01-26 1986-08-02 Toshiba Corp 半導体記憶装置
EP0198935A1 (de) * 1985-04-23 1986-10-29 Deutsche ITT Industries GmbH Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
US4962322A (en) * 1988-12-05 1990-10-09 Texas Instruments Incorporated Nonvolatible capacitor random access memory
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US5157629A (en) 1985-11-22 1992-10-20 Hitachi, Ltd. Selective application of voltages for testing storage cells in semiconductor memory arrangements
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
JPH0715799B2 (ja) * 1987-06-30 1995-02-22 日本電気株式会社 半導体記憶装置
FR2618579B1 (fr) * 1987-07-21 1989-11-10 Thomson Semiconducteurs Circuit integre a memoire comportant un dispositif anti-fraude
JPS6476596A (en) 1987-09-18 1989-03-22 Oki Electric Ind Co Ltd Error of eeprom detecting device
US4809231A (en) * 1987-11-12 1989-02-28 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
FR2630573B1 (fr) * 1988-04-26 1990-07-13 Sgs Thomson Microelectronics Memoire programmable electriquement avec plusieurs bits d'information par cellule
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
JPH02260298A (ja) * 1989-03-31 1990-10-23 Oki Electric Ind Co Ltd 不揮発性多値メモリ装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JPH0664918B2 (ja) 1989-05-25 1994-08-22 ローム株式会社 自己訂正機能を有する半導体記憶装置
JPH07114077B2 (ja) 1989-06-01 1995-12-06 三菱電機株式会社 不揮発性半導体記憶装置
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
FR2650109B1 (fr) 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
JPH03162800A (ja) 1989-08-29 1991-07-12 Mitsubishi Electric Corp 半導体メモリ装置
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
US5200959A (en) * 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
US5270551A (en) * 1990-02-14 1993-12-14 Hitachi, Ltd. Method of and apparatus for protecting electronic circuit against radiation
US4975883A (en) 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
US5132935A (en) * 1990-04-16 1992-07-21 Ashmore Jr Benjamin H Erasure of eeprom memory arrays to prevent over-erased cells
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
US5239505A (en) 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5263032A (en) * 1991-06-27 1993-11-16 Digital Equipment Corporation Computer system operation with corrected read data function
US5313427A (en) * 1991-09-20 1994-05-17 Texas Instruments Incorporated EEPROM array with narrow margin of voltage thresholds after erase
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
US5377152A (en) * 1991-11-20 1994-12-27 Kabushiki Kaisha Toshiba Semiconductor memory and screening test method thereof
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US5327383A (en) * 1992-04-21 1994-07-05 Intel Corporation Method and circuitry for erasing a nonvolatile semiconductor memory incorporating row redundancy
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5532962A (en) 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5550394A (en) * 1993-06-18 1996-08-27 Texas Instruments Incorporated Semiconductor memory device and defective memory cell correction circuit
JPH065823A (ja) * 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
JP2708333B2 (ja) * 1992-09-02 1998-02-04 株式会社東芝 レベルシフタ回路
US5365486A (en) * 1992-12-16 1994-11-15 Texas Instruments Incorporated Method and circuitry for refreshing a flash electrically erasable, programmable read only memory
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
JP3999822B2 (ja) * 1993-12-28 2007-10-31 株式会社東芝 記憶システム
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
JP3563452B2 (ja) * 1994-08-10 2004-09-08 株式会社東芝 セル閾値分布検知回路およびセル閾値分布検知方法
FR2728380A1 (fr) 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
JP3274306B2 (ja) * 1995-01-20 2002-04-15 株式会社東芝 半導体集積回路装置
KR100477034B1 (ko) * 1995-01-31 2005-03-21 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US5687114A (en) * 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
US5703506A (en) * 1995-12-26 1997-12-30 Motorola Signal processing method
FR2745114B1 (fr) * 1996-02-20 1998-04-17 Sgs Thomson Microelectronics Memoire non volatile multiniveau modifiable electriquement avec rafraichissement autonome
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5675537A (en) * 1996-08-22 1997-10-07 Advanced Micro Devices, Inc. Erase method for page mode multiple bits-per-cell flash EEPROM
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5835413A (en) 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JP3177207B2 (ja) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296111B2 (en) 1999-06-22 2007-11-13 Renesas Technology Corp. Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing
US7441072B2 (en) 1999-06-22 2008-10-21 Renesas Technology Corp. Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing
US7949823B2 (en) 1999-06-22 2011-05-24 Renesas Electronics Corporation Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing
US7685357B2 (en) 1999-06-22 2010-03-23 Renesas Technology Corp. Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing
US6813183B2 (en) 1999-08-23 2004-11-02 Micron Technology, Inc. Externally triggered leakage detection and repair in a flash memory device
US6816409B2 (en) 2002-09-06 2004-11-09 Sharp Kabushiki Kaisha Non-volatile semiconductor memory device and rewriting method
JP2006085895A (ja) * 2004-09-17 2006-03-30 Samsung Electronics Co Ltd 高い信頼度を有する不揮発性メモリ装置のプログラム方法
US7496811B2 (en) 2005-09-20 2009-02-24 Kabushiki Kaisha Toshiba Storage medium reproducing apparatus, storage medium reproducing method, and computer program product for reading information from storage medium
US8281192B2 (en) 2005-09-20 2012-10-02 Kabushiki Kaisha Toshiba Storage medium reproducing apparatus, storage medium reproducing method, and computer program product for reading information from storage medium
JP4825874B2 (ja) * 2005-10-17 2011-11-30 ラマト アット テル アビブ ユニバーシティ リミテッド マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP2007128577A (ja) * 2005-11-01 2007-05-24 Toshiba Corp 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US8848442B2 (en) 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US8804423B2 (en) 2006-03-06 2014-08-12 Ramot At Tel-Aviv University Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
JP2009529203A (ja) * 2006-03-06 2009-08-13 ラマト アット テル アビブ ユニバーシティ リミテッド 非全単射写像を使用するマルチビットセルフラッシュメモリ装置
JP2009537935A (ja) * 2006-05-15 2009-10-29 アップル インコーポレイテッド 多値データ記憶セルの保守動作
US9245616B2 (en) 2006-05-15 2016-01-26 Apple Inc. Dynamic cell state resolution
US9042170B2 (en) 2006-05-15 2015-05-26 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8964469B2 (en) 2006-05-15 2015-02-24 Apple Inc. Off-die charge pump that supplies multiple flash devices
JP2013033591A (ja) * 2006-12-27 2013-02-14 Sk Hynix Inc 不揮発性メモリ素子とその自己補償方法
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
US9176816B2 (en) 2008-03-01 2015-11-03 Kabushiki Kaisha Toshiba Memory system configured to control data transfer
US8751901B2 (en) 2008-03-01 2014-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system configured to control data transfer
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
US8248857B2 (en) 2009-04-03 2012-08-21 Kabushiki Kaisha Toshiba Memory system with potential rank correction capability
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー， インク． 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
US9070473B2 (en) 2009-12-02 2015-06-30 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US9646689B2 (en) 2009-12-02 2017-05-09 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10074419B2 (en) 2009-12-02 2018-09-11 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10311951B2 (en) 2009-12-02 2019-06-04 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
JP2010055746A (ja) * 2009-12-07 2010-03-11 Toshiba Corp 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
JP2012190538A (ja) * 2012-05-25 2012-10-04 Toshiba Corp 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system

Also Published As

Publication number Publication date
US7170781B2 (en) 2007-01-30
US6307776B1 (en) 2001-10-23
EP0911833A2 (en) 1999-04-28
US5909449A (en) 1999-06-01
US7397697B2 (en) 2008-07-08
US6151246A (en) 2000-11-21
US20050174844A1 (en) 2005-08-11
US20070104004A1 (en) 2007-05-10
US6898117B2 (en) 2005-05-24
US20030021149A1 (en) 2003-01-30
EP0911833A3 (en) 1999-09-29

Similar Documents

Publication Publication Date Title
JPH11154394A (ja) 誤り検出及び訂正を備えた多値レベル不揮発性メモリ
JP3706146B2 (ja) 複数デジタル・ビットのための安定化回路
US6967867B2 (en) Semiconductor memory device and method for correcting memory cell data
US6650570B2 (en) Non-volatile semiconductor memory
US7564718B2 (en) Method for programming a block of memory cells, non-volatile memory device and memory card device
JP3929070B2 (ja) マルチレベル非揮発性データ記憶
US7259993B2 (en) Reference scheme for a non-volatile semiconductor memory device
KR970706579A (ko) 아날로그 및 디지탈 저장을 위한 비휘발성 전기적 변환가능 반도체 메모리(non-volatile electrically alterable semiconductor memory for analog and digital storage)
US20120281480A1 (en) Sensing operations in a memory device
JP3660541B2 (ja) 積層ゲートメモリデバイスのフローティングゲートに電荷をチャージする方法
US20080253193A1 (en) Non-Volatile Memory with Predictive Programming
US9824775B2 (en) Feedback validation of arbitrary non-volatile memory data
GB2325546A (en) Electrically programmable memory and method of programming
US6668303B2 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US20020110023A1 (en) Nonvolatile memory system
US8576630B2 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells
JPH11339489A (ja) 多状態ｅｅｐｒｏｍの読み書き回路および技術
US5907504A (en) Multiple-valued memory and data access method for multiple-valued memory
JPH02123597A (ja) 不揮発性メモリ
WO2024112355A1 (en) Grouping and error correction for non-volatile memory cells

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080801

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106