JP2003346432A - データ記憶装置およびデータ処理方法 - Google Patents

データ記憶装置およびデータ処理方法

Info

Publication number
JP2003346432A
JP2003346432A JP2002148290A JP2002148290A JP2003346432A JP 2003346432 A JP2003346432 A JP 2003346432A JP 2002148290 A JP2002148290 A JP 2002148290A JP 2002148290 A JP2002148290 A JP 2002148290A JP 2003346432 A JP2003346432 A JP 2003346432A
Authority
JP
Japan
Prior art keywords
error correction
error
sector
register
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002148290A
Other languages
English (en)
Inventor
Katsuhiko Kato
勝彦 加藤
Takashi Kuroda
尚 黒田
Hiroshi Uchiike
寛 内池
Yasuhiro Takase
康弘 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2002148290A priority Critical patent/JP2003346432A/ja
Priority to US10/411,549 priority patent/US7107510B2/en
Publication of JP2003346432A publication Critical patent/JP2003346432A/ja
Priority to US11/530,195 priority patent/US7530009B2/en
Priority to US11/872,166 priority patent/US8001447B2/en
Priority to US11/872,091 priority patent/US8010879B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 符号のオーバー・ヘッドを大きくすることな
くより大きな誤り訂正を可能にする。 【解決手段】 ユーザ・データ（セクタ）０、ユーザ・
データ（セクタ）１およびユーザ・データ（セクタ）２
の排他的論理和（ＸＯＲ）をとったものを仮想のユーザ
・データとすることでセクタ０〜２に相関関係が生じ、
その仮想ユーザ・データにＣ１よりも大きな誤り訂正能
力を持つＣ２を生成することにより、Ｃ１で誤り訂正不
能（Uncorrectable）であっても、Ｃ２によって誤り訂
正を行えるようになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ハード・ディスク
・ドライブに代表されるデータ記憶装置に関し、特に、
データ記憶媒体から読み出したデータが有するエラー訂
正に関するものである。
【０００２】
【従来の技術】ハード・ディスク・ドライブは最も普及
しているコンピュータの外部記憶装置の一つである。ハ
ード・ディスク・ドライブの記憶媒体である磁気ディス
クは、周知のようにディスク表面を木の年輪状に分割し
たトラックをさらに放射状に区切ったセクタをデータの
記憶最小単位としている。ハード・ディスク・ドライブ
は、磁気ディスクに記憶されているデータを読み出し、
または磁気ディスクにデータを書き込むための磁気ヘッ
ドを備えている。この磁気ヘッドは、ＶＣＭ（Voice Co
il Motor）によって揺動するアクチュエータ機構に装着
されている。磁気ヘッドがデータの読み出しまたはデー
タの書き込みを行う場合、アクチュエータ機構を駆動す
ることにより、磁気ヘッドを所定のトラックに移動かつ
位置決めする。磁気ヘッドは、磁気ディスク上に記憶さ
れたサーボ情報を手がかりに所定の位置への移動制御が
なされる。
【０００３】ハード・ディスク・ドライブにおいて、単
位面積当たりの記憶密度が非常に大きなものとなって、
信号処理系のＳ／Ｎが低くなり、磁気ディスク上の磁気
的欠陥の存在が無視できなくなる。そのため、磁気ディ
スク上のデフェクトが存在しても読み書きされるデータ
の信頼性を高めるために、エラー訂正が重要になってき
ている。エラー訂正は、読み出したデータがエラーを含
んでいる場合などに行われる。エラーは、磁気ディスク
上に形成された磁気層の剥がれや、磁気ヘッドとの擦れ
によるスクラッチ、磁気ディスク上のゴミなどにより発
生する。ハード・ディスク・ドライブは、このエラー訂
正のために磁気ディスク上に、図７に示すように、１セ
クタのデータ（通常５１２bytes）毎に、それに基づく
パリティを数１０バイト付加している。このパリティを
ＥＣＣ（エラー訂正符号：Error Correcting Code）と
いう。各セクタのユーザ・データ（User Data）だけを
情報語としてＥＣＣを生成しており、他のセクタのユー
ザ・データとの相関関係はない。ユーザ・データの読み
出し時には、ハード・ディスク・ドライブに設けられた
ＥＣＣ回路で生成されたＥＣＣデータと読み出されたパ
リティ（ＥＣＣ）からエラー位置の検出を行うとともに
エラー訂正処理が施される。
【０００４】昨今のハード・ディスク・ドライブでは、
記憶密度の向上によりＴＡ（Thermal Asperity）やスク
ラッチ等が発生すると一度に数十バイト（Bytes）から
数百バイトのユーザ・データが破壊されてしまう。その
ために、ＥＣＣの誤り訂正能力の向上が要求されるが、
ＥＣＣの誤り訂正能力を向上させる為には、より冗長度
を持たせる必要があるが、冗長度を大きくしていくとデ
ィスク・フォーマット（Disk format）上に占めるＥＣ
Ｃ割合（符号のオーバー・ヘッド（Overhead））が増大
していくことになる。しかも、一般に符号のオーバー・
ヘッドが１５％を超えるとエラー訂正による利益は０に
なるといわれている。
【０００５】従来は各セクタをそれぞれ独立した情報語
として扱い、そのそれぞれの情報語に対してＥＣＣを付
加していた。この場合には、付加したＥＣＣの能力を超
える誤りが生じると誤り訂正が不能（Uncorrectable）
になるので、稀に発生するより大きな誤りを訂正できる
ようにするためには、より大きなＥＣＣを付加する必要
があるので、符号のオーバー・ヘッドが大きくなってし
まうという問題があった。この問題に対して、ＥＣＣを
多重符号化する手法が有効である。例えば、３重符号化
する場合には、各セクタに対するＥＣＣをＣ１、４セク
タに対するＣ１よりも誤り訂正能力の大きいＥＣＣをＣ
２、８セクタに対するＣ２よりも誤り訂正能力の大きい
ＥＣＣをＣ３とし、Ｃ２の情報語は連続する４セクタの
ユーザ・データの排他的論理和、Ｃ３の情報語は連続す
る８セクタの排他的論理和とする。この手法を、本明細
書では、ＩＳＦと称する。
【０００６】ここで、図８および図９に基づいて、ＩＳ
Ｆについて説明する。図８には、磁気ディスク上のセク
タ（Sector）０からセクタ７まで８つのセクタが記載さ
れている。セクタ０〜７の各々にＥＣＣとしてＣ１が、
またセクタ３にはＣ２が、さらにセクタ７にはＣ３が含
まれている。図９に示すように、セクタ０（ユーザ・デ
ータ０）、セクタ１（ユーザ・データ１）およびセクタ
２（ユーザ・データ２）の排他的論理和（ＸＯＲ）をと
ったものを仮想のユーザ・データとすることでセクタ０
〜２に相関関係が生じ、その仮想ユーザ・データにＣ１
よりも大きな誤り訂正能力を持つＣ２を生成することに
より、Ｃ１で誤り訂正不能（Uncorrectable）であって
も、Ｃ２によって誤り訂正を行えるようになる。しか
も、Ｃ１はＣ２を含んでいるので、Ｃ２として実際に磁
気ディスク上に記憶するのは、Ｃ２−Ｃ１バイトだけで
ある。このようにすることによって、Ｃ１で訂正不能な
誤りが発生した場合には、４セクタをリードすることで
Ｃ２による誤り訂正を可能にし、Ｃ２で誤り訂正不能で
あった場合には、８セクタをリードすることでＣ３によ
る誤り訂正を可能にすることができる。しかも、大きな
誤り訂正能力をもつＥＣＣであるＣ２およびＣ３は複数
セクタに対して１回しか記憶しないので、従来よりも符
号のオーバー・ヘッドを大きくすることなくより大きな
誤り訂正を可能にする。なお、以上の例ではＣ２を１つ
含む４つのセクタの集合をブロックまたはＣ２ブロック
という。
【０００７】図８において、セクタ３ではＣ２がＣ１よ
り前に、セクタ７ではＣ３がＣ２より前に記憶されてい
るが、これは、Ｃ２やＣ３はＣ１の情報語であること、
及び、Ｃ２やＣ３をＣ１の後ろに置くフォーマットにす
る場合には、ユーザ・データのライト時にライト・バッ
ファが必要になり、処理が非常に複雑になるため、ゲー
ト数削減と処理の簡略化のために、このようなフォーマ
ットを用いることが望ましい。例えば、Ｃ１を５２バイ
ト,Ｃ２を１６バイト,Ｃ３を４０バイトとした場合に
は、従来のハード・ディスク・ドライブでは１３％のオ
ーバー・ヘッドで最大６６バイトの誤り訂正しか可能で
ないのに対し、ＩＳＦによれば１０．６％のオーバー・
ヘッドで最大１０４バイトの誤り訂正が可能になるもの
である。１セクタに付加するＥＣＣのバイト数が限界に
近づいている今日の状況を打破しながら、より大きな誤
り訂正能力を発揮できる可能性を秘めたＩＳＦは、非常
に魅力的な符号化方法である。
【０００８】
【発明が解決しようとする課題】そこで本発明ではＩＳ
Ｆを具体的に実現するための周辺技術を提供することに
より、従来ではハード・エラーになっていた１００バイ
ト程度の大きな消去やスクラッチ等によるハード・エラ
ーを防ぐことを可能にしたデータ記憶装置を提供するこ
とを課題とする。また本発明は、そのようなデータ記憶
装置に用いるデータ処理方法を提供することを課題とす
る。
【０００９】
【課題を解決するための手段】以下では、まず上記課題
を達成するために、ＩＳＦを具体的に実現する上でのい
くつかの問題点を掲げ、その問題点を解決するための手
段を逐次述べていくことにする。
【００１０】上述した例では、Ｃ２の情報語は、連続す
る４セクタのユーザ・データの排他的論理和（ＸＯＲ）
をとったもの、Ｃ３の情報語は、連続する８セクタのユ
ーザ・データの排他的論理和をとったものにする必要が
ある。ＤＶＤ ドライブ等のように積符号を採用してい
る装置では、磁気ディスクへのライト時に、一旦ＳＲＡ
Ｍ（Static Random Access Memory）等のバッファにユ
ーザ・データを格納しながらエンコード（Encode：符号
化）をしているが、バッファを使用したエンコードの場
合には、一旦ＳＲＡＭに格納した後にＳＲＡＭから読み
出す操作が入ること、しかも、ＩＳＦにおいて、Ｃ２の
エンコード時に４セクタのデータの排他的論理和を計算
したユーザ・データをＳＲＡＭに格納してからエンコー
ドする方法をとった場合には、実際にライトするセクタ
は４セクタであるのに５セクタ分のユーザ・データをエ
ンコードする必要があるためにどうしてもライト時のパ
フォーマンス（performance）が悪化してしまうことが
挙げられる。
【００１１】次に、ＩＳＦでは、例えば、４セクタ毎に
Ｃ２、８セクタ毎にＣ３を持つことは先に述べたが、Ｃ
２、Ｃ３を持たないセクタはＣ３−Ｃ１分、Ｃ３を持た
ずにＣ２を持つセクタはＣ３−Ｃ２分の００ｈをＣ１の
情報語としてユーザ・データの後でエンコーダに入力す
る必要があり、Ｃ１とＣ３の誤り訂正能力の違いがこの
ダミーの００ｈを入力する回数に関係してくる。Ｃ３
は、オフライン（Offline）でデコード（Decode：復号
化）することを前提としており、Ｃ３によってスクラッ
チ等により大きなバーストエラーを訂正する目的である
ことから、Ｃ１とＣ３との誤り訂正能力の開きは大き
く、Ｃ１のみのセクタで００ｈを入力する数は５６バイ
ト程度必要である。４インターリーブ（Interleave）を
採用する場合には、インターリーブ当たりでは１０バイ
ト程度となる。ここで、５６バイトの００ｈを入力する
ということは、バイト・エンコーダ（Byte encoder）の
場合には、５６サイクル（cycle）が必要になる。シス
テム・クロックで５６サイクルも００ｈを入力している
と、ＥＣＣが再生される前に次のセクタのユーザ・デー
タが来てしまうので、エンコーダは、バイト幅でなくマ
ルチ・ワード（Multi−Word）幅のエンコーダを用意す
る必要がある。つまり、システム・クロックで５６サイ
クルのダミーの００ｈを入力（Zero feed）する時間が
作れないことも問題となる。
【００１２】以上の問題に対して、本発明は、ユーザ・
データを含む複数のセクタを有するディスク状記憶媒体
と、ホストから転送される書き込みコマンドまたは読み
出しコマンドに基づいて、ディスク状記憶媒体に対して
書き込み処理または読み出し処理を行うヘッドと、読み
出し処理時にユーザ・データに発生したエラーを訂正す
るエラー訂正手段と、を備え、エラー訂正手段は、所定
のセクタに含まれるユーザ・データに基づいてシンドロ
ームを生成するシンドローム生成器と、シンドローム生
成器で生成されたシンドロームを格納する第１のレジス
タと、シンドローム生成器で生成されたシンドローム
を、後続するセクタについてのシンドローム生成時に格
納する第２のレジスタと、所定のセクタに含まれる全て
のユーザ・データについてのシンドローム生成が終了し
た後に、第１のレジスタに格納されている値と、第２の
レジスタに格納されている値との排他的論理和をとり、
かつこの排他的論理和を第２のレジスタに格納する排他
的論理和実行回路と、を含むことを特徴とするデータ記
憶装置を提供する。
【００１３】本発明によるエラー訂正手段は、読み出し
コマンドの開始を検知するとともに、この検知結果を第
１のレジスタおよび第２のレジスタに向けて出力するコ
マンド開始検知手段を含む。そして、第１のレジスタお
よび第２のレジスタは、前記検知結果を受けてその格納
状態がクリアされる。つまり、読み出しコマンドが開始
する時点では、第１のレジスタおよび第２のレジスタは
何も格納していない状態にある。そして、この状態か
ら、当該コマンドにかかる先頭セクタに含まれるユーザ
・データに基づいて生成されたシンドロームを第１のレ
ジスタが格納する。このとき、第２のレジスタは未だク
リア状態が維持されている。本発明のデータ記憶装置に
従えば、先頭セクタに含まれる全てのユーザ・データに
ついてのシンドローム生成が終了した後に、第１のレジ
スタに格納されている値と、第２のレジスタに格納され
ている値との排他的論理和をとり、この排他的論理和を
第２のレジスタに格納する。先頭セクタに続く後続セク
タの転送が開始された旨の信号を受けると、第１のレジ
スタの格納状態がクリアされる。その後、第１のレジス
タは、後続セクタに含まれるユーザ・データに基づいて
シンドローム生成器で生成されたシンドロームを格納す
る。そして、排他的論理和回路は、後続セクタに含まれ
る全てのユーザ・データについてのシンドローム生成が
終了した後に、第１のレジスタに格納されている値と、
第２のレジスタに格納されている値との排他的論理和を
とり、この排他的論理和を第２のレジスタに格納する。
【００１４】本発明のデータ記憶装置において、エラー
訂正手段は、セクタが多重符号化された所定のエラーコ
ード（誤り訂正符号またはエラー訂正コード）を含むべ
き特定セクタか否かを判別するセクタ判別手段を含むこ
とができる。この場合、このセクタ判別手段が特定セク
タを判別した後の所定の時期に、第２のレジスタの格納
状態がクリアされる。後述するＯＴＦにおいて、４セク
タ目にＣ２が付加されることを前提とすると、４セクタ
目についての以上の処理が終了すると、次の４セクタの
処理の準備のために、第２のレジスタをクリアするので
ある。
【００１５】以上のデータ記憶装置によれば、以下のデ
ータ処理方法が実現される。すなわち本発明のデータ処
理方法は、複数のセクタの各々に付加される第１のエラ
ー訂正コードと、所定数のセクタから構成されるブロッ
クごとに所定のセクタに付加されかつ第１のエラー訂正
コードよりも訂正能力の大きい第２のエラー訂正コード
を用いてユーザ・データのエラー訂正を行うデータ処理
方法であって、読み出しコマンドの開始を検知するとと
もにこの検知結果に基づいて第１のレジスタおよび第２
のレジスタの格納状態をクリアし、所定のセクタに含ま
れるユーザ・データに基づいてシンドロームを生成し、
シンドロームを第１のレジスタに格納し、所定のセクタ
に含まれる全てのユーザ・データについてのシンドロー
ム生成が終了した後に、第１のレジスタに格納されてい
る値と、第２のレジスタに格納されている値との排他的
論理和を計算し、排他的論理和の結果を第２のレジスタ
に格納することを特徴としている。
【００１６】さて、前述したＩＳＦは複数セクタを情報
語として扱うのではなく、複数のセクタのユーザ・デー
タの相互関係(排他的倫理和)をとったものを情報語とす
ることで、Ｃ２で見れば、４セクタのデータが誤り訂正
可能であるのに体の拡大をしなくても良いという点が優
れている。しかし、このことは同時に、その４セクタの
うちの１セクタだけがＣ１で誤り訂正不能な場合には訂
正可能であるが、複数セクタのすべてがＣ１で誤り訂正
不能な場合には、Ｃ２でも誤り訂正不能であることを意
味している。よって、ＩＳＦでは、Ｃ１またはＣ２で訂
正可能な誤りが見つかった場合には、その誤りの分のシ
ンドロームの更新（syndrome update）をＣ２,Ｃ３のシ
ンドロームに対して行う必要がある。しかも、上層レベ
ルの符号語（Ｃ２）でオン・ザ・フライ・コレクション
（on-the-fly correction：ＯＴＦ）を行いたい場合に
は必須である。なお、ＯＴＦとは、データを順次読み出
しながら、データの転送を中断することなくエラー訂正
を行う手法をいう。しかし、上層レベルの符号語（Ｃ
２）でＯＴＦが行われないのであれば、４セクタまたは
８セクタ全てのエラー位置／値（Location／Pattern）
をＳＲＡＭ等に保持しておくことにより、ファーム・ウ
ェア（firmware）がＭＰＵを介してシンドロームを修正
することも可能である。
【００１７】一般にシンドロームを修正する際には、以
下の式を使用する。 Ｓｙｎ（ｎ）＝ＰＡＴ×α(LOC×n) ＰＡＴ：エラー値、ＬＯＣ：エラー位置、α：ガロア体
のシンボル ｎ：０からＣ３の次数−１まで Ｃ２は、Ｃ１で訂正不能なセクタの誤り訂正を可能にす
ること、Ｃ３はＣ２で訂正不能なセクタの誤り訂正を可
能にすることが目的である。したがって、Ｃ２の次数は
Ｃ１よりも高く、Ｃ３の次数はＣ２より高い。よって、
Ｃ２,Ｃ３のシンドロームを修正する際には、多量の汎
用乗算器や作業用のレジスタ群が必要になる。加えて、
そのセクタの全てのエラー位置／値が解けて、ＣＲＣ等
による検証が終了してから、シンドロームの更新を行わ
ないと、実は、誤った修正（Mis-correction）をしてい
たり、インターリービング（Interleaving）を用いてい
る場合には、いずれかのインターリーブだけ訂正不能で
あった場合に、誤ってシンドロームの更新をしたり、修
正可能な（Correctable）インターリーブのみシンドロ
ームの更新をしてしまうと、セクタ・バッファ上に格納
されているデータは修正されていないのに、シンドロー
ムからの計算では誤りが報告されないという事が起きて
しまう。したがって、ＣＲＣ等による検証のあとで、高
速にシンドロームの更新を行う必要がある。また、シン
ドロームの更新で使用するαのＬＯＣ×ｎ乗の値を得る
ためにｎ回だけＲＯＭにアクセスをした場合には、非常
に多いサイクル（cycle）を要するので現実的でないと
いう問題がある。
【００１８】以上の問題点について、本発明は、ユーザ
・データを含む複数のセクタを有するディスク状記憶媒
体と、ホストから転送される書き込みコマンドおよび読
み出しコマンドに基づいて、ディスク状記憶媒体に対し
て書き込み処理または読み出し処理を行うヘッドと、読
み出し処理時にデータに発生したエラーを訂正するエラ
ー訂正手段と、を備え、エラー訂正手段は、複数のセク
タの各々に付加される第１のエラー訂正コードと、所定
数のセクタからなるブロックごとにセクタに付加されか
つ第１のエラー訂正コードよりも訂正能力の大きい第２
のエラー訂正コードを用いてエラー訂正を行うものであ
って、ユーザ・データに基づいてシンドロームを生成す
るシンドローム生成器と、シンドローム生成器で生成さ
れたシンドロームに基づいて誤り位置多項式および誤り
評価多項式を求めるユークリッド回路と、誤り位置多項
式および誤り評価多項式を解くチェーン・サーチ回路
と、チェーン・サーチ回路による誤り位置多項式および
誤り評価多項式の解の妥当性を検証する検証回路と、を
備え、第１のエラー訂正コードによるエラー訂正処理が
終了した後のシンドロームの更新のための演算処理を、
ユークリッド回路およびチェーン・サーチ回路を用いて
行う構成としたことを特徴とするデータ記憶装置を提供
する。本発明のデータ記憶装置は、エラー訂正手段がも
ともと備えているユークリッド回路、チェーン・サーチ
回路を用いてシンドローム更新のための演算処理を行う
ため、以上の問題点を解消することができる。
【００１９】本発明のデータ記憶装置において、ユーク
リッド回路は汎用乗算器を、またチェーン・サーチ回路
は第３のレジスタを備え、演算処理を汎用乗算器で行う
ことにより第１の演算結果を取得し、この第１の演算結
果を第３のレジスタに一時的に保持することができる。
例えば、αのＬＯＣ×ｎ乗の値を汎用乗算器で求め、こ
の結果をチェーン・サーチ回路内の第３レジスタに一時
的に保持することができる。また本発明のデータ記憶装
置において、汎用乗算器は、第３のレジスタに一時的に
保管された前記演算処理の結果を用いてさらに演算処理
を行うことにより第２の演算結果を得ることができる。
例えば、チェーン・レジスタに一時的に保持してあるα
のＬＯＣ×ｎ乗の値とエラー値との積を求めることがで
きる。さらに本発明のデータ記憶装置において、第２の
演算結果に基づくシンドローム更新のための値を生成し
かつ一時的に保持することを、ユークリッド回路が有す
る第４のレジスタを用いて行うことができる。例えば、
第２の演算結果と第４のレジスタの値との排他的論理和
を計算しながら、この結果を第４のレジスタに保持す
る。
【００２０】以上のデータ記憶装置によれば、以下のデ
ータ処理方法が提供されるすなわち本発明のデータ処理
方法は、複数のセクタの各々に付加される第１のエラー
訂正コードと、所定数のセクタからなるブロックごとに
セクタに付加されかつ第１のエラー訂正コードよりも訂
正能力の大きい第２のエラー訂正コードを用いてエラー
訂正を行うデータ処理方法であって、ユーザ・データに
基づいてシンドロームを生成し、生成されたシンドロー
ムに基づいて誤り位置多項式および誤り評価多項式を求
め、誤り位置多項式および前記誤り評価多項式を解き、
チェーン・サーチ回路による誤り位置多項式および誤り
評価多項式の解の妥当性を検証するステップを備えてい
る。そして、第１のエラー訂正コードによるエラー訂正
処理が終了した後のシンドロームの更新のための演算処
理を、誤り位置多項式および誤り評価多項式を求める回
路および誤り位置多項式および誤り評価多項式を解く回
路を用いて行うことを特徴とする。
【００２１】多重符号を採用しているシステムで任意の
数の複数セクタの排他的論理和等の計算を施したものを
情報語として、その仮想セクタにＥＣＣとしてＣ２を付
加し、このＣ２による訂正内容の検証用ＣＲＣを専用に
持った場合には、Ｃ２ブロック単位毎にＣ２復号検証用
のＣＲＣの記憶領域を確保する必要がある。そうする
と、Ｃ２、Ｃ３、Ｃ４等多重化を大きくして符号のオー
バー・ヘッドを減らそうとしても、各ＥＣＣ用のＣＲＣ
のために効果的にオーバー・ヘッドを減らせなくなる。
また、Ｃ２ブロック内のセクタで訂正可能な誤りが見つ
かった際には、そのエラー位置／値を使用して、シンド
ロームと各ＣＲＣの値も修正する必要が生じるのでゲー
ト数の増加または、デコード・レイテンシーを大きくす
る要因になるという問題がある。
【００２２】以上の問題点について、本発明は、ユーザ
・データを含む複数のセクタを有するディスク状記憶媒
体と、ホストから転送される書き込みコマンドおよび読
み出しコマンドに基づいて、ディスク状記憶媒体に対し
て書き込み処理または読み出し処理を行うヘッドと、読
み出し処理時にユーザ・データに発生したエラーを訂正
するエラー訂正手段と、を備え、エラー訂正手段は、複
数のセクタの各々に付加される第１のエラー訂正コード
と、所定数のセクタからなるブロックごとにセクタに付
加されかつ第１のエラー訂正コードよりも訂正能力の大
きい第２のエラー訂正コードを用いてエラー訂正を行う
ものであって、ユーザ・データに基づいてエラー訂正内
容検証用の巡回冗長検査符号ＣＲＣを生成しかつ保持す
るＣＲＣ生成回路と、第１のエラー訂正コードによるエ
ラー訂正が不能であった場合に、リード時ＣＲＣ生成回
路で生成したＣＲＣを保持するＣＲＣ保持回路と、ＣＲ
Ｃ生成回路またはＣＲＣ保持回路のいずれかに保持され
ているＣＲＣを検証に用いることを選択する検証用ＣＲ
Ｃ選択回路と、検証用ＣＲＣ選択回路で選択されたＣＲ
Ｃを用いてＣＲＣの検証を行うＣＲＣ検証回路と、を備
えたことを特徴とするデータ記憶装置を提供する。本発
明のデータ記憶装置によれば、各セクタに付加されてい
る第１のエラー訂正コードによるＣＲＣのみで第２のエ
ラー訂正コードの復号結果の検証を行うことが可能にな
るので、多重符号化を行った場合でも、それに応じた数
のＣＲＣ符号を追加する必要がない。
【００２３】本発明のデータ記憶装置は、ディスク状記
憶媒体から転送されるユーザ・データに基づいて第１の
エラー訂正コードおよび第２のエラー訂正コードのシン
ドロームを生成するシンドローム生成器と、生成された
シンドロームに基づいてエラー位置およびエラー値を算
出するエラー情報算出回路とを備えることができる。こ
の場合、ＣＲＣ検証回路は、エラー位置およびエラー値
とリード時ＣＲＣ生成回路で生成されかつ保持されたＣ
ＲＣとを比較することによりエラー訂正内容の検証を行
うことができる。
【００２４】また本発明のデータ記憶装置において、検
証用ＣＲＣ選択回路は、第２のエラー訂正コードを含む
セクタをエラー訂正の対象とする際にはＣＲＣ保持回路
に保持されているＣＲＣを選択する。このとき、ＣＲＣ
検証回路は、ＣＲＣ保持回路に保持されているＣＲＣを
用いてエラー訂正内容の検証を行う。
【００２５】以上のデータ記憶装置によれば、以下のデ
ータ処理方法が実現される。すなわち本発明のデータ処
理方法は、複数のセクタの各々に付加される第１のエラ
ー訂正コードと、所定数のセクタからなるブロックごと
にセクタに付加されかつ第１のエラー訂正コードよりも
訂正能力の大きい第２のエラー訂正コードを用いてユー
ザ・データのエラー訂正を行うデータ処理方法であっ
て、ユーザ・データに基づいて検証用の巡回冗長検査符
号ＣＲＣを生成し、第１のエラー訂正コードによるエラ
ー訂正が不能であった場合にＣＲＣを保持し、第２のエ
ラー訂正コードを含むセクタをエラー訂正の対象とする
際には保持されているＣＲＣを用いてエラー訂正内容の
検証を行うことを特徴とする。
【００２６】図１０に従来のＯＴＦ実行時のタイミング
・チャートを示す。この図中のＡとＢのタイミングで
は、それぞれセクタ１のライトとセクタ０のＯＴＦ（re
ad-modify-write）、セクタ２のライトとセクタ１のＯ
ＴＦが重なっている。このために、メモリの帯域として
は非常に大きな損失（Loss）になってしまうという問題
がある。
【００２７】以上の問題点について、本発明では、ユー
ザ・データを含む複数のセクタを有するディスク状記憶
媒体と、ホストから転送される書き込みコマンドまたは
読み出しコマンドに基づいて、ディスク状記憶媒体に対
して書き込み処理または読み出し処理を行うヘッドと、
読み出し処理時にユーザ・データに発生したエラーを訂
正するエラー訂正手段と、を備え、エラー訂正手段は、
複数のセクタの各々に付加される第１のエラー訂正コー
ドと、所定数のセクタからなるブロックごとにセクタに
付加されかつ第１のエラー訂正コードよりも訂正能力の
大きい第２のエラー訂正コードに基づいてエラー訂正を
行うものであって、ディスク状記憶媒体から転送された
ユーザ・データを格納する第１のバッファと、第１のバ
ッファからユーザ・データを読み出しながら第１のエラ
ー訂正コードに基づいてエラー訂正処理を施すエラー訂
正処理回路と、第１のエラー訂正コードに基づいてエラ
ー訂正が施されたユーザ・データおよび第１のエラー訂
正コードに基づくエラー訂正が不能であったユーザ・デ
ータを格納する第２のバッファと、を備えたことを特徴
とするデータ記憶装置を提供する。
【００２８】本発明のデータ記憶装置において、第１の
エラー訂正コードに基づいたエラー訂正が不能であった
セクタの位置情報を保持する位置特定手段を備え、エラ
ー訂正処理回路は、第２のバッファに格納された第１の
エラー訂正コードに基づくエラー訂正が不能であったユ
ーザ・データを第２のバッファから読み出すとともに、
位置特定手段が保持する位置情報を用いて、第２のエラ
ー訂正コードに基づくエラー訂正処理を行うことが望ま
しい。なお、セクタの位置情報は、ブロック内のセクタ
の位置を特定したものとすることができる。
【００２９】また本発明のデータ記憶装置において、第
２のバッファに格納された第１のエラー訂正コードに基
づくエラー訂正が不能であったユーザ・データが、第２
のエラー訂正コードを用いてもエラー訂正が不能と判断
された場合には、第２のバッファは、位置情報に対応す
るセクタのユーザ・データを第２のバッファから読み出
すとともに、エラー訂正処理を施すことなく、その状態
で外部に転送する。
【００３０】以上のデータ記憶装置によれば、以下のデ
ータ処理方法が実現される。すなわち本発明のデータ処
理方法は、複数のセクタの各々に付加される第１のエラ
ー訂正コードと、所定数のセクタからなるブロックごと
にセクタに付加されかつ第１のエラー訂正コードよりも
訂正能力の大きい第２のエラー訂正コードを用いてユー
ザ・データのエラー訂正を行うデータ処理方法であっ
て、ディスク状記憶媒体から転送されたユーザ・データ
を第１のバッファに格納し、第１のバッファに格納され
たユーザ・データを読み出しながら第１のエラー訂正コ
ードに基づいてエラー訂正処理を施して第２のバッファ
に転送し、第２のバッファに格納された第１のエラー訂
正コードに基づくエラー訂正が不能であったユーザ・デ
ータを第２のバッファから読み出すとともに、第２のエ
ラー訂正コードに基づくエラー訂正処理を行うことを特
徴とする。
【００３１】
【発明の実施の形態】以下、ハード・ディスク・ドライ
ブ１に適用した例に基づいて本発明の実施の形態を説明
する。図１はハード・ディスク・ドライブ１の基本構成
を示すブロック図である。図１に示すように、データ記
憶装置としてのハード・ディスク・ドライブ（ＨＤＤ）
１は、スピンドルモータ（図示せず）によって回転され
る磁気ディスク２を備えている。磁気ディスク２に対し
てユーザ・データのリード／ライトを実行する磁気ヘッ
ド３は、アクチュエータ・アーム５の一端部に設けられ
ている。この磁気ヘッド３は、データを書き込むライト
・ヘッドと、磁気ディスク２からデータを読み出すリー
ド・ヘッドとから構成される。アクチュエータ・アーム
５の他端部に設けられたＶＣＭ（ボイス・コイル・モー
タ）コイル４と永久磁石とからなるＶＣＭによって、磁
気ディスク２上の所定の位置に向けてシークがなされ
る。
【００３２】図１において、ＡＥ(Arm Electronics)６
はアクチュエータ・アーム５に装着され、磁気ヘッド３
のリード・ヘッドにバイアス電流を供給すると共に磁気
ディスク２に記憶されたデータを読み出すリード・ヘッ
ドの微小再生信号を増幅する一方、書き込み時にはライ
ト・ヘッドに書き込み電流を供給する。制御部７は、ア
クチュエータ・アーム５の動作を制御しかつデータの読
み書きを実行する電子回路を含む。制御部７は、ＶＣＭ
制御部８を通じてアクチュエータ・アーム５のシーク動
作を制御し、さらにリード・ライト・チャネル９を通じ
て磁気ヘッド３の読み書き動作の制御をする。リード・
ライト・チャネル９はＨＤＣ（ハード・ディスク・コン
トローラ）／ＭＰＵ１０に接続される。リード・ライト
・チャネル９は、データのディジタル信号と、磁気ヘッ
ド３に供給されまた磁気ヘッド３で生成された電流信号
とを双方向に変換する。
【００３３】ＨＤＣ／ＭＰＵ１０にはメモリ（ＲＡＭ）
１１と、ホスト・インターフェース１２を介してホスト
・コンピュータ１４が接続される。ＨＤＣ／ＭＰＵ１０
は、ＲＡＭ１１の制御、ＲＡＭ１１と磁気ディスク２間
でのデータの転送、ＩＤテーブルの作成、およびサーボ
・データから位置エラー信号(ＰＥＳ：Position Error
Signal)を生成し、磁気ヘッド３の位置情報をＭＰＵに
送る。また、後述するエラー訂正処理にかかわる一連の
動作を実行する。ＲＡＭ１１には、装置起動時に磁気デ
ィスク２から読み出された装置制御用のマイクロ・コー
ド、ＩＤテーブル等が格納される。ＨＤＣ／ＭＰＵ１０
のＭＰＵにはメモリ（ＲＯＭ）１３およびＶＣＭ制御部
８が接続される。ＭＰＵはホスト・コンピュータ１４か
ら送られたコマンドを解釈してＨＤＣにＩＤテーブルを
作成させ、さらにコマンドで指定されたアドレスに対し
てデータの読み書きを行なうように命令し、また磁気ヘ
ッド３を所定のトラックにシークするための制御情報
を、ＨＤＣで生成された磁気ヘッド３の位置情報に基づ
いてＶＣＭ制御部８に送る。ＶＣＭ制御部８は、ＭＰＵ
からの制御情報に基づいて、磁気ヘッド３を所定のトラ
ックに位置付けるようにＶＣＭを駆動する。ＲＯＭ１３
には、装置の起動に必要なマイクロ・コードが格納され
ている。
【００３４】図２は、ＨＤＣ／ＭＰＵ１０の構成概要を
示している。図２に示すように、ＨＤＣ／ＭＰＵ１０
は、ホスト・コンピュータ１４との間のデータ転送を主
たる機能とするホスト・コントロール・ブロック（Host
control block）２０を備えている。ＨＤＣ／ＭＰＵ１
０は、ＭＰＵ４０とのインター・フェースおよびＤＲＡ
Ｍ、ＳＲＡＭ等のメモリ・デバイス等へのインター・フ
ェースとして機能するメモリ・マネージャ・ブロック
（Memory manager block）３０を備えている。ＨＤＣ／
ＭＰＵ１０は、リード・ライト・チャネル９へのデータ
転送を担うドライブ・コントロール・ブロック（Drive
control block）５０を備えている。さらに、ＨＤＣ／
ＭＰＵ１０は、データのリード時に発生するエラーを訂
正する機能を有するＥＣＣプロセッサ・ブロック（ＥＣ
Ｃ Processorblock）６０を備えている。
【００３５】次に、ＥＣＣプロセッサ・ブロック６０の
構成を示す図３に基づいて、本実施の形態によるエラー
訂正の概要について説明する。なお、本実施の形態によ
るエラー訂正は、図８および図９に基づいて説明したＩ
ＳＦを用いている。したがって、Ｃ１、Ｃ２等の用語は
図８および図９に基づく説明と同義で用いる。また、図
８および図９に基づく説明も本実施の形態の一部を構成
することになる。ＥＣＣプロセッサ・ブロック６０は、
ユーザ・データのライト時には、ドライブ・コントロー
ル・ブロック５０から転送されるユーザ・データ（Ｕ
Ｄ）に基づいてエンコーダ・シンドローム生成器６２内
のエンコーダ回路を使用してＥＣＣ符号を生成し、かつ
生成した符号をドライブ・コントロール・ブロック５０
に渡して、ユーザ・データとともに磁気ディスク２へ記
憶する。ユーザ・データのリード時には、リード・ライ
ト・チャネル９を介して磁気ディスク２からリードされ
たユーザ・データおよびＥＣＣをドライブ・コントロー
ル・ブロック５０が受け取り、ＥＣＣプロセッサ・ブロ
ック６０転送する。
【００３６】ＥＣＣプロセッサ・ブロック６０におい
て、エンコーダ・シンドローム生成器６２のシンドロー
ム生成回路を使用してシンドロームの生成を行うと同時
に、第１バッファコントロール回路６８内の第１バッフ
ァへ、当該ユーザ・データを格納する。シンドローム生
成回路によるシンドロームの生成が終了したら、ＥＣＣ
プロセッサ・ブロック６０は、ユークリッド（Euclid）
回路８０にシンドロームを転送し、エラー位置多項式と
エラー評価多項式を構築する。２つの方程式が完成する
と、その方程式をチェーン・サーチ（chien search）回
路９０で解いて、解けた誤り位置（Error location：Ｅ
Ｌ）および誤り値（Error pattern：ＥＰ）を、エラー
位置／値レジスタ７４に格納する。全ての方程式が解け
たところで、ＣＲＣ検証回路１１０は、解けた誤りの妥
当性を検証する。
【００３７】（第１の特徴部分）次に、図３に基づいて
本実施の形態によるハード・ディスク・ドライブ１の第
１の特徴について説明する。この第１の特徴は、コマン
ドの開始を識別するコマンド開始検知回路（command st
art det．）６６、Ｃ２を含むセクタか否かを判別する
Ｃ２判別回路（Ｃ２sector det.）６７および第１レジ
スタ６３の出力と第２レジスタ６５の出力との排他的論
理和を計算する回路（ＸＯＲ回路）６４を設けた点にあ
る。以上の回路の動作は、以下の説明から明らかとな
る。
【００３８】リード／ライトのオペレーションを行う際
には、コマンド開始検知回路６６が、コマンドの開始を
示すＣＳ信号を検知して、第１レジスタ６３と第２レジ
スタ６５に向けて格納状態をクリアすることを指示する
ＣＬ信号を出力する。第１レジスタ６３と第２レジスタ
６５は、このＣＬ信号でクリアされる。エンコーダ・シ
ンドローム生成器６２は、主に固定乗算器から構成さ
れ、ユーザ・データが１バイト転送されるごとに、この
回路で積和が行われて、その値を第１レジスタ６３がラ
ッチ（Latch）する。この値は、リード時はシンドロー
ムであり、ライト時はパリティである。一連のデータの
中で最後のデータのエンコードまたはシンドローム生成
が終了するタイミングで、ドライブ・コントロール・ブ
ロック５０からラスト・データ（ＬＤ）信号が出力され
る。このＬＤ信号が出力されたところでＸＯＲ回路６４
は、１セクタ分のデータで生成したＣ２のパリティまた
はシンドロームが格納されている第１レジスタ６３の値
と第２レジスタ６５の値の排他的論理和を計算して、そ
の結果を第２レジスタ６５に保持させる。
【００３９】次のセクタのデータ転送が始まるときに、
セクタ・スタート（ＳＳ）信号が出力されるので、それ
を受けて第１レジスタ６３はクリアされる。しかし、第
２レジスタ６５は、セクタ・スタート（ＳＳ）信号では
クリアされずに、先行するセクタで生成したＣ２パリテ
ィまたはシンドロームを保持したままでいる。
【００４０】次に２セクタ目の最後のデータについての
エンコードまたはシンドローム生成が終了したところ
で、ラスト・データ（ＬＤ）信号が出力される。このタ
イミングで、ＸＯＲ回路６４は、２セクタ目のデータか
ら生成されたＣ２パリティまたはシンドロームが保持さ
れている第２レジスタ６５の値と１セクタ目のデータか
ら生成されたＣ２パリティまたはシンドロームの値との
排他的論理和を計算し、その値を第１レジスタ６３に保
持する。この操作によって、２セクタのデータの排他的
論理和を情報語とするＣ２パリティまたはシンドローム
が生成される。Ｃ２の１ブロックが４セクタから構成さ
れる場合には、同様の操作を３セクタ目、４セクタ目と
行えば、４セクタ分のデータの排他的論理和を情報語と
したＣ２パリティ、シンドロームの計算を他のメモリ素
子を用いることなく実行することができる。
【００４１】ここで、Ｃ２の１ブロックが４セクタから
構成される場合には、４セクタ目がＣ２を含むブロック
なので、Ｃ２判別回路６７は、４セクタ目のセクタ・ス
タート（ＳＳ）信号が出力された後から次のセクタのセ
クタ・スタート（ＳＳ）信号が出力されるまで、Ｃ２信
号を継続して第２レジスタ６５に向けて出力する。Ｃ２
信号とセクタ・スタート（ＳＳ）信号がアクティブ（ac
tive）になったら、第２レジスタ６５はクリアされて、
次の４セクタの排他的論理和後の情報語の生成の準備に
入る。
【００４２】以上の処理操作において、第２レジスタ６
５のクリアを、ＣＳ信号が発せられた時とＣ２を含むセ
クタの処理が終了して後続のセクタの転送開始時に行っ
ている。したがって、所定のＣ２ブロック内の任意のセ
クタからＣ２を含むセクタまでのライトをした場合に
は、そのライトを開始した任意のセクタからＣ２を含む
セクタまでは、Ｃ２の符号語であるので、Ｃ２の誤り訂
正能力を使用することが可能になる。このことは、所定
のＣ２ブロックを全てＣ２の符号語としたい場合に、ラ
イトするセクタはそのブロックの途中からという際に、
ライト対象でないセクタを一旦リードして、ライト対象
ではないセクタもＣ２パリティの計算に含めてから、実
際のライトを開始するというオペレーションを行わなく
てもよいことを意味している。したがって、ライトした
セクタからリードを行えば、Ｃ２の訂正能力を使用する
ことができるために、ライトの前のリードのオペレーシ
ョンを省いても、Ｃ２の誤り訂正能力を使用できなくな
るセクタを最小限に抑えることができる。
【００４３】また、本実施の形態によるハード・ディス
ク・ドライブ１は、エンコーダ・シンドローム生成器６
２は、ユーザ・データをＳＲＡＭ等のメモリ素子に一旦
格納する必要がないので、リード・リファレンス・クロ
ックで動作することができる。しかも、第１レジスタ６
３および第２レジスタ６５は、ＥＣＣプロセッサ・ブロ
ック６０が元々備えている回路を用いることができる。
したがって、ゲート数の増加は、ＸＯＲ回路６４に付随
する部分に関するものに抑えることができる。また、Ｃ
２部分のエンコードも各セクタを磁気ディスク２にライ
トしながら行えばよいので、ライト前にＳＲＡＭ等のメ
モリ素子にユーザ・データを一旦入出力することに起因
する符号化遅延によるライト・パフォーマンスの悪化を
防止することが可能である。
【００４４】（第２の特徴部分）次に、本実施の形態に
よる第２の特徴部分について図３および図４に基づいて
説明する。なお、図４は図３の一部を抜粋しかつ具体化
したものである。この第２の特徴部分は、Ｃ１によるエ
ラー訂正が終了した後に行うＣ２、Ｃ３の更新を、シン
ドローム更新に関するゲート数の増加を招くことなく高
速で行うことで、Ｃ２によるＯＴＦを実現すること、お
よびＣ３以上のＥＣＣのオフライン計算用のシンドロー
ムを提供する点にある。第２の特徴部分は、Ｃ３レベル
まで使用しているハード・ディスク・ドライブ１であっ
て、エンコーダ・シンドローム生成器６２等が使用して
いる第２レジスタ６５がゲート数削減のためにリード／
ライト・チャネル９のクロックを、また他のブロックは
ハード・ディスク・ドライブ１のシステム・クロックで
動作している場合を前提としている。
【００４５】ＥＣＣコントロール回路１００がＣ１によ
るエラー位置／値を解いてＣＲＣ検証回路１１０による
検証が終了し、かつ正しくエラー訂正できたと判断され
ると、シンドローム修正の状態となる。以上の前提のよ
うに、第２レジスタ６５と他のブロックとは、非同期の
クロックで動作しているので、最初に、ユークリッド回
路８０中の第４−１レジスタ８２および第４−２レジス
タ８３を０にリセットする。ＥＣＣコントロール回路１
００中のシンドローム更新コントロール（Syndromeupda
te control）回路１０２は、シンドローム更新のプロセ
スおよび使用するエラー位置／値を選択する役目を持つ
ステート（State）を動作させ、ＣＲＣ検証回路１１０
中のエラー位置／値セレクタ（Error location／patter
n selector）１１１を使用して、最初に使用するエラー
位置／値を選択する。選択されたエラー位置（ＬＯＣと
して示す）をＣＲＣ検証回路１１０中のＰｏｗｅｒ Ｒ
ＯＭ１１２のアドレスとして入力し、αのＬＯＣ乗の値
をＲＯＭＯＵＴとして得る。前述のようにシンドローム
を更新する際には、以下の式を使用する。 Ｓｙｎ（n）＝ＰＡＴ×α(LOC×n) ｎ：０〜Ｃ３の次数
−１
【００４６】チェーン・サーチ回路９０中の第３レジス
タ９１は、αのＬＯＣ乗の値を保持し、ユークリッド回
路８０中の汎用乗算機８１を使用しながら、Ｃ３の次数
までの（ＬＯＣ×ｎ）乗を計算する。必要なαの（ＬＯ
Ｃ×ｎ）乗の値が第３レジスタ９１に得られたところ
で、汎用乗算機８１にエラー値と各αの（ＬＯＣ×ｎ）
乗の値との積を計算する。得られた値を第４−１レジス
タ８２および第４−２レジスタ８３に保持する。次に２
つ目のエラー位置からシンドロームの次数分の全てのα
の(ＬＯＣ×ｎ)乗の値が得られたら、そのエラー値と各
αの(ＬＯＣ×ｎ)乗との積を計算し、第４−１レジスタ
８２に保持されている値と排他的論理和をとりながら第
４−１レジスタ８２に、第４−２レジスタ８３に保持さ
れている値と排他的論理和をとりながら第４−２レジス
タ８３に保持する。次に３つ目のエラー位置からシンド
ロームの次数分の全てのαの(ＬＯＣ×ｎ)乗の値が得ら
れたら、そのエラー値と各αの(ＬＯＣ×ｎ)乗との積を
計算し、第４−１レジスタ８２に保持されている値と排
他的論理和をとりながら第４−１レジスタ８２に、第４
−２レジスタ８３に保持されている値と排他的論理和を
とりながら第４−２レジスタ８３に保持する。
【００４７】以上の操作を全ての誤りについて行うこと
で、全ての解けた誤りのシンドロームの差分を求めるこ
とができる。最後にこの差分（図４にはＵＰＤＴ_ＳＹ
Ｎｎとして示す）を第２レジスタ６５のＣ２、Ｃ３の各
次数の項と排他的論理和をとりながら、第２レジスタ６
５に格納することにより、訂正可能であった誤りの分だ
けシンドロームを更新することができる。インターリー
ブを使用している場合には、上記操作をインターリーブ
の数分行えばよい。
【００４８】以上、本実施の形態による第２の特徴は、
エラー位置からαのＬＯＣを得るところだけにＲＯＭを
使用し、αの（ＬＯＣ×ｎ）乗を得るためには、ユーク
リッド回路８０中の汎用乗算器８１を使用し、またチェ
ーン・サーチ回路９０の第３レジスタ９１をαの（ＬＯ
Ｃ×ｎ）乗を一時保管する作業レジスタとして使用し、
さらにユークリッド回路８０中の第３レジスタ８２およ
び第４レジスタ８３にシンドローム更新させる差分の値
の格納に使用している。したがって、ゲート数を増加さ
せることなく、最大速度の計算サイクルを達成すること
ができる。ひいては、新たなゲートをほとんど追加する
ことなく、Ｃ２のシンドローム更新に基づくＣ２のＯＴ
Ｆ、およびＣ２で訂正不能であった場合に即座にＣ３の
復号を与えるための更新されたＣ３のシンドロームを提
供することが可能になる。
【００４９】（第３の特徴部分）次に、本実施の形態に
よる第３の特徴部分について図５に基づいて説明する。
なお、図５は、図３の一部を抜粋し、しかも部分的に具
体化したものである。ここでの説明は、理解を容易にす
るために、符号の多重化レベルは２としてＣ１、Ｃ２ま
での符号を使用するものとする。そして、Ｃ２は、４セ
クタのユーザ・データの排他的論理和をとったデータを
情報語とする符号であるものとし、セクタ０からセクタ
３まで順にリードし、セクタ１がＣ１による訂正が不能
であった場合を前提として説明する。セクタ０のユーザ
・データに基づいて、ＥＣＣコントロール回路１００
は、Ｃ１用のシンドローム、Ｃ２用のシンドロームの生
成を行い、同時にリード時ＣＲＣ生成回路７１は、磁気
ディスク２から転送されてきた誤りが含まれている可能
性のあるユーザ・データを使用して、検証用ＣＲＣを生
成する。ＥＣＣ コントロール回路１００は、シンドロ
ームが完成したら、エラー位置／値を計算する。ＣＲＣ
検証回路１１０は、そのエラー位置／値を使用し、その誤
りが発生した時に対応する値に検証用ＣＲＣが一致する
か否かチェックする。このときはＣ１のデコードなの
で、Ｃ２のデコードを示すＣ２_ＤＥＣは０である。こ
のとき、検証用ＣＲＣ選択回路７３は、リード時ＣＲＣ
生成回路７１の出力を選択している。ＥＣＣコントロー
ル回路１００はエラー位置／値を使用してＣ２用に生成
しておいたシンドロームを更新する。
【００５０】次にセクタ１のユーザ・データが転送され
てくるとＥＣＣコントロール回路１００は、セクタ０の
時と同様にエラー位置／値を計算するが、セクタ１で訂
正不能だった場合には、その旨の信号としてＣ１_ＵＮ
Ｃを１にしてリードＣＲＣ生成回路７１の出力をＣ２復
号検証用ＣＲＣ保持回路７２にコピーする。次にセクタ
２もセクタ０の時と同様のＣ１についてのデコード操作
を行い、Ｃ２用のシンドロームの更新やＣＲＣの検証を
行う。次にセクタ３も同様にＣ１のデコード操作を行
う。しかし、セクタ３はＣ２を含むセクタなので、Ｃ１
のデコードの終了と同時に、Ｃ２のデコードを行う。Ｃ
２のデコードでエラー位置／値が解けた場合には、検証
用ＣＲＣ選択回路７３はセクタ１がＣ１_ＵＮＣのとき
に保持しているＣ２復号検証用保持回路７２の値を検証
用ＣＲＣとして選択する。一方、ＣＲＣ検証回路１１０
はこの検証用ＣＲＣを用いて訂正内容の検証を行う。
【００５１】以上の操作によって、各セクタに元々付加
されているＣ１ ＥＣＣの修正誤り（Mis-correction）
検出用のＣＲＣのみでＣ２のデコード結果の検証を行う
ことが可能になり、上位レベルの符号について検証用の
ＣＲＣ符号を追加する必要がない。また、以上ではＣ２
までについて説明したが、符号の多重化が進めば進むほ
ど、各符号のＣＲＣの削減により符号のオーバー・ヘッ
ドを減らすことが可能になる。しかも、各符号用として
のＣＲＣが無いため、各セクタの誤りが解けた際に、そ
のＣＲＣの値を更新する必要がなくなるので、ＣＲＣを
更新するための回路の削減およびデコード遅延（Decodi
ng Latency）の短縮も実現している。
【００５２】(第４の特徴点)次に、本実施の形態による
第４の特徴部分について図６に基づいて説明する。な
お、図６は、図３の一部を抜粋し、しかも部分的に具体
化したものである。第４の特徴部分は、ダブル・バッフ
ァ（Double buffer）構造を用いたバッファ訂正（Buffe
red correction）を採用しているところにある。はじめ
に、バッファ訂正とは、磁気ディスク２からリードした
データを、一旦ＨＤＣ内のＳＲＡＭ等からなるバッファ
に格納しておき、そのセクタのデコードが終了したら、
エラー訂正を行いながら、セクタ・バッファ１２０へセ
クタ・データを転送する方式である。先に説明したよう
に、従来のＯＴＦは、メモリの帯域を大きくロスさせ
る。この弊害を除去するのが、バッファ訂正である。
【００５３】図１１に、バッファを１つにした単純な形
態のバッファ訂正のタイミング・チャートを示す。この
図を見ると明らかなようにセクタ・バッファへのアクセ
スはＯＴＦ後のデータのライトしか存在しないので、図
１０に示した従来のＯＴＦに割かれていた帯域損失を無
くすことが可能である。したがって、安価なＤＲＡＭや
動作周波数の低いＤＲＡＭでの高速なデータ転送レート
への対応を可能にしている。
【００５４】ここでは、符号の多重化レベルは２として
Ｃ１、Ｃ２までの符号を使用する場合に、Ｃ２レベルま
でＯＴＦを実現することを考える。Ｃ１については以上
で説明した従来のバッファ訂正を行い、Ｃ２について
は、当該セクタがセクタ・バッファ１２０に転送された
後に、セクタ・バッファ１２０上でＣ２のＯＴＦをした
とする。この場合、Ｃ１のＯＴＦによるセクタ・バッフ
ァの帯域ロスは０であるが、Ｃ２のＯＴＦがセクタ・バ
ッファの帯域を低くする要因となってしまう。そもそ
も、Ｃ１のＯＴＦを、一旦読み出した後に訂正を行って
再度書き込む（ＲＭＷ）で行う余裕がないためにバッフ
ァ訂正したにもかかわらず、Ｃ１より大きな誤り訂正能
力をもつＣ２のＯＴＦをＲＭＷで行うと、セクタ・バッ
ファ１２０の帯域ロスは大きくなる。
【００５５】Ｃ２のデコードを行うためには連続した４
セクタのリードが必要である。Ｃ２でＯＴＦする対象に
なるセクタは、その４セクタの内のいずれであるかが決
まってない。したがって、Ｃ２のＯＴＦを行う際には、
Ｃ１によるＯＴＦが施された連続する４セクタを対象と
する必要がある。そこで、リードが終了して誤り訂正ま
で完了したＬＢＡ（Logical Block Address）の管理を
容易にするために、本実施の形態では、ダブル・バッフ
ァ構造を用いてＯＴＦを行う。
【００５６】次に、図６に基づいて、ダブル・バッファ
構造を用いたＯＴＦ制御の内容について説明する。な
お、図６では第１バッファ６８１と第２バッファ６９１
は別々に描かれているが、実際には、単一のＳＲＡＭで
実現すればよく、アドレス空間の特定アドレスを境界と
して、第１バッファ６８１、第２バッファ６９１とする
ことができる。まず、ＥＣＣコントロール回路１００
は、ユーザ・データを第１バッファコントロール回路６
８に転送し、第１バッファ６８１に格納する。
【００５７】その後、ＥＣＣコントロール回路１００が
セクタ０のＣ１によるＥＣＣのデコードを終了した時点
で、第１バッファコントロール回路６８はセクタ０のユ
ーザ・データを第１バッファ６８１から読み出しながら
ＥＣＣプロセッサ・ブロック６０から得られたエラー位
置／値を使用してＯＴＦ（Ｃ１_ＯＴＦとして示す）を
行なう。しかも訂正されたセクタ０のユーザ・データを
第２バッファコントロール回路６９に転送し、第２バッ
ファ６９１に格納する。第１ドライブバッファコントロ
ール回路６８は必ず１セクタ単位で第２バッファ６９１
にユーザ・データを転送する。ＥＣＣコントロール回路
１００中の、セクタ・カウンタ１０１は、処理されるセ
クタごとに１ずつ増加していくが、毎Ｃ２セクタ毎に０
にクリアされる。したがって、このセクタ・カウンタ１
０１の値により、Ｃ２ブロック内におけるセクタの位置
を特定することができる。もし、Ｃ１のデコードで訂正
誤りエラー（Uncorrectable error）が発生したとＥＣ
Ｃコントロール回路１００が判断した場合には、そのと
きのセクタ・カウンタ１０１の値に対応するセクタにつ
いて、Ｃ２のデコードが終了した時にＯＴＦを行う。ま
た、Ｃ２のデコードでも訂正不能エラーが発生したとＥ
ＣＣコントロール回路１００が判断した場合には、第２
バッファ６９１からの転送を停止するセクタを特定する
情報（ＵＮＣ_ＳＥＣ_Ｃ１として示す）として転送停止
コントロール回路７０に渡す。
【００５８】ＥＣＣコントロール回路１００はＣ２ Ｅ
ＣＣが含まれたセクタを読み取って、そのセクタのＣ１
のデコードが終了し、しかも、そのＣ２ブロック内にＣ
１のデコードで訂正不能エラーが発生していた場合に
は、Ｃ２のデコードを行う。Ｃ２のデコードでＣ１が訂
正不能エラーだったセクタが誤り訂正可能と判断される
と、転送停止コントロール回路７０は、ＵＮＣ_ＳＥＣ_
Ｃ１をＯＴＦの対象とするセクタとしての情報をＯＴＦ
_ＳＥＣとして、ＸＦＲ_ＳＴＰ_ＣＮＴにＣ２ブロック
内のセクタ数（４）をセットして、第２バッファコント
ロール回路６９に渡す。第２バッファコントロール回路
６９は第２バッファ６９１からセクタ０のユーザ・デー
タ、セクタ１のユーザ・データ、セクタ２のユーザ・デ
ータ、セクタ３のユーザ・データと順に読み出しなが
ら、メモリ・マネージャ・ブロック３０にＣ２ブロック
分（４セクタ）のユーザ・データを転送しながら、ＯＴ
Ｆ_ＳＥＣが示すセクタになったら、Ｃ２デコードの時
にＥＣＣコントロール回路１００から得られたエラー位
置／値を使用して、ＯＴＦ（Ｃ２ ＯＴＦ）を行う。第
２バッファコントロール回路６９は、Ｃ２によるデコー
ドで訂正不能エラー（Uncorrectable error）が発生し
ない限り，かならずＣ２ブロック（４セクタ）単位の転
送を行う。
【００５９】以上の動作によって、セクタ・バッファの
帯域のロスなしで、Ｃ２ブロックのＯＴＦおよび連続す
るＣ２ブロックのＯＴＦを実現することが可能になる。
この第２バッファ６９１からメモリ・マネージャ・ブロ
ック３０への転送の際にメモリ・マネージャ・ブロック
３０が各セクタのユーザ・データを全て受け取った度に
正しく再生された (Valid)なセクタを示すＬＢＡ情報を
＋１ずつ増加させることで従来と同様に必ず＋１でＬＢ
Ａ情報の管理をしていくことが可能になる。
【００６０】次に、Ｃ１のデコードで訂正不能であった
セクタがＣ２のデコードでも訂正不能であると判断され
た時の動作について言及する。Ｃ２のデコードで訂正不
能（Uncorrectable）と判断された時に、ＥＣＣコント
ロール回路１００は、その旨の信号としてＣ２_ＵＮＣ
を出力する。転送停止コントロール回路７０は、Ｃ２_
ＵＮＣを受けてＸＦＲ_ＳＴＰ_ＣＮＴをＵＮＣ_ＳＥＣ_
Ｃ１にセットする。そのあと第２バッファコントロール
回路６９は第２バッファ６９１からＸＦＲ_ＳＴＰ_ＣＮ
Ｔが示す分のセクタをリードしてセクタ・バッファ１２
０へ転送する。この時にはＣ２のデコードで訂正不能だ
ったので、ＯＴＦは行われない。さらにこの方式では、
１セクタ分のエラー位置／値をＣ１およびＣ２について
それぞれ保持しておけば実現できるので、エラー位置／
値を保持するためのレジスタを４セクタ分持たなくても
良いというメリットもある。
【００６１】
【発明の効果】以上説明した本発明によれば、ＩＳＦを
サポートしたＥＣＣプロセッサの開発によって、従来で
はハード・エラーになっていた１００バイト程度の大き
な消去やスクラッチ等によるハード・エラーを防ぐこと
が可能になった。そして、デコーダやシンドローム更新
回路等をできる限りＣ１およびＣ２と共用した設計とす
ることで、可能な限りロジック・サイズを小さく抑える
ことができる。しかも、符号のオーバー・ヘッドも従来
に比べて低く抑えられているので、誤り訂正能力の向上
も期待することができる。
【図面の簡単な説明】
【図１】 本実施の形態によるハード・ディスク・ドラ
イブの構成を示すブロック・ダイアグラムである。
【図２】 本実施の形態によるハード・ディスク・ドラ
イブのＨＤＣ／ＭＰＵの構成概要を示す図である。
【図３】 本実施の形態によるＨＤＣ／ＭＰＵのＥＣＣ
プロセッサ・ブロックの構成概要を示す図である。
【図４】 本実施の形態による第２の特徴部分を説明す
るために、図３の一部を抜粋した図である。
【図５】 本実施の形態による第３の特徴部分を説明す
るために、図３の一部を抜粋した図である。
【図６】 本実施の形態による第４の特徴部分を説明す
るために、図３の一部を抜粋した図である。
【図７】 従来の符号語を示す図である。
【図８】 ＩＳＦによるフォーマットを示す図である。
【図９】 ＩＳＦによる符号語の生成を説明する図であ
る。
【図１０】 従来のＯＴＦの動作を示すタイミング・チ
ャートである。
【図１１】 従来のバッファ訂正の動作を示すタイミン
グ・チャートである。
【符号の説明】
１…ハード・ディスク・ドライブ、２…磁気ディスク、
３…磁気ヘッド、４…ＶＣＭコイル、５…アクチュエー
タ・アーム、６…ＡＥ（アーム・エレクトロニクス）、
７…制御部、８…ＶＣＭ制御部、９…リード・ライト・
チャネル、１０…ＨＤＣ／ＭＰＵ、１１…ＲＡＭ、１２
…ホスト・インターフェース、１３…ＲＯＭ、１４…ホ
スト・コンピュータ、２０…ホスト・コントロール・ブ
ロック、３０…メモリ・マネージャ・ブロック、４０…
ＭＰＵ、５０…ドライブ・コントロール・ブロック、６
０…ＥＣＣプロセッサ・ブロック、６２…エンコーダ・
シンドローム生成器、６３…第1レジスタ、６４…ＸＯ
Ｒ回路、６５…第２レジスタ、６６…コマンド開始検知
回路、６７…Ｃ２判別回路、６８…第１バッファコント
ロール回路、６９…第２バッファコントロール回路、７
０…転送停止コントロール回路、７１…リード時ＣＲＣ
生成回路、７２…Ｃ２復号検証用ＣＲＣ保持回路、７３
…検証用ＣＲＣ選択回路、７４…エラー位置／値レジス
タ、８０…ユークリッド回路、８１…汎用乗算器、８２
…第４−１レジスタ、８３…第４−２レジスタ、９０…
チェーン・サーチ回路、９１…第３レジスタ、１００…
ＥＣＣコントロール回路、１０１…セクタ・カウンタ、
１０２…シンドローム更新コントロール回路、１１０…
ＣＲＣ検証回路、１１１…エラー位置／値セレクタ、１
１２…Ｐｏｗｅｒ ＲＯＭ、１１０…ＣＲＣ検証回路、
１２０…セクタ・バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 11/10 ３３０ Ｇ０６Ｆ 11/10 ３３０Ａ Ｈ０３Ｍ 13/15 Ｈ０３Ｍ 13/15 (72)発明者 加藤 勝彦 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 黒田 尚 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 内池 寛 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 高瀬 康弘 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 Ｆターム(参考） 5B001 AA04 AC01 AC02 AD04 5J065 AA01 AB01 AC03 AD04 AE06 AG02 AH04 AH05 AH06

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ユーザ・データを含む複数のセクタを有
    するディスク状記憶媒体と、 ホストから転送される書き込みコマンドまたは読み出し
    コマンドに基づいて、前記ディスク状記憶媒体に対して
    書き込み処理または読み出し処理を行うヘッドと、 前記読み出し処理時に前記データに発生したエラーを訂
    正するエラー訂正手段と、を備え、 前記エラー訂正手段は、 所定の前記セクタに含まれる前記ユーザ・データに基づ
    いてシンドロームを生成するシンドローム生成器と、 前記シンドローム生成器で生成された前記シンドローム
    を格納する第１のレジスタと、 前記シンドローム生成器で生成された前記シンドローム
    を、後続するセクタについてのシンドローム生成時に格
    納する第２のレジスタと、 前記所定のセクタに含まれる全ての前記ユーザ・データ
    についてのシンドローム生成が終了した後に、前記第１
    のレジスタに格納されている値と、前記第２のレジスタ
    に格納されている値との排他的論理和をとり、かつ前記
    排他的論理和を前記第２のレジスタに格納する排他的論
    理和回路と、を含むことを特徴とするデータ記憶装置。
  2. 【請求項２】 前記エラー訂正手段は、 前記読み出しコマンドの開始を検知するとともにこの検
    知結果を前記第１のレジスタおよび前記第２のレジスタ
    に向けて出力するコマンド開始検知手段を含み、 前記第１のレジスタおよび前記第２のレジスタは、前記
    検知結果を受けてその格納状態がクリアされることを特
    徴とする請求項１に記載のデータ記憶装置。
  3. 【請求項３】 前記第１のレジスタは、 前記後続するセクタの転送が開始された旨の信号を受け
    てその格納状態がクリアされ、かつ前記後続するセクタ
    に含まれる前記ユーザ・データに基づいて前記シンドロ
    ーム生成器で生成されたシンドロームを格納し、 前記排他的論理和回路は、 前記後続するセクタに含まれる全ての前記ユーザ・デー
    タについてのシンドローム生成が終了した後に、前記第
    １のレジスタに格納されている値と、前記第２のレジス
    タに格納されている値との排他的論理和をとり、かつ前
    記排他的論理和を前記第２のレジスタに格納することを
    特徴とする請求項２に記載のデータ記憶装置。
  4. 【請求項４】 前記エラー訂正手段は、 前記セクタが多重符号化された所定のエラーコードを含
    む特定セクタか否かを判別するセクタ判別手段を含み、 前記セクタ判別手段が前記特定セクタを判別した後の所
    定の時期に、前記第２のレジスタの格納状態がクリアさ
    れることを特徴とする請求項３に記載のデータ記憶装
    置。
  5. 【請求項５】 前記エラー訂正手段は、 複数の前記セクタの各々に付加される第１のエラー訂正
    コードと、所定数の前記セクタからなるブロックごとに
    前記セクタに付加されかつ前記第１のエラー訂正コード
    よりも訂正能力の大きい第２のエラー訂正コードを用い
    てエラー訂正を行うものであることを特徴とする請求項
    １に記載のデータ記憶装置。
  6. 【請求項６】 ユーザ・データを含む複数のセクタを有
    するディスク状記憶媒体と、 ホストから転送される書き込みコマンドまたは読み出し
    コマンドに基づいて、前記ディスク状記憶媒体に対して
    書き込み処理または読み出し処理を行うヘッドと、 前記読み出し処理時に前記データに発生したエラーを訂
    正するエラー訂正手段と、を備え、 前記エラー訂正手段は、 複数の前記セクタの各々に付加される第１のエラー訂正
    コードと、所定数の前記セクタからなるブロックごとに
    前記セクタに付加されかつ前記第１のエラー訂正コード
    よりも訂正能力の大きい第２のエラー訂正コードを用い
    てエラー訂正を行うものであって、 前記ユーザ・データに基づいてシンドロームを生成する
    シンドローム生成器と、 前記シンドローム生成器で生成されたシンドロームに基
    づいて誤り位置多項式および誤り評価多項式を求めるユ
    ークリッド回路と、 前記誤り位置多項式および誤り評価多項式を解くチェー
    ン・サーチ回路と、 前記チェーン・サーチ回路による誤り位置多項式および
    誤り評価多項式の解の妥当性を検証する検証回路と、を
    備え、前記第１のエラー訂正コードによるエラー訂正処
    理が終了した後の前記シンドロームの更新のための演算
    処理を、前記ユークリッド回路および前記チェーン・サ
    ーチ回路を用いて行う構成としたことを特徴とするデー
    タ記憶装置。
  7. 【請求項７】 前記ユークリッド回路は汎用乗算器を、
    また前記チェーン・サーチ回路は第３のレジスタを備
    え、前記演算処理を前記汎用乗算器で行うことにより第
    １の演算結果を取得し、前記第１の演算結果を第３のレ
    ジスタに一時的に保持することを特徴とする請求項６に
    記載のデータ記憶装置。
  8. 【請求項８】 前記汎用乗算器は、前記第３のレジスタ
    に一時的に保管された前記演算処理の結果を用いてさら
    に前記演算処理を行うことにより第２の演算結果を得る
    ことを特徴とする請求項７に記載のデータ記憶装置。
  9. 【請求項９】 前記ユークリッド回路は第４のレジスタ
    を備え、前記第２の演算結果に基づくシンドローム更新
    のための値を生成しかつ一時的に保持することを特徴と
    する請求項８に記載のデータ記憶装置。
  10. 【請求項１０】 ユーザ・データを含む複数のセクタを
    有するディスク状記憶媒体と、 ホストから転送される書き込みコマンドまたは読み出し
    コマンドに基づいて、前記ディスク状記憶媒体に対して
    書き込み処理または読み出し処理を行うヘッドと、 前記読み出し処理時に前記データに発生したエラーを訂
    正するエラー訂正手段と、を備え、 前記エラー訂正手段は、 複数の前記セクタの各々に付加される第１のエラー訂正
    コードと、所定数の前記セクタからなるブロックごとに
    前記セクタに付加されかつ前記第１のエラー訂正コード
    よりも訂正能力の大きい第２のエラー訂正コードを用い
    てエラー訂正を行うものであって、 前記ユーザ・データに基づいてエラー訂正内容検証用の
    巡回冗長検査符号ＣＲＣを生成しかつ保持するＣＲＣ生
    成回路と、 前記第１のエラー訂正コードによるエラー訂正が不能で
    あった場合に、前記リード時ＣＲＣ生成回路で生成した
    前記ＣＲＣを保持するＣＲＣ保持回路と、 前記ＣＲＣ生成回路または前記ＣＲＣ保持回路のいずれ
    かに保持されている前記ＣＲＣを検証用として選択する
    検証用ＣＲＣ選択回路と、 前記検証用ＣＲＣ選択回路で選択された前記ＣＲＣを用
    いてエラー訂正の内容の検証を行うＣＲＣ検証回路と、
    を備えたことを特徴とするデータ記憶装置。
  11. 【請求項１１】 前記ディスク状記憶媒体から転送され
    る前記ユーザ・データに基づいて前記第１のエラー訂正
    コードおよび前記第２のエラー訂正コードのシンドロー
    ムを生成するシンドローム生成器と、 前記シンドロームに基づいてエラー位置およびエラー値
    を算出するエラー情報算出回路とを備え、 前記ＣＲＣ検証回路は、 前記エラー位置および前記エラー値と前記ＣＲＣ生成回
    路で生成されかつ保持された前記ＣＲＣとを比較するこ
    とによりエラー訂正内容の検証を行うことを特徴とする
    請求項１０に記載のデータ記憶装置。
  12. 【請求項１２】 前記検証用ＣＲＣ選択回路は、 前記第２のエラー訂正コードを含む前記セクタをエラー
    訂正の対象とする際には前記ＣＲＣ保持回路に保持され
    ている前記ＣＲＣを選択し、 前記ＣＲＣ検証回路は、 前記ＣＲＣ保持回路に保持されている前記ＣＲＣを用い
    てエラー訂正内容の検証を行うことを特徴とする請求項
    １０に記載のデータ記憶装置。
  13. 【請求項１３】 ユーザ・データを含む複数のセクタを
    有するディスク状記憶媒体と、 ホストから転送される書き込みコマンドまたは読み出し
    コマンドに基づいて、前記ディスク状記憶媒体に対して
    書き込み処理または読み出し処理を行うヘッドと、 前記読み出し処理時に前記ユーザ・データに発生したエ
    ラーを訂正するエラー訂正手段と、を備え、 前記エラー訂正手段は、 複数の前記セクタの各々に付加される第１のエラー訂正
    コードと、所定数の前記セクタからなるブロックごとに
    前記セクタに付加されかつ前記第１のエラー訂正コード
    よりも訂正能力の大きい第２のエラー訂正コードに基づ
    いてエラー訂正を行うものであって、 前記ディスク状記憶媒体から転送された前記ユーザ・デ
    ータを格納する第１のバッファと、 前記第１のバッファから前記ユーザ・データを読み出し
    ながら前記第１のエラー訂正コードに基づいてエラー訂
    正処理を施すエラー訂正処理回路と、 前記第１のエラー訂正コードに基づいてエラー訂正が施
    された前記ユーザ・データおよび前記第１のエラー訂正
    コードに基づくエラー訂正が不能であったユーザ・デー
    タを格納する第２のバッファと、を備えたことを特徴と
    するデータ記憶装置。
  14. 【請求項１４】 前記第１のエラー訂正コードに基づい
    たエラー訂正が不能であったセクタの位置情報を保持す
    る位置特定手段を備え、 前記エラー訂正処理回路は、 前記第２のバッファに格納された前記第１のエラー訂正
    コードに基づくエラー訂正が不能であったユーザ・デー
    タを前記第２のバッファから読み出すとともに、前記位
    置特定手段が保持する前記位置情報を用いて、前記第２
    のエラー訂正コードに基づくエラー訂正処理を行うこと
    を特徴とする請求項１３に記載のデータ記憶装置。
  15. 【請求項１５】 前記位置情報は、前記ブロック内のセ
    クタの位置を特定する情報であることを特徴とする請求
    項１４に記載のデータ記憶装置。
  16. 【請求項１６】 前記第２のバッファに格納された前記
    第１のエラー訂正コードに基づくエラー訂正が不能であ
    ったユーザ・データが、前記第２のエラー訂正コードを
    用いてもエラー訂正が不能と判断された場合には、 前記第２のバッファは、前記位置情報に対応する前記セ
    クタのユーザ・データを前記第２のバッファから読み出
    すとともに、その状態で外部に転送することを特徴とす
    る請求項１４に記載のデータ記憶装置。
  17. 【請求項１７】 複数のセクタの各々に付加される第１
    のエラー訂正コードと、所定数の前記セクタからなるブ
    ロックごとに前記セクタに付加されかつ前記第１のエラ
    ー訂正コードよりも訂正能力の大きい第２のエラー訂正
    コードを用いてユーザ・データのエラー訂正を行うデー
    タ処理方法であって、 前記読み出しコマンドの開始を検知するとともにこの検
    知結果に基づいて第１のレジスタおよび第２のレジスタ
    の格納状態をクリアし、 所定の前記セクタに含まれる前記ユーザ・データに基づ
    いてシンドロームを生成し、 前記シンドロームを第１のレジスタに格納し、 前記所定のセクタに含まれる全ての前記ユーザ・データ
    についてのシンドローム生成が終了した後に、前記第１
    のレジスタに格納されている値と前記第２のレジスタに
    格納されている値との排他的論理和を計算し、 前記排他的論理和の結果を前記第２のレジスタに格納す
    ることを特徴とするデータ処理方法。
  18. 【請求項１８】 複数の前記セクタの各々に付加される
    第１のエラー訂正コードと、所定数の前記セクタからな
    るブロックごとに前記セクタに付加されかつ前記第１の
    エラー訂正コードよりも訂正能力の大きい第２のエラー
    訂正コードを用いてエラー訂正を行うデータ処理方法で
    あって、 前記ユーザ・データに基づいてシンドロームを生成し、 生成された前記シンドロームに基づいて誤り位置多項式
    および誤り評価多項式を求め、 前記誤り位置多項式および前記誤り評価多項式を解き、 前記チェーン・サーチ回路による前記誤り位置多項式お
    よび前記誤り評価多項式の解の妥当性を検証し、 前記第１のエラー訂正コードによるエラー訂正処理が終
    了した後の前記シンドロームの更新のための演算処理
    を、前記誤り位置多項式および誤り評価多項式を求める
    回路および前記誤り位置多項式および誤り評価多項式を
    解く回路を用いて行うことを特徴とするデータ処理方
    法。
  19. 【請求項１９】 複数のセクタの各々に付加される第１
    のエラー訂正コードと、所定数の前記セクタからなるブ
    ロックごとに前記セクタに付加されかつ前記第１のエラ
    ー訂正コードよりも訂正能力の大きい第２のエラー訂正
    コードを用いてユーザ・データのエラー訂正を行うデー
    タ処理方法であって、 ユーザ・データに基づいてエラー訂正内容検証用の巡回
    冗長検査符号ＣＲＣを生成し、 前記第１のエラー訂正コードによるエラー訂正が不能で
    あった場合に前記ＣＲＣを保持し、 前記第２のエラー訂正コードを含む前記セクタをエラー
    訂正の対象とする際には保持されている前記ＣＲＣを用
    いてエラー訂正内容の検証を行うことを特徴とするデー
    タ処理方法。
  20. 【請求項２０】 複数のセクタの各々に付加される第１
    のエラー訂正コードと、所定数の前記セクタからなるブ
    ロックごとに前記セクタに付加されかつ前記第１のエラ
    ー訂正コードよりも訂正能力の大きい第２のエラー訂正
    コードを用いてユーザ・データのエラー訂正を行うデー
    タ処理方法であって、 前記ディスク状記憶媒体から転送された前記ユーザ・デ
    ータを第１のバッファに格納し、 前記第１のバッファに格納された前記ユーザ・データを
    読み出しながら前記第１のエラー訂正コードに基づいて
    エラー訂正処理を施して第２のバッファに転送し、 第２のバッファに格納された前記第１のエラー訂正コー
    ドに基づくエラー訂正が不能であったユーザ・データを
    前記第２のバッファから読み出すとともに、前記第２の
    エラー訂正コードに基づくエラー訂正処理を行うことを
    特徴とするデータ処理方法。
JP2002148290A 2002-05-22 2002-05-22 データ記憶装置およびデータ処理方法 Pending JP2003346432A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002148290A JP2003346432A (ja) 2002-05-22 2002-05-22 データ記憶装置およびデータ処理方法
US10/411,549 US7107510B2 (en) 2002-05-22 2003-04-10 Data storage device and data processing method
US11/530,195 US7530009B2 (en) 2002-05-22 2006-09-08 Data storage method and data storage device
US11/872,166 US8001447B2 (en) 2002-05-22 2007-10-15 Error correction method and apparatus for data storage device
US11/872,091 US8010879B2 (en) 2002-05-22 2007-10-15 Error correction method and apparatus for data storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148290A JP2003346432A (ja) 2002-05-22 2002-05-22 データ記憶装置およびデータ処理方法

Publications (1)

Publication Number Publication Date
JP2003346432A true JP2003346432A (ja) 2003-12-05

Family

ID=29545231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148290A Pending JP2003346432A (ja) 2002-05-22 2002-05-22 データ記憶装置およびデータ処理方法

Country Status (2)

Country Link
US (4) US7107510B2 (ja)
JP (1) JP2003346432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521059A (ja) * 2005-12-23 2009-05-28 インテル コーポレイション ユーザレベル命令に応じた巡回冗長検査演算の実行
US7627725B2 (en) 2006-09-22 2009-12-01 Fujitsu Limited Stored data processing apparatus, storage apparatus, and stored data processing program

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266182B (en) * 2003-03-11 2006-11-11 Via Tech Inc Method for generating error detection codes
CN100412979C (zh) * 2003-10-08 2008-08-20 宇田控股有限公司 错误码更正方法与装置
JP4112520B2 (ja) * 2004-03-25 2008-07-02 株式会社東芝 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法
US7203890B1 (en) 2004-06-16 2007-04-10 Azul Systems, Inc. Address error detection by merging a polynomial-based CRC code of address bits with two nibbles of data or data ECC bits
JP4598711B2 (ja) * 2006-03-30 2010-12-15 富士通株式会社 誤り訂正装置
US7685494B1 (en) * 2006-05-08 2010-03-23 Marvell International, Ltd. Error correction coding for varying signal-to-noise ratio channels
US7707481B2 (en) * 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
JP5064821B2 (ja) 2007-02-01 2012-10-31 マーベル ワールド トレード リミテッド 磁気ディスクコントローラおよび方法
JP5221044B2 (ja) * 2007-02-01 2013-06-26 マーベル ワールド トレード リミテッド 磁気ディスクコントローラおよび方法
JP5064820B2 (ja) * 2007-02-01 2012-10-31 マーベル ワールド トレード リミテッド 磁気ディスクコントローラおよび方法
US8020115B2 (en) * 2007-04-09 2011-09-13 Infineon Technologies Ag Apparatus, method and system for permanent storage of data
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
KR101034287B1 (ko) * 2007-06-15 2011-05-16 후지쯔 가부시끼가이샤 에러 정정 방법 및 연산기
US8276043B2 (en) * 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
TW200947450A (en) * 2008-05-09 2009-11-16 A Data Technology Co Ltd Storage system capable of data recovery and method thereof
US8438455B2 (en) * 2008-12-31 2013-05-07 Intel Corporation Error correction in a solid state disk
US8874958B2 (en) * 2010-11-09 2014-10-28 International Business Machines Corporation Error detection in a mirrored data storage system
KR20120063329A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 에러 체크 및 정정기 및 그것을 포함하는 메모리 시스템
JP5426711B2 (ja) * 2011-06-08 2014-02-26 パナソニック株式会社 メモリコントローラ及び不揮発性記憶装置
US8645789B2 (en) * 2011-12-22 2014-02-04 Sandisk Technologies Inc. Multi-phase ECC encoding using algebraic codes
JP6028709B2 (ja) * 2013-10-18 2016-11-16 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法
US9557936B2 (en) * 2014-12-31 2017-01-31 Texas Instruments Incorporated Protection of memories, datapath and pipeline registers, and other storage elements by distributed delayed detection and correction of soft errors
US9792178B2 (en) 2015-01-26 2017-10-17 Spectra Logic, Corporation Progressive parity
US11455254B2 (en) * 2020-12-10 2022-09-27 Macronix International Co., Ltd. Flash memory system and flash memory device thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027357A (en) * 1988-10-14 1991-06-25 Advanced Micro Devices, Inc. ECC/CRC error detection and correction system
US5428630A (en) * 1993-07-01 1995-06-27 Quantum Corp. System and method for verifying the integrity of data written to a memory
US5629949A (en) * 1993-09-21 1997-05-13 Cirrus Logic, Inc. Error correction verification method and apparatus using CRC check remainders
US5661848A (en) * 1994-09-08 1997-08-26 Western Digital Corp Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA
US6125469A (en) * 1994-10-18 2000-09-26 Cirrus Logic, Inc. Error correction method and apparatus
US5812564A (en) * 1995-05-08 1998-09-22 Western Digital Corporation Disk drive with embedded finite field processor for error correction
JPH097307A (ja) * 1995-06-19 1997-01-10 Fujitsu Ltd 記憶装置及びフォーマット方法
US5844919A (en) * 1996-09-16 1998-12-01 Cirrus Logic, Inc. Sector and track level error correction system for disc storage systems
FR2776113A1 (fr) * 1998-03-13 1999-09-17 Thomson Multimedia Sa Dispositif de correction d'erreurs et lecteur de disque optique comportant un tel dispositif
US6317858B1 (en) * 1998-11-09 2001-11-13 Broadcom Corporation Forward error corrector
US6543026B1 (en) * 1999-09-10 2003-04-01 Lsi Logic Corporation Forward error correction apparatus and methods
US6694477B1 (en) * 2000-09-28 2004-02-17 Western Digital Technologies, Inc. Communication channel employing an ECC decoder enhanced by likely error events of a trellis sequence detector
JP3993035B2 (ja) * 2001-07-19 2007-10-17 松下電器産業株式会社 データ記録方法、記録媒体、および再生装置
JP3663377B2 (ja) * 2001-10-23 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
US6903887B2 (en) * 2002-01-03 2005-06-07 International Business Machines Corporation Multiple level (ML), integrated sector format (ISF), error correction code (ECC) encoding and decoding processes for data storage or communication devices and systems
US7339873B2 (en) * 2003-07-07 2008-03-04 Sony Corporation Data recording/reproducing apparatus, data recording/reproducing method, program, and recording medium
US7536625B2 (en) * 2004-06-30 2009-05-19 Seagate Technology Llc Maintaining data integrity in a data storage system
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
US7620875B1 (en) * 2006-03-07 2009-11-17 Xilinx, Inc. Error correction code memory system with a small footprint and byte write operation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521059A (ja) * 2005-12-23 2009-05-28 インテル コーポレイション ユーザレベル命令に応じた巡回冗長検査演算の実行
US9116684B2 (en) 2005-12-23 2015-08-25 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US9262159B2 (en) 2005-12-23 2016-02-16 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US9645884B2 (en) 2005-12-23 2017-05-09 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US10379938B2 (en) 2005-12-23 2019-08-13 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US11048579B2 (en) 2005-12-23 2021-06-29 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US11899530B2 (en) 2005-12-23 2024-02-13 Intel Corporation Performing a cyclic redundancy checksum operation responsive to a user-level instruction
US7627725B2 (en) 2006-09-22 2009-12-01 Fujitsu Limited Stored data processing apparatus, storage apparatus, and stored data processing program

Also Published As

Publication number Publication date
US20030218816A1 (en) 2003-11-27
US8010879B2 (en) 2011-08-30
US20080155379A1 (en) 2008-06-26
US8001447B2 (en) 2011-08-16
US20080141099A1 (en) 2008-06-12
US7107510B2 (en) 2006-09-12
US20070022359A1 (en) 2007-01-25
US7530009B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
JP2003346432A (ja) データ記憶装置およびデータ処理方法
US6687850B1 (en) Disk drive for storing sector-reconstruction sectors and for storing a sector-reconstruction status in sectors distributed around a disk
US6661591B1 (en) Disk drive employing sector-reconstruction-interleave sectors each storing redundancy data generated in response to an interleave of data sectors
JP3663377B2 (ja) データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
JP2724934B2 (ja) リードソロモン誤り訂正装置
US6363511B1 (en) Device and method for decoding data streams from storage media
US6891690B2 (en) On-drive integrated sector format raid error correction code system and method
US6903887B2 (en) Multiple level (ML), integrated sector format (ISF), error correction code (ECC) encoding and decoding processes for data storage or communication devices and systems
JP2003167680A (ja) ディスク装置
KR100537577B1 (ko) 스트리밍 오디오비주얼 데이터를 디스크 드라이브에기록하는 방법
JP2004213765A (ja) イレージャ訂正機能の検証に適した記録再生制御装置、同制御装置を備えた記録再生装置、及びイレージャ訂正機能を検証する方法
US6457156B1 (en) Error correction method
US7131052B2 (en) Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors
US6587977B1 (en) o,k,m,/m recording code
JP2006127635A (ja) 情報記憶装置
JP3279501B2 (ja) 大容量記憶装置用コントローラの誤り訂正及び誤り検出方法
JP2004079011A (ja) データ再生方法及びデータ再生装置
TW441195B (en) Signal decoding method
JP2008299978A (ja) ディスク・ドライブ装置及びディスクからのデータ再生方法
JP2845770B2 (ja) ディスクアレイ装置
JP2003177973A (ja) データ処理装置
JP5380556B2 (ja) ディスク記憶装置及びデータ復元方法
JP4652137B2 (ja) Ｄｖｄデータにアクセスするための方法
JP2001101020A (ja) 誤り訂正装置およびディスク装置
JP2002343033A (ja) 光ディスク記録方法及び記録再生装置