JP2724934B2 - リードソロモン誤り訂正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明は、データストリーム内でバイ
ト誤りを検出しかつ訂正するための方法および装置に関
する。特に、この発明は、たとえば回転ディスクデータ
記憶サブシステム内で記憶表面から読出されたデータブ
ロックのようなデータブロック内で、バイト誤りを検出
しかつ訂正するための方法および装置に関し、ここでそ
のようなサブシステムはプログラムされたディジタルコ
ントローラを含んでいる。

【０００２】

【発明の背景】誤り訂正技術は、たとえばディスクドラ
イブデータ記憶サブシステムおよびテープドライブデー
タ記憶サブシステムのようなメモリ記憶を含むディジタ
ルデータ処理システムにおいて既知であり、かつディジ
タルデータ通信システムにおいもて既知である。ディジ
タルデータストリームの実質的に隣接するブロック、セ
ットまたはサブセットからシンドローム情報を発生する
方法が選択されかつ実施されている。この「隣接する」
という言葉は、ブロックの間のまたはブロックを分離す
る最小の間隔または時間経過を伴って、ブロックが次か
ら次へと発生することを意味する。シンドローム情報
は、典型的にはデータ書込または伝達プロセスにおい
て、エンコーダ側で、ブロック、セットまたはサブセッ
トに付加される。データ読出または受信プロセスで、こ
こでは「剰余」と呼ばれる受信された誤り訂正シンドロ
ーム情報が、受信されたデータブロックから得られかつ
ゼロと比較される。もし何らかの非ゼロ剰余値またはバ
イトがあれば、誤りが存在するものと決定される。付加
されたシンドローム情報の性質および量に依存して、デ
ータブロックの中の１つ以上の誤りバーストを検出しか
つ訂正することが可能である。

【０００３】誤りバーストとは、誤りである１組の隣接
するビット位置のことである。単一の誤りバーストと
は、データブロック内でかかる誤ったビット位置が１つ
発生していることであり、かつそのインタリーブに亘っ
て延びることが可能である。二重の誤りバーストとは、
たとえば、データブロック内で誤りバーストが２つ別個
に発生していることである。誤り訂正システムおよび方
法は典型的に、単一のバースト誤りおよび二重のバース
ト誤りを位置決めしかつ訂正する能力、ならびに実行速
度、および誤り訂正方法による誤りバーストの誤訂正の
確率が低いこと、に基づいて評価される。

【０００４】先行技術のアプローチにおいて、シンドロ
ームコンバータは、タップおよび外部乗算器要素を有す
るシフトレジスタとして典型的に実現される。外部形式
において、加算器は、シンドロームを発生するためにシ
フトレジスタからの乗数項を入来データストリームと組
合わせた。その開示が引用により援用されるマーチャー
ゾウ（Machado ）の同一譲受人に譲渡された米国特許第
4,730,321 号において、シフトレジスタが加算ノードを
含む内部形式が、論理要素が共用されることを可能に
し、かつゆえに誤り訂正ハードウェアを実現するために
要求される構成要素の数を最小限にするために使用され
た。

【０００５】ディスクドライブ内で使用される多くの誤
り訂正コードスキームは、１ビットのガロア体［ＧＦ
（２¹ ）］を採用してきた。１ビット実現化例におい
て、乗数項はそれゆえに存在するかまたは存在しないか
のどちらかであり、かつ加算ノードは排他的ＯＲゲート
として実現化される。いくつかの先行の実現化例は、引
用されたマーチャーゾウへの米国特許第4,730,321 号で
行なわれたように、ガロア体バイト単位（つまり記号に
つき８つのビット）で行なわれてきた。これらの先行の
アプローチにおいて、シンドローム発生器は、８ビット
を中に受入れかつ８ビットを外に出した。引用されたマ
ーチャーゾウの第′３２１号特許は、原始元ａｌｐｈａ
¹ 項が、シンドローム発生器回路を実現化するために必
要とされるゲートの数を低減するために、２Ｂ（Ｈｅ
ｘ）であるガロア体を採用した。

【０００６】ビット／入力ないしビット／出力であろう
と、またはバイト入力／バイト出力であろうと、古典的
な誤り訂正アプローチに伴う一般的な問題は、１つ以上
の誤りが特定のブロック内で検出されたときに、システ
ムデータストリームは、その場所を決定しかつ誤りを含
むと決定されたブロック内で単数または複数のバースト
誤りを訂正するために要求される時間間隔の間、遮断さ
れなければならないということである。

【０００７】特にディスクドライブデータ記憶サブシス
テムにおいて、１つ以上のプログラムされたモノリシッ
クディジタルマイクロコントローラに遭遇することは今
やありふれたことである。これらのマイクロ制御要素
は、データ変換器ヘッド位置決めおよびトラック追従動
作を監督するために、かつ必要に応じてホスト計算シス
テムとのデータ、命令および状態値の転送を監督するた
めに、適当な動作および計算を実行する際に非常に有力
である。

【０００８】誤りおよび結果として生じる訂正プロセス
は、うまく設計されかつ製造されたディスクドライブに
おいては比較的稀にしか発生しないので、マイクロコン
トローラの計算力は、必要に応じて中断しながら誤り位
置決めおよび訂正動作を行なうというタスクに最もよく
適合する。たとえば、もしデータブロックがディスク表
面から読出されているのなら、後に続くブロックの読出
は、誤り位置決めおよび訂正プロセスの間中止する。引
用されたマーチャーゾウの第′３２１号特許の場合のよ
うに、データストリームが遮断された後、ディスクドラ
イブマイクロコントローラは誤りを有するデータブロッ
クに対するＥＣＣ剰余を得る。剰余に基づいて、マイク
ロコントローラはそれから誤りを位置決めしかつ訂正す
るための値を計算する。誤ったデータ値はそれから、バ
ッファメモリのデータブロックに挿入された訂正された
データ値と取換えられる。訂正後、データブロックはホ
ストコンピュータに送出されるために利用可能であり、
かつこの時点でデータストリームはデータブロックのそ
の流れを再開することが可能になる。

【０００９】要約すると、ビット単位であろうとバイト
単位であろうと、先行技術のアプローチは３つの共通機
能を実行する。つまりそれらの方法は、入来データを読
出し、かつ回復された剰余値をゼロと比較する。もし誤
りがあれば、それらの方法は、データストリームを遮断
し、その後、たとえば非反復の、すなわち「ソフト」誤
りを排除しようとしてデータを再び読出しかつデータを
シンドローム発生器の中を通して再び送ることによっ
て、リトライを実行し得る。もしそれが作用しなけれ
ば、つまりハードのデータ誤りが存在すれば、それらの
方法は、そのとき誤り訂正動作を実行する。もしその動
作が成功であると決定されれば、データストリームはそ
の後再び開始される。もし誤りが訂正不可能であると決
定されれば、誤りメッセージがホスト計算システムまた
は通信システムに送られ、データ転送プロセスは無期限
に中止される。

【００１０】非常に急速な誤りの訂正の実行に向けられ
たいくつかの先行の努力があった。何千ものゲートを有
する特別のハードウェアチップで実施されると考えられ
た１つのアーキテクチュアは、テネンゴルツ（Tenengol
ts）の米国特許第4,782,490号で説明され、その開示は
引用により援用される。テネンゴルツは、高速誤り訂正
技術を実現化するためにハードウェアとファームウェア
の双方を使用する実施例のことを言っているが、オンザ
フライ誤り訂正の実現化に対して何ら実際的なガイダン
スが与えられていない。たとえば、テネンゴルツ特許の
図８の「誤りトラッピング」実施例において、誤りを検
出するために使用されるのと同一のシフトレジスタが、
誤りトラッピングプロセスに対して誤りが検出された後
にも使用されるので、したがって、リアルタイムで入来
データの次のブロックのためにシフトレジスタを利用で
きる可能性を取除く。

【００１１】ここで使用されるように、「オンザフラ
イ」という表現は、最小限のデータフローの割込で実行
され、かつ訂正プロセスを実行するために１つ以上のデ
ィスク回転を要求しない誤り訂正プロセスを意味する。
ＥＣＣ「オンザフライ」を実行するために、データ誤り
を検出し訂正し、かつ多数のブロックの典型的な転送の
間データブロックの流れを中止しない態様でそうするこ
とが必要である。従来、これらの２つの要求はこれまで
概念的に一まとめにされてきた。実際、本発明者はこれ
らの２つの要求が、誤り訂正の全体の問題に対する別個
でかつ分離可能な局面であることを発見した。

【００１２】シンドローム発生器は誤り訂正のためのハ
ードウェア実現例の中に典型的に設けられる。このシン
ドローム発生器は各予め定められたデータブロックに対
してＥＣＣシンドロームを発生するためにデータストリ
ーム上でオンザフライで動作する。一旦シンドロームが
発生されれば、それは記録／ＥＣＣコード化プロセスの
間データブロックの端部で典型的に付加される。

【００１３】引用されたマーチャーゾウの第′３２１特
許によって教示されるように、シンドローム発生器回路
はまた、記憶表面からのデータブロック読戻しの間、剰
余回復回路として使用され得る。たとえばディスク表面
から来るデータブロックまたはサブセットからの読戻し
の間に再発生されるシンドローム剰余バイトは、ハード
ウェア比較器によってゼロと比較される。もし剰余バイ
トがゼロでなければ、誤りは読戻しデータブロックまた
はそのインタリーブに存在する。マーチャーゾウ第′３
２１号特許のアプローチにおいて、データストリームは
その後停止され、かつシンドローム発生器シフトレジス
タで保持される非ゼロ剰余バイトはその後、バス構造を
介してマイクロコントローラに送られる。マイクロコン
トローラはそれからファームウェアルーチンを実行して
単数または複数の誤りを位置決めしかつ訂正する。先行
のマーチャーゾウ第′３２１号特許アプローチは、誤り
訂正プロセスを実行するために搭載されたディジタルマ
イクロコントローラを使用するが、オンザフライでそう
しなかった。いずれの誤りの検出もデータフローを停止
させた。

【００１４】オンザフライ誤り訂正を実行するための他
の典型的なアプローチは、そのタスクが誤りの訂正を計
算しかつ誤ったデータに対する訂正されたデータを訂正
が行なわれているデータブロックの１つ以上の適当な位
置に挿入することである、１つ以上の専用のハードウェ
アプロセッサを設けることであった。専用ハードウェア
プロセッサと典型的に関連するのは専用ＦＩＦＯまたは
バッファメモリであり、典型的に記憶容量において４キ
ロビット（バイトにつき５１２バイト×８ビット）であ
る。

【００１５】ハードウェアベースのＥＣＣアーキテクチ
ュアの例は引用されたテネンゴルツ米国特許第4,782,49
0 号で与えられる。最もよく理解されるように、テネル
ゴルツは図２に関連して誤り訂正およびクロスチェッキ
ングへの非常に一般的なアプローチを提供するが、オン
ザフライでの誤り訂正に関する言及または議論は何も与
えられていない。しかしながら、彼の図８の実施例に関
連して、バースト誤りを検出したシンドロームは、誤り
が位置決めされるまで最初のＥＣＣ回復回路のシフトレ
ジスタを通ってシフトされる。ゼロ値剰余バイトに遭遇
するまでに要求される直列シフトの数が数えられる。数
えることによって誤りバーストの位置決めが与えられ、
一方ゼロバイト剰余バイトの直後の剰余バイトは、デー
タストリームに挿入されるべき訂正されたデータ値を決
定するための基礎を与える。テネルゴルツは「単一バー
スト訂正が記録転送時間において実行されること」を可
能にするために４倍のクロック速度でＥＣＣシフトレジ
スタをクロック動作することを提案しているが（テネン
ゴルツのコラム１５、４７−４８行）、かかる手続がデ
ータの次の隣接するブロックがリアルタイムで（つまり
オンザフライで）、シフトレジスタの中を通過すること
をどのようにして可能にするかは、データブロックの間
に存在するかなりのギャップまたはブロック転送遅延が
ＦＩＦＯブロックバッファなどを使って実際にデータス
トリーム中にプログラムされない限り、明らかではな
い。テネルゴルツの図２のアプローチは非常に速いと述
べられているが、それはまた明らかに複雑である。図８
のアプローチはそれよりは遅いと言われているが、たと
えデコーディングプロセスがファームウェアで実現化さ
れるといわれても、十分に速い。ファームウェア実現化
例が述べられているが、ファームウェアコード一覧表の
ような詳細はテネンゴルツ特許では与えられていない。
テネンゴルツ特許はたとえば図２で与えられたハードウ
ェア実現化例の制限内でのクロスチェッキングおよびＩ
Ｄフィールド（ヘッダ）誤り検出技術もまた説明する。

【００１６】ステップ間転送を回避するためにパイプラ
イン態様で動作する専用並列プロセッサを含む他の高速
ＥＣＣアーキテクチュアは、ディーオダー（Deodhar ）
の米国特許第4,567,594 号で述べられ、その開示もまた
引用により援用される。ディーオダーの米国特許第′５
９４号で述べられた技術は、リード−ソロモン（Reed-S
olomon）デコーディングプロセスを、最小のステップ間
パラメータ転送でパイプライン専用プロセッサによって
実行される一連のステップに分割する。

【００１７】誤り訂正へのより進んだ先行技術のアプロ
ーチは、データコントローラ機能に関連するデータブロ
ックバッファを利用する。このアプローチはデータブロ
ックバッファにアクセスしかつ制御するためにＤＭＡチ
ャネルを使用する。ＥＣＣハードウェアはブロックバッ
ファへのＤＭＡ要求を発生して、それによって訂正され
るべき誤ったデータセルへのアクセスを得る。このアプ
ローチは誤り訂正プロセスのために既に現存するデータ
ブロックバッファを使用する利点を認める。これは引用
された同一の譲受人に譲渡されたマーチャーゾウの米国
特許第4,730,321 号で手本とされたアプローチである。
しかしながら、この先行のアプローチは「オンザフラ
イ」の誤り訂正を達成しなかった。

【００１８】オンザフライで単一バースト誤り訂正を実
行できないことに加えて、引用されたマーチャーゾウの
第′３２１号特許に述べられたアプローチの他の欠点
は、二重バースト訂正モードにおけるデータの誤検出お
よび結果として生じる誤訂正の確率から生じ、本質的に
その利用を単一バースト訂正に制限する。特定のリード
ソロモン誤り訂正アルゴリズムの訂正能力の範囲内での
ランダムな誤りの発生は誤訂正の確率がゼロという結果
になるが、もしランダムな誤りの数がその訂正能力を超
えれば、誤訂正の確率は非常に高く、約．２３３にな
る。これは訂正能力を超えて統計的に発生する誤りの約
４分の１が誤検出されかつ誤訂正されることを意味す
る。誤検出の確率を低減するために採用された既知の先
行技術は、たとえばデータブロック内のチェックサムを
含むクロスチェックを含んだ。しかしながら、かかるク
ロスチェックは特に有効でもなければデータブロック内
のデータ値のシャッフリングまたは再配列を検出するこ
ともできなかった。

【００１９】

【発明の目的の概要】この発明の一般的な目的は、剰余
ラッチを含むハードウェアの形にされたＥＣＣシンドロ
ーム発生器回路ならびに埋込型ディジタルマイクロコン
トローラおよびブロックバッファを、先行技術の制限お
よび欠点を克服するような態様で作動的に組合わせるこ
とによって、一連のデータブロック内のデータのブロッ
クに「オンザフライ」誤り訂正を提供することである。

【００２０】この発明の他の一般的な目的は、背景動作
としてかつデータのフローに割込むことなく、埋込型マ
イクロコントローラスーパバイザーによって必要に応じ
て実行されるドライブ剰余ファームウェア内で訂正プロ
セスが実質的に実行される、ディジタルデータシステム
内での「オンザフライ」誤り訂正の実際的に最小のハー
ドウェアでの実現化例を実現することである。

【００２１】この発明の他の一般的な目的は、ゼロに等
しくないＥＣＣシンドローム剰余を選択的にラッチし
て、それによってオンザフライ誤り訂正がディジタルデ
ータシステム内のデータブロックのフローを中止するこ
となくマイクロコントローラおよびブロックバッファメ
モリによって実行されることを可能にするラッチを含む
ＥＣＣシンドローム剰余回復回路を提供することであ
る。

【００２２】この発明の他の一般的な目的は、リードソ
ロモン誤り訂正多項式によってデータブロックの誤りバ
ーストの訂正可能性をチェックするために使用するため
のリードソロモンクロスチェック多項式を提供すること
であり、クロスチェック多項式と誤り訂正多項式との双
方は、原始元ａｌｐｈａ¹ 項が０２（Ｈｅｘ）に等しく
ないガロア体に基づく。

【００２３】この発明のより特定的な目的は、２Ｂ（Ｈ
ＥＸ）値を有する原始元ａｌｐｈａ¹ 項を採用するリー
ドソロモンクロスチェック多項式を提供することであ
る。

【００２４】この発明のより特定的な目的は、ディスク
からホスト計算システムへのデータブロックのフローの
割込を通常は要求しない、背景動作としてラッチされた
非ゼロシンドローム剰余バイトから存在すると決定され
た誤りバースト内の誤り位置と値とを決定するスーパパ
イザマイクロプロセッサを含むディスクドライブデータ
記憶サブシステム内のオンザフライ誤り訂正システムを
提供することである。

【００２５】この発明のさらに他のより特定的な目的
は、訂正可能性を決定してかつそれによってデータブロ
ックの検出された誤りバーストの誤訂正の確率を低減す
るためにオンザフライクロスチェッキングを含む誤り訂
正方法を提供することである。

【００２６】この発明のさらに他のより特定的な目的
は、データブロックＩＤフィールド（ヘッダ）のための
２バイトかまたは３バイトのリアルタイム誤り検出を実
行するとともに、データブロックの誤り訂正のために剰
余を回復するために、最小限に修正され得る最小のハー
ドウェアでの誤り訂正／誤り検出シンドローム発生器装
置を提供することである。

【００２７】この発明の１つのより特定的な目的は、誤
り検出プロセスの完全性を傷つけることなくハードウェ
ア要求を最小限にするために非連続根を有するガロア体
発生器多項式を採用するリードソロモンベースのＩＤフ
ィールド誤り検出方法および装置を提供することであ
る。

【００２８】この発明の１つのより特定的な目的は、ク
ロスチェッキングを実行するために要求される付加的な
ハードウェアの量を最小限にしながら誤り訂正プロセス
のクロスチェッキングを実行するための方法および構造
を提供することである。

【００２９】この発明のさらなる特定的な目的は、識別
されたデータブロックのために誤り訂正プロセス内で使
用されるのと同一の乗数項を使用するデータブロックＩ
Ｄフィールド誤り検出プロセスを提供することであり、
それによってＩＤフィールド誤り検出とデータブロック
誤り訂正プロセスとの双方にとって共通の乗算器回路の
使用を可能にする。

【００３０】この発明のさらに他の１つのより特定的な
目的は、リアルタイムでかつ少なくとも単一のバースト
誤りの場合はデータフローに割込むことなく、データブ
ロックの誤り訂正およびクロスチェッキングならびにＩ
Ｄフィールドの誤り検出を実行する、最適化された柔軟
性のあるハードウェア／ファームウェアシステムを提供
することである。

【００３１】この発明の原理に従って、オンザフライ誤
り訂正方法はデータデコーディングプロセス内でストリ
ームのデータブロックを訂正する。各ブロックは、デー
タデコーディングプロセスの前に発生するコード化プロ
セスの間予め定められたリードソロモン符号に従って計
算されかつ付加されたＥＣＣシンドローム情報を有す
る。デコーディングプロセスの間に発生する訂正方法は
以下のステップを含み、そのステップは、誤りシンドロ
ーム情報に関連した剰余情報を得るためにデータのブロ
ックをシンドローム情報回復回路の中を通過させるステ
ップと、誤りバーストがデータブロック内に存在するか
どうかを決定するためにその剰余情報をゼロと比較する
ステップと、さらにもし誤りが存在すると決定されれ
ば、ストリームの次のデータブロックのためにシンドロ
ーム情報回復回路を解放するために回復された情報を剰
余ラッチの中にラッチするステップと、回復された情報
を剰余ラッチからマイクロコントローラへと転送しかつ
それに誤り訂正サービスルーチンを実行させるステップ
と、予め定められたリードソロモン誤り訂正アルゴリズ
ムに従ってマイクロコントローラを使って単数または複
数の誤りバーストのために位置および訂正された値を決
定するステップと、さらに誤りバーストを含むことが検
出されたブロック内の誤りバーストの代わりに訂正され
た値を用いるステップとである。

【００３２】この発明の方法の一面として、データブロ
ックはさらにコード化プロセスの間に計算されかつそれ
に付加されたリードソロモンクロスチェック情報を含
み、かつその方法は、回復されたクロスチェックシンド
ローム情報をシンドロームラッチにラッチするステップ
と、可能性のある誤訂正を検出するために回復されたク
ロスチェックシンドローム情報に対する訂正された値の
影響をマイクロコントローラを使って決定するステップ
さらに含む。

【００３３】この発明の方法の他の一面として、データ
ブロックは、誤り訂正のために採用されるのと同一の乗
数項を採用するリードソロモンＩＤフィールド誤り検出
情報を含む少なくとも１つのＩＤフィールドを含み、そ
れによってシンドローム情報回復回路が前記データブロ
ックＩＤフィールドの誤りを検出することを可能にす
る。

【００３４】さらにこの発明に従って、リードソロモン
誤り訂正符号シンドローム発生器装置は、固定ディスク
ドライブデータ記憶サブシステム内のような計算システ
ム内のデータブロック転送経路で使用するために設けら
れる。転送されつつある実質的に隣接するデータブロッ
クの各々は、その端部に付加されたリードソロモン誤り
訂正コード化シンドローム情報を含み、ブロックのデー
タ内での誤りの検出および訂正を可能にする。各データ
ブロックは以下のような態様で各データブロックに付加
されたリードソロモンクロスチェッキングシンドローム
情報をさらに含み、その態様は誤り訂正コード化シンド
ローム情報がブロックのクロスチェッキングシンドロー
ム情報に関連してさらに引出されるというものである。
コード化プロセスの間、誤り訂正コードシンドローム発
生器は、ｘ⁸ ＋ｘ⁴ ＋ｘ³ ＋ｘ²＋１の形式を有するフ
ィールド発生器多項式によって発生されるガロア有限体
（２⁸ ）に従って誤り訂正コード化シンドローム情報を
計算し、かつこのフィールドの第１の項はｘ⁵ ＋ｘ³ ＋
ｘ＋１（２進数で００１０１０１１）であり、各誤り訂
正シンドロームはＧ（ｘ）＝ｘ⁴ ＋（ａｌｐｈａ¹⁸）・
ｘ³ ＋（ａｌｐｈａ⁸⁷）・ｘ² ＋（ａｌｐｈａ¹⁸）・ｘ
¹ ＋１の形である。コード化プロセスの間、クロスチェ
ッキングシンドローム発生器はＧ（ｘ）＝ｘ² ＋ａｌｐ
ｈａ¹ の形式を有するクロスチェッキングシンドローム
情報を計算する。誤り訂正コード化シンドローム情報お
よびクロスチェッキングシンドローム情報はそれから各
データブロックに付加される。

【００３５】デコーディングプロセスの間、リードソロ
モン誤り訂正コードシンドローム発生器装置は剰余回復
回路として動作して、そこを通過するデータブロックか
らシンドローム剰余を得る。シンドローム剰余は、誤り
バースト位置および訂正値がデータブロックに対して決
定されるように誤り訂正シンドロームに関連付けられ
る。発生器装置は剰余をゼロと比較する。もしシンドロ
ーム剰余が非ゼロであれば、その剰余は、クロスチェッ
キングシンドロームに関連付けられるクロスチェックシ
ンドローム剰余とともに剰余ラッチでラッチされる。プ
ログラムされたディジタルマイクロコントローラはそれ
からラッチされた剰余から誤りバースト位置および訂正
された値を決定し、かつラッチされたクロスチェッキン
グ剰余に対する訂正された値の影響をチェックする。マ
イクロコントローラはそれから、もし誤訂正でないと決
定されれば、訂正された値をデータブロック内の誤りバ
ーストの代わりに用いるようにする。

【００３６】この発明のこの面の一局面において、クロ
スチェッキングシンドローム発生器は、直列バイトのク
ロック動作されたデータストリームとして各入来データ
ブロックを受信するための入力と、入来データブロック
のクロック動作されたデータストリームの各バイトをフ
ィードバックバイトと合計して合計バイトを生み出すた
めの第１の合計接続点と、ａｌｐｈａ¹ でこの合計バイ
トを乗算して第１の積バイトを生み出すための乗算器
と、この乗算器に接続されて第１のバイトクロック期間
の間第１の積バイトを記憶するためのかつ後続のバイト
クロック期間の間後続の積バイトを記憶するための第１
のクロック動作されたラッチステージと、第１のクロッ
ク動作されたラッチステージに接続されて第２のバイト
クロック期間の間第１の積バイトを記憶するための第２
のクロック動作されたラッチステージとを含み、第２の
クロック動作されたラッチステージは第２のバイトクロ
ック期間の間第１の積バイトを合計接続点へのフィード
バックバイトとしてフィードバックするためのものであ
る。

【００３７】この発明のこの面の他の局面において、上
述のリードソロモン誤り訂正コードシンドローム発生器
装置は、データブロックのデータＩＤフィールドのため
の誤り検出シンドロームをリアルタイムで発生するため
の誤り検出回路をさらに含む。

【００３８】この発明のこれらのおよび他の目的、局
面、利点および特徴は添付の図面とともに表わされた好
ましい実施例の以下の詳細な説明を考慮すると当業者に
よってより完全に理解されかつ真価を認められるであろ
う。

【００３９】

【好ましい実施例の詳細な説明】この発明は、記憶であ
れ通信であれ、データのブロックを転送するいかなるシ
ステムにおいても効果的に具体化されるが、この発明は
固定ディスクデータ記憶サブシステム内のようなデータ
記憶および検索の分野において特に有用性および効率性
を見出す。以下に詳細に述べられることになるかかるシ
ステムにおいて、データブロックは１つ以上のデータ記
憶ディスクの同心データ記憶トラック場所内のデータフ
ィールドまたはデータセクタとして記憶される。ここで
使用されるように、データブロック、データフィールド
およびデータセクタという言葉は実質的に交換して使用
され得る。データ読出／書込変換器は、興味あるトラッ
ク位置上に選択的に位置付けられ、かつブロックはトラ
ック位置内のデータセクタ記憶場所へ書込まれかつそれ
から読出される。この発明の誤り訂正、クロスチェッキ
ングおよびＩＤフィールド誤り検出技術に対する必要性
が生じるのは、たとえばデータのブロックの記憶および
検索プロセスである。

【００４０】まず、この発明の詳細な実施例の説明に入
る前に、この発明の全体的な構成および基本的な動作を
明瞭に理解するために、図面の第１０図のシステム全体
の概略ブロック図を参照して、本願発明の概略説明を行
なうこととする。

【００４１】まず、第１０図のホストコンピュータは、
ドライブ−ホストバス２２０を介して、たとえば５１２
バイトの固定長のデータブロックをディスクドライブ１
６０に供給する。これらのブロックは、インタフェース
コントローラ２１８によって受取られ、かつ内部バッフ
ァバス２１６を介してバッファ２１４のブロック記憶位
置に記憶される。バッファ２１４に記憶された各ブロッ
クは、バス２１６を経由してメモリコントローラ２１０
を通ってシーケンサ１００に送られる。シーケンサ１０
０内のリードソロモンシンドローム発生器回路１０は、
１２個のＥＣＣ剰余バイトｃ［５１２］ないしｃ［５２
６］を発生し、それらを、２つのクロスチェックバイト
ｘｃ［５１３］およびｘｃ［５１４］とともに５１２の
データバイトｄ［１］ないしｄ［５１２］に付加する。
回路１０はユーザデータバイトおよびクロスチェックバ
イトを図１の後述するグラフに示されたような３つのイ
ンターリーブに分割する。その後、データバイトと、ク
ロスチェックバイトと、ＥＣＣ剰余バイトとは、エンコ
ーダ／デコーダ１０４を介して通過して、書込データ経
路を経由して直列データストリームでプリアンプ／書込
ドライバ１８２にコード化されたデータブロックとして
送信される。ヘッド１７０Ａはコード化されたデータブ
ロックをディスク１６２上のトラックに書込む。

【００４２】読出期間中に、コード化されたデータブロ
ックはディスク１６２上のトラックから読戻され、そし
てアナログ信号がプリアンプ１８２によって増幅され
る。ＰＬＬデータ回復回路１８８は、アナログのピーク
値をデジタル値に変換する。これらの値はコード化アル
ゴリズムの逆としてエンコーダ／デコーダ１０４によっ
デコーダされ、剰余回復回路として機能するリードソロ
モンシンドローム発生器回路１０を介して通過させられ
る。データバイトｄ［１］ないしｄ［５１２］はバッフ
ァ２１４に送られてブロックとして記憶され、回路１０
によって回復された剰余バイトは回路１０内の比較回路
７８に送られる。もしも剰余バイトが、たとえば０のよ
うな期待値と等しくなければ、データブロックにおいて
誤りが検出されており、剰余バイトは回路１０内のラッ
チ６８にラッチされる。

【００４３】データバイトｄ［１］ないしｄ［５１２］
がバッファ２１４からインタフェース２１８およびバス
２２０を介してホストコンピュータに送信される前に、
マイクロコントローラ１９６はプログラムメモリ２０６
から誤り訂正ルーチンを読出しかつ実行する一方で、デ
ータの次のブロックはリードソロモンシンドローム発生
器回路１０を介して通過させられる。訂正ルーチンはラ
ッチ６８に保持されていた剰余バイトをマイクロコント
ローラ１９６に転送させる。マイクロコントローラ１９
６はその後、訂正ルーチンを実行する一方で、次のデー
タブロックがディスク１６２から読出されて回路１０を
介して通過させられる。

【００４４】次に、クロスチェックバイトを用いて有効
な訂正が達成されたことが確認された後に、マイクロコ
ントローラ１９６は、バッファ２１４内のブロック内の
誤り位置から直接メモリアクセス（ＤＭＡ）経路を経由
してマイクロコントローラインタフェース２０２、メモ
リコントローラ２１０およびバス２１６を通って誤った
バイトを取下げ、誤ったバイトを訂正値とＸＯＲ処理し
て訂正されたバイトを発生し、そして訂正されたバイト
を同じＤＭＡ経路を介して誤り位置に書戻すことによっ
て、バッファ２１４におけるデータバイトｄ［１］ない
しｄ［５１２］内の誤りを訂正する。その後、訂正され
たブロックはバッファ２１４からホストコンピュータに
インタフェース２１８およびバス２２０を介して転送さ
れる。複数のブロックがホストコンピュータに転送され
る前にバッファ２１４に累積されているので、訂正のプ
ロセスは、ブロック転送を停止することなく「オンザフ
ライ」で実行され得る。以上がこの発明の動作の概略で
ある。

【００４５】次に、このような本発明の実施例につい
て、図面の各図を参照して詳細に説明する。

【００４６】たとえば固定ディスクデータ記憶サブシス
テム内で見出される模範的なデータブロックまたはフィ
ールドは図１で明らかにされる。［１］から［５１２］
と記された５１２のデータバイトがある。バイト［５１
３］および［５１４］は、［１］から［５１２］のデー
タバイトをクロスチェッキングするための２つのクロス
チェッキングバイトを含み、かつデータバイトおよびク
ロスチェッキングバイトの誤り訂正のために使用される
［５１５］から［５２６］の１２のＥＣＣバイトがあ
る。図１の下位部分に例示されるように、この特定的な
ディスクドライブデータブロック例において、３つのイ
ンタリーブ、すなわちインタリーブ１、インタリーブ２
およびインタリーブ３がある。インタリーブ１はバイト
［１］、［４］、［７］、［１０］などを含む。インタ
リーブ２はバイト［２］、［５］、［８］、［１１］な
どを含む。インタリーブ３はバイト［３］、［６］、
［９］、［１２］などを含む。インタリーブ１および２
は各々合計で１７１のデータバイトを含み、かつインタ
リーブ３は１７０のデータバイトを含む。図１から明ら
かなように、２つのクロスチェッキングバイト位置［５
１３］および［５１４］は異なったインタリーブに置か
れ、かつ各インタリーブに４つのＥＣＣバイトが置かれ
ている、つまりインタリーブ１にはバイト［５１７］、
［５２０］、［５２３］および［５２６］、インタリー
ブ２にはバイト［５１５］、［５１８］、［５２１］お
よび［５２４］ならびにインタリーブ３にはバイト［５
１６］、［５１９］、［５２２］および［５２５］が置
かれる。セクタ内インタリーブの使用はＥＣＣ能力をよ
り長い誤りバースト長へ延ばすために誤り訂正スキーム
において従来からのものである。他の理由はいくつかの
インタリーブを横切って隣接するブロック誤りバースト
を広げて、それによってたとえば誤り訂正技術の複雑さ
を低減することである。

【００４７】現在好まれる誤り訂正の例では、単一の誤
りバーストはインタリーブの１つ内の１つのバイトで発
生する誤りとして規定される。二重のバースト誤りはイ
ンタリーブの１つ内の２つのバイトで発生する誤りとし
て規定される。図１で描かれた３つのインタリーブを考
えると、単一バースト誤りは、誤りを含む各バイトが３
つのインタリーブのうち異なった１つ内に置かれる限
り、長さで３バイトまでになり得ることは明らかであ
る。

【００４８】引用されたマーチャーゾウの特許で述べら
れた単一バースト誤り訂正方法にあてはまったように、
この誤り訂正例によって採用されるガロア体は以下の多
項式から発生される。

【００４９】 Ｐ（ｘ）＝ｘ⁸ ＋ｘ⁴ ＋ｘ³ ＋ｘ² ＋１ （１） ［以下でそうでないと特に言及されない限り、記号
「＋」はビットごとの排他的ＯＲ演算を示す。］フィー
ルドの第１の要素は、乗算器を実現化するために必要と
されるゲートの数が最小限にされるように選択された。

【００５０】 ａｌｐｈａ¹ ＝ｘ⁵ ＋ｘ³ ＋ｘ＋１_i （２） 現在好まれる実施例内で実現化されたリードソロモン符
号のためのモデルは１２６に等しい指数オフセットを採
用する以下の発生器多項式Ｇ（ｘ）によって規定され
る。

【００５１】 Ｇ（ｘ）＝ｘ⁴ ＋ａｌｐｈａ¹⁸・ｘ³ ＋ａｌｐｈａ⁸⁷・ｘ² ＋ａｌｐｈａ¹⁸・ ｘ＋１ （３） 因数分解された形では、方程式（３）は以下のようにな
る。

【００５２】 Ｇ（ｘ）＝（ｘ＋ａｌｐｈａ¹²⁶ ）（ｘ＋ａｌｐｈａ¹²⁷ ）（ｘ＋ａｌｐｈａ¹²⁸ ）（ｘ＋ａｌｐｈａ¹²⁹ ） （３ａ） １２のＥＣＣバイトは、各５１２バイトブロックのユー
ザデータバイト（および２つのチェックバイト）のすべ
てを直列のバイト単位でシンドローム発生器１０（図４
および図５で示される）を通過させるとすぐ発生され
る。値Ｃ（ｘ）は各データブロックのためのデータおよ
びクロスチェックバイトに基づくディスクに書込まれた
コード化されたデータ多項式である。値Ｄ（ｘ）はデー
タブロックのデータバイトにのみ基づくコード化された
データ多項式である。値Ｃ′（ｘ）はディスク表面から
読み戻されたコード化されたデータ多項式Ｃ（ｘ）であ
る。したがって、Ｃ′（ｘ）は、検出されかつもし訂正
可能であれば訂正されなければならない１つ以上の誤り
バーストを含み得る。値Ｒ（ｘ）は値Ｃ′（ｘ）に関連
付けられた剰余を含む。

【００５３】各インタリーブ内の各シンドロームバイト
のためのコード化されたデータコードワードＣ（ｘ）は
以下の方程式によって生み出される。

【００５４】 Ｃ（ｘ）＝［ｘ⁴ ・Ｄ（ｘ）ｍｏｄＧ（ｘ）］＋ｘ⁴ ・Ｄ（ｘ） （４） 同一のシンドローム発生器１０によるリードバックプロ
セスの間、各インタリーブのための剰余値Ｒ（ｘ）は回
復され、かつもしゼロでなければ、以下によって剰余ラ
ッチ６８でラッチされる。

【００５５】 Ｒ（ｘ）＝Ｃ′（ｘ）ｍｏｄＧ（ｘ） （５ａ） ＝Ｒ３ｘ³ ＋Ｒ２ｘ² ＋Ｒ１ｘ＋Ｒ０ （５ｂ） プログラムされたマイクロコントローラ１９６はそれか
ら以下に従って各インタリーブのためのコードワードの
各部分シンドロームバイト（Ｓｉ）をデコードする。

【００５６】

【数１】

【００５７】（この式において、ｉ＝０、１、２および
３であり、かつ指数＋は加算動作を示す。）もし剰余バ
イト（Ｒ（ｘ）の係数）が非ゼロ値を有すれば、読戻し
データブロックには少なくとも１つの誤りバーストが存
在する。

【００５８】ここに与えられた現在好まれる実施例にお
いて、上の誤り訂正プロセスは３つのインタリーブの各
１つに対して少なくとも１つの誤りバーストをオンザフ
ライで訂正する能力を有する。このオンザフライ誤り訂
正プロセスにおいて、部分シンドロームは以下の形を有
する。

【００５９】 Ｓ０＝ｅｌ．ａｌｐｈａ^126*L1 （６） Ｓ１＝ｅｌ．ａｌｐｈａ^127*L1 （７） Ｓ２＝ｅｌ．ａｌｐｈａ^128*L1 （８） Ｓ３＝ｅｌ．ａｌｐｈａ^129*L1 （９） Ｌ１（場所）およびｅ１（単一誤り値）に対する解は以
下のとおりである。

【００６０】 Ｌ１＝ｌｏｇ［ａｌｐｈａ^L1＝ｌｏｇ［Ｓ１／Ｓ０］ （１０） ｅ１＝Ｓ１．（Ｓ０／Ｓ１）¹²⁷ （１１） この発明のシステムはまた以下の部分シンドロームに従
って二重バースト誤り訂正を実行する。

【００６１】 Ｓ０＝ｅｌ・ａｌｐｈａ^126*L1＋ｅ２・ａｌｐｈａ^126*L2 （１２） Ｓ１＝ｅｌ・ａｌｐｈａ^127*L1＋ｅ２・ａｌｐｈａ^127*L2 （１３） Ｓ２＝ｅｌ・ａｌｐｈａ^128*L1＋ｅ２・ａｌｐｈａ^128*L2 （１４） Ｓ３＝ｅｌ・ａｌｐｈａ^129*L1＋ｅ２・ａｌｐｈａ^129*L2 （１５） これらの方程式の解を求めるために、以下のステップが
行なわれる。 １．ｐｈｉ１およびｐｈｉ２の値が求められる。

【００６２】

【数２】

【００６３】

【数３】

【００６４】線形二次方程式（１８）の解を求めるため
のいくつかの方法がある。１つの古典的な方法はすべて
のガロア体要素を方程式に代入してゼロ値に対して検出
するシーン・サーチ・ループ（Chien Search loop ）を
実現化することである。ゼロ値結果が求められた場合
は、ループは中止し入力要素がそれに基づいてＸ１と規
定される。もし解が求められなければ、訂正不可能な誤
り事象が検出されたことになる。方程式（１８）は線形
二次方程式であるので、 ｐｈｉ１＝ｘ１＋ｘ２ （１８ａ） Ｘ２は以下のように求められ得る。

【００６５】 Ｘ２＝Ｘ１＋ｐｈｉ１ （１９） ３．ローケータ値Ｌ１およびＬ２はそれから数値を求め
られる。

【００６６】 Ｌ１＝ｌｏｇ［ｘ１］ （２０） Ｌ２＝ｌｏｇ［ｘ２］ （２１） ４．誤り値ｅ１およびｅ２はそれから数値を求められ
る。

【００６７】

【数４】

【００６８】

【数５】

【００６９】マイクロプロセッサ１９６で適当な処理能
力と速度があれば、かつ訂正プロセスにおいて合理的な
ユーザ信頼レベルがあれば、この発明の方法を使って二
重バースト誤りをオンザフライで訂正することは実用的
である。

【００７０】誤訂正の確率を多数ランダム誤りに対し
て．２３３未満に低減するために、発生器多項式Ｇ
_xc（ｘ）はリードソロモンクロスチェッキングを行なう
ために選択された。この発生器多項式は以下の形であ
る。

【００７１】 Ｇ_xc（ｘ）＝Ｘ² ＋ａｌｐｈａ¹ （２４） このクロスチェック多項式は驚くほど強力なアルゴリズ
ムとなる。これは誤り訂正プロセスをクロスチェッキン
グしかつデータブロック内のデータ値のスクランブリン
グまたはミスオーダリングに敏感である。このクロスチ
ェッキング方法は、インタリーブごとに少なくとも単一
のバースト誤りがある場合にオンザフライで、かつイン
タリーブごとに二重のバースト誤りがある場合に十分な
処理速度をもって、実行されるように設計される。

【００７２】もし特定の誤りが存在すれば、その誤りを
表わす正しい方法は多項式Ｅ（ｘ）としてであり、 Ｅ（ｘ）＝ｅ_i ｘ^Li _i （２５） である。

【００７３】データブロックになされた誤り訂正の、対
応するクロスチェックシンドロームに対する影響を決定
するために、ａｌｐｈａ¹ が誤り多項式（２５）のｘに
対して代入され、それからクロスチェックシンドローム
（ＸＣ）が更新される。シンドロームクロスチェック
（ＸＣ）＝以前の（ＸＣ）＋ｅ_i ａｌｐｈａ^Liであり、
ｅ_i ａｌｐｈａ^Liは以下に述べられるプログラムされた
マイクロコントローラ１９６によって計算される。もし
更新されたクロスチェックバイトがデータフィールドに
対して訂正が行なわれた後ゼロでなければ、その誤りは
この方法によって訂正不可能であると決定される。

【００７４】このアプローチは、現在の誤りバーストは
たとえば二重バースト訂正の場合に対する予め定められ
た誤訂正確率、たとえば．２３３の範囲内ではなく、か
つ単一バースト誤りシナリオでオンザフライに行なわれ
る誤り訂正動作がデータバーストの誤った訂正すなわち
「誤訂正」という結果にならかなったことを決定するた
めに、誤り訂正が正しいかどうかを確かめるための非常
に急速なオンザフライ方法を提供する。

【００７５】注目されるように、上述のクロスチェック
多項式（５）において２に等しくない値の予め定められ
たａｌｐｈａ¹ （ガロア体定数）を使用することは望ま
しい。予め定められた開始オフセット、たとえば１２６
を有するリードソロモン符号を選択することによって、
望ましいａｌｐｈａ¹ 定数は２Ｂ（ＨＥＸ）、または０
０１０１０１１（二進法）となる。この特に好ましい実
施例において、好ましいａｌｐｈａ¹ 定数にはゼロと同
様多数の１がある。したがって、それはクロスチェック
多項式内で驚くほど効果的であるために十分な「量」ま
たは「実質」を有する、なぜならそれはＥＣＣシンドロ
ーム発生器を通って伝播するとき非常に急速にスクラン
ブルするからである。

【００７６】したがって、クロスチェック多項式のため
の根ａｌｐｈａⁿ を選択する際に、ＥＣＣ多項式のため
に選択された根は回避されなければならない。現在の好
ましい実施例において、ＥＣＣ根はｎ＝１２６、ｎ＝１
２７、ｎ＝１２８およびｎ＝１２９であるように選択さ
れた。これらの値はクロスチェック根ｎ＝１とは異な
り、ファームウェアを単純化しかつオンザフライでのイ
ンタリーブごとの単一誤りバースト訂正のクロスチェッ
キングの速度を高める。

【００７７】この発明が実現化されるディスクドライブ
のためのデータフォーマットは、複数個のたとえば８個
の放射状のデータゾーンを使用する。各ゾーンは複数の
同心データトラックを含み、各トラックは予め定められ
た数のデータセクタを有する。各データセクタは、図１
の５１２のデータバイト、２つのクロスチェッキングバ
イトおよび１２のＥＣＣバイトの配列が続くデータＩＤ
フィールドを含む。データＩＤフィールドは３つのＥＤ
Ｃバイトが続くアドレスフィールドを含む。データ記憶
を最大限にするために、分割されたデータフィールドま
たはデータセクタが採用される。「分割されたデータフ
ィールド」というのはサーボセクタＳがデータ表面上の
放射状スポークとしてに延び、かつデータセクタの少な
くともいくらかに割込むまたはそれをセグメントに分割
するという意味である。現在考えられる型のゾーンにさ
れたデータ記録技術は、一定のディスク角速度または可
変データ転送速度のいずれかを使用するか、または固定
データ転送速度を使用し、たとえばデータ変換器が半径
方向に外部のゾーンから半径方向に内部のゾーンへと移
動するときにディスク速度を遅らせる。現在は、切り換
えられたデータ転送速度が好まれる。結果として、異な
ったデータゾーンに対して異なったデータ転送速度があ
り、かつディスク記憶フォーマットのデータ記憶容量を
最適化するために選択された異なったゾーンのトラック
内には異なった数のデータセクタがある。また、「可変
長、ゼロラン長制限コードのための集積されたエンコー
ダデコーダ（Integrated Encoder Decoder for Variabl
e Length, Zero Run Length Limited Codes ）という名
称のマーチャーゾウの同一譲受人に譲渡された米国特許
第4,675,652 号で述べられるように、その開示は引用に
より援用されるが、１，７ＲＬＬコード化配列はデータ
記憶ディスク１６２の記憶表面上のデータコンパクショ
ンのために好ましくは使用される。

【００７８】図２のレイアウト図によって与えられる例
に示されるように、たとえば２．５インチの直径の回転
データ記憶ディスク１６２の２つの反対のデータ記憶表
面は、表面ごとにたとえば１１０の同心データ記憶トラ
ックを有する半径方向に最も外のゾーンＺ１を含み、各
々は、６０のデータセクタと、たとえば総記憶容量６．
４８ＭＢｙｔｅに対して１秒につき１８．１３メガビッ
ト（Ｍｂｐｓ）（２７．２０のコード化されたデータ周
波数）の生のデータ速度とを含む。次に半径方向に内側
のゾーンＺ２はたとえば１０９のデータトラックを含
み、各々は５６のデータセクタと、１７．４５Ｍｂｐｓ
の生のデータ速度（２６．１８ＭＨｚのコード化された
周波数）を有する。ゾーン２はディスク１６２の両側に
６．１９メガバイトのユーザデータを記憶する。第３の
データゾーンＺ３は１０９のデータトラックを含み、各
々は５２のデータセクタと、１５．６９Ｍｂｐｓの生の
データ速度（２３．５３ＭＨｚのコード化されたデータ
周波数）を有し、かつそれゆえにディスク１６２の両側
に５．７５メガバイトのユーザデータを記憶する。第４
のデータゾーンＺ４は１０９のデータトラックを含み、
各々は５２のデータセクタを有し、かつ１５．６９Ｍｂ
ｐｓの生のデータ速度（２３．５３ＭＨｚのコード化さ
れたデータ周波数）を有し、かつそれゆえにディスクの
両側に５．７５メガバイトのユーザデータを記憶する。
第５のデータゾーンＺ５は１０９のデータトラックを含
み、各々は４７のデータセクタを有し、かつ１４．７７
Ｍｂｐｓの生のデータ速度（２２．１５ＭＨｚのコード
化されたデータ周波数）を有し、ディスク１４の両側で
５．１９メガバイトのユーザデータの記憶を達成する。
第６のデータゾーンＺ６は１０８のデータトラックを有
し、各々は４４のセクタを有し、かつ１４．００Ｍｂｐ
ｓの生のデータ速度（２１．００ＭＨｚのコード化され
たデータ周波数）を有し、かつディスク１６２の両側で
４．８１メガバイトのユーザデータの容量を達成する。
第７のデータゾーンＺ７は１０８のデータトラックを有
し、各々は４１のセクタを有し、かつディスク１６２の
両側で４．４８メガバイトを記憶するように１２．９５
Ｍｂｐｓの生のデータ速度（１９．４３ＭＨｚのコード
化された周波数）を使用する。第８のデータゾーンＺ８
は１０８のデータトラックを含み、各々３９のデータセ
クタをたとえば有し、かつディスク１６２の両側で４．
２６メガバイトを記憶するために１２．０９Ｍｂｐｓの
生のデータ速度（１８．１３ＭＨｚのコード化された周
波数）を有する。たとえばゾーン８フォーマットの後の
１４の同心データトラックを含むデータ表面１２の半径
方向に最も外の領域ＳＹＳは、ディスクドライブサブシ
ステム１００の動作のために必要とされるシステム情報
を含み得る。第８のデータゾーンの内側でかつ第８のデ
ータゾーンのビット転送特性を有するいくつかのトラッ
クがシステム診断および他の値の記憶に利用可能にされ
得る。

【００７９】これらの８つのデータゾーンは上に与えら
れた特性を有すると説明されるが、ゾーンの数、ゾーン
ごとのトラックおよびセクタの数、ならびに各ゾーン内
のデータ転送速度は、当業者によってよく理解されるよ
うに、ヘッドならびに媒体の設計および品質、ヘッド位
置サーボシステムならびに所望の記憶容量に依存して、
与えられた例と異なり得ることを理解しなければならな
い。この例では、４２．９１メガバイトのデータ記憶容
量が、単一の２ １／２インチの直径の薄膜媒体データ
記憶ディスク１６２を使って、かつ薄膜データ変換器ヘ
ッド１７０ａおよび１７０ｂを使って達成される。

【００８０】各ゾーン内で使用されるデータ転送周波数
は、システムマイクロコントローラ１９６の制御下で動
作するたとえば周波数シンセサイザ１９０によって好ま
しくは合成される。シンセサイザはそれゆえに各データ
ゾーンごとにコード化された周波数を合成しかつＰＬＬ
１８８に出力するように設定される。

【００８１】図１の例から重要であると考えられること
は、カウントバイトが各データセクタＩＤフィールド内
に含まれていることで、これによりデータシーケンサ１
００がセクタの直後のデータフィールドの構成レイアウ
トをすぐに決定することが可能になる。このレイアウト
は、図２に示されるように、分割されたデータフィール
ドを含むかもしれずまたは含まないかもしれず、かつ１
つ以上の割込サーボセクターを含むかもしれずまたは含
まないかもしれない。

【００８２】図２はまた図式的に、複数個の均質に間隔
をあけられたサーボセクタＳ（たとえば５２のサーボセ
クタ）を例示し、これらのセクタは記憶ディスク１６２
のデータ表面のあたりに均質に配置され、かつ各ゾーン
のデータセクタの間に埋込まれるかまたは実際に各ゾー
ンのデータセクタに割込む。これらのサーボセクタＳは
データセクタの少なくともいくらかに「割込む」ので、
すべてのサーボセクタ割込に続いて、ドライブがデータ
速度に再び同期化することを可能にするための特別のデ
ータ同期フィールドがある。データブロックＩＤフィー
ルドに与えられたデータフィールドカウント情報は、デ
ータ書込および読戻しプロセスの間データシーケンサ１
００によって使用され、興味あるデータフィールドのレ
イアウト（つまりサーボセクタ割込の数および場所なら
びに結果として生じるデータフィールドセグメントの各
々の長さ）を決定する。バイト位置カウントはデータＩ
Ｄフィールドごとに異なるので、リアルタイムでＩＤフ
ィールドから回復された情報の正確さを確認することは
非常に重要である。この発明は、選択されたヘッド１７
０によって読出されたデータＩＤフィールドの各１つに
対してリアルタイムでリードソロモン誤り検出プロセス
を行なうために、同一のシンドローム発生器回路１０
（図４および図５）を有利に使用する。

【００８３】図３ａは分割されたデータフィールドフォ
ーマットに特によく合った現在好まれるデータブロック
ＩＤフィールド配列を例示する。各ＩＤフィールドは、
９バイトプリアンブル、ＩＤフィールドアドレスマーク
バイト、３つのデータフィールドカウントバイト、つま
りカウント３、カウント２およびカウント１、セクタ識
別子バイトおよびヘッド識別子バイトを含む。それから
３つの誤り検出コードバイト、つまりＥＤＣバイト１、
ＥＤＣバイト２およびＥＤＣバイト３があり、それに続
いて２バイトパッド、書込スプライスギャップ（ギャッ
プ２）バイトおよびサーボセクタＳの位置で終端するデ
ータフィールドがある。３つのカウントバイト内にある
値は、サーボセクタによって割込まれ得るデータフィー
ルドの３つのセグメントまでの長さをそれぞれ決定す
る。たとえば、データフィールドの割込が何もなけれ
ば、カウントバイト１はたとえば５１２のバイトの全フ
ィールドセグメント長を示すであろう。もしいくつかの
データブロックの場合のようにデータフィールドの２つ
のサーボセクタ割込があれば、カウントバイト１は第１
のデータフィールドセグメントのバイト長を規定し、カ
ウントバイト２は第２のデータフィールドセグメントの
バイト長を規定し、かつカウントバイト３はたとえば第
３のデータフィールドセグメントの長さを規定するであ
ろう。

【００８４】バイトカウント値を含む好ましいゾーンに
されたデータ記録スキームでＩＤフィールドが使用され
る状態で、各ＩＤフィールドから読み戻される情報の正
当性をチェックする誤り検出方法を提供することは非常
に重要になる。３バイトコードは、埋込み型サーボセク
タＳがデータブロックの少なくともいくらかに割込む状
態で分割されたデータフィールドを有するこの応用で現
在好まれる。この発明の重要な局面は、図４および図５
のシンドローム発生器を利用する誤り検出コード化配列
を提供することである。かかる配列は既にわかってい
た。以下の現在最も好まれるコードは各データＩＤフィ
ールドに付加される３つの誤り検出チェックバイトを発
生する。

【００８５】 Ｇ_EDC3(x) ＝ｘ³ ＋ａｘ² ＋ｂｘ＋ｃ （２６） 現在好まれる形では、この誤り検出コードは以下のよう
に表わされ得る。

【００８６】 Ｇ_EDC3(x) ＝ｘ³ ＋ａｌｐｈａ⁸⁷・ｘ² ＋ａｌｐｈａ⁸⁷・ｘ＋１ （２６ａ） 因数分解された形では、方程式２６ａは次のように書直
される。

【００８７】 Ｇ_EDC3(x) ＝（ｘ＋ａｌｐｈａ⁰ ）（ｘ＋ａｌｐｈａ¹⁰⁸ ）（ｘ＋ａｌｐｈａ¹⁴⁷ ） （２６ｂ） これらのａｌｐｈａ係数は連続していないことは調べれ
ば明らかである。このコードは３つの誤り検出バイトを
発生する。図４および図５に表わされたシンドローム発
生器は既にａｌｐｈａ⁸⁷乗算器論理を有しているので、
その論理は誤り検出プロセスでの使用に利用可能であ
る。

【００８８】データセクタのデータフィールドに割込む
（かつデータＩＤセクタがバイトカウントを含まない）
埋込み型サーボセクタを使用しないドライブにとって
は、２バイト誤り検出コードは十分であると決定され
た。２バイト誤り検出コードを使用するＩＤフィールド
の一例は図３ｂに示される。図３ｂに示された例におい
て、ＩＤフィールドは９バイトプリアンブル、ＩＤフィ
ールドアドレスマークバイト、シリンダハイバイト、シ
リンダローバイト、ヘッドバイト、セクタバイトならび
に２つの誤り検出コード（ＥＤＣ）バイト、つまりＥＤ
Ｃ１およびＥＤＣ２を含む。前に埋込型サーボセクタＳ
がある次のデータセクタまで割込まれないで続くデータ
フィールドに到達する前に、これらのＥＤＣバイトの後
には２バイトパッドおよびギャップ２バイトが続いた。

【００８９】現在最も好まれる２バイトＥＤＣコードは
以下の一般化された関係によって発生され得る。

【００９０】 Ｇ_EDC2(x) ＝ｘ² ＋ａｘ＋ｂ （２７） この式においてｂは１に等しくない。この関係のより特
定的な形は以下のとおりである。

【００９１】 Ｇ_EDC2(x) ＝ｘ² ＋ｘ＋ａｌｐｈａ¹⁸ （２７ａ） 因数分解された形では、方程式（２７ａ）は次のように
なる。

【００９２】 Ｇ_EDC2(x) ＝（ｘ＋ａｌｐｈａ²²）（ｘ＋ａｌｐｈａ²⁵¹ ） （２７ｂ） こ のコードを使ってただ１つの乗算器回路、ａｌｐｈａ¹⁸
が要求され、この回路は図４および図５のＥＣＣシンド
ローム発生器回路において既に存在している。

【００９３】他のＥＤＣコードはデータブロックのＩＤ
フィールド内の誤りを検出するために利用可能であるこ
とが知られている。しかしながら、以下のアルゴリズム
の各々は付加的な乗数項を要求し、かつそれゆえに上に
与えられたアルゴリズム（２６）および（２７）よりも
実現するにはわずかに複雑である。

【００９４】現在あまり好まれない３バイトＥＤＣコー
ドは以下の関係によって発生され得る。

【００９５】 Ｇ_EDC3(x) ＝ｘ³ ＋ａｌｐｈａ¹⁸・ｘ² ＋ａｌｐｈａ⁸⁷・ｘ＋ａｌｐｈａ¹⁸ （２８） ＝（ｘ＋ａｌｐｈａ⁵ ）（ｘ＋ａｌｐｈａ⁶ ）（ｘ＋ａｌｐｈａ⁷ ） （２８ａ） 現在あまり好まれない２バイトＥＤＣコードは以下の関
係によって発生され得る。

【００９６】 Ｇ_EDC2(x) ＝ｘ² ＋ａｌｐｈａ⁸¹・ｘ＋ａｌｐｈａ⁸¹ （２９） ＝（ｘ＋ａｌｐｈａ¹⁰⁵ ）（ｘ＋ａｌｐｈａ²³¹ ）（２９ａ） 図４および図５を参照して、ＥＣＣシンドローム発生器
回路１０はデータフィールドのためのＥＣＣ機能、デー
タフィールドのためのクロスチェッキング機能およびデ
ータブロックＩＤフィールドのためのＥＤＣ機能を実行
するための回路を同時に実現化する。単一の単純化され
た回路１０内で実行されるこれらの多数の機能はこの発
明に従うオンザフライの誤り訂正を容易にする。図４お
よび図５のＥＣＣ回路１０はバイト直列のデータを運ぶ
入来直列データバス１２を含む。論理ゲート１３の出力
状態に従って、データ拡張ラッチ１４はバス１２上の直
列データを内部ＥＣＣバス１６上へと送る。バス１６は
バイト幅の排他的ＯＲ（ここではＸＯＲ）ゲートアレイ
１８へとつながり、そこでは各入来バイトは流出バス６
３上で回路１０のＥＣＣ部分を出るバイトと排他的ＯＲ
をとられる（ここではＸＯＲをとられる）。結果として
生じる合計はゲート１８によってゼロ化回路２２を介し
て他のバス２４へとつながるバス２０上へ送られる。ゼ
ロ化回路２２は、ＥＣＣまたはＥＤＣバイトをデータフ
ィールドに付加するとき、たとえばディスク動作にまた
はディスクフォーマット動作にデータを書込む間のよう
なときに、バス２０をゼロに強制するために使用され
る。

【００９７】バス２４は３バイトレジスタ２６の中へと
つながり、その出力はＸＯＲゲートアレイ２８へとつな
がる。バス２４はまた、バス３２上でａｌｐｈａ¹⁸積を
発生してかつ出力するとともにバス３４上でａｌｐｈａ
⁸⁷積を発生しかつ出力する二係数乗算器につながる。ａ
ｌｐｈａ¹⁸積は、バイト幅の排他的ＯＲゲートアレイ２
８においてシフトレジスタ２６からの出力とＸＯＲをと
られ、結果として生じる合計は他の３バイトシフトレジ
スタ３６を通される。バス３４上のａｌｐｈａ⁸⁷積はそ
れから他のバイト幅のＸＯＲゲートアレイ３８において
レジスタ３６からの出力とＸＯＲをとられる。ＸＯＲア
レイ３８の出力合計は他の３バイトシフトレジスタ４０
を通り、バス３２上のａｌｐｈａ⁸⁷積はシフトレジスタ
４０からの出力とＸＯＲをとられ、かつバス４３上の出
力合計を与える。

【００９８】バス４３上の出力合計はそれからマルチプ
レクサ４４を介して単一バイトレジスタ４６へと選択的
に送られる。マルチプレクサ４４は以下に説明されるＥ
ＤＣプロセスと関連して動作する。単一バイトレジスタ
４６からの出力はそれからバス５４上のａｌｐｈａ⁸⁷積
とＸＯＲをとられる。この点に関して、バス３４上のａ
ｌｐｈａ⁸⁷積はマルチプレクサ５０およびゼロ化回路52
を通ってバス５４へと到達する。ＸＯＲゲートアレイ４
８からのバス５５上の出力はマルチプレクサ５６を通っ
て第２の単一バイトシフトレジスタ５８へ到達する。マ
ルチプレクサ５０および５６は、２つのＥＤＣバイトか
３つのＥＤＣバイトかのどちらかを有するＩＤフィール
ドの間を選択するために使用される。

【００９９】レジスタ５８の出力はそれからＸＯＲゲー
トアレイ６０においてバス５４上のａｌｐｈａ⁸⁷係数と
ＸＯＲをとられる。ＸＯＲアレイ６０によって出力され
る結果として生じる合計はそれから、出力バス６３に直
接つながる単一バイトシフトレジスタ６２の中へ送られ
かつ通される。レジスタ４６、５８および６２を含む最
後のレジスタグループはＸＯＲゲートアレイ４８および
６０によって分割されて、ＥＤＣ機能が２つかまたは３
つのＥＤＣバイト上で実行されることが可能であること
は明らかである。この態様で、データセクタＩＤフィー
ルドをチェックするための２つのバイトかまたは３つの
バイトのリードソロモン誤り検出コードは、最小の付加
的な回路を使って現存するＥＣＣシンドローム発生器１
０内で容易に実行されかつ実現化され得る。

【０１００】正常のＥＣＣ動作の間、ゼロ化回路５２
は、入来バイト値（２バイトＥＤＣ）かまたはａｌｐｈ
ａ⁸⁷積（３バイトＥＤＣ）かのどちらかの代わりにゼロ
係数を表わす。したがって、正常なＥＣＣ動作の間、Ｘ
ＯＲゲートアレイ４８および６０はレジスタ４６、５８
および６２の間の経路で機能的に動作不可能になる。マ
ルチプレクサ５６は２バイトＥＤＣ動作の間ａｌｐｈａ
⁸⁷積をレジスタ５８の中に置く。

【０１０１】最後のレジスタ６２からの出力バス６３
は、図１で示されるように、回路１０が各データフィー
ルドのＥＣＣチェックバイト位置の中に付加される１２
のＥＣＣシンドロームバイトを適切に間に合って発生し
かつクロックアウトすることを可能にするＥＣＣ出力バ
ス６６へマルチプレクサ６４を介してつながる。２つの
制御信号、つまりバイトクロック信号ＢＹＴＣＬＫＡお
よびＥＣＣ可能化動作信号ＥＣＣＥＮＯＰがＡＮＤゲー
ト１３で結合され、その出力はラッチ１４ならびにシフ
トレジスタ２６、３６、４０、４６、５８および６２を
介して漸進的にバイトをクロック動作するためのマスタ
クロック信号を与える。シフトレジスタ２６、３６、４
０、４６、５８および６２は初期化制御信号ＣＴＬＩＥ
Ｃのアサーションによって予め定められた初期値で初期
化される。この値は任意に選択され得るが、シフトレジ
スタの各初期化で繰り返される。

【０１０２】上で注目されるように、シンドローム剰余
ラッチ６８はシンドローム発生器回路１０内に設けられ
る。このラッチ６８は多数の剰余バイトを受信しかつ記
憶する。バス７０を介する第１のバイトを含む３つの剰
余バイトはレジスタ２６から受信される。バス７２を介
する第４のバイトを含むさらに３つの剰余バイトはシフ
トレジスタ３６から受信される。バス７４を介する第７
のバイトを含むさらに３つの剰余バイトはシフトレジス
タ４０から受信される。第１０の剰余バイトはバス７６
を介して単一バイトシフトレジスタ４６から受信され、
かつ第１１の剰余バイトはバス７７を介してシフトレジ
スタ５８から受信され、一方第１２の剰余バイトはバス
７９を介して受信される。

【０１０３】剰余ラッチ６８は３つの制御信号によって
制御される。まず、５ビット制御信号ＬＡＤＤ［４：
０］は現在動作中のマイクロコントローラサイクルの５
つの最下位アドレスビットを含む。これらの５つのアド
レスビットは、特定にラッチされた剰余バイトを取出し
てオンザフライＥＣＣ動作の間マイクロコントローラ１
９６によって処理するために、マイクロコントローラに
よって使用される。第２に、シンドロームラッチ閉鎖制
御ＳＹＮＬＣＬＳ信号は、剰余ラッチ６８を動作してオ
ンザフライＥＣＣ動作のために特定の（たとえば非ゼロ
の）剰余をラッチするために使用される。剰余ラッチ６
８は通常は透過モードにある。出力ライン８０で誤りを
検出するとすぐ、データシーケンサ１００がこの信号を
非同期にアサートして、シフトレジスタ２６、３６、４
０、４６、５８および６２からの剰余バイトをラッチす
る。この動作は次のデータセクタのために起こる再初期
化の前に実行される。したがって、１２ビットのＥＣＣ
シンドローム剰余は、次のデータセクタがシンドローム
発生器回路１０によって計算されかつその剰余バイトが
回復されている間に誤り場所および誤り値がマイクロコ
ントローラ１９６によって決定されかつ訂正されること
が可能な情報を与える。第３に、シンドロームラッチ開
放制御ＳＹＮＬＯＰＥ信号はシンドロームラッチ閉鎖制
御信号の逆でなければならない。このＳＹＮＬＯＰＥ信
号はシンドローム剰余ラッチ６８がその透過モードであ
る場合に真であり、かつシンドロームラッチ６８がラッ
チされているときはローである。

【０１０４】バス７０、７２、７４、７６および７７上
のバイト値はゼロ検出回路６０に送られ、それらがゼロ
であるかどうかを見るためにチェックされる。シンドロ
ームバイトは、シフトレジスタグループ２６、３６、４
０および３つのインタリーブの個々のシフトレジスタ４
６、５８、および６２からなる最後のグループを通って
斬進的にクロック動作するので、シンドロームレジスタ
の４つのグループの各々の第１のものからのバイトのみ
がＥＣＣシンドロームゼロチェッキングのためにゼロ検
出回路に入力される必要がある。この配列は論理要素を
節約する。データ読出動作の間のゼロのパリティは現在
のデータブロック内に誤りが何ら検出されなかったこと
を示す。

【０１０５】５つの制御値がゼロ検出回路７８に入り、
この５つの制御値とは、ＥＣＣ可能化動作制御ＥＣＣＥ
ＮＯＰ、誤り検出動作制御ＣＲＣＯＰ、誤り訂正動作制
御ＥＣＣＯＰ、バイトクロック信号ＢＹＴＣＬＫＡおよ
び非クロスチェッキング動作制御ＮＯＸＣである。これ
らの制御信号はゼロ検出回路７８が特定のＥＣＣシンド
ローム、クロスチェッキングシンドロームまたはＥＤＣ
シンドロームがゼロであるかどうかを決定し、それによ
ってオンザフライ訂正を容易にすることを漸進的に可能
にする。

【０１０６】単一ビット剰余出力制御値はライン８０上
に与えられる。このラインはチェックされている剰余バ
イトがゼロに等しいときはに１つの論理状態であり、か
つゼロ検出回路７８によって決定されるようにゼロのパ
リティがないときは他の論理状態である。オンザフライ
サービスルーチンはマイクロコントローラ１９６によっ
て要求され、かつその実行の一部としてシンドロームラ
ッチ６８によって実際にラッチされたシンドロームバイ
ト値は、ライン８０上の単一ビットシンドローム値が非
ゼロパリティを示すときはいつでも、シンドロームデー
タバス８２を介してディスクファイルのマイクロコント
ローラ１９６へと出力される。かかる状態は各データフ
ィールド上に付加された１２のＥＣＣバイトをチェック
することから生じ得る。他の誤り状態マイクロコントロ
ーラ介入は、たとえば誤り検出コード（ＥＤＣ）動作の
間に、３バイトＩＤチェックフィールドか２バイトＩＤ
チェックフィールドかのどちらかをチェックすることか
ら生じ得る。

【０１０７】一旦マイクロコントローラ１９６がセクタ
内の誤りバーストをオンザフライで位置決めしかつ訂正
すれば、発生した誤訂正の確率はやはり、剰余ラッチ１
６８の中で保持されかつ必要に応じてマイクロコントロ
ーラ１９６によって読出されるクロスチェック剰余バイ
トに対するデータの訂正の影響をマイクロコントローラ
１９６に決定させることによって調べられる。

【０１０８】クロスチェック剰余バイトを得るために、
ＥＣＣデータバス１６上のデータブロックは排他的ＯＲ
ゲート８４を通される。ゲート８４からの出力は、ａｌ
ｐｈａ¹ 積を計算してバス８８上に出力する乗算器８６
を通される。ａｌｐｈａ¹ 積はそれから２つのバイトク
ロスチェッキングシフトレジスタ９０ａおよび９０ｂの
中にラッチれさる。シフトレジスタ９０ｂからの出力は
ＸＯＲゲートアレイ８４にフィードバックされ、またマ
ルチプレクサ６４へ他の入力を与えるので、その結果ク
ロスチェッキングバイトは図１で示されるようにデータ
フィールドに付加されることが可能である。

【０１０９】レジスタ９０ａからの出力バス９４は第１
のクロスチェッキングバイトがシンドロームラッチ６８
の中にラッチされて、かつまたゼロ検出回路７８によっ
てチェックされることを可能にする。同様に、レジスタ
９０ｂからの出力バス９６は第２のクロスチェッキング
バイトが剰余ラッチ６８の中にラッチされるとともにゼ
ロ検出回路７８によってゼロパリティをチェックされる
ことを可能にする。

【０１１０】ＥＣＣ剰余バイト値がゼロではないと決定
されかつ１２のＥＣＣ剰余バイトが剰余ラッチの中にラ
ッチされる場合に、そのときレジスタ９０ａおよび９０
ｂにある２つのクロスチェッキング剰余バイトもまた剰
余ラッチ６８の中にラッチされる。クロスチェッキング
剰余バイトはそれから部分シンドロームバイトＸＣ１お
よびＸＣ２へ変換される。マイクロコントローラ１９６
による誤りバースト訂正の計算に続くＥＣＣ動作の後、
それは部分シンドロームバイトＸＣ１およびＸＣ２に対
する訂正の影響を計算する。もしそれらのバイトがデー
タ誤りの訂正後ゼロでなければ、オンザフライ誤り訂正
によって訂正されることが不可能な誤りが存在すると決
定され、データストリームは中止され、かつリトライ
が、一例として、たとえばＳＣＳＩインタフェース規約
に従って実施された従来のＥＣＣ手順に従って処理され
７る。結局、もしクロスチェック剰余バイトが訂正後ゼ
ロでなければ、その誤りは訂正不可能であると決定さ
れ、ディスクドライブは停止しかつホストの装置に訂正
不可能な誤りが発生したことを知らせる。もしクロスチ
ェックバイトが誤り訂正後ゼロであれば、データの誤訂
正の確率がそれによって大幅に低減されることが決定さ
れる。

【０１１１】クロスチェッキングシフトレジスタ９０ａ
および９０ｂは、それらを既知の状態に設定する初期化
制御信号ＣＴＬＩＥＣによって初期化され、かつバイト
クロック信号ＢＹＴＣＬＫＡによって、ならびにＥＣＣ
およびクロスチェッキング動作が制御ゲート８９によっ
て決定されたように行なわれている（ＩＤフィールド誤
り検出動作の代わりに）ことを示す信号によって、クロ
ック動作される。

【０１１２】以下の説明はそのラベルが図４および図５
に現われている様々な制御およびデータ信号をまとめた
ものである。これらの信号のタイミングは図６に示され
たタイミンググラフで与えられる。

【０１１３】ＳＹＮＬＤＡＴ［７：０］シンドロームラ
ッチされたデータ：シンドロームデータのバイトは５ビ
ットのラッチされたアドレス（ＬＡＤＤ）バス上のアド
レスによって決定された選択されたラッチされたシンド
ロームバイト位置から読出される。このバイトはマイク
ロコントローラ読出動作の間マイクロコントローラアド
レス／データバスを介して送られる。このデータはＲＳ
ＥＣＣ制御信号によってストローブされる。

【０１１４】ＬＡＤＤ［４：０］ラッチされたアドレス
バス：現在動作中のマイクロコントローラアドレスサイ
クルの５つの最下位アドレスビットがシンドロームラッ
チ６８のバイトレジスタの特定的な１つをアドレスする
ために入力される。これらの５つのアドレスビットはど
のラッチされたシンドロームバイトがマイクロコントロ
ーラ読出動作の間マイクロコントローラ１９６に読出さ
れるかを決定するために使用される。

【０１１５】ＳＹＮＬＣＬＳシンドロームラッチ閉鎖：
この信号はオンザフライ誤り訂正のためにシンドローム
ラッチ６８を閉鎖するために使用される。シンドローム
ラッチ６８は通常は透過モードである。ＥＣＣシンドロ
ームの誤りを検出するとすぐ、データシーケンサ回路１
００（図７および図８）はこの信号を非同期にアサート
してシンドローム発生器シフトレジスタからシンドロー
ムラッチ６８の中へデータをラッチし、その結果誤りを
示すシンドロームデータは失われることはない。データ
シーケンサ１００によるこのアサーションは初期化制御
信号ＣＴＬＩＥＣによって次のデータセクタのために起
こる再初期化に先立って行なわれる。したがって、コー
ド化された誤り場所を含むシンドロームはマイクロコン
トローラ１９６によってデコードされ、次のセクタが読
出されかつシンドロームシフトレジスタの組２６、３
６、４０ならびに最後のグループのレジスタ４４、５８
および６２を通されている間に訂正される。

【０１１６】ＳＹＮＬＯＰＥシンドロームラッチ開放：
この制御信号はシンドロームラッチ閉鎖制御信号の逆で
なければならない。これはシンドロームラッチ６８が透
過モード（ラッチ出力＝シンドローム）である場合に真
であり、かつシンドロームラッチ６８がラッチされて静
的である場合に偽である。

【０１１７】ＥＣＣＣＲＣＮ ＥＣＣ／ＣＲＣ制御：こ
の信号はどの型のシンドロームをＥＣＣ発生器１０が計
算しようとしているかを示す。真のときは、この制御ラ
インはＥＣＣおよびクロスチェッキングがデータバイト
上で計算されようとしていることを示す。偽のときは、
このラインはＥＤＣがＩＤフィールドのバイト上で計算
されようとしていることを示す。

【０１１８】ＣＴＬＩＥＣ制御割込ＥＣＣ：真のとき、
この制御ラインはＥＣＣ発生器とクロスチェッキング発
生器との双方のすべてのシンドロームバイトを予め規定
された初期化値に非同期に設定し、この値は不変であり
得るが、１と０とからなる任意のパターンである。

【０１１９】ＷＲＧＡＴＥ書込ゲート：この制御信号
は、シンドロームがバイトクロックＢＹＴＣＬＫＡによ
ってクロックアウトされている間にシンドローム発生器
がシンドロームを計算し続けることを妨げるためにＣＲ
ＣＯＰ（ＩＤフィールドの誤り検出）かＥＣＣＯＰ（Ｅ
ＣＣ動作）かのどちらかが真にアサートされている間に
使用される。

【０１２０】ＣＲＣ２Ｂ２バイトフォーマット：真にア
サートされている場合、この制御信号はデータＩＤフィ
ールド上のＥＤＣのための２バイトフォーマットを選択
する。この場合、同一のシンドローム発生器が２バイト
ＥＤＣのために使用される。デアサートされている場
合、このラインは３バイトＥＤＣシンドロームプロセス
を選択する。

【０１２１】ＳＹＮＤ０剰余イコールゼロ：ゼロ検出回
路７８によって出力されたこの制御信号は誤りを検出す
るために使用される。２バイトＥＤＣフォーマット上
で、この信号はもしＥＤＣ剰余バイトが両方ともゼロに
等しければ、ＢＹＴＣＬＫＡの立上がり縁に続いてアサ
ートされるであろう。３バイトＥＤＣフォーマットを使
ってかつＥＣＣ動作の間に、この制御信号は、もしバイ
トクロックＢＹＴＣＬＫＡの最後の３つの立上がり縁に
続いてこの信号が真にアサートされれば、ゼロＥＤＣ剰
余バイト状態を示すであろう。つまり、もしＢＹＴＣＬ
ＫＡの最後の２つの立上がり縁上でＥＣＣＥＮＡＢが真
にアサートされ、かつＢＹＴＣＬＫＡの後の立上がり縁
上でＥＣＣＥＮＡＢがこの信号が真であるとデアサート
した後、ＥＣＣ剰余バイトはゼロに等しい。

【０１２２】ＳＥＲＤＯＵＴ［７：１］直列／非直列デ
ータアウト：このバス１２はシンドロームが計算される
ことになっているデータバイトをＥＣＣ回路１０に伝え
る。データはＢＹＴＣＬＫＡの立上がり縁上で有効でな
ければならない。データシーケンサ読出動作中に、ＥＣ
ＣＩＮデータは並直列変換器／直並列変換器ＳＥＲＤＥ
Ｓ１０６から生じ、これは前に引用された同一譲受人に
譲渡されたマーチャーゾウの米国特許第4,675,652 号で
より完全に説明される。データバイト、クロスチェッキ
ングバイトおよびＥＣＣバイトのすべてはＢＹＴＣＬＫ
Ａと同期してクロック動作される。データシーケンサ書
込動作中に、ＥＣＣＩＮデータはＦＩＦＯバッファメモ
リから生じ、すべてのデータバイトはＢＹＴＣＬＫＡと
同期してクロック動作され、かつクロスチェッキングバ
イトおよびシンドロームバイトは計算されてデータスト
リームに付加される。最後のデータバイトに続いて、Ｅ
ＣＣＩＮはＥＣＣＯＵＴに接続されなければならず、そ
の結果ＥＣＣシンドロームはクロスチェッキングバイト
上で計算され得る。

【０１２３】ＥＣＣＤＯＵＴ［７：０］ＥＣＣデータア
ウト：このバス６６はＥＣＣ回路１０から外へデータを
運ぶ。データはＢＹＴＣＬＫＡの立上がり縁上で有効で
ある。ＥＣＣシンドロームデータは、ＷＲＧＡＴＥおよ
びＥＣＣＯＰ制御ラインが真にアサートされている間、
バイト直列フォーマットのこのポートで利用可能であ
る。ＥＤＣシンドロームデータは、ＷＲＧＡＴＥおよび
ＣＲＣＯＰ制御ラインが真にアサートされている間、利
用可能である。

【０１２４】ＢＹＴＣＬＫＡバイトクロックＡ：この信
号はすべてのＥＣＣおよびＥＤＣ動作のための基本クロ
ック動作信号を表わす。

【０１２５】ＥＣＣＥＮＯＰ ＥＣＣ可能化動作：この
制御ラインはどのＢＹＴＣＬＫＡ縁がＥＣＣ回路１０の
ためのデータを含むかを示す。ＢＹＴＣＬＫＡ信号は、
いかなる過渡誤りもＢＹＴＣＬＫＡが真である間に発生
しないように、ＡＮＤゲート１３においてこの信号と内
部でゲート処理される。

【０１２６】ＣＲＣＯＰ ＥＤＣおよびクロスチェッキ
ング制御：この制御ラインはどのバイトがＥＤＣバイト
であってかつどのバイトがクロスチェッキングバイトで
あるかを示す。この信号は、ＥＤＣまたはクロスチェッ
キングバイトがその上でＥＣＣ発生器ブロック１０の中
にクロック動作されるＢＹＴＣＬＫＡの立上がり縁上で
真にアサートされなければならない。

【０１２７】ＥＣＣＯＰ ＥＣＣ動作制御：この制御ラ
インはどのバイトがＥＣＣバイトであるかを示す。この
信号は、ＥＣＣバイトがＥＣＣシンドローム発生器１０
の中にクロック動作されているＢＹＴＣＬＫＡの立上が
り縁上で真にアサートされなければならない。

【０１２８】図６のタイミング図を参照して、共通の水
平な時間軸に沿うタイミング信号の上部グループは、Ｉ
Ｄフィールド上でのＥＤＣチェックの間のリストに挙げ
られた制御信号の様々な論理状態を示す。図６のタイミ
ング信号の下部グループは、ＥＣＣおよびクロスチェッ
キング動作の間のリストに挙げられた制御信号の様々な
論理状態を表わす。

【０１２９】ここで図７および図８を参照して、ＥＣＣ
シンドローム発生器回路１０が、図９に示されかつ以下
でより詳細に論じられるように、全体のディスクドライ
ブアーキテクチュア１６０のデータシーケンサ１００内
の一つの機能的要素にすぎないことが理解される。デー
タシーケンサ１００は、パルス検出器から直接入来デー
タを受信するデータフィールドアドレスマーク検出器１
０２を含む。検出器１０２は高周波数磁束遷移のシーケ
ンスを探し、そのようなものが検出されたときには、Ｐ
ＬＬ１８８がそのシーケンスにロックされ、かつ回復さ
れたディジタルランレングスコード化されたデータがア
ドレスマークシーケンスの存在についてチェックする。
この点に関して、アドレスマーク検出器１０２は、１，
７コード化ルールと一致せずかつアドレスマークを表わ
すように予め定められた独特のビットシーケンスを検出
するために、データストリームをモニタする。アドレス
マーク検出器１０２は、アドレスマークを表わすビット
シーケンスが生のデータストリームで発見されるときは
いつでも、生のデータストリームからのバイトクロック
信号ＢＹＴＣＬＫＡおよびアドレスマーク発見制御信号
を発生する。

【０１３０】１，７ランレングス制限されたエンコーダ
／デコーダ１０４は１，７ランレングス制限された（Ｒ
ＬＬ）コードへおよびそのコードから直列データをコー
ド化およびデコードし、並直列変換器／直並列変換器
（ＳＥＲＤＥＳ）１０６は直列のビットごとのフォーマ
ットへおよびそのフォーマットからデータバイトをまと
めたりばらしたりする。エンコーダ／デコーダ１０４お
よびＳＥＲＤＥＳ１０６は実質上、上に記された引用さ
れたマーチャーゾウの米国特許第4,675,652 号で説明さ
れたようなものである。ＦＩＦＯバイトレジスタ１０８
は、データバイトがシーケンサ１００と外部キャッシュ
バッファメモリアレイ２１４との間で非同期に転送さ
れ、外部結晶クロック標準（ディスクから読み戻された
生のデータストリームと同期化されるＢＹＴＣＬＫＡと
反対の）によってクロック動作されることを可能にす
る。マルチプレクサ１１０は並直列変換器／直並列変換
器１０６およびエンコーダ／デコーダ１０４によって２
方向のデータフローを調整し、その結果ＥＣＣ発生器１
０によって発生されるＥＣＣシンドロームバイトは記憶
表面へと流れるデータブロックに付加され、かつ書込可
能制御記憶（ＷＣＳ）バス１３４上に存在するデータ値
は記憶のためのディスクに送られることが可能である。

【０１３１】データＩＤフィールドから読出された参照
データセクタ（つまり物理的なセクタおよび変換器ヘッ
ド）識別バイトは、比較マルチプレクサ１１２を介して
比較回路１１４へと送られる。比較回路１１４はＳＥＲ
ＤＥＳ１０６から受信された実際のデータセクタ識別バ
イトをセクタカウンタ１１６で保持された参照識別バイ
トと比較する。もし一致が存在すれば、所望のセクタ場
所に到達しており、かつCompare ＝０制御信号が比較回
路１１４によってジャンプ制御マルチプレクサ回路１３
２へと出力される。

【０１３２】書込可能制御記憶（ＷＣＳ）１１６は、シ
ーケンサ１１０の動作状態のすべてを制御しかつマイク
ロコントローラアドレスデコーダ１１８によってデコー
ドされたアドレスによって制御されたその場所でマイク
ロコントローラ１９６によって直接読出されかつ書込ま
れた情報を取込んだ制御語を記憶する二重の機能を与え
る。ＢＹＴＣＬＫＡクロックサイクルの半分の間、マル
チプレクサ１２０はマイクロコントローラ１９６による
制御記憶１１６への直接アクセスを可能にする。

【０１３３】ＢＹＴＣＬＫＡサイクルの残りの半分の
間、シーケンサコントローラ１２２からのアドレスは制
御記憶メモリ領域１１６をアドレス指定するために使用
される。コントローラ１２２は、コントローラ１２２が
複数個の予め定められた状態にジャンプすることを可能
にするシーケンス制御デコーダブロック１２４、様々な
アドレス間を選択するシーケンサアドレスマルチプレク
サ、マルチプレクサ１２０を経て制御記憶１１６に印加
するための最後のシーケンサアドレスを保持するための
最後のアドレスレジスタ１２８、およびレジスタ１２８
で保持された最後のアドレスをシーケンサアドレスマル
チプレクサ１２６へ選択的に送り戻す書込可能制御記憶
マルチプレクサ１３０を含む。

【０１３４】シーケンサコントローラ１２２は、図７お
よび図８に示されるように複数個の論理入力からジャン
プ制御信号を発生するジャンプ制御マルチプレクサ１３
２によって直接制御される。２８ビット幅書込可能制御
記憶（ＷＣＳ）データバス１３４は書込可能制御記憶メ
モリ１１６と直接通信し、かつそこに保持された値が図
７および図８に示された経路に沿ってシーケンサ１００
を通して循環することを可能にする。オプコードバス１
３６はオプコードデコーダ１３８につながり、デコーダ
１３８はそこから出てくるように示された制御ライン上
の複数個の論理状態に各５ビットオプコードをデコード
する。ＥＣＣ／ＣＲＣ ＳＥＬライン、ＥＣＣＯＰライ
ンおよびＣＲＣＯＰラインは、前に説明されたように、
ＥＣＣシンドローム発生器１０に直接接続する。ＰＵＳ
Ｈ ＳＥＬラインは、たとえばデータフィールドカウン
トバイトＣ３、Ｃ２およびＣ１が４バイトレジスタスタ
ック１４２のトップ上に直接押付けられることを可能に
するプッシュマルチプレクサ１４０へと延びる。トップ
オブスタック（ＴＯＳ）バスおよびネクストオブスタッ
ク（ＮＯＳ）バスは、「１」の値でシーケンサカウンタ
１４６をロードする能力を有するマルチプレクサ１４４
を経てバイトシーケンスカウンタ１４６にスタック１４
２を接続する。バイトシーケンスカウンタ１４６はシー
ケンス１００内に現在のバイトカウント（ブロック内の
バイトにおける残りのフィールド長）を維持する。現在
ロードされたバイトカウントがゼロに増分する場合、特
定のフィールドの端部に到達しており、シーケンサカウ
ンタ１４６はジャンプ制御マルチプレクサ１３２にＳＣ
ＮＴ＝０値を出力し、その結果次の状態がもたらされ得
る。

【０１３５】制御デコーダ１４８は書込可能制御記憶１
１６から一次制御バイト、二次制御バイトおよびカウン
ト選択バイトを受信し、書込ゲート信号ＷＲＧＡＴＥお
よびＥＣＣシンドローム発生器１０を直接制御する初期
設定ＥＣＣ信号ＩＥＣＣを含んで、図７および図８のデ
コーダ１４８から出るように示された制御ラインを介し
て出力される特定の論理制御値にこれらの値をデコード
する。

【０１３６】ループカウンタ１５０は特定のデータブロ
ック転送トランザクションの間に作られるべきループの
数でプリセットされ（各ループはデータブロックを転送
するために要求される状態を名目上表わす）、かつカウ
ントがゼロに達するときＬＯＯＰＣＮＴ＝０制御値を発
生する。要求された数のデータブロックが転送されたこ
とを表わすこの制御値はまたジャンプ制御マルチプレク
サ１３２にも与えられる。インデックスタイムアウトカ
ウンタ１５２は、シーケンスコントローラ１２４を制御
するために使用されるインデックスタイムアウト値ＩＮ
ＸＣＮＴ＝０を発生することによって各トラックの開始
の跡をたどる。サーボセクタＳの第１のセクタに記憶さ
れた１回転につき１回の生のインデクス信号は、サーボ
制御回路１８０によって検出され、かつインデックスカ
ウンタ１５２をクロック動作するために使用される。シ
ーケンスコントローラへの他の入力はジャンプ制御マル
チプレクサ１３２からのジャンプ値、アドレスマーク検
出器１０２からのアドレスマーク発見値ＡＭＦＯＵＮＤ
およびシーケンスカウンタ１４６からのバイトシーケン
スカウンタＳＣＮＴ＝０値である。

【０１３７】図９を参照して、固定ディスクドライブデ
ータ記憶サブシステム１６０は、たとえば直径で３．５
インチまたはより好ましくは２．５インチの直径の記憶
ディスクである少なくとも１つの回転データ記憶ディス
ク１６２を含み（この発明は大小どちらであってもいか
なる実際的なディスクの直径にも関連して有利に作用す
るが）、かつこのディスク１６２は、ディスク１６２が
固定されているディスクスピンドルハブに関連して形成
される直接ドライブブラシレスＤＣスピンドルモータの
ようなスピンドルモータ１６４によって、３６００ＲＰ
Ｍのような実質的に一定の角速度で回転する。モータ１
６４は、シーケンサ１００、ＥＮＤＥＣ１０４、サーボ
コントローラ１８０およびＰＷＭ出力１７８、マイクロ
コントローラインタフェース２０２およびバッファメモ
リコントローラ２１０を含むＶＬＳＩ回路チップ内に含
まれたモータ制御回路１６８によって制御されるモータ
ドライバ回路１６６によって駆動される。

【０１３８】モータ制御回路１６８はたとえば複数のサ
ーボセクタＳの第１のセクタから読出される生のインデ
ックスパルスを供給するサーボ制御回路１８０に直接応
答する。生のインデックスパルスは基準周波数に対して
時間決めされ、かつサーボ制御回路１８０は、次から次
へと示されるスピードアップまたはスローダウン命令を
モータドライバ１６６に伝える。

【０１３９】複数個のたとえば薄膜データ変換器ヘッド
１７０ａおよび１７０ｂは、少なくとも１つのデータ記
憶ディスク１６２の両側の主要データ記憶表面にそれぞ
れ関連する。データ変換器ヘッドは好ましくは、必ずし
も必要というわけではないが、質量平衡の回転ボイスコ
イルアクチュエータ１７２のアームアセンブリ１７１の
垂直に整列されたアームに順に装着されたインライン整
列されたロードビームに取付けられる。ヘッド１７０ａ
および１７０ｂはデータ表面に対して接触−開始−中止
関係で従来動作し、かつそれらはたとえばウィンチェス
タ（Winchester）の固定ディスク技術で通常の空気ベア
リングに基づく動作中にその表面の上を「飛ぶ」。

【０１４０】アクチュエータ１７２のコイルは、フィル
タ１７６から受信されたローパスフィルタされた幅変調
パルスから応答して２方向の駆動電流を発達させるサー
ボドライバ回路１７４によって駆動される。フィルタ１
７６はサーボ制御回路１８０内でサーボパルス幅コンバ
ータ１７８に接続される。パルス検出器１８４によって
形づくられるサーボパルスおよびピーク検出器１９２に
よって検出されるピークは、アナログ対ディジタルコン
バータ１９４でディジタル値に変換されて、マイクロコ
ントローラ１９６に直接伝えられる。埋込型サーボセク
タＳからヘッド１７０によって読出された粗のヘッド位
置情報は、ＰＬＬ１８８、ＥＮＤＥＣ１０４およびシー
ケンサ１００から独立した態様でサーボ制御回路１８０
によって直接デコードされる。サーボ制御回路１８０
は、回路１８０のデータリーダによってデコードされる
トラック識別フィールドおよび精の位置オフセット信号
を含む、各サーボセクタを含む様々なフィールドのため
のタイミングを確立するマスタステートマシンを使って
実現化される。精の位置オフセット信号の振幅はピーク
検出回路１９２でサンプリングされかつ保持され、時間
配分された動作のサーボ段階の間マイクロコントローラ
１９６によって処理される。ドライブ１６０にとって現
在好ましいサーボ配列のさらなる詳細は、１９９０年８
月１７日に出願された同一譲受人に譲渡された米国特許
出願連続番号第07/569,065号で見出され、その開示は引
用により援用される。

【０１４１】たとえば各データヘッド１７０ａまたは１
７０ｂはシリコン・システムズ・インコーポレーテッド
（Sylicon Systems, Inc. ）、タスチン（Tustin）、カ
リフォルニア（California）によって作られた型ＳＳＩ
３２Ｒ４６１０Ｒ ２または４チャネル薄膜ヘッド読
出／書込装置または均等物のような前置増幅器／選択／
書込ドライバ回路１８２内に含まれるヘッド選択回路に
よって選択される。選択されたヘッドによって変換され
たアナログ磁束遷移信号は、記憶表面から回復されたア
ナログ信号の信号対雑音比を増大するために、密閉され
たヘッドおよびディスクアセンブリ内でかつデータ変換
器ヘッド１７０ａおよび１７０ｂに非常に近接した多数
の導電トレースを保持する薄くかつ柔軟性のあるプラス
チックサブストレート（ Mylar^TM）に好ましくは取付け
られる回路１８２の前置増幅器部分で前置増幅される。

【０１４２】回復されたアナログデータは、従来のよう
にアナログ磁束遷移をディジタル論理端縁に変形するパ
ルス検出器１８４を通される。書込事前補正回路１８６
はシーケンサ１００から受信されたディスクに書込まれ
るべきデータを事前補正する。事前補正された書込デー
タは、選択されたヘッド変化器への伝達のためにヘッド
選択／前置増幅器回路１８２に直接供給される。位相ロ
ックされたループ回路１８８はディジタル端縁をデータ
ビットペア（コード化されたデータ）に分離するように
動作し、かつそれらのデータビットペアをシーケンス１
００の一部として図６に例示されるエンコーダ／デコー
ダ１０４に伝える。周波数シンセサイザ１９０は、様々
な基準周波数が上に述べられたようにゾーン状にされた
ビット記録を与えるために合成されることを可能にす
る。シンセサイザ１９０はプログラムされたマイクロコ
ントローラ１９６の制御下で直接動作する。パルス検出
器１８４、書込事前補正回路１８６、ＰＬＬ１８８、周
波数シンセサイザ１９０およびサーボバーストピーク検
出器１９２はナショナル・セミコンダクタ・コーポレー
ション（National Semiconductor Corporation）によっ
て作られる型ＤＰ８４９１または均等物のような単一の
ＶＬＳＩ集積回路パッケージ内にすべて好ましくは含ま
れる。

【０１４３】マイクロコントローラアドレス／データバ
ス１９８およびハイオーダアドレスバス２００はマイク
ロコントローラ１９６から、シーケンサ１００、エンコ
ーダ／デコーダ１０４、モータ制御１６８、サーボ制御
回路１８０およびバッファメモリコントローラ２１０と
直接通信するマイクロコントローラインタフェース２０
２へと直接延びる。述べられたように、これらの回路は
好ましくは、必ずしも必要ではないが、図７および図８
のこれらの回路に対して単一ブロックによって提案され
た単一ＶＬＳＩ特定用途向けＣＭＯＳ回路内で具体化さ
れる。アドレスバス２０４はマイクロコントローライン
タフェース２０２からプログラムメモリ２０６へと延び
る。プログラムメモリ２０６をアドレス指定するための
アドレスビット位置のいくらかが発生され、かつマイク
ロコントローラ１９６によってアドレスバス２０８を介
してプログラムメモリ２０６へ直接出力される。

【０１４４】バッファメモリコントローラ２１０はバッ
ファアドレスを発生してデータキャッシュとして好まし
くは構成されるバッファメモリ２１４へバス２１２を介
してそれらを出力する。この実施例において、バッファ
メモリ２１４は８Ｋビット×８ビットアレイ（６４Ｋビ
ット）として構成される。データブロックはバッファデ
ータバス２１６を経てシーケンサ１００内のＦＩＦＯレ
ジスタ１０８およびバッファメモリ２１４へおよびそれ
らから転送される。このバス２１６はまた、ホストシス
テムに接続されたインタフェースバス２２０を経てデー
タブロックおよび命令値を受信し、かつその値およびブ
ロックをメモリ２１４で記憶し、かつメモリ２１４から
インタフェースバス２２０を経てホストへ状態値および
データブロックを戻すインタフェース制御回路２１８へ
延びる。インタフェース回路はＳＣＳＩインタフェース
標準のような産業標準ホストサブシステムバスレベルイ
ンタフェースを実現化するか、または当該技術分野にお
いて従来から知られているＩＤＥインタフェース標準
（ＩＢＭ ＡＴバス）を実現化し得る。たとえば、ＮＣ
Ｒ型５３８０ＳＣＳＩインタフェースコントローラはＳ
ＣＳＩバス規約標準を実現化するために適したインタフ
ェース制御回路２１８である。

【０１４５】直接メモリアクセス経路はマイクロインタ
フェース２０２およびバッファ制御２１０を経てマイク
ロコントローラ１９６とバッファメモリ２１４との間に
存在する。この発明のオンザフライ誤り訂正方法を実現
化するために、この経路を使って、誤り場所から誤った
バイトを取出し、誤ったバイトと訂正値とのＸＯＲをと
り、かつ訂正値を訂正場所に書込んで、マイクロコント
ローラがバッファメモリ２１４の特定のバイト場所にア
クセスすることは実際的である。

【０１４６】上に繰り返し記されたように、ディスクド
ライブ１６０はこの発明のオンザフライ誤り訂正技術を
利用するために現在好ましいサブシステムまたは環境で
ある。当業者によって理解されるように、タスクを発生
しかつチェックするローレベルの反復性シンドロームの
多くは、図４および図５で示されかつ図４および図５に
関連して説明されるシンドローム発生器ハードウェアで
実行される。誤り訂正値を計算するハイレベルタスクは
この明細書で概略を示された誤り訂正サービスルーチン
プログラムに従ってマイクロコントローラ１９６によっ
て必要に応じて実行される。

【０１４７】必ずしも必要ではないが好ましくは、マイ
クロコントローラ１９６はＮＥＣ78322 または均等物の
ような単一モノリシックマイクロコントローラであっ
て、サーボセクタごとに２段の時間分割された配列で動
作し、各サーボセクタの到着に基づく第１の時間間隔は
ヘッド位置決めのためのサーボ制御動作に専用され、第
２のかつ続く時間間隔は、たとえばデータブロック転送
の監督および誤り訂正動作を含む他のタスクに向けられ
る。ディスクドライバアーキテクチュアのこの形式のあ
らましは同一譲受人に譲渡されたムーン（Moon）他の米
国特許第4,669,004 号で与えられ、その開示は引用によ
り援用される。第２のかつ続く時間間隔の間にマイクロ
コントローラ１９６によって行なわれるタスクを管理す
るための階層的なシステムは、１９８８年５月１０日出
願された同一譲受人に譲渡された米国特許出願連続番号
第07/192,353号で、現在は米国特許第5,005,089 号で開
示され、その開示は引用により援用される。模範的なマ
イクロコントローラ１９６の誤り訂正機能は多重マイク
ロコントローラアーキテクチュアにおける１つ以上のマ
イクロコントローラによって、リアルタイム性能は改良
され、実現化のコストはより高くなるが、容易に実行さ
れ得る。

【０１４８】概観において、ディスクからのデータ読出
動作のための誤り訂正プロセスはデータ読み戻しプロセ
スの間（および各データブロックが前のデータ書込動作
の間にシンドロームバイトとそれに付加されるクロスチ
ェッキングバイトとを有した後）、以下のステップを含
む。

【０１４９】１． シンドローム発生器１０のシフトレ
ジスタを、任意に順番が定められた１と０との周期的に
起こるパターンである予め定められた既知の状態にプリ
セットするステップ。

【０１５０】２． ディスクから読出されたデータバイ
トのストリームからのデータブロック（データセクタ）
のために、これらのバイトをシンドローム発生器１０を
通すことによってシンドローム剰余バイトとクロスチェ
ッキングシンドローム剰余バイトとを発生するステッ
プ。

【０１５１】３． 各インタリーブのための剰余バイト
が各インタリーブの最後のバイトがシンドローム発生器
１０の中にクロック動作されているときゼロに等しいか
どうかを見るためにチェックするステップ。

【０１５２】ａ．もし各インタリーブのための剰余バイ
トがゼロに等しければ、訂正は何も必要ないので次のブ
ロックまたはセクタまで待て。

【０１５３】ｂ．もしインタリーブのための１つ以上の
剰余バイトがゼロに等しくなくかつシンドロームラッチ
がシンドロームを保持するために利用可能であれば、ス
テップ４に進め。

【０１５４】ｃ．もし剰余バイトがゼロに等しくなくか
つシンドロームラッチがシンドロームを保持するために
現在利用可能でなければ（最後のデータブロックからの
剰余バイトは既に開始されたオンザフライ誤り訂正動作
の間そこでラッチされたままであることを意味する）、
データフローを中止せよ。つまりオンザフライ誤り訂正
はその実行を続けることができない。

【０１５５】４． 各インタリーブのための剰余バイト
をシンドロームラッチ６８の中にラッチせよ。これらの
剰余バイトは形式Ｒ０、Ｒ１、Ｒ２およびＲ３（各イン
タリーブにつき）を有し、 Ｒ（ｘ）＝Ｒ３ｘ³ ＋Ｒ２ｘ² ＋Ｒ１ｘ＋Ｒ０ （３０） である。現在のデータブロックのための剰余バイトＲｉ
がシンドロームラッチ６８の中にラッチされた後、シン
ドローム発生器１０は次のデータブロックのために剰余
バイトをデコードし続ける。隣接するデータブロックか
らの１対の非ゼロ剰余バイトは、オンザフライ誤り訂正
プロセスの現在述べられた実現化例を効果的に遮断する
であろう、なぜなら現在使用されているマイクロコント
ローラ１９６はオンザフライで連続的なデータブロック
から剰余バイトを受信しかつ記憶するための十分なラン
ダムアクセスメモリ空間に欠けるからである。しかしな
がら、増大されたランダムアクセスメモリ空間がこれら
のバイトを保持するために使用され、かつそれゆえに多
数の連続データブロックのためにオンザフライ誤り訂正
を継続することを可能にするために使用される理由は何
もない。遮断の可能性はマイクロコントローラ１９６に
よって第１の誤りを訂正しかつクロスチェッキングシン
ドロームでその訂正をテストするために要求される時間
にも依存する。さらなる制限がブロックバッファメモリ
２１４の大きさに帰する。また、シンドローム発生器１
０は、誤り訂正の速度を上げるために、シンドロームラ
ッチを経てマイクロコントローラ１９６に部分シンドロ
ームバイトを直接計算して出力するための付加的な回路
を設けることによって修正され得る。

【０１５６】５． マイクロコントローラ１９６が誤り
訂正サービスルーチンを要求してかつ実行することを引
起こしかつそのルーチンの実行を開始するステップ。当
業者によって既知であるように、このステップは割込ま
たはポーリング技術によって実現化され得る。

【０１５７】６． 誤り訂正アルゴリズムを実行してい
る間に必要に応じて剰余バイトを剰余ラッチ６８からマ
イクロコントローラ１９６へ転送するステップ。ファー
ムウェアはもし剰余バイトのいずれもがゼロに等しくな
ければ、次の式に従って剰余バイトＲ（ｘ）を部分シン
ドロームバイトＳ（ｘ）に変換する。

【０１５８】

【数６】

【０１５９】ここでｉ＝０，１，２および３である。

【０１６０】［指数の＋記号は排他的ＯＲ動作よりはむ
しろ算術的な加算を示す］ので、その結果部分シンドロ
ームＳ０、Ｓ１、Ｓ２およびＳ３が得られる。我々はこ
の変換プロセスをよく調べなければならない、なぜなら
シンドローム発生器１０はまた要求されるハードウェア
の量をより最適に最小限にするために剰余バイトＲＩを
与えるためにデータ読戻しの間使用されるからである。

【０１６１】７． 各インタリーブのために、３のイン
タリーブ内で剰余バイトを部分シンドロームバイトに変
換するステップ。

【０１６２】 Ｓ０＝データモジュロ（Ｘ＋ａｌｐｈａ¹²⁶ ） Ｓ１＝データモジュロ（Ｘ＋ａｌｐｈａ¹²⁷ ） Ｓ２＝データモジュロ（Ｘ＋ａｌｐｈａ¹²⁸ ） Ｓ３＝データモジュロ（Ｘ＋ａｌｐｈａ¹²⁹ ） ａ．オンザフライ単一バースト誤り訂正。オンザフライ
単一バースト誤り訂正のために、Ｌ１を誤り場所に等し
くかつｅ１を誤り値に等しくせよ。

【０１６３】（１）もし（Ｓ０＝０）または（Ｓ１＝
０）または（Ｓ２＝０）またはＳ３＝０）であれば、二
重バースト誤り訂正アルゴリズムに進め。

【０１６４】（２）もし（Ｓ１／Ｓ０＝Ｓ２／Ｓ１＝Ｓ
３／Ｓ２）であれば、継続せよ、さもなければ二重バー
スト誤り訂正アルゴリズムに進め。

【０１６５】（３）Ｌ１＝Ｌｏｇ［Ｓ１／Ｓ０］および
ｅ１＝Ｓ１（Ｓ０／Ｓ１）¹²⁷を実行せよ。

【０１６６】（４）もしＬ１が予め定められた範囲外で
あれば（つまりインタリーブ１に対して０−１７５、イ
ンタリーブ２および３に対して０−１７４）、二重バー
スト誤りに進むか下のステップ８に進め。

【０１６７】ｂ．二重バースト誤り訂正。二重バースト
誤り訂正のために、Ｌ１およびＬ２を誤り場所に等しく
し、かつｅ１およびｅ２をそれぞれの場所での誤り値に
等しくせよ。

【０１６８】（１）上の方程式（１６）および（１７）
に従ってｐｈｉ１およびｐｈｉ２を計算せよ。

【０１６９】（２）もしｐｈｉ１またはｐｈｉ２の分母
または分子がゼロに等しければ、訂正不可能な誤りをホ
ストに知らせよ。

【０１７０】（３）上に与えられた二次方程式（１８）
の根を求めて結果として生じるＸ１およびＸ２値を出力
せよ。

【０１７１】（４）もしｐｈｉ（ｘ）に解がなければ、
訂正不可能な誤りをホストに知らせよ。

【０１７２】（５）上の方程式（１９）および（２０）
に従って誤り場所Ｌ１およびＬ２を計算せよ。もしＬ１
かＬ２のどちらかが予め定められた許される範囲内の値
を超えて位置づけられた値を有すれば、訂正不可能な誤
りをホストに知らせよ。

【０１７３】（６）上に与えられた方程式（２１）およ
び（２２）に従って誤り値ｅ１およびｅ２を計算せよ。
もしｅ１かｅ２のどちらかがゼロに等しければ訂正不可
能な誤りをホストに知らせるか下のステップ８に進め。

【０１７４】８． マイクロコントローラ１９６は変化
したバイトのクロスチェッキング部分シンドロームに対
する影響を計算し、この計算された値を保管し、データ
ブロックの他の２つのインタリーブの各々のためにこの
プロセスを反復する。

【０１７５】９． もし訂正がクロスチェッキングチェ
ッキングステップ８を通過すれば、マイクロコントロー
ラ１９６は、誤ったバイトをブロック内の誤り場所から
取出し、訂正されたバイトを与えるために誤ったバイト
と訂正値とのＸＯＲをとり、かつ訂正されたバイトを誤
り場所に書き戻すことによってマイクロインタフェース
２０２およびバッファ制御２１０を通じるバッファメモ
リ２１４へのそのＤＭＡチャネルを使って誤りを訂正す
る。

【０１７６】１０． 誤り訂正を考慮に入れると、 ａ．もしクロスチェッキング部分シンドロームがゼロに
等しければ、誤り訂正プロセスは誤訂正の確率内にある
と決定され、それゆえに完了される。シンドロームラッ
チ６８は解放され、訂正された誤りを含むメモリバッフ
ァ２１４のデータブロックはホストへの転送のためにそ
れから解放される。

【０１７７】ｂ．もしクロスチェッキング部分シンドロ
ームがゼロに等しくなければ、オンザフライ誤り訂正は
中止されステップ１１が実行される。

【０１７８】１１． １つ以上のリトライが、訂正が達
成されるかまたはその誤りは初めに考えられたよりはる
かに大きいと決定され、その場合に訂正不可能な誤りが
ホストに知らされるまで、着手される。リトライがマイ
クロコントローラ１９６でプログラムすることによって
命令されるとき、そのリトライは、データフローが割込
まれた後このプロセスが実行されるという意味でオフラ
インでマイクロコントローラによって行なわれる。誤り
メッセージが発生され、ホストに送られ、リトライプロ
セスはインタフェースで標準のように、たとえば８つの
リトライの間続き得る。

【０１７９】したがって、オンザフライＥＣＣは、それ
によってデータがホストマシンに透過な態様でディスク
からホストに転送される読出チャネルプロセスの一部と
しての背景で本質的に発生する。もしここに述べられる
透過なオンザフライＥＣＣ方法がユーザが受容可能な信
頼レベルに単数または複数の誤りを訂正することができ
なければ、より従来的な誤り回復活動および手順が、た
とえば従来のＳＣＳＩ誤り訂正標準によりホストとのイ
ンタフェースで前面で発生するかもしれない。

【０１８０】ＩＤフィールドをチェックするための誤り
検出プロセスはすべてシーケンサ１００内で実行され、
その結果もし誤りがＩＤフィールドで検出されれば、セ
クタがアクセス不可能であると宣言されるかまたはアク
セスされるまで繰り返される。

【０１８１】この発明の一実施例を説明してきたが、こ
の発明の目的は十分に達成されたことが理解されるであ
ろうし、この発明の構成における多くの変更および幅広
く変化する実施例および応用例がこの発明の精神および
範囲から逸脱することなく提案されることは当業者によ
って理解されるであろう。この開示および説明は純粋に
例証的なものでありいかなる意味においても制限的なも
のではないことが意図される。

【図面の簡単な説明】

【図１】この発明の方法および装置とともに使用するた
めの５１２バイトデータフィールドの概略のグラフであ
って、データフィールドは３つのインタリーブの中に配
列され、それに対して２つのクロスチェッキングバイト
および１２の誤り訂正バイトが付加された図である。。

【図２】回転データ記憶ディスクのデータ表面の平面図
グラフであり、異なったデータ転送速度およびユーザデ
ータ記憶容量を各々が有し、かつデータ記憶表面の全面
に延びる共通に整列されたサーボセクタＳを各々が有す
る、トラックの８つのデータゾーンＺ１からＺ８を例示
する図である。

【図３】ａは図２のグラフで示されたデータセクタのた
めでありかつ３バイト誤り訂正コードを使用するデータ
ＩＤフィールドの概略のグラフの図であり、ｂはカウン
ト情報を含まず、かつそれゆえにそれほど有効でない２
バイト誤り検出コードを使用することが可能なデータセ
クタＩＤフィールドの概略のグラフの図である。

【図４】この発明の方法を実現化するＥＣＣエンコーダ
／デコーダおよびクロスチェッキング構造の詳細なブロ
ック図である。

【図５】この発明の方法を実現化するＥＣＣエンコーダ
／デコーダおよびクロスチェッキング構造の詳細なブロ
ック図である。

【図６】図２のＥＣＣ構造の動作を例示する一連のタイ
ミング図である。

【図７】固定ディスクドライバのデータシーケンサ要素
内の図２のＥＣＣ構造を示すブロック図である。

【図８】固定ディスクドライバのデータシーケンサ要素
内の図２のＥＣＣ構造を示すブロック図である。

【図９】この発明の原理を実現化する図７および図８の
データシーケンスおよびＥＣＣ構造を含む固定ディスク
ドライブデータ記憶サブシステムのブロック図である。

【図１０】この発明の基本原理を概略的に説明するため
のブロック図である。

【符号の説明】

１０ ＥＣＣシンドローム発生器回路 １２ バス １３ 論理ゲート １４ データエキステンダラッチ ２２ ゼロ化回路 ４４ マルチプレクサ ６８ シンドロームラッチ １９６ マイクロコントローラ

フロントページの続き (72)発明者 ハン・シィ・ニューエン アメリカ合衆国、95131 カリフォルニ ア州、サン・ホーゼィ、ハツレット・コ ート、1286 (72)発明者 マイケル・ジィ・マチャド アメリカ合衆国、80303 コロラド州、 ボウルダー、パノラマ・ドライブ、7509

Claims (36)

(57)【特許請求の範囲】
1. 【請求項１】 データブロックのシーケンスを送信しか
   つ受取るための第１のデータソース装置（バス２２０に
   接続されたホストコンピュータ）と、 データブロックのシーケンスを一時的に記憶するための
   ブロックバッファ手段（２１４）と、 コードブロックのシーケンスを送信しかつ受取るための
   第２のデータソース装置（１８０，１８２，１７０ａ，
   １６２）とを備え、ここで各コードブロック（ｃ［１］
   …ｃ［５２６］）は、対応するデータブロックに含まれ
   たユーザバイト（ｄ［１］…ｄ［５１２］）を含みかつ
   ユーザバイトに関連する誤り訂正シンドロームバイト
   （ｃ［５１５］…ｃ［５２６］）を付加的に含み、 前記第１のデータソース装置と前記ブロックバッファ手
   段（２１４）との間のインタフェース回路（２１８）
   と、 前記ブロックバッファ手段（２１４）と前記第２のデー
   タソース装置（１８８，１８２，１７０ａ，１６２）と
   の間に配され前記データブロックをコードブロックにコ
   ード化しかつ前記コードブロックをデータ行先装置に順
   序付けるためのエンコーダ（１０４）／シーケンサ（１
   ００）と、 インタフェース回路（２１８）およびエンコーダ（１０
   ４）／シーケンサ（１００）のブロック転送動作を監督
   するプログラムされたマイクロコントローラ（１９６）
   とを備えたデータ処理システムにおいて、前記シーケン
   ス内のデータブロック上でオンザフライ誤り訂正を実行
   するためのリードソロモン誤り訂正装置であって、前記
   リードソロモン誤り訂正装置は、 前記エンコーダ（１０４）／シーケンサ（１００）に接
   続されて前記第２のデータソース装置（１８８，１８
   ２，１７０ａ，１６２）から各コードブロックを受取り
   かつ処理して、ユーザバイト（ｄ［１］…ｄ［５１
   ２］）が前記データブロックとして前記ブロックバッフ
   ァ手段（２１４）に転送されている間に前記コードブロ
   ックに対する誤り訂正剰余バイトを回復するガロア体シ
   ンドローム発生器および剰余回復回路手段（１０）を備
   え、前記誤り訂正剰余バイトはコードブロックに付加さ
   れたシンドロームバイト（ｃ［５１５］…ｃ［５２
   ６］）に関連しており、 前記発生器および剰余回復回路手段（１０）は、前記回
   復された誤り訂正剰余バイトのうちの所定のものを名目
   上の値と比較する比較手段（７８）と、前記比較手段
   （７８）によって等しくないことが決定されたことに応
   答して回復された複数の誤り訂正剰余バイトをラッチす
   るラッチ手段（６８）とを含み、これにより前記発生器
   および剰余回復回路手段（１０）を自由にして、システ
   ムにおけるデータブロックのフローの重大な割込なし
   に、前記シーケンスのコードブロックの次のものから誤
   り訂正剰余バイトを回復し、 前記マイクロコントローラ手段（１９６）は、前記等し
   くないことに応答して、誤り訂正サービスプログラムル
   ーチン（２０６における）を呼出しかつ実行し、かつそ
   のとき前記ラッチ手段から回復された誤り訂正剰余バイ
   トを選択的に獲得し、前記マイクロコントローラ手段
   （１９６）は、前記マイクロコントローラ手段内に配さ
   れ前記選択的に得られた誤り訂正剰余バイトに応答して
   少なくとも１つの誤り位置と対応する誤りの値とを計算
   することによって誤り訂正計算を実行しかつブロックの
   誤ったデータを置換える訂正されたデータを発生する計
   算手段を含み、かつ前記ブロックバッファ手段（２１
   ４）を直接アクセスして前記ブロックが前記インタフェ
   ース回路（２１８）によって前記第１のデータソース装
   置（バス２２０に接続されたホスト）に転送される前に
   誤ったデータを前記訂正されたデータで置換える直接ア
   クセス手段をさらに含む、リードソロモン誤り訂正装
   置。
2. 【請求項２】 前記発生器および回復回路手段は、前記
   エンコーダ／シーケンサによって各データブロックに付
   加されたクロスチェッキングシンドローム情報を回復し
   かつ前記回復されたクロスチェッキングシンドローム情
   報を前記ラッチ手段に記憶するリードソロモンクロスチ
   ェックシンドローム発生器手段をさらに含み、かつ前記
   マイクロコントローラ手段は前記誤り訂正サービスプロ
   グラムルーチンを実行したときにさらに回復されたクロ
   スチェッキングシンドローム情報により誤り訂正計算の
   精度を確認する、請求項１に記載の装置。
3. 【請求項３】 前記コードブロックの各々はデータ識別
   フィールドを含み、かつ前記発生器および回復回路手段
   はさらに、各コードブロックの前記データ識別（ＩＤ）
   フィールドに先に付加された誤り検出シンドローム情報
   を回復しかつチェックするエラー検出手段を含む、請求
   項１に記載の装置。
4. 【請求項４】 前記発生器および回復回路手段は、ｘ⁸
   ＋ｘ⁴ ＋ｘ³ ＋ｘ² ＋１の形式を有するフィールド発生
   器多項式によって発生されるガロア体（２⁸ ）に従って
   誤り訂正コード化シンドローム情報を発生し、かつフィ
   ールドの第１項はｘ⁵ ＋ｘ³ ＋ｘ＋１（２進数で００１
   ０１０１１）であり、各誤り訂正シンドローム多項式
   は、Ｇ（ｘ）＝ｘ⁴ ＋（alpha¹⁸ ）・ ｘ³ ＋（alpha⁸⁷)
   ・ ｘ² （alpha¹⁸ ）・ ｘ¹ ＋１の形式である、請求項１
   に記載の装置。
5. 【請求項５】 前記回復されたクロスチェッキング情報
   は、多項式Ｇ（ｘ）＝ｘ² ＋ａに従ってリードソロモン
   クロスチェックシンドローム情報に関連し、ここでａは
   １に等しくない、請求項２に記載の装置。
6. 【請求項６】 前記リードソロモンクロスチェックシン
   ドローム情報は、多項式Ｇ（ｘ）＝ｘ² ＋alpha ¹ に従
   い、ここでalpha ¹ は１に等しくない、請求項５に記載
   の装置。
7. 【請求項７】 前記誤り検出手段は、次の多項式に従っ
   て発生した２バイトのシンドロームに従って付加された
   誤り検出情報を有する前記データＩＤフィールドにおけ
   る誤りを検出し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ａｘ＋ｂであり、ここでｂは１に
   等しくない定数である、請求項３に記載の装置。
8. 【請求項８】 前記誤り検出手段は、次の多項式に従っ
   て発生した２バイトのシンドロームに従って付加された
   誤り検出情報を有する前記データＩＤフィールドにおけ
   る誤りを検出し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ｘ＋alpha ¹⁸である、請求項７に
   記載の装置。
9. 【請求項９】 前記誤り検出手段は、次の多項式に従っ
   て発生した２バイトのシンドロームに従って付加された
   誤り検出情報を有する前記データＩＤフィールドにおけ
   る誤りを検出し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋alpha ⁸¹・ｘ＋alpha ⁸¹である、
   請求項７に記載の装置。
10. 【請求項１０】 前記誤り検出手段は、次の多項式に従
    って発生した３バイトのシンドロームに従って付加され
    た誤り検出情報を有する前記データＩＤフィールドにお
    ける誤りを検出し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋ａｘ² ＋ｂｘ＋ｃである、請求項
    ３に記載の装置。
11. 【請求項１１】 前記誤り検出手段は、次の多項式に従
    って発生した３バイトのシンドロームに従って付加され
    た誤り検出情報を有する前記データＩＤフィールドにお
    ける誤りを検出し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸⁷・ｘ² ＋alpha ⁸⁷・ｘ＋１ である、請求項１０に記載の装置。
12. 【請求項１２】 前記誤り検出手段は、次の多項式に従
    って発生した３バイトのシンドロームに従って付加され
    た誤り検出情報を有する前記データＩＤフィールドにお
    ける誤りを検出し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸¹・ｘ² ＋alpha ⁸⁷・ｘ＋alpha ¹⁸ である、請求項１０に記載の装置。
13. 【請求項１３】 前記発生器および回復回路手段はさら
    に、各コードブロックに付加されたクロスチェッキング
    シンドローム情報を回復するためのリードソロモンクロ
    スチェックシンドローム発生器手段を含み、かつ前記ラ
    ッチ手段はまた回復されたクロスチェッキングシンドロ
    ーム情報を記憶し、かつ前記マイクロコントローラ手段
    は、回復されたクロスチェッキングシンドローム情報で
    誤り訂正計算の精度を確認し、前記リードソロモンクロ
    スチェックシンドローム発生器手段は次の多項式に従っ
    てクロスチェッキングシンドローム情報を計算し、前記
    多項式は、 Ｇ（ｘ）＝ｘ² ＋ｂであり、ここでｂは１に等しくな
    い、請求項４に記載の装置。
14. 【請求項１４】 前記クロスチェックシンドローム発生
    器手段は、次の多項式に従ってクロスチェッキングシン
    ドローム情報を計算し、前記多項式は、 Ｇ（ｘ）＝ｘ² ＋alpha ¹ である、請求項１３に記載の装置。
15. 【請求項１５】 前記クロスチェックシンドローム発生
    器手段は、前記エンコーダ／シーケンサに接続され、入
    来するブロックを直列バイトのクロックされたデータス
    トリームとして受取る入力と、 クロックされたデータストリームの各バイトをフィード
    バックバイトと合計して合計バイトを発生する第１の合
    計接続点手段と、 前記合計バイトをalpha ¹ で乗算して第１の積バイトを
    発生する第１の乗算器手段と、 前記第１の乗算器手段に接続されて、第１のバイトクロ
    ック期間中に前記第１の積バイトを記憶しかつ後続のバ
    イトクロック期間中に後続の積バイトを記憶する第１の
    クロックされたラッチステージ手段と、 前記第１のクロックされたラッチステージ手段に接続さ
    れて、第２のバイトクロック期間中に前記第１の積バイ
    トを記憶する第２のクロックされたラッチステージ手段
    とを含み、前記第２のクロックされたラッチステージ手
    段は前記第２のバイトクロック期間中に前記第１の積バ
    イトを前記フィードバックバイトとして前記合計接続点
    にフィードバックする、請求項１３に記載の装置。
16. 【請求項１６】 前記ガロア体シンドローム発生器およ
    び剰余回復回路手段は、ｘ⁸ ＋ｘ⁴ ＋ｘ³ ＋ｘ² ＋１の
    形式を有するフィールド発生器多項式によって発生され
    るガロア体（２⁸ ）に従って誤り訂正コード化シンドロ
    ーム情報を計算し、前記フィールドの第１項はｘ⁵ ＋ｘ
    ³ ＋ｘ＋１（２進数で００１０１０１１）であり、各誤
    り訂正シンドロームは、Ｇ（ｘ）＝ｘ⁴ ＋（alpha ¹⁸）
    ・ｘ³ ＋（alpha ⁸⁷）・ｘ² ＋（alpha ¹⁸）・ｘ¹ ＋１
    の形式である、請求項３に記載の装置。
17. 【請求項１７】 前記誤り検出手段は、次の多項式に従
    って２バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ａｘ＋ｂであり、ここでｂは１に
    等しくない、請求項１６に記載の装置。
18. 【請求項１８】 前記誤り検出手段は、次の多項式に従
    って２バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ｘ＋alpha ¹⁸ である、請求項１７に記載の装置。
19. 【請求項１９】 前記誤り検出手段は、次の多項式に従
    って２バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋alpha ⁸¹・ｘ＋alpha ⁸¹ である、請求項１７に記載の装置。
20. 【請求項２０】 前記誤り検出手段は、次の多項式に従
    って３バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋ａｘ² ＋ｂｘ＋ｃ である、請求項１６に記載の装置。
21. 【請求項２１】 前記誤り検出手段は、次の多項式に従
    って３バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸⁷・ｘ² ＋alpha ⁸⁷・ｘ＋１ である、請求項２０に記載の装置。
22. 【請求項２２】 前記誤り検出手段は、次の多項式に従
    って３バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸¹・ｘ² ＋alpha ⁸⁷・ｘ＋alpha ¹⁸ である、請求項２０に記載の装置。
23. 【請求項２３】 ディスクドライブデータ記憶サブシス
    テム内においてオンザフライ誤り訂正を実行するための
    リードソロモン誤り訂正装置であって、前記ディスクド
    ライブデータ記憶サブシステムは、 少なくとも１つの回転データ記憶ディスクと、 前記ディスクにデータを書込むためにかつ前記ディスク
    からデータを読出すために制御可能な態様で位置決めさ
    れる少なくとも１つのデータ変換器ヘッドと、 前記データ変換器ヘッドを位置決めするヘッド位置決め
    手段と、 読出／書込データチャネルと、 前記データブロックをコードブロックにコード化しかつ
    ブロックバッファメモリ手段からの前記コードブロック
    をデータ書込動作期間中に前記読出／書込チャネルおよ
    びデータ変換器ヘッドを介してディスク上に直列に順序
    付け、かつデータ読出動作期間中に前記直列データコー
    ドブロックをデコードしかつデータブロックに順序付け
    て前記ブロックバッファメモリ手段に与えるシーケンサ
    手段とを含み、前記ブロックバッファメモリ手段は前記
    データブロックの複数の連続するものを記憶することか
    でき、前記ディスクドライブ記憶サブシステムは、 ホストコンピュータとブロックバッファメモリ手段との
    間でデータブロックを転送するインタフェースコントロ
    ーラと、 前記ヘッド位置決め手段を監督し、かつ前記データシー
    ケンサ手段と、前記ブロックバッファメモリ手段と、前
    記インタフェースコントローラとの動作を制御するプロ
    グラムされたマイクロプロセッサ手段とをさらに含み、 前記リードソロモン誤り訂正装置は、 前記シーケンサ手段に接続されて各データブロックを受
    取りかつ処理し、前記データブロックに対して複数の部
    分的な誤り訂正シンドロームバイトを発生するガロア体
    シンドローム発生器および剰余回復回路手段を備え、前
    記バイトは前記データブロックに付加されてデータ書込
    動作期間中に前記ディスクに書込まれるべき対応するコ
    ードブロックを形成し、前記発生器および回復回路手段
    はデータ読出動作中に前記ディスクから読出された各コ
    ードブロックから複数の誤り訂正剰余バイトを回復する
    ことによって誤りを検出し、 前記発生器および回復回路手段は、前記再発生した複数
    の誤り訂正剰余バイトの予め定められたものと名目上の
    値とを比較する比較手段と、前記比較手段によって等し
    くないことが決定されたことに応答して回復された誤り
    訂正剰余バイトをラッチする手段とを含み、 前記プログラムされたマイクロプロセッサ手段は、前記
    等しくないことに応答して、誤り訂正サービスプログラ
    ムルーチンを呼出しかつ実行し、かつそのとき前記ラッ
    チ手段からの回復された誤り訂正剰余バイトを選択的に
    獲得し、かつ前記マイクロプロセッサ手段は、少なくと
    も１つの誤り位置と、再発生された誤り訂正剰余バイト
    から得られた少なくとも１つの誤りの値とを計算する計
    算手段を含み、前記計算手段は誤りの値を置換える訂正
    された値を発生し、かつ前記マイクロプロセッサ手段
    は、前記データブロックが前記インタフェースコントロ
    ーラによって前記ホストコンピュータに転送される前
    に、かつデータブロックの前記ホストコンピュータへの
    フローを重大に停止させることなく、誤り位置を含む記
    憶されたデータブロックの誤りの値を訂正された値で置
    換えるための前記ブロックバッファメモリ手段を直接ア
    クセスするための直接アクセス手段を制御する、誤り訂
    正装置。
24. 【請求項２４】 前記発生器および回復回路手段はさら
    に、データ書込期間中にクロスチェッキングシンドロー
    ム情報を計算しかつ前記コードブロックに付加するリー
    ドソロモンクロスチェックシンドローム発生器手段を含
    み、かつ前記クロスチェックシンドローム発生器手段は
    前記ディスクから読出された各コードブロックからのク
    ロスチェッキング剰余バイトを回復し、かつ前記ラッチ
    手段は前記回復されたクロスチェック剰余バイトをラッ
    チし、かつ前記誤り訂正サービスプログラムルーチンは
    前記マイクロプロセッサ手段に、前記訂正された値で前
    記データブロック内の誤りの値を置換えるのに先立って
    前記回復されたクロスチェック剰余バイトに関連して提
    案された誤り訂正の精度を確認させる、請求項２３に記
    載の装置。
25. 【請求項２５】 前記コードブロックの各々はさらに、
    その中にデータ識別（ＩＤ）フィールドを含み、かつ前
    記発生器および回復回路手段はさらに、前記コードブロ
    ックの各々の前記ＩＤフィールドの誤り検出剰余バイト
    を回復しかつチェックする誤り検出手段を含む、請求項
    ２３に記載の装置。
26. 【請求項２６】 前記発生器および回復回路手段は、ｘ
    ⁸ ＋ｘ⁴ ＋ｘ³ ＋ｘ²＋１の形式を有するフィールド発
    生器多項式によって発生したガロア体（２⁸ ）に従って
    誤り訂正コード化シンドローム情報を発生し、かつ前記
    フィールドの第１項はｘ⁵ ＋ｘ³ ＋ｘ＋１（２進数で０
    ０１０１０１１）であり、各誤り訂正シンドロームは次
    の多項式に従い、前記多項式は、 Ｇ（ｘ）＝ｘ⁴ ＋（alpha ¹⁸）・ｘ³ ＋（alpha ⁸⁷）・ｘ² ＋（alpha ¹⁸）・ ｘ＋１ である、請求項２３に記載の装置。
27. 【請求項２７】 前記発生器および回復回路手段はさら
    に、次の多項式に従ってチェッキングシンドローム情報
    を計算するリードソロモンクロスチェックシンドローム
    発生器手段を含み、前記多項式は、 Ｇ（ｘ）＝ｘ² ＋ａ、ここでａは１に等しくない、請求
    項２６に記載の装置。
28. 【請求項２８】 前記クロスチェックシンドローム発生
    器手段は、次の多項式に従ってチェッキングシンドロー
    ム情報を計算し、前記多項式は、 Ｇ（ｘ）＝ｘ² ＋alpha ¹ であり、ここでalpha ¹ は１
    に等しくない、請求項２７に記載の装置。
29. 【請求項２９】 前記発生器および回復回路手段はさら
    に、次の多項式に従って２バイトのシンドロームを発生
    することによって前記データブロックの各々のデータ識
    別（ＩＤ）フィールドにおける誤りを検出する誤り検出
    手段を含み、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ａｘ＋ｂであり、ここでｂは１に
    等しくない、請求項２６に記載の装置。
30. 【請求項３０】 前記誤り検出手段は、次の多項式に従
    って２バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋ｘ＋alpha ¹⁸ である、請求項２９に記載の装置。
31. 【請求項３１】 前記発生器および回復回路手段はさら
    に、次の多項式に従って２バイトのシンドロームを発生
    することによって前記コードブロックの各々のデータＩ
    Ｄフィールドにおける誤りを検出する誤り検出手段をさ
    らに備え、前記多項式は、 Ｇ_EDC2（ｘ）＝ｘ² ＋alpha ⁸¹・ｘ＋alpha ⁸¹ である、請求項２９に記載の装置。
32. 【請求項３２】 前記発生器および回復回路手段はさら
    に、次の多項式に従って３バイトのシンドロームを発生
    することによって前記コードブロックの各々のデータ識
    別（ＩＤ）フィールドにおける誤りを検出する誤り検出
    手段を備え、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋ａｘ² ＋ｂｘ＋ｃ である、請求項２６に記載の装置。
33. 【請求項３３】 前記誤り検出手段は、次の多項式に従
    って３バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸⁷・ｘ² ＋alpha ⁸⁷・ｘ＋１ である、請求項３２に記載の装置。
34. 【請求項３４】 前記誤り検出手段は、次の多項式に従
    って３バイトのシンドロームを発生し、前記多項式は、 Ｇ_EDC3（ｘ）＝ｘ³ ＋alpha ⁸¹・ｘ² ＋alpha ⁸⁷・ｘ＋alpha¹⁸ である、請求項３２に記載の装置。
35. 【請求項３５】 前記プログラムされたマイクロプロセ
    ッサ手段は、単一のマイクロプロセッサを含む、請求項
    ２３に記載の装置。
36. 【請求項３６】 前記プログラムされたマイクロプロセ
    ッサは、ヘッド位置制御と、前記誤り訂正サービスプロ
    グラムルーチンの実行を含むデータフローの監督との間
    で機能的なアクティビィティを分割する、請求項３５に
    記載の装置。