JPH05347075A - リードソロモン誤り訂正装置 - Google Patents

リードソロモン誤り訂正装置

Info

Publication number
JPH05347075A
JPH05347075A JP4015688A JP1568892A JPH05347075A JP H05347075 A JPH05347075 A JP H05347075A JP 4015688 A JP4015688 A JP 4015688A JP 1568892 A JP1568892 A JP 1568892A JP H05347075 A JPH05347075 A JP H05347075A
Authority
JP
Japan
Prior art keywords
data
syndrome
byte
error
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4015688A
Other languages
English (en)
Other versions
JP2724934B2 (ja
Inventor
R Peterson Bruce
ブルース・アール・ピーターソン
Hung C Nguyen
ハン・シィ・ニューエン
Michael G Machado
マイケル・ジィ・マチャド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Corp
Original Assignee
Quantum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Corp filed Critical Quantum Corp
Publication of JPH05347075A publication Critical patent/JPH05347075A/ja
Application granted granted Critical
Publication of JP2724934B2 publication Critical patent/JP2724934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 データデコーディングプロセスの間に実質的
に隣接するデータブロックのストリーム内のデータブロ
ックを訂正するためのオンザフライ誤り訂正方法を提供
する。 【構成】 誤りシンドローム情報に関する回復された情
報を得るステップと、誤りバーストのデータブロック内
での有無を決定するステップと、誤りバースト存在時に
残余ラッチの中に回復された情報をラッチするステップ
と、マイクロコントローラに誤り訂正サービスルーチン
を要求、実行させるステップと、回復された情報のバイ
トを残余ラッチからマイクロコントローラへ選択的に転
送するステップと、サービスルーチンによってマイクロ
コントローラ内で実現化されるリードソロモン誤り訂正
アルゴリズムで誤りバースト用の場所、訂正値をマイク
ロコントローラを使って決定するステップと、ホストシ
ステムに入力前に誤りバーストが検出されたブロック内
での訂正値を誤りバーストの代替ステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明はデータストリーム内でバイト
誤りを検出しかつ訂正するための方法および装置に関す
る。特に、この発明は回転ディスクデータ記憶サブシス
テム内で記憶表面から読出されたデータブロックのよう
なデータブロック内でバイト誤りを検出しかつ訂正する
ための方法および装置に関し、サブシステムはプログラ
ムされたディジタルコントローラを含む。
【０００２】
【発明の背景】誤り訂正技術はディスクドライブデータ
記憶サブシステムおよびテープドライブデータ記憶サブ
システムのようなメモリ記憶を含むディジタルデータ処
理システムにおいて既知であり、かつそれらはディジタ
ルデータ通信システムにおいて既知である。ディジタル
データストリームの実質的に隣接するブロック、セット
またはサブセットからシンドローム情報を発生する方法
学が選択されかつ実施される。「隣接する」という言葉
によって、ブロックの間またはブロックを分離する最小
の間隔または時間経過を伴ってブロックが次から次へと
発生することを意味する。シンドローム情報は典型的に
はデータ書込または伝達プロセス内のエンコーダ端部で
ブロック、セットまたはサブセットに付加される。デー
タ読出または受信プロセスで、ここでは「残余」と呼ば
れる受信された誤り訂正シンドローム情報が受信された
データブロックから得られかつゼロと比較される。もし
何らかの非ゼロ残余値またはバイトがあれば、誤りが存
在すると決定される。付加されたシンドローム情報の性
質および量に依存して、データブロックの中の１つ以上
の誤りバーストを検出しかつ訂正することが可能であ
る。
【０００３】誤りバーストは誤りの中にある１組の隣接
するビット位置である。単一の誤りバーストはデータブ
ロック内のかかる誤ったビット位置の１つの発生であ
り、かつそのインタリーブに亘って延びることが可能で
ある。二重の誤りバーストはたとえば、データブロック
内の誤りバーストの２つの別個の発生である。誤り訂正
システムおよび戦略は、単一バーストおよび二重バース
ト誤りを位置決めしかつ訂正する能力および実行速度お
よび誤り訂正戦略による誤りバーストの誤訂正の低い確
率に基づいて典型的に評価される。
【０００４】先行技術のアプローチにおいて、シンドロ
ームコンバータはタップおよび外部乗算器要素を有する
シフトレジスタとして典型的に実現化される。外部形式
において、加算器はシンドロームを発生するためにシフ
トレジスタからの乗算器項を入来データストリームと組
合わせた。その開示が引用により援用されるマーチャー
ゾウ（Machado ）の同一譲受人に譲渡された米国特許第
4,730,321 号において、シフトレジスタが加算ノードを
含む内部形式が、論理要素が共有されることを可能にし
かつゆえに誤り訂正ハードウェアを実現化されるために
要求される構造要素の数を最小限にするために使用され
た。
【０００５】ディスクドライブ内で使用される多くの誤
り訂正コードスキームは１ビットのガロア体［ＧＦ（２
1 ）］を採用してきた。１ビット実現化例において、乗
算器項はそれゆえに存在するかまたは存在しないかのど
ちらかであり、かつ加算ノードは排他的ＯＲゲートとし
て実現化される。いくつかの先行の実現化例は引用され
たマーチャーゾウへの米国特許第4,730,321 号で行なわ
れたように、ガロア体バイト基礎（つまり記号につき８
つのビット）に頼ってきた。これらの先行のアプローチ
において、シンドローム発生器は８つのビットを中に受
入れかつ８つのビットを外に出した。引用されたマーチ
ャーゾウの第′３２１号特許は原始要素ａｌｐｈａ1 項
がシンドローム発生器回路を実現化するために必要とさ
れるゲートの数を低減するために２Ｂ（Ｈｅｘ）である
ガロア体を採用した。
【０００６】ビット／入力ないしビット／出力であろう
とバイト入力／バイト出力であろうと、古典的な誤り訂
正アプローチに伴う一般的な問題は、１つ以上の誤りが
特定のブロック内で検出されたときに、システムデータ
ストリームはその場所を決定しかつ誤りを含むと決定さ
れたブロック内で単数または複数のバースト誤りを訂正
するために要求される時間間隔の間遮断されなければな
らないということである。
【０００７】特にディスクドライブデータ記憶サブシス
テムにおいて、１つ以上のプログラムされたモノリシッ
クディジタルマイクロコントローラに遭遇することは今
やありふれたことである。これらのマイクロ制御要素は
データ変換器ヘッド位置決めおよびトラック追従動作を
監督するために、かつ必要に応じてホスト計算システム
を使ってデータ、命令および状態値の転送を監督するた
めに適当な動作および計算を実行する際に非常に有力で
ある。
【０００８】誤りおよび結果として生じる訂正プロセス
はうまく設計されかつ製造されたディスクドライブにお
いては比較的稀に発生するので、マイクロコントローラ
の計算力は必要に応じて中断しながら誤り位置決めおよ
び訂正動作を行なうというタスクに最もよく適合する。
たとえば、もしデータブロックがディスク表面から読出
されているのなら、後に続くブロックの読出は誤り位置
決めおよび訂正プロセスの間中止する。引用されたマー
チャーゾウの第′３２１号特許の場合のように、データ
ストリームが遮断された後、ディスクドライブマイクロ
コントローラは誤りを有するデータブロックのためにＥ
ＣＣ残余を得る。残余に基づいて、マイクロコントロー
ラはそれから誤りを位置決めしかつ訂正するための値を
計算する。誤ったデータ値はそれからバッファメモリの
データブロックに挿入された訂正されたデータ値と取換
えられる。訂正後、データブロックはホストコンピュー
タに送出されるために利用可能であり、かつこの点でデ
ータストリームはデータブロックのその流れを再開する
ことが可能になる。
【０００９】要約すると、ビットベースであろうとバイ
トベースであろうと、先行のアプローチは３つの共通機
能を実行する。つまりそれらは入来データを読出しかつ
回復された残余値をゼロと比較する。もし誤りがあれ
ば、それらはデータストリームを遮断してたとえばデー
タを再び読出すことによってかつ非反復または「ソフト
の」誤りを排除しようとしてデータをシンドローム発生
器の中を通して再び送ることによってリトライを実行し
得る。もしそれが作用しなければ、つまりハードのデー
タ誤りが存在すれば、それらはそのとき誤り訂正動作を
実行する。もしその動作が成功であると決定されれば、
データストリームはその後再び開始される。もし誤りが
訂正不可能であると決定されれば、誤りメッセージがホ
スト計算システムまたは通信システムに送られ、データ
転送プロセスは無期限に中止される。
【００１０】非常に急速な誤りの訂正を実行に向けられ
たいくつかの先行の努力があった。何千ものゲートを有
する特別のハードウェアチップで実施されると考えられ
た１つのアーキテクチュアは、テネンゴルツ（Tenengol
ts）の米国特許第4,782,490号で説明され、その開示は
引用により援用される。テネンゴルツは高速誤り訂正技
術を実現化するためにハードウェアとファームウェアの
双方を使用する実施例のことを言っているが、オンザフ
ライ誤り訂正の実現化に対して何ら実際的なガイダンス
が与えられていない。たとえば、テネンゴルツ特許の図
８の「誤りトラッピング」実施例において、誤りを検出
するために使用されるのと同一のシフトレジスタが誤り
が誤りトラッピングプロセスのために検出された後にも
使用されるので、したがって、リアルタイムにおける入
来データの次のブロックのためにシフトレジスタを利用
できる可能性を取除く。
【００１１】ここで使用されるように、「オンザフラ
イ」という表現は最小限にされたデータフローの割込で
実行され、かつ訂正プロセスを実行するために１つ以上
のディスク回転潜在（回転）を要求しない誤り訂正プロ
セスを意味する。ＥＣＣ「オンザフライ」を実行するた
めに、データ誤りを検出し訂正してかつ多数のブロック
の典型的な転送の間データブロックの流れを中止しない
態様でそうすることが必要である。従来、これらの２つ
の要求はこれまで概念的に一まとめにされてきた。実
際、本発明者はこれらの２つの要求が誤り訂正の全体の
問題に対する別個でかつ分離可能な局面であることを発
見した。
【００１２】シンドローム発生器は誤り訂正のためのハ
ードウェア実現化例の中に典型的に設けられる。このシ
ンドローム発生器は各予め定められたデータブロックの
ためにＥＣＣシンドロームを発生するためにデータスト
リーム上でオンザフライで動作する。一旦シンドローム
が発生されれば、それは記録／ＥＣＣコード化プロセス
の間データブロックの端部で典型的に付加される。
【００１３】引用されたマーチャーゾウの第′３２１特
許によって教示されるように、シンドローム発生器回路
はまた記憶表面からのデータブロック読戻しの間残余回
復回路として使用され得る。たとえばディスク表面から
来るデータブロックまたはサブセットからの読戻しの間
に再生されるシンドローム残余バイトはハードウェア比
較器によってゼロと比較される。もし残余バイトがゼロ
でなければ、誤りは読戻しデータブロックまたはそのイ
ンタリーブに存在する。マーチャーゾウ第′３２１号特
許のアプローチにおいて、データストリームは中止さ
れ、かつシンドローム発生器シフトレジスタで保持され
る非ゼロ残余バイトはバスストラクチャを介してマイク
ロコントローラに送られる。マイクロコントローラはそ
れからファームウェアルーチンを実行して単数または複
数の誤りを位置決めしかつ訂正する。先行のマーチャー
ゾウ第′３２１号特許アプローチは、誤り訂正プロセス
を実行するために搭載されたディジタルマイクロコント
ローラを使用するが、オンザフライでそうしなかった。
いずれの誤りの検出もデータフローが中止することを引
起こした。
【００１４】オンザフライ誤り訂正を実行するための他
の典型的なアプローチは、そのタスクが誤りの訂正を計
算してかつ誤ったデータに対する訂正されたデータを訂
正を行なっているデータブロックの１つ以上の適当な位
置に挿入することである１つ以上の専用のハードウェア
プロセッサを提供することであった。専用ハードウェア
プロセッサと典型的に関連付けられるのは専用ＦＩＦＯ
またはバッファメモリであり、典型的に記憶容量におい
て４キロビット（バイトにつき５１２バイト×８ビッ
ト）である。
【００１５】ハードウェアベースのＥＣＣアーキテクチ
ュアの例は引用されたテネンゴルツ米国特許第4,782,49
0 号で与えられる。最もよく理解されるように、テネル
ゴルツは図２に関連して誤り訂正およびクロスチェッキ
ングへの非常に一般的なアプローチを提供するが、オン
ザフライでの誤り訂正に関する言及または議論は何も与
えられていない。しかしながら、彼の図８の実施例に関
連して、バースト誤りを検出したシンドロームは誤りが
位置決めされるまで最初のＥＣＣ回復回路のシフトレジ
スタを通ってシフトされる。ゼロ値残余バイトに遭遇す
るまでに要求される直列シフトの数が数えられる。数え
ることによって誤りバーストの位置決めが与えられ、一
方ゼロバイト残余バイトの直後の残余バイトはデータス
トリームに挿入されるべき訂正されたデータ値を決定す
るための基礎を与える。テネルゴルツは「単一バースト
訂正が記録転送時間において実行されること」を可能に
するために４倍のクロック速度でＥＣＣシフトレジスタ
をクロック動作することを提案しているが（テネンゴル
ツのコラム１５、４７−４８行）、かかる手続がデータ
の次の隣接するブロックがリアルタイムで、（つまりオ
ンザフライで）シフトレジスタの中を通過することをど
のようにして可能にするかは、データブロックの間に存
在するかなりのギャップまたはブロック転送遅延がＦＩ
ＦＯブロックバッファなどを使って実際にデータストリ
ーム中にプログラムされなければ明らかではない。テネ
ルゴルツの図２のアプローチは非常に速いと述べられて
いるが、それはまた明らかに複雑である。図８のアプロ
ーチはそれよりは遅いと言われているが、たとえデコー
ディングプロセスがファームウェアで実現化されるとい
われても、十分に速い。ファームウェア実現化例が述べ
られているが、ファームウェアコード一覧表のような詳
細はテネンゴルツ特許では与えられていない。テネンゴ
ルツ特許はたとえば図２で与えられたハードウェア実現
化例の制限内でのクロスチェッキングおよびＩＤフィー
ルド（ヘッダ）誤り検出技術もまた説明する。
【００１６】ステップ間転送を回避するためにパイプラ
イン態様で動作する専用並列プロセッサを含む他の高速
ＥＣＣアーキテクチュアは、ディーオダー（Deodhar ）
の米国特許第4,567,594 号で述べられ、その開示もまた
引用により援用される。ディーオダーの米国特許第′５
９４号で述べられた技術はリード−ソロモン（Reed-Sol
omon）デコーディングプロセスを最小のステップ間パラ
メータ転送を有するパイプライン専用プロセッサによっ
て実行される一続きのステップに分割する。
【００１７】誤り訂正へのより進んだ先行技術のアプロ
ーチはデータコントローラ機能に関連するデータブロッ
クバッファを利用する。このアプローチはデータブロッ
クバッファにアクセスしかつ制御するためにＤＭＡチャ
ネルを使用する。ＥＣＣハードウェアはブロックバッフ
ァへのＤＭＡ要求を発生して、それによって訂正される
べき誤ったデータセルへ接近する。このアプローチは誤
り訂正プロセスのために既に現存するデータブロックバ
ッファを使用する利点を認める。これは引用された同一
の譲受人に譲渡されたマーチャーゾウの米国特許第4,73
0,321 号で手本とされたアプローチである。しかしなが
ら、この先行のアプローチは「オンザフライ」の誤り訂
正を達成しなかった。
【００１８】オンザフライで単一バースト誤り訂正を実
行できないことに加えて、引用されたマーチャーゾウの
第′３２１号特許に述べられたアプローチの他の欠点は
二重バースト訂正モードにおけるデータの誤検出および
結果として生じる誤訂正の確率から生じ、本質的にその
利用を単一バースト訂正に制限する。特定のリードソロ
モン誤り訂正アルゴリズムの訂正能力の範囲内でのラン
ダムな誤りの発生はゼロの誤訂正の確率という結果にな
るが、もしランダムな誤りの数がその訂正能力を超えれ
ば、誤訂正の確率は非常に高く、約．２３３になる。こ
れは訂正能力を超えて統計的に発生する誤りの約４分の
１が誤検出されかつ誤訂正されることを意味する。誤検
出の確率を低減するために採用された既知の先行技術は
たとえばデータブロック内のチェック合計を含むクロス
チェックを含んだ。しかしながら、かかるクロスチェッ
クは特に有効でもなければデータブロック内のデータ値
のシャッフリングまたは再配列を検出することもできな
かった。
【００１９】
【発明の目的の概要】この発明の一般的な目的は残余ラ
ッチを含むハードウェアの形にされたＥＣＣシンドロー
ム発生器回路ならびに埋込型ディジタルマイクロコント
ローラおよびブロックバッファを、先行技術の制限およ
び欠点を克服するような態様で作動的に組合わせること
によって、一続きのデータブロック内のデータのブロッ
ク上の「オンザフライ」誤り訂正を提供することであ
る。
【００２０】この発明の他の一般的な目的は、訂正プロ
セスが背景動作としてかつデータのフローに割込むこと
なく、埋込型マイクロコントローラスーパバイザーによ
って必要とされるように実行されたドライブ残余ファー
ムウェア内で実質的に実行されるディジタルデータシス
テム内での「オンザフライ」誤り訂正の実際のハードウ
ェア最小の実現化例を実現することである。
【００２１】この発明の他の一般的な目的はゼロに等し
くないＥＣＣシンドローム残余を選択的にラッチして、
それによってオンザフライ誤り訂正がディジタルデータ
システム内のデータブロックのフローを中止することな
くマイクロコントローラおよびブロックバッファメモリ
によって実行されることを可能にするラッチを含むＥＣ
Ｃシンドローム残余回復回路を提供することである。
【００２２】この発明の他の一般的な目的はリードソロ
モン誤り訂正多項式によってデータブロックの誤りバー
ストの訂正可能性をチェックするために使用するための
リードソロモンクロスチェック多項式を提供することで
あり、クロスチェック多項式と誤り訂正多項式との双方
は原始要素ａｌｐｈａ1 項が０２（Ｈｅｘ）に等しくな
いガロア体に基づく。
【００２３】この発明のより特定的な目的は２Ｂ（ＨＥ
Ｘ）値を有する原始要素ａｌｐｈａ1 項を採用するリー
ドソロモンクロスチェック多項式を提供することであ
る。
【００２４】この発明のより特定的な目的はディスクか
らホスト計算システムへのデータブロックのフローの割
込を通常は要求しない、背景動作としてラッチされた非
ゼロシンドローム残余バイトから存在すると決定された
誤りバースト内の誤り位置と値とを決定するスーパパイ
ザマイクロプロセッサを含むディスクドライブデータ記
憶サブシステム内のオンザフライ誤り訂正システムを提
供することである。
【００２５】この発明のさらに他のより特定的な目的
は、訂正可能性を決定してかつそれによってデータブロ
ックの検出された誤りバーストの誤訂正の確率を低減す
るためのオンザフライクロスチェッキングを含む誤り訂
正方法を提供することである。
【００２６】この発明のさらに他のより特定的な目的
は、データブロックＩＤフィールド（ヘッダ）のための
２バイトかまたは３バイトのリアルタイム誤り検出を実
行するとともに、データブロックの誤り訂正のために残
余を回復するために最小限に修正され得るハードウェア
最小の誤り訂正／誤り検出シンドローム発生器装置を提
供することである。
【００２７】この発明の１つのより特定的な目的は、誤
り検出プロセスの完全性を傷つけることなくハードウェ
ア要求を最小限にするために非連続根を有するガロア体
発生器多項式を採用するリードソロモンベースのＩＤフ
ィールド誤り検出方法および装置を提供することであ
る。
【００２８】この発明の１つのより特定的な目的は、ク
ロスチェッキングを実行するために要求される付加的な
ハードウェアの量を最小限にしながら誤り訂正プロセス
のクロスチェッキングを実行するための方法および構造
を提供することである。
【００２９】この発明のさらなる特定的な目的は、識別
されたデータブロックのために誤り訂正プロセス内で使
用されるのと同一の乗算器項を使用するデータブロック
ＩＤフィールド誤り検出プロセスを提供することであ
り、それによってＩＤフィールド誤り検出とデータブロ
ック誤り訂正プロセスとの双方にとって共通の乗算器回
路の使用を可能にする。
【００３０】この発明のさらに他の１つのより特定的な
目的は、リアルタイムでかつ少なくとも単一のバースト
誤りの場合はデータフローに割込むことなく、データブ
ロックの誤り訂正およびクロスチェッキングならびにＩ
Ｄフィールドの誤り検出を実行する最適化された柔軟性
のあるハードウェア／ファームウェアシステムを提供す
ることである。
【００３１】この発明の原理に従って、オンザフライ誤
り訂正方法はデータデコーディングプロセス内でストリ
ームのデータブロックを訂正する。各ブロックはデータ
デコーディングプロセスの前に発生するコード化プロセ
スの間予め定められたリードソロモン符号に従って計算
されかつ付加されたＥＣＣシンドローム情報を有する。
デコーディングプロセスの間に発生する訂正方法は以下
のステップを含み、そのステップは、誤りシンドローム
情報に関連した残余情報を得るためにデータのブロック
をシンドローム情報回復回路の中を通過させるステップ
と、誤りバーストがデータブロック内に存在するかどう
かを決定するためにその残余情報をゼロと比較するステ
ップと、さらにもし誤りが存在すると決定されれば、ス
トリームの次のデータブロックのためにシンドローム情
報回復回路を解放するために回復された情報を残余ラッ
チの中にラッチするステップと、回復された情報を残余
ラッチからマイクロコントローラへと転送しかつそれが
誤り訂正サービスルーチンを実行することを引起こすス
テップと、予め定められたリードソロモン誤り訂正アル
ゴリズムに従ってマイクロコントローラを使って単数ま
たは複数の誤りバーストのために位置および訂正された
値を決定するステップと、さらに誤りバーストを含むこ
とが検出されたブロック内の誤りバーストの代わりに訂
正された値を用いるステップとである。
【００３２】この発明の方法の一面として、データブロ
ックはさらにコード化プロセスの間に計算されかつそれ
に付加されたリードソロモンクロスチェック情報を含
み、かつその方法は回復されたクロスチェックシンドロ
ーム情報をシンドロームラッチにラッチするステップ
と、可能性のある誤訂正を検出するために訂正された値
の回復されたクロスチェックシンドローム情報に対する
影響をマイクロコントローラを使って決定するステップ
さらに含む。
【００３３】この発明の方法の他の一面として、データ
ブロックは誤り訂正のために採用されるのと同一の乗算
器項を採用するリードソロモンＩＤフィールド誤り検出
情報を含む少なくとも１つのＩＤフィールドを含み、そ
れによってシンドローム情報回復回路が前記データブロ
ックＩＤフィールドの誤りを検出することを可能にす
る。
【００３４】さらにこの発明に従って、リードソロモン
誤り訂正符号シンドローム発生器装置は、固定ディスク
ドライブデータ記憶サブシステム内のような計算システ
ム内のデータブロック転送経路で使用するために設けら
れる。転送されつつある各実質的に隣接するデータブロ
ックはその端部に付加されたリードソロモン誤り訂正コ
ード化シンドローム情報を含み、ブロックのデータ内で
の誤りの検出および訂正を可能にする。各データブロッ
クは以下のような態様で各データブロックに付加された
リードソロモンクロスチェッキングシンドローム情報を
さらに含み、その態様は誤り訂正コード化シンドローム
情報がブロックのクロスチェッキングシンドローム情報
に関連してさらに引出されるというものである。コード
化プロセスの間、誤り訂正コードシンドローム発生器は
ｘ8 ＋ｘ4 ＋ｘ3 ＋ｘ2 ＋１の形を有するフィールド発
生器多項式によって発生されるガロア有限体（２8 ）に
従って誤り訂正コード化シンドローム情報を計算し、か
つこのフィールドの第１の項はｘ5 ＋ｘ3 ＋ｘ＋１（０
０１０１０１１二進法である）であり、各誤り訂正シン
ドロームはＧ（ｘ）＝ｘ4 ＋（ａｌｐｈａ18）・ｘ3 ＋
（アルフア87）・ｘ2 ＋（ａｌｐｈａ18）・ｘ1 ＋１の
形である。コード化プロセスの間、クロスチェッキング
シンドローム発生器はＧ（ｘ）＝ｘ2 ＋ａｌｐｈａ1 の
形を有するクロスチェッキングシンドローム情報を計算
する。誤り訂正コード化シンドローム情報およびクロス
チェッキングシンドローム情報はそれから各データブロ
ックに付加される。
【００３５】デコーディングプロセスの間、リードソロ
モン誤り訂正コードシンドローム発生器装置は残余回復
回路として動作してその間を通過するデータブロックか
らシンドローム残余を得る。シンドローム残余は誤りバ
ースト位置および訂正値がデータブロックのために決定
されるように誤り訂正シンドロームに関連付けられる。
発生器装置は残余をゼロと比較する。もしシンドローム
残余が非ゼロであれば、その残余はクロスチェッキング
シンドロームに関連付けられるクロスチェックシンドロ
ーム残余とともに残余ラッチでラッチされる。プログラ
ムされたディジタルマイクロコントローラはそれからラ
ッチされた残余から誤りバースト位置および訂正された
値を決定し、かつ訂正された値のラッチされたクロスチ
ェッキング残余に対する影響をチェックする。マイクロ
コントローラはそれからもし誤訂正でないと決定されれ
ば、訂正された値がデータブロック内で誤りバーストの
代わりに用いられることを引起こす。
【００３６】この発明のこの面の一局面において、クロ
スチェッキングシンドローム発生器は直列バイトのクロ
ック動作されたデータストリームとして各入来データブ
ロックを受信するための入力と、入来データブロックの
クロック動作されたデータストリームの各バイトをフィ
ードバックバイトと合計して合計バイトを生み出すため
の第１の合計接合と、ａｌｐｈａ1 でこの合計バイトを
掛けて第１の積バイトを生み出すための乗算器と、この
乗算器に接続されて第１のバイトクロック期間の間第１
の積バイトを記憶するためのかつ後続のバイトクロック
期間の間後続の積バイトを記憶するための第１のクロッ
ク動作されたラッチステージと、第１のクロック動作さ
れたラッチステージに接続されて第２のバイトクロック
期間の間第１の積バイトを記憶するための第２のクロッ
ク動作されたラッチステージとを含み、第２のクロック
動作されたラッチステージは第２のバイトクロック期間
の間第１の積バイトを合計接合へのフィードバックバイ
トとしてフィードバックするためのものである。
【００３７】この発明のこの面の他の局面において、上
述のリードソロモン誤り訂正コードシンドローム発生器
装置はデータブロックのデータＩＤフィールドのための
誤り検出シンドロームをリアルタイムで発生するための
誤り検出回路をさらに含む。
【００３８】この発明のこれらのおよび他の目的、局
面、利点および特徴は添付の図面とともに表わされた好
ましい実施例の以下の詳細な説明を考慮すると当業者に
よってより完全に理解されかつ真価を認められるであろ
うる
【００３９】
【好ましい実施例の詳細な説明】この発明は、記憶であ
れ通信であれ、データのブロックを転送するいかなるシ
ステムにおいても効果的に具体化されるが、この発明は
固定ディスクデータ記憶サブシステム内のようなデータ
記憶および検索のフィールドにおいて特定的な有用性お
よび効率を見出す。以下に詳細に述べられることになる
かかるシステムにおいて、データブロックは１つ以上の
データ記憶ディスクの同心データ記憶トラック場所内の
データフィールドまたはデータセクタとして記憶され
る。ここで使用されるように、データブロック、データ
フィールドおよびデータセクタという言葉は実質的に交
換して使用される。データ読出／書込変換器は興味ある
トラック場所上に選択的に位置付けられ、かつブロック
はトラック場所内のデータセクタ記憶場所へ書込まれか
つそれから読出される。この発明の誤り訂正、クロスチ
ェッキングおよびＩＤフィールド誤り検出技術に対する
必要性が生じるのはたとえばデータのブロックの記憶お
よび検索プロセスである。
【００４０】たとえば固定ディスクデータ記憶サブシス
テム内で見出される模範的なデータブロックまたはフィ
ールドは図１で明らかにされる。［１］から［５１２］
と記された５１２のデータバイトがある。バイト［５１
３］および［５１４］は［１］から［５１２］のデータ
バイトをクロスチェッキングするための２つのクロスチ
ェッキングバイトを含み、かつデータバイトおよびクロ
スチェッキングバイトの誤り訂正のために使用される
［５１５］から［５２６］の１２のＥＣＣバイトがあ
る。図１の下位部分に例示されるように、この特定的な
ディスクドライブデータブロック例において、３つのイ
ンタリーブ、インタリーブ１、インタリーブ２およびイ
ンタリーブ３がある。インタリーブ１はバイト［１］、
［４］、［７］、［１０］などを含む。インタリーブ２
はバイト［２］、［５］、［８］、［１１］などを含
む。インタリーブ３はバイト［３］、［６］、［９］、
［１２］などを含む。インタリーブ１および２は各々合
計で１７１のデータバイトを含み、かつインタリーブ３
は１７０のデータバイトを含む。図１から明らかなよう
に、２つのクロスチェッキングバイト位置［５１３］お
よび［５１４］は異なったインタリーブに置かれ、かつ
各インタリーブに４つのＥＣＣバイトが置かれている、
つまりインタリーブ１にはバイト［５１７］、［５２
０］、［５２３］および［５２６］、インタリーブ２に
はバイト［５１５］、［５１８］、［５２１］および
［５２４］ならびにインタリーブ３にはバイト［５１
６］、［５１９］、［５２２］および［５２５］が置か
れる。セクタ内インタリーブの使用はＥＣＣ能力をより
長い誤りバースト長へ延ばすために誤り訂正スキームに
おいて従来からのものである。他の理由はいくつかのイ
ンタリーブを横切って隣接するブロック誤りバーストを
広げて、それによってたとえば誤り訂正技術の複雑さを
低減することである。
【００４１】現在好まれる誤り訂正の例では、単一誤り
バーストはインタリーブの１つ内の１つのバイトで発生
する誤りとして規定される。二重バースト誤りはインタ
リーブの１つ内の２つのバイトで発生する誤りとして規
定される。図１で描かれた３つのインタリーブを考える
と、単一バースト誤りは誤りを含む各バイトが３つのイ
ンタリーブのうち異なった１つ内に置かれる限り、長さ
で３バイトまでになり得ることは明らかである。
【００４２】引用されたマーチャーゾウの特許で述べら
れた単一バースト誤り訂正方法にあてはまったように、
この誤り訂正例によって採用されるガロア体は以下の多
項式から発生される。
【００４３】 Ｐ（ｘ）＝ｘ8 ＋ｘ4 ＋ｘ3 ＋ｘ2 ＋１ （１） ［以下でそうでないと特に言及されない限り、記号
「＋」はビットごとの排他的ＯＲ動作を示す。］フィー
ルドの第１の要素は乗算器を実現化するために必要とさ
れるゲートの数が最小限にされるように選択された。
【００４４】 ａｌｐｈａ1 ＝ｘ5 ＋ｘ3 ＋ｘ＋１i （２） 現在好まれる実施例内で実現化されたリードソロモン符
号のためのモデルは１２６に等しい指数オフセットを採
用する以下の発生器多項式Ｇ（ｘ）によって規定され
る。
【００４５】 Ｇ（ｘ）＝ｘ4 ＋ａｌｐｈａ18・ｘ3 ＋ａｌｐｈａ87・ｘ2 ＋ａｌｐｈａ18・ ｘ＋１ （３） 因数分解された形では、方程式（３）は以下のようにな
る。
【００４６】 Ｇ（ｘ）＝（ｘ＋ａｌｐｈａ126 ）（ｘ＋ａｌｐｈａ127 ）（ｘ＋ａｌｐｈａ 128 ）（ｘ＋ａｌｐｈａ129 ） （３ａ） １２のＥＣＣバイトは各５１２個のバイトブロックのユ
ーザデータバイト（および２つのチェックバイト）のす
べてを直列バイトごとのベースでシンドローム発生器１
０（図４で示される）の間を通過させるとすぐ発生され
る。値Ｃ（ｘ）はデータおよび各データブロックのため
のクロスチェックバイトに基づくディスクに書込まれた
コード化されたデータ多項式である。値Ｄ（ｘ）はデー
タブロックのデータバイトにのみ基づくコード化された
データ多項式である。値Ｃ′（ｘ）はディスク表面から
読み戻されたコード化されたデータ多項式Ｃ（ｘ）であ
る。したがって、Ｃ′（ｘ）は検出されかつもし訂正可
能であれば訂正されなければならない１つ以上の誤りバ
ーストを含み得る。値Ｒ（ｘ）は値Ｃ′（ｘ）に関連付
けられた残余を含む。
【００４７】各インタリーブ内の各シンドロームバイト
のためのコード化されたデータコードワードＣ（ｘ）は
以下の方程式によって生み出される。
【００４８】 Ｃ（ｘ）＝［ｘ4 ・Ｄ（ｘ）ｍｏｄＧ（ｘ）］＋ｘ4 ・Ｄ（ｘ） （４） 同一のシンドローム発生器１０によるリードバックプロ
セスの間、各インタリーブのための残余値Ｒ（ｘ）は回
復され、かつもしゼロでなければ、以下によって残余ラ
ッチ６８でラッチされる。
【００４９】 Ｒ（ｘ）＝Ｃ′（ｘ）ｍｏｄＧ（ｘ） （５ａ） ＝Ｒ３ｘ3 ＋Ｒ２ｘ2 ＋Ｒ１ｘ＋Ｒ０ （５ｂ） プログラムされたマイクロコントローラ１９６はそれか
ら以下に従って各インタリーブのためのコードワードの
各部分シンドロームバイト（Ｓｉ）をデコードする。
【００５０】
【数１】 （この式において、ｉ＝０、１、２および３であり、か
つ指数＋は加算動作を示す。）もし残余バイト（Ｒ
（ｘ）の係数）が非ゼロ値を有すれば、読戻しデータブ
ロックには少なくとも１つの誤りバーストが存在する。
【００５１】ここに与えられた現在好まれる実施例にお
いて、上の誤り訂正プロセスは３つのインタリーブの各
１つに対して少なくとも１つの誤りバーストをオンザフ
ライで訂正する能力を有する。このオンザフライ誤り訂
正プロセスにおいて、部分シンドロームは以下の形を有
する。
【００５２】 Ｓ０＝ｅｌ．ａｌｐｈａ126*L1 （６） Ｓ１＝ｅｌ．ａｌｐｈａ127*L1 （７） Ｓ２＝ｅｌ．ａｌｐｈａ128*L1 （８） Ｓ３＝ｅｌ．ａｌｐｈａ129*L1 （９） Ｌ１（場所）およびｅ１（単一誤り値）に対する解は以
下のとおりである。
【００５３】 Ｌ１＝ｌｏｇ［ａｌｐｈａL1＝ｌｏｇ［Ｓ１／Ｓ０］ （１０） ｅ１＝Ｓ１．（Ｓ０／Ｓ１）127 （１１） この発明のシステムはまた以下の部分シンドロームに従
って二重バースト誤り訂正を実行する。
【００５４】 Ｓ０＝ｅｌ・ａｌｐｈａ126*L1＋ｅ２・ａｌｐｈａ126*L2 （１２） Ｓ１＝ｅｌ・ａｌｐｈａ127*L1＋ｅ２・ａｌｐｈａ127*L2 （１３） Ｓ２＝ｅｌ・ａｌｐｈａ128*L1＋ｅ２・ａｌｐｈａ128*L2 （１４） Ｓ３＝ｅｌ・ａｌｐｈａ129*L1＋ｅ２・ａｌｐｈａ129*L2 （１５） これらの方程式の解を求めるために、以下のステップが
行なわれる。１．ｐｈｉ１およびｐｈｉ２の値が求めら
れる。
【００５５】
【数２】
【００５６】
【数３】 線形二次方程式（１８）の解を求めるためのいくつかの
方法がある。１つの古典的な方法はすべてのガロア体要
素を方程式に代入してゼロ値を検出するシーン・サーチ
・ループ（Chien Search loop ）を実現化することであ
る。ゼロ値結果が求められた場合は、ループは中止し入
力要素がそれに基づいてＸ１と規定される。もし解が求
められなければ、訂正不可能な誤り事象が検出されたこ
とになる。方程式（１８）は線形二次方程式であるの
で、 ｐｈｉ１＝ｘ１＋ｘ２ （１８ａ） Ｘ２は以下のように求められ得る。
【００５７】 Ｘ２＝Ｘ１＋ｐｈｉ１ （１９） ３．ローケータ値Ｌ１およびＬ２はそれから数値を求め
られる。
【００５８】 Ｌ１＝ｌｏｇ［ｘ１］ （２０） Ｌ２＝ｌｏｇ［ｘ２］ （２１） ４．誤り値ｅ１およびｅ２はそれから数値を求められ
る。
【００５９】
【数４】
【００６０】
【数５】 マイクロプロセッサ１９６で適当な処理能力と速度があ
れば、かつ訂正プロセスにおいて合理的なユーザ信頼レ
ベルがあれば、この発明の方法学を使って二重バースト
誤りをオンザフライで訂正することは実用的である。
【００６１】誤訂正の確率を多数ランダム誤りに対し
て．２３３未満に低減するために、発生器多項式Ｇ
xc（ｘ）はリードソロモンクロスチェッキングを行なう
ために選択された。この発生器多項式は以下の形であ
る。
【００６２】 Ｇxc（ｘ）＝Ｘ2 ＋ａｌｐｈａ1 （２４） このクロスチェック多項式は驚くほど強力なアルゴリズ
ムとなる。これは誤り訂正プロセスをクロスチェッキン
グしかつデータブロック内のデータ値のスクランブリン
グまたはミスオーダリングに敏感である。このクロスチ
ェッキング方法はインタリーブごとに少なくとも単一バ
ースト誤りがある場合にオンザフライでかつインタリー
ブごとに二重バースト誤りがある場合に十分な処理速度
をもって実行されるように設計される。
【００６３】もし特定の誤りが存在すれば、その誤りを
表わす正しい方法は多項式Ｅ（ｘ）としてであり、 Ｅ（ｘ）＝ｅi ｘLi i （２５） である。
【００６４】データブロックになされた誤り訂正の対応
するクロスチェックシンドロームに対する影響を決定す
るために、ａｌｐｈａ1 が誤り多項式（２５）のｘに対
して代入され、それからクロスチェックシンドローム
（ＸＣ）が更新される。シンドロームクロスチェック
（ＸＣ）＝以前の（ＸＣ）＋ｅi ａｌｐｈａLiであり、
ｅi ａｌｐｈａLiは以下に述べられるプログラムされた
マイクロコントローラ１９６によって計算される。もし
更新されたクロスチェックバイトがデータフィールドに
対して訂正が行なわれた後ゼロでなければ、その誤りは
現在の方法学によって訂正不可能であると決定される。
【００６５】このアプローチは、現在の誤りバーストは
たとえば二重バースト訂正の場合に対する予め定められ
た誤訂正確率、たとえば．２３３の範囲内ではなく、か
つ単一バースト誤りシナリオでオンザフライに行なわれ
る誤り訂正動作はデータバーストの誤った訂正または
「誤訂正」という結果にならかなったことを決定するた
めに誤り訂正が正しいかどうかを確かめるための非常に
急速なオンザフライ方法を提供する。注目されるよう
に、上述のクロスチェック多項式（５）において２に等
しくない値の予め定められたａｌｐｈａ1 （ガロア体定
数）を使用することは望ましい。予め定められた開始オ
フセット、たとえば１２６を有するリードソロモン符号
を選択することによって、望ましいａｌｐｈａ1 定数は
２Ｂ（ＨＥＸ）、または００１０１０１１（二進法）と
なる。この特に好ましい実施例において、好ましいａｌ
ｐｈａ1 定数にはゼロと同様多数の１がある。したがっ
て、それはクロスチェック多項式内で驚くほど効果的で
あるために十分な「質量」または「質」を有する、なぜ
ならそれはＥＣＣシンドローム発生器を通って伝播する
とき非常に急速にスクランブルするからである。
【００６６】したがって、クロスチェック多項式のため
の根ａｌｐｈａn を選択する際に、ＥＣＣ多項式のため
に選択された根は回避されなければならない。現在の好
ましい実施例において、ＥＣＣ根はｎ＝１２６、ｎ＝１
２７、ｎ＝１２８およびｎ＝１２９であるように選択さ
れた。これらの値はクロスチェック根ｎ＝１とは異な
り、ファームウェアを単純化しかつオンザフライでのイ
ンタリーブごとの単一誤りバースト訂正のクロスチェッ
キングの速度を高める。
【００６７】この発明が実現化されるディスクドライブ
のためのデータフォーマットは、複数個のたとえば８個
の放射状のデータゾーンを使用する。各ゾーンは複数の
同心データトラックを含み、各トラックは予め定められ
た数のデータセクタを有する。各データセクタは図１の
５１２のデータバイトの配列が続くデータＩＤフィール
ド、２つのクロスチェッキングバイトおよび１２のＥＣ
Ｃバイトを含む。データＩＤフィールドは３つのＥＤＣ
バイトが続くアドレスフィールドを含む。データ記憶を
最大限にするために、分割されたデータフィールドまた
はデータセクタが採用される。「分割されたデータフィ
ールド」というのはサーボセクタＳがデータ表面上の放
射状スポークとともに延び、かつデータセクタの少なく
ともいくらかに割込むまたはそれをセグメントに分割す
るという意味である。現在考えられる型のゾーンにされ
たデータ記録技術は、一定のディスク角速度かまたは変
数データ転送速度かのいずれかを使用するか、または固
定データ転送速度を使用したとえばデータ変換器が放射
状に外部のゾーンから放射状に内部のゾーンへと移動す
るときにディスク速度を遅らせる。現在は、交換された
データ転送速度が好まれる。結果として、異なったデー
タゾーンに対して異なったデータ転送速度があり、かつ
ディスク記憶フォーマットのデータ記憶容量を最適化す
るために選択された異なったゾーンのトラック内には異
なった数のデータセクタがある。また、「可変長、ゼロ
ラン長制限コードのための集積されたエンコーダデコー
ダ（Integrated Encoder Decoder for Variable Lengt
h, Zero Run Length Limited Codes ）という名称のマ
ーチャーゾウの同一譲受人に譲渡された米国特許第4,67
5,652 号で述べられるように、その開示は引用により援
用されるが、１，７ＲＬＬコード化配列はデータ記憶デ
ィスク１６２の記憶表面上のデータコンパクションのた
めに好ましくは使用される。
【００６８】図２のレイアウト図によって与えられる例
に示されるように、たとえば２．５インチの直径の回転
データ記憶ディスク１６２の２つの反対のデータ記憶表
面は表面ごとにたとえば１１０の同心データ記憶トラッ
クを有する放射状に最も外のゾーンＺ１を含み、各々
は、６０のデータセクタとたとえば総記憶容量６．４８
ＭＢｙｔｅのための１秒につき１８．１３メガビット
（Ｍｂｐｓ）（２７．２０のコード化されたデータ周波
数）の生のデータ速度とを含む。次に放射状に内側のゾ
ーンＺ２はたとえば１０９のデータトラックを含み、各
々は５６のデータセクタと１７．４５Ｍｂｐｓの生のデ
ータ速度（２６．１８ＭＨｚのコード化された周波数）
を有する。ゾーン２はディスク１６２の両側に６．１９
メガバイトのユーザデータを記憶する。第３のデータゾ
ーンＺ３は１０９のデータトラックを含み、各々は５２
のデータセクタと１５．６９Ｍｂｐｓの生のデータ速度
（２３．５３ＭＨｚのコード化されたデータ周波数）を
有し、かつそれゆえにディスク１６２の両側に５．７５
メガバイトのユーザデータを記憶する。第４のデータゾ
ーンＺ４は１０９のデータトラックを含み、各々は５２
のデータセクタを有し、かつ１５．６９Ｍｂｐｓの生の
データ速度（２３．５３ＭＨｚのコード化されたデータ
周波数）を有し、かつそれゆえにディスクの両側に５．
７５メガバイトのユーザデータを記憶する。第５のデー
タゾーンＺ５は１０９のデータトラックを含み、各々は
４７のデータセクタを有し、かつ１４．７７Ｍｂｐｓの
生のデータ速度（２２．１５ＭＨｚのコード化されたデ
ータ周波数）を有し、ディスク１４の両側で５．１９メ
ガバイトのユーザデータの記憶を達成する。第６のデー
タゾーンＺ６は１０８のデータトラックを有し、各々は
４４のセクタを有し、かつ１４．００Ｍｂｐｓの生のデ
ータ速度（２１．００ＭＨｚのコード化されたデータ周
波数）を有し、かつディスク１６２の両側で４．８１メ
ガバイトのユーザデータの容量を達成する。第７のデー
タゾーン（Ｚ７は１０８のデータトラックを有し、各々
は４１のセクタを有し、かつディスク１６２の両側で
４．４８メガバイトを記憶するように１２．９５Ｍｂｐ
ｓの生のデータ速度（１９．４３ＭＨｚのコード化され
た周波数）を使用する。第８のデータゾーンＺ８は１０
８のデータトラックを含み、各々３９のデータセクタを
たとえば有し、かつディスク１６２の両側で４．２６メ
ガバイトを記憶するために１２．０９Ｍｂｐｓの生のデ
ータ速度（１８．１３ＭＨｚのコード化された周波数）
を有する。ゾーン８フォーマットの後の１４の同心デー
タトラックをたとえば含むデータ表面１２の放射状に最
も外の領域ＳＹＳは、ディスクドライブサブシステム１
００の動作のために必要とされるシステム情報を含み得
る。第８のデータゾーンの内側でかつ第８のデータゾー
ンのビット転送特性を有するいくつかのトラックがシス
テム診断および他の値の記憶に利用可能にされ得る。
【００６９】これらの８つのデータゾーンは上に与えら
れた特性を有すると説明されるが、ゾーンの数、ゾーン
ごとのトラックおよびセクタの数ならびに各ゾーン内の
データ転送速度は、当業者によってよく理解されるよう
に、ヘッドならびにメディア設計および品質、ヘッド位
置サーボシステムならびに所望の記憶容量に依存して、
与えられた例と異なり得ることを理解しなければならな
い。この例では、４２．９１メガバイトのデータ記憶容
量は単一の２ １／２インチの直径の薄膜メディアデー
タ記憶ディスク１６２を使って、かつ薄膜データ変換器
ヘッド１７０ａおよび１７０ｂを使って達成される。
【００７０】各ゾーン内で使用されるデータ転送周波数
は、システムマイクロコントローラ１９６の制御下で動
作するたとえばシンセサイザ１９０によって好ましくは
合成される。シンセサイザはそれゆえに各データゾーン
のためのコード化された周波数を合成しかつＰＬＬ１８
８に出力するように設定される。
【００７１】図１の例から重要であると考えられること
は、カウントバイトが各データセクタＩＤフィールド内
に含まれていることで、これによりデータシーケンサ１
００はセクタの直後のデータフィールドの構成レイアウ
トをすぐに決定することが可能になる。このレイアウト
は、図２に示されるように、分割されたデータフィール
ドを含むかもしれずまたは含まないかもしれず、かつ１
つ以上の割込サーボセクターを含むかもしれずまたは含
まないかもしれない。
【００７２】図２はまた図式的に複数個の均質に間隔を
あけられたサーボセクタＳ（たとえば５２のサーボセク
タ）を例示し、これらのセクタは記憶ディスク１６２の
データ表面のあたりに均質に配置され、かつ各ゾーンの
データセクタの間に埋込まれるかまたは実際に各ゾーン
のデータセクタに割込む。これらのサーボセクタＳはデ
ータセクタの少なくともいくらかに「割込む」ので、す
べてのサーボセクタ割込に続いて、ドライブがデータ速
度に再び同期化することを可能にするための特別のデー
タ同期フィールドがある。データブロックＩＤフィール
ドに与えられたデータフィールドカウント情報は、デー
タ書込および読戻しプロセスの間データシーケンサ１０
０によって使用され、興味あるデータフィールドのレイ
アウト（つまりサーボセクタ割込の数および場所ならび
に各結果として生じるデータフィールドセグメントの長
さ）を決定する。バイト位置カウントはデータＩＤフィ
ールドごとに異なるので、リアルタイムでＩＤフィール
ドから回復された情報の正確さを確認することは非常に
重要である。この発明は選択されたヘッド１７０によっ
て読出されたデータＩＤフィールドの各１つに対してリ
アルタイムでリードソロモン誤り検出プロセスを行なう
ために同一のシンドローム発生器回路１０（図４）を有
利に使用する。
【００７３】図３ａは分割されたデータフィールドフォ
ーマットに特によく合った現在好まれるデータブロック
ＩＤフィールド配列を例示する。各ＩＤフィールドは９
バイトプリアンブル、ＩＤフィールドアドレスマークバ
イト、３つのデータフィールドカウントバイト、つまり
カウント３、カウント２およびカウント１、セクタ識別
子バイトおよびヘッド識別子バイトを含む。それから３
つの誤り検出コードバイト、つまりＥＤＣバイト１、Ｅ
ＤＣバイト２およびＥＤＣバイト３がありそれに続いて
２バイトパッド、書込スプライスギャップ（ギャップ
２）バイトおよびサーボセクタＳ場所で終端するデータ
フィールドがある。３つのカウントバイト内にある値
は、サーボセクタによって割込まれ得るデータフィール
ドの３つのセグメントまでの長さをそれぞれ決定する。
たとえば、データフィールドの割込が何もなければ、カ
ウントバイト１はたとえば５１２のバイトの全フィール
ドセグメント長を示すであろう。もしいくつかのデータ
ブロックの場合のようにデータフィールドの２つのサー
ボセクタ割込があれば、カウントバイト１は第１のデー
タフィールドセグメントのバイト長を明らかにし、カウ
ントバイト２は第２のデータフィールドセグメントのバ
イト長を明らかにし、かつカウントバイト３はたとえば
第３のデータフィールドセグメントの長さを明らかにす
るであろう。
【００７４】バイトカウント値を含む好ましいゾーンに
されたデータ記録スキームでＩＤフィールドが使用され
る状態で、各ＩＤフィールドから読み戻される情報の正
当性をチェックする誤り検出方法を提供することは非常
に重要になる。３バイトコードは埋込み型サーボセクタ
Ｓがデータブロックの少なくともいくらかに割込む状態
で分割されたデータフィールドを有するこの応用で現在
好まれる。この発明の重要な局面は、図４のシンドロー
ム発生器を利用する誤り検出コード化配列を提供するこ
とである。かかる配列は既にわかっていた。以下の現在
最も好まれるコードは各データＩＤフィールドに付加さ
れる３つの誤り検出チェックバイトを発生する。
【００７５】 ＧＥＤＣ３(x) ＝ｘ3 ＋ａｘ2 ＋ｂｘ＋ｃ （２６） 現在好まれる形では、この誤り検出コードは以下のよう
に表わされ得る。
【００７６】 ＧＥＤＣ３(x) ＝ｘ3 ＋ａｌｐｈａ87・ｘ2 ＋ａｌｐｈａ87・ｘ＋１ （２６ａ） 因数分解された形では、方程式２６ａは次のように書直
される。
【００７７】 ＧＥＤＣ３(x) ＝（ｘ＋ａｌｐｈａ0 ）（ｘ＋ａｌｐｈａ108 ）（ｘ＋ａｌｐ ｈａ147 ） （２６ｂ） これらのａｌｐｈａ係数は連続していないことは調べれ
ば明らかである。このコードは３つの誤り検出バイトを
発生する。図４に表わされたシンドローム発生器は既に
ａｌｐｈａ87乗算器論理を有しているので、その論理は
誤り検出プロセスでの使用に利用可能である。
【００７８】データセクタのデータフィールドに割込む
（かつデータＩＤセクタがバイトカウントを含まない）
埋込み型サーボセクタを使用しないドライブにとって
は、２バイト誤り検出コードは十分であると決定され
た。２バイト誤り検出コードを使用するＩＤフィールド
の一例は図３ｂに示される。図３ｂに示された例におい
て、ＩＤフィールドは９バイトプリアンブル、ＩＤフィ
ールドアドレスマークバイト、シリンダハイバイト、シ
リンダローバイト、ヘッドバイト、セクタバイトならび
に２つの誤り検出コード（ＥＤＣ）バイト、つまりＥＤ
Ｃ１およびＥＤＣ２を含む。前に埋込型サーボセクタＳ
がある次のデータセクタまで割込まれないで続くデータ
フィールドに到達する前に、これらのＥＤＣバイトの後
には２バイトパッドおよびギャップ２バイトが続いた。
【００７９】現在最も好まれる２バイトＥＤＣコードは
以下の一般化された関係によって発生され得る。
【００８０】 ＧＥＤＣ２(x) ＝ｘ2 ＋ａｘ＋ｂ （２７） この式においてｂは１に等しくない。この関係のより特
定的な形は以下のとおりである。
【００８１】 ＧＥＤＣ２(x) ＝ｘ2 ＋ｘ＋ａｌｐｈａ18 （２７ａ） 因数分解された形では、方程式（２７ａ）は次のように
なる。
【００８２】 ＧＥＤＣ２(x) ＝（ｘ＋ａｌｐｈａ22）（ｘ＋ａｌｐｈａ251 ） （２７ｂ） このコードを使ってただ１つの乗算器回路、ａｌｐｈａ
18が要求され、この回路は図４のＥＣＣシンドローム発
生器回路において既に存在している。
【００８３】他のＥＤＣコードはデータブロックのＩＤ
フィールド内の誤りを検出するために利用可能であるこ
とが知られている。しかしながら、以下のアルゴリズム
の各々は付加的な乗算器項を要求し、かつそれゆえに上
に与えられたアルゴリズム（２６）および（２７）より
実現化するにはわずかに複雑である。
【００８４】現在あまり好まれない３バイトＥＤＣコー
ドは以下の関係によって発生され得る。
【００８５】 ＧＥＤＣ３(x) ＝ｘ3 ＋ａｌｐｈａ18・ｘ2 ＋ａｌｐｈａ87・ｘ＋ａｌｐｈａ 18 （２８） ＝（ｘ＋ａｌｐｈａ5 ）（ｘ＋ａｌｐｈａ6 ）（ｘ＋ａｌｐｈ ａ7 ） （２８ａ） 現在あまり好まれない２バイトＥＤＣコードは以下の関
係によって発生され得る。
【００８６】 ＧＥＤＣ２(x) ＝ｘ2 ＋ａｌｐｈａ81・ｘ＋ａｌｐｈａ81 （２９） ＝（ｘ＋ａｌｐｈａ105 ）（ｘ＋ａｌｐｈａ231 ）（２９ａ） 図４を参照して、ＥＣＣシンドローム発生器回路１０は
データフィールドのためのＥＣＣ機能、データフィール
ドのためのクロスチェッキング機能およびデータブロッ
クＩＤフィールドのためのＥＤＣ機能を実行するための
回路を同時に実現化する。単一の単純化された回路１０
内で実行されるこれらの多数の機能はこの発明に従うオ
ンザフライの誤り訂正を容易にする。図４のＥＣＣ回路
１０はバイト直列のデータを運ぶ入来直列データバス１
２を含む。論理ゲート１３の出力状態に従って、データ
エキステンダラッチ１４はバス１２上の直列データを内
部ＥＣＣバス１６上へと送る。バス１６はバイト幅の排
他的ＯＲ（ここではＸＯＲ）ゲートアレイ１８へとつな
がり、そこでは各入来バイトは流出バス６３上で回路１
０のＥＣＣ部分を出るバイトと排他的ＯＲをとられる
（ここではＸＯＲをとられる）。結果として生じる合計
はゲート１８によってゼロ化回路２２を介して他のバス
２４へとつながるバス２０上へ送られる。ゼロ化回路２
２はＥＣＣまたはＥＤＣバイトをデータフィールドに付
加するとき、たとえばディスク動作にまたはディスクフ
ォーマット動作にデータを書込む間のようなときに、バ
ス２０をゼロに強制するために使用される。
【００８７】バス２４は３バイトレジスタ２６の中へと
つながり、その出力はＸＯＲゲートアレイ２８へとつな
がる。バス２４はまたバス３２上でａｌｐｈａ18積を発
生してかつ出力し、かつバス３４上でａｌｐｈａ87積を
発生しかつ出力する二係数乗算器につながる。ａｌｐｈ
ａ18積はバイト幅の排他的ＯＲゲートアレイ２８のシフ
トレジスタ２６からの出力とＸＯＲをとられ、結果とし
て生じる合計は他の３バイトシフトレジスタ３６の間を
通される。バス３４上のａｌｐｈａ87積はそれから他の
バイト幅のＸＯＲゲートアレイ３８のレジスタ３６から
の出力とＸＯＲをとられる。ＸＯＲアレイ３８の出力合
計は他の３バイトシフトレジスタ４０の間を通り、バス
３２上のａｌｐｈａ87積はシフトレジスタ４０からの出
力とＸＯＲをとられ、かつバス４３上の出力合計を与え
る。
【００８８】バス４３上の出力合計はそれからマルチプ
レクサ４４を介して単一バイトレジスタ４６へと選択的
に送られる。マルチプレクサ４４は以下に説明されるＥ
ＤＣプロセスと関連して動作する。単一バイトレジスタ
４６からの出力はそれからバス５４上のａｌｐｈａ87積
とＸＯＲをとられる。この点に関して、バス３４上のａ
ｌｐｈａ87積はマルチプレクサ５０およびゼロ化回路52
の間を通ってバス５４へと到達する。ＸＯＲゲートアレ
イ４８からのバス５５上の出力はマルチプレクサ５６の
間を通って第２の単一バイトシフトレジスタ５８へ到達
する。マルチプレクサ５０および５６は２つのＥＤＣバ
イトか３つのＥＤＣバイトかのどちらかを有するＩＤフ
ィールドの間を選択するために使用される。
【００８９】レジスタ５８の出力はそれからＸＯＲゲー
トアレイ６０のバス５４上のａｌｐｈａ87係数とＸＯＲ
をとられる。ＸＯＲアレイ６０によって出力される結果
として生じる合計はそれから出力バス６３に直接つなが
る単一バイトシフトレジスタ６２の中へ送られかつその
間を通される。レジスタ４６、５８および６２を含む最
後のレジスタグループはＸＯＲゲートアレイ４８および
６０によって分割されて、ＥＤＣ機能が２つかまたは３
つのＥＤＣバイト上で実行されることが可能であること
は明らかである。この態様で、データセクタＩＤフィー
ルドをチェックするための２つのバイトかまたは３つの
バイトのリードソロモン誤り検出コードは最小の付加的
な回路を使って現存するＥＣＣシンドローム発生器１０
内で容易に実行されかつ実現化され得る。
【００９０】正常のＥＣＣ動作の間、ゼロ化回路５２は
入来バイト値（２バイトＥＤＣ）かまたはａｌｐｈａ87
積（３バイトＥＤＣ）かのどちらかの代わりにゼロ係数
を表わす。したがって、正常なＥＣＣ動作の間、ＸＯＲ
ゲートアレイ４８および６０はレジスタ４６、５８およ
び６２の間の経路で機能的に動作不可能になる。マルチ
プレクサ５６は２バイトＥＤＣ動作の間ａｌｐｈａ87積
をレジスタ５８の中に置く。
【００９１】最後のレジスタ６２からの出力バス６３
は、図１で示されるように、回路１０が各データフィー
ルドのＥＣＣチェックバイト位置の中に付加される１２
のＥＣＣシンドロームバイトを適切に間に合って発生し
かつクロックアウトすることを可能にするＥＣＣ出力バ
ス６６へマルチプレクサ６４を介してつながる。２つの
制御信号、つまりバイトクロック信号ＢＹＴＣＬＫＡお
よびＥＣＣ可能化動作信号ＥＣＣＥＮＯＰがＡＮＤゲー
ト１３で結合され、その出力はラッチ１４ならびにシフ
トレジスタ２６、３６、４０、４６、５８および６２を
介して漸進的にバイトをクロック動作するためにマスタ
クロック信号を与える。シフトレジスタ２６、３６、４
０、４６、５８および６２は初期化制御信号ＣＴＬＩＥ
Ｃのアサーションによって予め定められた初期値で初期
化される。この値は任意に選択され得るが、シフトレジ
スタの各初期化で繰り返される。
【００９２】上で注目されるように、シンドローム残余
ラッチ６８はシンドローム発生器回路１０内に設けられ
る。このラッチ６８は多数の残余バイトを受信しかつ記
憶する。３つの残余バイトはバス７０を介して第１のバ
イトを含むレジスタ２６から受信される。さらに３つの
残余バイトはバス７２を介して第４のバイトを含むシフ
トレジスタ３６から受信される。さらに３つの残余バイ
トはバス７４を介して第７のバイトを含むシフトレジス
タ４０から受信される。第１０の残余バイトはバス７６
を介して単一バイトシフトレジスタ４６から受信され、
かつ第１１の残余バイトはバス７７を介してシフトレジ
スタ５８から受信され、一方第１２の残余バイトはバス
７９を介して受信される。
【００９３】残余ラッチ６８は３つの制御信号によって
制御される。まず、５ビット制御信号ＬＡＤＤ［４：
０］は現在動作中のマイクロコントローラサイクルの５
つの最下位アドレスビットを含む。これらの５つのアド
レスビットは特定にラッチされた残余バイトを取出して
オンザフライＥＣＣ動作の間マイクロコントローラ１９
６によって処理するためにマイクロコントローラによっ
て使用される。第２に、シンドロームラッチ閉鎖制御Ｓ
ＹＮＬＣＬＳ信号は残余ラッチ６８を動作してオンザフ
ライＥＣＣ動作のために特定の（たとえば非ゼロの）残
余をラッチするために使用される。残余ラッチ６８は通
常はトラスンペアレントモードである。出力ライン８０
で誤りを検出するとすぐ、データシーケンサ１００がこ
の信号を非同期にアサートして、シフトレジスタ２６、
３６、４０、４６、５８および６２から残余バイトをラ
ッチする。この動作は次のデータセクタのために起こる
再初期化の前に実行される。したがって、１２ビットの
ＥＣＣシンドローム残余はそれから誤り場所および誤り
値がマイクロコントローラ１９６によって決定され、か
つ次のデータセクタがシンドローム発生器回路１０によ
って計算されかつその残余バイトが回復されている間に
訂正されることが可能な情報を与える。第３に、シンド
ロームラッチ開放制御ＳＹＮＬＯＰＥ信号はシンドロー
ムラッチ閉鎖制御信号の逆でなければならない。このＳ
ＹＮＬＯＰＥ信号はシンドローム残余ラッチ６８がトラ
ンスペアレントモードである場合に真であり、かつシン
ドロームラッチ６８がラッチされているときはローであ
る。
【００９４】バス７０、７２、７４、７６および７７上
のバイト値はゼロ検出回路６０に送られ、それらがゼロ
であるかどうかを見るためにチェックされる。シンドロ
ームバイトはシフトレジスタグループ２６、３６、４０
および３つのインタリーブ内の最後のグループの個々の
シフトレジスタ４６、５８、および６２を通って斬進的
にクロック動作するので、シンドロームレジスタの４つ
のグループの各々の第１のものからのバイトのみがＥＣ
Ｃシンドロームゼロチェッキングのためにゼロ検出回路
に入力される必要がある。この配列は論理要素を節約す
る。データ読出動作の間のゼロとのパリティは現在のデ
ータブロック内に誤りが何ら検出されなかったことを示
す。
【００９５】５つの制御値がゼロ検出回路７８に入り、
この５つの制御値とはＥＣＣ可能化動作制御ＥＣＣＥＮ
ＯＰ、誤り検出動作制御ＣＲＣＯＰ、誤り訂正動作制御
ＥＣＣＯＰ、バイトクロック信号ＢＹＴＣＬＫＡおよび
非クロスチェッキング動作制御ＮＯＸＣである。これら
の制御信号はゼロ検出回路７８が特定のＥＣＣシンドロ
ーム、クロスチェッキングシンドロームまたはＥＤＣシ
ンドロームがゼロであるかどうかを決定し、それによっ
てオンザフライ訂正を容易にすることを漸進的に可能に
する。
【００９６】単一ビット残余出力制御値はライン８０上
に与えられる。このラインはチェックされている残余バ
イトがゼロに等しいときはに１論理状態であり、かつゼ
ロ検出回路７８によって決定されるようにゼロとのパリ
ティがないときは他の論理状態である。オンザフライサ
ービスルーチンはマイクロコントローラ１９６によって
要求され、かつその実行の一部としてシンドロームラッ
チ６８によって実際にラッチされたシンドロームバイト
値は、ライン８０上の単一ビットシンドローム値が非ゼ
ロパリティを示すときはいつでも、シンドロームデータ
バス８２を介してディスクファイルのマイクロコントロ
ーラ１９６へと出力される。かかる状態は各データフィ
ールド上に付加された１２のＥＣＣバイトをチェックす
ることから生じ得る。他の誤り状態マイクロコントロー
ラ介入は、たとえば誤り検出コード（ＥＤＣ）動作の間
に、３バイトＩＤチェックフィールドか２バイトＩＤチ
ェックフィールドかのどちらかをチェックすることから
生じ得る。
【００９７】一旦マイクロコントローラ１９６がセクタ
内の誤りバーストをオンザフライで位置決めしかつ訂正
すれば、発生した誤訂正の確率はやはり残余ラッチ１６
８の中で保持されかつ必要に応じてマイクロコントロー
ラ１９６によって読出されるクロスチェック残余バイト
に対するデータの訂正の影響をマイクロコントローラ１
９６に決定させることによって調べられる。
【００９８】クロスチェック残余バイトを得るために、
ＥＣＣデータバス１６上のデータブロックは排他的ＯＲ
ゲート８４の間を通される。ゲート８４からの出力はバ
ス８８上のａｌｐｈａ1 積を計算して出力する乗算器８
６の間を通される。ａｌｐｈａ1 積はそれから２つのバ
イトクロスチェッキングシフトレジスタ９０ａおよび９
０ｂの中にラッチれさる。シフトレジスタ９０ｂからの
出力はＸＯＲゲートアレイ８４に送り戻され、またマル
チプレクサ６４へ他の入力を与えるので、その結果クロ
スチェッキングバイトは図１で示されるようにデータフ
ィールドに付加されることが可能である。
【００９９】レジスタ９０ａからの出力バス９４は第１
のクロスチェッキングバイトがシンドロームラッチ６８
の中にラッチされて、かつまたゼロ検出回路７８によっ
てチェックされることを可能にする。同様に、レジスタ
９０ｂからの出力バス９６は第２のクロスチェッキング
バイトが残余ラッチ６８の中にラッチされるとともにゼ
ロ検出回路７８によってゼロパリティをチェックされる
ことを可能にする。
【０１００】ＥＣＣ残余バイト値がゼロではないと決定
されかつ１２のＥＣＣ残余バイトが残余ラッチの中にラ
ッチされる場合に、そのときレジスタ９０ａおよび９０
ｂにある２つのクロスチェッキング残余バイトもまた残
余ラッチ６８の中にラッチされる。クロスチェッキング
残余バイトはそれから部分シンドロームバイトＸＣ１お
よびＸＣ２へ変換される。マイクロコントローラ１９６
による誤りバースト訂正の計算に続くＥＣＣ動作の後、
それは訂正の部分シンドロームバイトＸＣ１およびＸＣ
２に対する影響を計算する。もしそれらのバイトがデー
タ誤りの訂正後ゼロでなければ、オンザフライ誤り訂正
によって訂正されることが不可能な誤りが存在すると決
定され、データストリームは中止され、かつリトライ
が、一例として、たとえばＳＣＳＩインタフェース規約
に従って実施された従来のＥＣＣ手順に従って処理され
得る。結局、もしクロスチェック残余バイトが訂正後ゼ
ロでなければ、その誤りは訂正不可能であると決定さ
れ、ディスクドライブは中止しかつホストの装置に訂正
不可能な誤りが発生したことを知らせる。もしクロスチ
ェックバイトが誤り訂正後ゼロであれば、データの誤訂
正の確率がそれによって大幅に低減されることが決定さ
れる。
【０１０１】クロスチェッキングシフトレジスタ９０ａ
および９０ｂはそれらを既知の状態に設定する初期化制
御信号ＣＴＬＩＥＣによって初期化され、かつバイトク
ロック信号ＢＹＴＣＬＫＡによって、ならびにＥＣＣお
よびクロスチェッキング動作は制御ゲート８９によって
決定されたように行なわれている（ＩＤフィールド誤り
検出動作の代わりに）ことを示す信号によってクロック
動作される。
【０１０２】以下の説明はそのラベルが図４に現われて
いる様々な制御およびデータ信号をまとめたものであ
る。これらの信号のタイミングは図５に示されたタイミ
ンググラフで与えられる。
【０１０３】ＳＹＮＬＤＡＴ［７：０］シンドロームラ
ッチされたデータ：シンドロームデータのバイトは５ビ
ットのラッチされたアドレス（ＬＡＤＤ）バス上のアド
レスによって決定されるように選択されたラッチされた
シンドロームバイト位置から読出される。このバイトは
マイクロコントローラ読出動作の間マイクロコントロー
ラアドレス／データバスを介して送られる。このデータ
はＲＳＥＣＣ制御信号によってストローブされる。
【０１０４】ＬＡＤＤ［４：０］ラッチされたアドレス
バス：現在動作中のマイクロコントローラアドレスサイ
クルの５つの最下位アドレスビットがシンドロームラッ
チ６８のバイトレジスタの特定的な１つをアドレスする
ために入力される。これらの５つのアドレスビットはど
のラッチされたシンドロームバイトがマイクロコントロ
ーラ読出動作の間マイクロコントローラ１９６に読出さ
れるかを決定するために使用される。
【０１０５】ＳＹＮＬＣＬＳシンドロームラッチ閉鎖：
この信号はオンザフライ誤り訂正のためにシンドローム
ラッチ６８を閉鎖するために使用される。シンドローム
ラッチ６８は通常はトランスペアレントモードである。
ＥＣＣシンドロームの誤りを検出するとすぐ、データシ
ーケンサ回路１００（図６）はこの信号を非同期にアサ
ートしてシンドローム発生器シフトレジスタからシンド
ロームラッチ６８の中へデータをラッチし、その結果誤
りを示すシンドロームデータは失われることはない。デ
ータシーケンサ１００によるこのアサーションは初期化
制御信号ＣＴＬＩＥＣによって次のデータセクタのため
に起こる再初期化に先立って行なわれる。したがって、
コード化された誤り場所を含むシンドロームはマイクロ
コントローラ１９６によってデコードされ、次のセクタ
が読出されかつシンドロームシフトレジスタの組２６、
３６、４０ならびに最後のグループのレジスタ４４、５
８および６２の間を通されている間に訂正される。
【０１０６】ＳＹＮＬＯＰＥシンドロームラッチ開放：
この制御信号はシンドロームラッチ閉鎖制御信号の逆で
なければならない。これはシンドロームラッチ６８がト
ランスペアレントモード（ラッチ出力＝シンドローム）
である場合に真であり、かつシンドロームラッチ６８が
ラッチされて静的である場合に偽である。
【０１０７】ＥＣＣＣＲＣＮ ＥＣＣ／ＣＲＣ制御：こ
の信号はどの型のシンドロームをＥＣＣ発生器１０が計
算しようとしているかを示す。真のときは、この制御ラ
インはＥＣＣおよびクロスチェッキングがデータバイト
上で計算されようとしていることを示す。偽のときは、
このラインはＥＤＣがＩＤフィールドのバイト上で計算
されようとしていることを示す。
【０１０８】ＣＴＬＩＥＣ制御割込ＥＣＣ：真のとき、
この制御ラインはＥＣＣ発生器とクロスチェッキング発
生器との双方のすべてのシンドロームバイトを予め規定
された初期化値に非同期に設定し、この値は不変であり
得るが任意のパターンの１と０である。
【０１０９】ＷＲＧＡＴＥ書込ゲート：この制御信号は
ＣＲＣＯＰ（ＩＤフィールドの誤り検出）かＥＣＣＯＰ
（ＥＣＣ動作）かのどちらかが、シンドロームがバイト
クロックＢＹＴＣＬＫＡによってクロックアウトされて
いる間にシンドローム発生器がシンドロームを計算し続
けることを妨げるために真にアサートされている間に使
用される。
【０１１０】ＣＲＣ２Ｂ２バイトフォーマット：真にア
サートされている場合、この制御信号はデータＩＤフィ
ールド上のＥＤＣのために２バイトフォーマットを選択
する。この場合、同一のシンドローム発生器が２バイト
ＥＤＣのために使用される。デアサートされている場
合、このラインは３バイトＥＤＣシンドロームプロセス
を選択する。
【０１１１】ＳＹＮＤ０残余イコールゼロ：ゼロ検出回
路７８によって出力されたこの制御信号は誤りを検出す
るために使用される。２バイトＥＤＣフォーマット上
で、この信号はもしＥＤＣ残余バイトが両方ともゼロに
等しければ、ＢＹＴＣＬＫＡの立上がり縁に続いてアサ
ートされるであろう。３バイトＥＤＣフォーマットを使
ってかつＥＣＣ動作の間に、この制御信号は、もしバイ
トクロックＢＹＴＣＬＫＡの最後の３つの立上がり縁に
続いてこの信号が真にアサートされれば、ゼロＥＤＣ残
余バイト状態を示すであろう。つまり、もしＢＹＴＣＬ
ＫＡの最後の２つの立上がり縁上でＥＣＣＥＮＡＢが真
にアサートされ、かつＢＹＴＣＬＫＡの後の立上がり縁
上でＥＣＣＥＮＡＢがデアサートした後この信号は真で
あり、ＥＣＣ残余バイトはゼロに等しい。
【０１１２】ＳＥＲＤＯＵＴ［７：１］直列／非直列デ
ータアウト：このバス１２はシンドロームが計算される
ことになっているＥＣＣ回路１０にデータバイトにおい
て伝わる。データはＢＹＴＣＬＫＡの立上がり縁上で正
当でなければならない。データシーケンサ読出動作中
に、ＥＣＣＩＮデータは並直列変換器／直並列変換器Ｓ
ＥＲＤＥＳ１０６から生じ、これは前に引用された同一
譲受人に譲渡されたマーチャーゾウの米国特許第4,675,
652 号でより完全に説明される。データバイト、クロス
チェッキングバイトおよびＥＣＣバイトのすべてはＢＹ
ＴＣＬＫＡと同期してクロック動作される。データシー
ケンサ書込動作中に、ＥＣＣＩＮデータはＦＩＦＯバッ
ファメモリから生じ、すべてのデータバイトはＢＹＴＣ
ＬＫＡと同期してクロック動作され、かつクロスチェッ
キングバイトおよびシンドロームバイトは計算されてデ
ータストリームに付加される。最後のデータバイトに続
いて、ＥＣＣＩＮはＥＣＣＯＵＴに接続されなければな
らず、その結果ＥＣＣシンドロームはクロスチェッキン
グバイト上で計算され得る。
【０１１３】ＥＣＣＤＯＵＴ［７：０］ＥＣＣデータア
ウト：このバス６６はＥＣＣ回路１０から外へデータを
運ぶ。データはＢＹＴＣＬＫＡの立上がり縁上で正当で
ある。ＥＣＣシンドロームデータはＷＲＧＡＴＥおよび
ＥＣＣＯＰ制御ラインが真にアサートされている間、バ
イト直列フォーマットのこのポートで利用可能である。
ＥＤＣシンドロームデータはＷＲＧＡＴＥおよびＣＲＣ
ＯＰ制御ラインが真にアサートされている間利用可能で
ある。
【０１１４】ＢＹＴＣＬＫＡバイトクロックＡ：この信
号はすべてのＥＣＣおよびＥＤＣ動作のための基本クロ
ック動作信号を表わす。
【０１１５】ＥＣＣＥＮＯＰ ＥＣＣ可能化動作：この
制御ラインはどのＢＹＴＣＬＫＡ縁がＥＣＣ回路１０の
ためのデータを含むかを示す。ＢＹＴＣＬＫＡ信号はい
かなる過渡誤りもＢＹＴＣＬＫＡが真である間に発生し
ないようにＡＮＤゲート１３のこの信号とともに内部に
ゲートされる。
【０１１６】ＣＲＣＯＰ ＥＤＣおよびクロスチェッキ
ング制御：この制御ラインはどのバイトがＥＤＣバイト
であってかつどのバイトがクロスチェッキングバイトで
あるかを示す。この信号はその上でＥＤＣまたはクロス
チェッキングバイトがＥＣＣ発生器ブロック１０の中に
クロック動作されるＢＹＴＣＬＫＡの立上がり縁上で真
にアサートされなければならない。
【０１１７】ＥＣＣＯＰ ＥＣＣ動作制御：この制御ラ
インはどのバイトがＥＣＣバイトであるかを示す。この
信号はＥＣＣバイトがＥＣＣシンドローム発生器１０の
中にクロック動作されている間にＢＹＴＣＬＫＡの立上
がり縁上で真にアサートされなければならない。
【０１１８】図５のタイミング図を参照して、共通の水
平な時間ベースに沿うタイミング信号の上部グループは
ＩＤフィールド上でのＥＤＣチェックの間のリストに挙
げられた制御信号の様々な論理状態を示す。図５のタイ
ミング信号の下部グループはＥＣＣおよびクロスチェッ
キング動作の間のリストに挙げられた制御信号の様々な
論理状態を表わす。
【０１１９】ここで図６を参照して、ＥＣＣシンドロー
ム発生器回路１０が、図７に示されかつ以下でより詳細
に論じられるように、全体のディスクドライブアーキテ
クチュア１６０のデータシーケンサ１００内の唯一の機
能的要素であることが理解される。データシーケンサ１
００はパルス検出器から直接入来データを受信するデー
タフィールドアドレスマーク検出器１０２を含む。検出
器１０２は高周波数磁束遷移のシーケンスを探し、その
ようなものが検出されたときには、ＰＬＬ１８８がその
シーケンスにロックされて回復されたディジタルラン長
コード化されたデータがアドレスマークシーケンスの存
在をチェックする。この点に関して、アドレスマーク検
出器１０２は１，７コード化ルールと一致せずかつアド
レスマークを表わすように予め定められた独特のビット
シーケンスを検出するためにデータストリームをモニタ
する。アドレスマーク検出器１０２は、アドレスマーク
を表わすビットシーケンスが生のデータストリームで発
見されるときはいつでも、生のデータストリームからの
バイトクロック信号ＢＹＴＣＬＫＡおよびアドレスマー
ク発見制御信号を発生する。
【０１２０】１，７ラン長制限されたエンコーダ／デコ
ーダ１０４は１，７ラン長制限された（ＲＬＬ）コード
へおよびそのコードから直列データをコード化およびデ
コードし、並直列変換器／直並列変換器（ＳＥＲＤＥ
Ｓ）１０６は直列のビットごとのフォーマットへおよび
それからデータバイトをまとめたりばらしたりする。エ
ンコーダ／デコーダ１０４およびＳＥＲＤＥＳ１０６は
実質上上に記された引用されたマーチャーゾウの米国特
許第4,675,652 号で説明されたようなものである。ＦＩ
ＦＯバイトレジスタ１０８はデータバイトがシーケンサ
１００と外部キャッシュバッファメモリアレイ２１４と
の間で非同期に転送され、外部結晶クロック標準（ディ
スクから読み戻された生のデータストリームと同期化さ
れるＢＹＴＣＬＫＡと反対の）によってクロック動作さ
れることを可能にする。マルチプレクサ１１０は並直列
変換器／直並列変換器１０６およびエンコーダ／デコー
ダ１０４によって２方向データフローを調整し、その結
果ＥＣＣ発生器１０によって発生されるＥＣＣシンドロ
ームバイトは記憶表面へと流れるデータブロックに付加
され、かつ書込可能制御記憶（ＷＣＳ）バス１３４上に
存在するデータ値は記憶のためのディスクに送られるこ
とが可能である。
【０１２１】データＩＤフィールドから読出された参照
データセクタ（つまり物理的なセクタおよび変換器ヘッ
ド）識別バイトは、比較マルチプレクサ１１２を介して
比較回路１１４へと送られる。比較回路１１４はＳＥＲ
ＤＥＳ１０６から受信された実際のデータセクタ識別バ
イトをセクタカウンタ１１６で保持された参照識別バイ
トと比較する。もし一致が存在すれば、所望のセクタ場
所に到達し、かつCompare ＝０制御信号が比較回路１１
４によってジャンプ制御マルチプレクサ回路１３２へと
出力される。書込可能制御記憶（ＷＣＳ）１１６はシー
ケンサ１１０の動作状態のすべてを制御し、かつマイク
ロコントローラアドレスデコーダ１１８によってデコー
ドされたアドレスによって制御されたその場所でマイク
ロコントローラ１９６によって直接読出されかつ書込ま
れた情報を取込んだ制御語を記憶する二重の機能を与え
る。ＢＹＴＣＬＫＡクロックサイクルの半分の間、マル
チプレクサ１２０はマイクロコントローラ１９６による
制御記憶１１６への直接アクセスを可能にする。
【０１２２】ＢＹＴＣＬＫＡサイクルの残りの半分の
間、シーケンサコントローラ１２２からのアドレスは制
御記憶メモリ領域１１６をアドレス指定するために使用
される。コントローラ１２２はコントローラ１２２が複
数個の予め定められた状態にジャンプすることを可能に
するシーケンス制御デコーダブロック１２４、様々なア
ドレス間を選択するシーケンサアドレスマルチプレク
サ、マルチプレクサ１２０を経て制御記憶１１６に応用
するための最後のシーケンサアドレスを保持するための
最後のアドレスレジスタ１２８およびレジスタ１２８で
保持された最後のアドレスをシーケンサアドレスマルチ
プレクサ１２６へ選択的に送り戻す書込可能制御記憶マ
ルチプレクサ１３０を含む。
【０１２３】シーケンサコントローラ１２２は図６に示
されるように複数個の論理入力からジャンプ制御信号を
発生するジャンプ制御マルチプレクサ１３２によって直
接制御される。２８ビット幅書込可能制御記憶（ＷＣ
Ｓ）データバス１３４は書込可能制御記憶メモリ１１６
と直接通信し、かつそこに保持された値が図６に示され
た経路に沿ってシーケンサ１００のいたるところで計算
することを可能にする。オプコードバス１３６はオプコ
ードデコーダ１３８から出てくるように示された制御ラ
イン上の複数個の論理状態に各５ビットオプコードをデ
コードするオプコードデコーダ１３８につながる。ＥＣ
Ｃ／ＣＲＣ ＳＥＬライン、ＥＣＣＯＰラインおよびＣ
ＲＣＯＰラインは、前に説明されたように、ＥＣＣシン
ドローム発生器１０に直接接続する。ＰＵＳＨ ＳＥＬ
ラインはたとえばデータフィールドカウントバイトＣ
３、Ｃ２およびＣ１が４バイトレジスタスタック１４２
のトップ上に直接押付けられることを可能にするプッシ
ュマルチプレクサ１４０へと延びる。トップオブスタッ
ク（ＴＯＳ）バスおよびネクストオブスタック（ＮＯ
Ｓ）バスは、「１」の値でシーケンサカウンタ１４６を
ロードする能力を有するマルチプレクサ１４４を経てバ
イトシーケンスカウンタ１４６にスタック１４２を接続
する。バイトシーケンスカウンタ１４６はシーケンス１
００内に現在のバイトカウント（フロー内のバイトにお
けるフィールド長のままである）を維持する。現在ロー
ドされたバイトカウントがゼロに増分する場合、特定の
フィールドの端部に到達し、シーケンサカウンタ１４６
はジャンプ制御マルチプレクサ１３２にＳＣＮＴ＝０値
を出力し、その結果次の状態がもたらされ得る。
【０１２４】制御デコーダ１４８は書込可能制御記憶１
１６から一次制御バイト、二次制御バイトおよびカウン
ト選択バイトを受信し、書込ゲート信号ＷＲＧＡＴＥお
よびＥＣＣシンドローム発生器１０を直接制御する初期
設定ＥＣＣ信号ＩＥＣＣを含んで、図６のデコーダ１４
８から出るように示された制御ラインを介して出力され
る特定の論理制御値にこれらの値をデコードする。
【０１２５】ループカウンタ１５０は特定のデータブロ
ック転送トランザクションの間に作られるべきループの
数でプリセットされ（各ループはデータブロックを転送
するために要求される状態を名目上表わす）、かつカウ
ントがゼロに達するときＬＯＯＰＣＮＴ＝０制御値を発
生する。要求された数のデータブロックが転送されたこ
とを表わすこの制御値はまたジャンプ制御マルチプレク
サ１３２にも与えられる。インデックスタイムアウトカ
ウンタ１５２はシーケンスコントローラ１２４を制御す
るために使用されるインデックスタイムアウト値ＩＮＸ
ＣＮＴ＝０を発生することによって各トラックの開始の
跡をたどる。サーボセクタＳの第１のセクタに記憶され
た１回転につき１回の生のインデクス信号は、サーボ制
御回路１８０によって検出され、かつインデックスカウ
ンタ１５２をクロック動作するために使用される。シー
ケンスコントローラへの他の入力はジャンプ制御マルチ
プレクサ１３２からのジャンプ値、アドレスマーク検出
器１０２からのアドレスマーク発見値ＡＭＦＯＵＮＤお
よびシーケンスカウンタ１４６からのバイトシーケンス
カウンタＳＣＮＴ＝０値である。
【０１２６】図７を参照して、固定ディスクドライブデ
ータ記憶サブシステム１６０は直径で３．５インチまた
はより好ましくはたとえば２．５インチの直径の記憶デ
ィスクであり（この発明は大小どちらであってもいかな
る実際的なディスクの直径にも関連して有利に作用する
が）、かつディスク１６２が固定されているディスクス
ピンドルハブとともに形成される直接ドライブブラシレ
スＤＣスピンドルモータのようなスピンドルモータ１６
４によって、３６００ＲＰＭのような実質的に一定の角
速度で回転する少なくとも１つの回転データ記憶ディス
ク１６２を含む。モータ１６４はシーケンサ１００、Ｅ
ＮＤＥＣ１０４、サーボコントローラ１８０およびＰＷ
Ｍ出力１７８、マイクロコントローラインタフェース２
０２およびバッファメモリコントローラ２１０を含むＶ
ＬＳＩ回路チップ内に含まれたモータ制御回路１６８に
よって制御されるモータドライバ回路１６６によって駆
動される。
【０１２７】モータ制御回路１６８はたとえば複数のサ
ーボセクタＳの第１のセクタから読出される生のインデ
ックスパルスを供給するサーボ制御回路１８０に直接応
答する。生のインデックスパルスは基準周波数に対して
時間決めされ、かつサーボ制御回路１８０は次から次へ
と示されるスピードアップまたはスローダウン命令をモ
ータドライバ１６６に伝える。
【０１２８】複数個のたとえば薄膜データ変換器ヘッド
１７０ａおよび１７０ｂは、少なくとも１つのデータ記
憶ディスク１６２の反対の主要データ記憶表面にそれぞ
れ関連する。データ変換器ヘッドは好ましくは、必ずし
も必要というわけではないが、質量平衡の回転ボイスコ
イルアクチュエータ１７２のアームアセンブリ１７１の
垂直に整列されたアームに順に装着されたインライン整
列されたロードビームに取付けられる。ヘッド１７０ａ
および１７０ｂはデータ表面に対して接触−開始−中止
関係で従来動作し、かつそれらはたとえばウィンチェス
タ（Winchester）の固定ディスク技術で陳腐な空気ベア
リングに基づく動作中にその表面の上を「飛ぶ」。
【０１２９】アクチュエータ１７２のコイルはフィルタ
１７６から受信されたローパスフィルタされた幅変調パ
ルスから応答して２方向の駆動電流を発達させるサーボ
ドライバ回路１７４によって駆動される。フィルタ１７
６はサーボ制御回路１８０内でサーボパルス幅コンバー
タ１７８に接続される。パルス検出器１８４によって形
づくられるサーボパルスおよびピーク検出器１９２によ
って検出されるピークは、アナログ対ディジタルコンバ
ータ１９４でディジタル値に変換されて、マイクロコン
トローラ１９６に直接伝えられる。埋込型サーボセクタ
Ｓからヘッド１７０によって読出された粗のヘッド位置
情報はＰＬＬ１８８、ＥＮＤＥＣ１０４およびシーケン
サ１００から独立した態様でサーボ制御回路１８０によ
って直接デコードされる。サーボ制御回路１８０は回路
１８０のデータリーダによってデコードされるトラック
識別フィールドおよび精の位置オフセット信号を含む、
各サーボセクタを含む様々なフィールドのためのタイミ
ングを確立するマスタ状態マシンを使って実現化され
る。精の位置オフセット信号の振幅は抽出されピーク検
出回路１９２で保持され時間配分された動作のサーボ位
相の間マイクロコントローラ１９６によって処理され
る。ドライブ１６０にとって現在好ましいサーボ配列の
さらなる詳細は、１９９０年８月１７日に出願された同
一譲受人に譲渡された米国特許出願連続番号第07/569,0
65号で見出され、その開示は引用により援用される。
【０１３０】たとえば各データヘッド１７０ａまたは１
７０ｂはシリコン・システムズ・インコーポレーテッド
（Sylicon Systems, Inc. ）、タスチン（Tustin）、カ
リフォルニア（California）によって作られた型ＳＳＩ
３２Ｒ４６１０Ｒ ２または４チャネル薄膜ヘッド読
出／書込装置または均等物のような前置増幅器／選択／
書込ドライバ回路１８２内に含まれるヘッド選択回路に
よって選択される。選択されたヘッドによって変換され
たアナログ磁束遷移信号は、記憶表面から回復されたア
ナログ信号の信号対雑音比を増大するために、密閉され
たヘッドおよびディスクアセンブリ内でかつデータ変換
器ヘッド１７０ａおよび１７０ｂに非常に近接した多数
の導電トレースを運ぶ薄くかつ柔軟性のあるプラスチッ
クサブストレート（ MylarTM）に好ましくは取付けられ
る回路１８２の前置増幅器部分で前置増幅される。
【０１３１】回復されたアナログデータは従来のように
アナログ磁束遷移をディジタル論理端縁に変形するパル
ス検出器１８４の間を通される。書込事前補正回路１８
６はシーケンサ１００から受信されたディスクに書込ま
れるべきデータを事前補正する。事前補正された書込デ
ータは選択されたヘッド変化器への伝達のためにヘッド
選択／前置増幅器回路１８２に直接供給される。位相ロ
ックされたループ回路１８８はディジタル端縁をデータ
ビットペア（コード化されたデータ）に分離するように
動作し、かつそれらのデータビットペアをシーケンス１
００の一部として図５に例示されるエンコーダ／デコー
ダ１０４に伝える。シンセサイザ１９０は様々な基準周
波数が上に述べられたようにゾーン状にされたビット記
録を与えるために合成されることを可能にする。シンセ
サイザ１９０はプログラムされたマイクロコントローラ
１９６の制御下で直接動作する。パルス検出器１８４、
書込事前補正回路１８６、ＰＬＬ１８８、シンセサイザ
１９０およびサーボバーストピーク検出器１９２はナシ
ョナル・セミコンダクタ・コーポレーション（National
Semiconductor Corporation）によって作られる型ＤＰ
８４９１または均等物のような単一のＶＬＳＩ集積回路
パッケージ内にすべて好ましくは含まれる。
【０１３２】マイクロコントローラアドレス／データバ
ス１９８およびハイオーダアドレスバス２００はマイク
ロコントローラ１９６からシーケンサ１００、エンコー
ダ／デコーダ１０４、モータ制御１６８、サーボ制御回
路１８０およびバッファメモリコントローラ２１０と直
接通信するマイクロコントローラインタフェース２０２
へと直接延びる。述べられたように、これらの回路は好
ましくは、必ずしも必要ではないが、図６のこれらの回
路のための単一ブロックによって提案された単一ＶＬＳ
Ｉ特定用途向けＣＭＯＳ回路内で具体化される。アドレ
スバス２０４はマイクロコントローラインタフェース２
０２からプログラムメモリ２０６へと延びる。プログラ
ムメモリ２０６をアドレス指定するためのアドレスビッ
ト位置のいくらかが発生され、かつマイクロコントロー
ラ１９６によってアドレスバス２０８を介してプログラ
ムメモリ２０６へ直接出力される。
【０１３３】バッファメモリコントローラ２１０はバッ
ファアドレスを発生してデータキャッシュとして好まし
くは構成されるバッファメモリ２１４へバス２１２を介
してそれらを出力する。データブロックはシーケンサ１
００内のＦＩＦＯレジスタ１０８およびバッファデータ
バス２１６を経てバッファメモリ２１４へおよびそれら
から転送される。このバス２１６はまたホストシステム
に接続されたインタフェースバス２２０を経てデータブ
ロックおよび命令値を受信し、かつその値およびブロッ
クをメモリ２１４で記憶し、かつメモリ２１４からイン
タフェースバス２２０を経てホストへ状態値およびデー
タブロックを戻すインタフェース制御回路２１８へ延び
る。インタフェース回路はＳＣＳＩインタフェース標準
のような産業標準ホストサブシステムバスレベルインタ
フェースを実現化するか、または当該技術分野において
従来から知られているＩＤＥインタフェース標準（ＩＢ
ＭＡＴバス）を実現化し得る。たとえば、ＮＣＲ型５３
８０ＳＣＳＩインタフェースコントローラはＳＣＳＩバ
ス規約標準を実現化するために適したインタフェース制
御回路２１８である。
【０１３４】直接メモリアクセス経路はマイクロインタ
フェース２０２およびバッファ制御２１０を経てマイク
ロコントローラ１９６とバッファメモリ２１４との間に
存在する。この経路を使って、誤り場所から誤ったバイ
トを取出し、誤ったバイトと訂正値とのＸＯＲをとり、
かつ訂正値を訂正場所に書込んでこの発明のオンザフラ
イ誤り訂正方法を実現化するために、マイクロコントロ
ーラがバッファメモリ２１４の特定のバイト場所にアク
セスすることは実際的である。
【０１３５】上に繰り返し記されたように、ディスクド
ライブ１６０はこの発明のオンザフライ誤り訂正技術を
利用するために現在好ましいサブシステムまたは環境で
ある。当業者によって理解されるように、タスクを発生
しかつチェックするローレベルの反復性シンドロームの
多くは、図４で示されかつ図４に関連して説明されるシ
ンドローム発生器ハードウェアで実行される。誤り訂正
値を計算するハイレベルタスクはこの明細書で概略を示
された誤り訂正サービスルーチンプログラムに従ってマ
イクロコントローラ１９６によって必要に応じて実行さ
れる。
【０１３６】必ずしも必要ではないが好ましくは、マイ
クロコントローラ１９６はＮＥＣ78322 または均等物の
ような単一モノリシックマイクロコントローラであっ
て、サーボセクタごとに２位相時間分割された配列で動
作し、各サーボセクタの到着に基づく第１の時間間隔は
ヘッド位置決めのためのサーボ制御動作に向けられ、第
２のかつ続く時間間隔はたとえば誤り訂正動作を含む他
のタスクに向けられる。ディスクドライバアーキテクチ
ュアのこの形式のあらましは同一譲受人に譲渡されたム
ーン（Moon）他の米国特許第4,669,004 号で与えられ、
その開示は引用により援用される。第２のかつ続く時間
間隔の間にマイクロコントローラ１９６によって行なわ
れるタスクを管理するための階層的なシステムは、１９
８８年５月１０日出願された同一譲受人に譲渡された米
国特許出願連続番号第07/192,353号で、現在は米国特許
第5,005,089 号で開示され、その開示は引用により援用
される。模範的なマイクロコントローラ１９６の誤り訂
正機能は多数マイクロコントローラアーキテクチュアに
おける１つ以上のマイクロコントローラによって、リア
ルタイム性能は改良され、実現化のコストはより高くな
るが、容易に実行され得る。
【０１３７】概観において、ディスクからのデータ読出
動作のための誤り訂正プロセスはデータ読み戻しプロセ
スの間（および各データブロックが前のデータ書込動作
の間にシンドロームバイトとそれに付加されるクロスチ
ェッキングバイトとを有した後）、以下のステップを含
む。
【０１３８】１． シンドローム発生器１０のシフトレ
ジスタを任意に順番が定められた１と０との周期的に起
こるパターンである予め定められた既知の状態にプリセ
ットするステップ。
【０１３９】２． ディスクから読出されたデータバイ
トのストリームからのデータブロック（データセクタ）
のために、これらのバイトをシンドローム発生器１０の
間を通すことによってシンドローム残余バイトとクロス
チェッキングシンドローム残余バイトとを発生するステ
ップ。
【０１４０】３． 各インタリーブのための残余バイト
が各インタリーブの最後のバイトがシンドローム発生器
１０の中にクロック動作されているときゼロに等しいか
どうかを見るためにチェックするステップ。
【０１４１】ａ．もし各インタリーブのための残余バイ
トがゼロに等しければ、訂正は何も必要ないので次のブ
ロックまたはセクタまで待て。
【０１４２】ｂ．もしインタリーブのための１つ以上の
残余バイトがゼロに等しくなくかつシンドロームラッチ
がシンドロームを保持するために利用可能であれば、ス
テップ４に進め。
【０１４３】ｃ．もし残余バイトがゼロに等しくなくか
つシンドロームラッチがシンドロームを保持するために
現在利用可能でなければ（最後のデータブロックからの
残余バイトは既に開始されたオンザフライ誤り訂正動作
の間そこでラッチされたままであることを意味する）、
データフローを中止せよ。つまりオンザフライ誤り訂正
はその実行を続けることができない。
【０１４４】４． 各インタリーブのための残余をシン
ドロームラッチ６８の中にラッチせよ。これらの残余バ
イトは形Ｒ０、Ｒ１、Ｒ２およびＲ３（各インタリーブ
につき）を有し、 Ｒ（ｘ）＝Ｒ３ｘ3 ＋Ｒ２ｘ2 ＋Ｒ１ｘ＋Ｒ０ （３０） である。現在のデータブロックのための残余バイトＲｉ
がシンドロームラッチ６８の中にラッチされた後、シン
ドローム発生器１０は次のデータブロックのために残余
バイトをデコードし続ける。隣接するデータブロックか
らの１対の非ゼロ残余バイトは、オンザフライ誤り訂正
プロセスの現在述べられた実現化例を効果的に遮断する
であろう、なぜなら現在使用されているマイクロコント
ローラ１９６はオンザフライで連続的なデータブロック
から残余バイトを受信しかつ記憶するための十分なラン
ダムアクセスメモリ空間に欠けるからである。しかしな
がら、増大されたランダムアクセスメモリ空間がこれら
のバイトを保持するために使用され、かつそれゆえに多
数の連続データブロックのためにオンザフライ誤り訂正
を継続することを可能にするために使用される理由は何
もない。遮断の可能性はマイクロコントローラ１９６に
よって第１の誤りを訂正しかつクロスチェッキングシン
ドロームでその訂正をテストするために要求される時間
にも依存する。さらなる制限がブロックバッファメモリ
２１４の大きさに帰する。また、シンドローム発生器１
０は、誤り訂正の速度を上げるために、シンドロームラ
ッチを経てマイクロコントローラ１９６に部分シンドロ
ームバイトを直接計算して出力するための付加的な回路
を設けることによって修正され得る。
【０１４５】５． マイクロコントローラ１９６が誤り
訂正サービスルーチンを要求してかつ実行することを引
起こしかつそのルーチンの実行を開始するステップ。当
業者によって既知であるように、このステップは割込ま
たはポーリング技術によって実現化され得る。
【０１４６】６． 誤り訂正アルゴリズムを実行してい
る間に必要に応じて残余バイトを残余ラッチ６８からマ
イクロコントローラ１９６へ転送するステップ。ファー
ムウェアはもし残余バイトのいずれもがゼロに等しくな
ければ、次の式に従って残余バイトＲ（ｘ）を部分シン
ドロームバイトＳ（ｘ）に変換する。
【０１４７】
【数６】 ここでｉ＝０，１，２および３である。
【０１４８】［指数の＋記号は排他的ＯＲ動作よりはむ
しろ算術的な加算を示す］ので、その結果部分シンドロ
ームＳ０、Ｓ１、Ｓ２およびＳ３が得られる。我々はこ
の変換プロセスをよく調べなければならない、なぜなら
シンドローム発生器１０はまた要求されるハードウェア
の量をより最適に最小限にするために残余バイトＲＩを
与えるためにデータ読戻しの間使用されるからである。
【０１４９】７． 各インタリーブのために、３のイン
タリーブ内で残余バイトを部分シンドロームバイトに変
換するステップ。
【０１５０】 Ｓ０＝データモジュロ（Ｘ＋ａｌｐｈａ126 ） Ｓ１＝データモジュロ（Ｘ＋ａｌｐｈａ127 ） Ｓ２＝データモジュロ（Ｘ＋ａｌｐｈａ128 ） Ｓ３＝データモジュロ（Ｘ＋ａｌｐｈａ129 ） ａ．オンザフライ単一バースト誤り訂正。オンザフライ
単一バースト誤り訂正のために、Ｌ１を誤り場所に等し
くかつｅ１を誤り値に等しくせよ。
【０１５１】（１）もし（Ｓ０＝０）または（Ｓ１＝
０）または（Ｓ２＝０）またはＳ３＝０）であれば、二
重バースト誤り訂正アルゴリズムに進め。
【０１５２】（２）もし（Ｓ１／Ｓ０＝Ｓ２／Ｓ１＝Ｓ
３／Ｓ２）であれば、継続せよ、さもなければ二重バー
スト誤り訂正アルゴリズムに進め。
【０１５３】（３）Ｌ１＝Ｌｏｇ［Ｓ１／Ｓ０］および
ｅ１＝Ｓ１（Ｓ０／Ｓ１）127を実行せよ。
【０１５４】（４）もしＬ１が予め定められた範囲外で
あれば（つまりインタリーブ１に対して０−１７５、イ
ンタリーブ２および３に対して０−１７４）、二重バー
スト誤りに進むか下のステップ８に進め。
【０１５５】ｂ．二重バースト誤り訂正。二重バースト
誤り訂正のために、Ｌ１およびＬ２を誤り場所に等しく
し、かつｅ１およびｅ２をそれぞれの場所での誤り値に
等しくせよ。
【０１５６】（１）上の方程式（１６）および（１７）
に従ってｐｈｉ１およびｐｈｉ２を計算せよ。
【０１５７】（２）もしｐｈｉ１またはｐｈｉ２の分母
または分子がゼロに等しければ、訂正不可能な誤りをホ
ストに知らせよ。
【０１５８】（３）上に与えられた二次方程式（１８）
の根を求めて結果として生じるＸ１およびＸ２値を出力
せよ。
【０１５９】（４）もしｐｈｉ（ｘ）に解がなければ、
訂正不可能な誤りをホストに知らせよ。
【０１６０】（５）上の方程式（１９）および（２０）
に従って誤り場所Ｌ１およびＬ２を計算せよ。もしＬ１
かＬ２のどちらかが予め定められた許される範囲内の値
を超えて位置づけられた値を有すれば、訂正不可能な誤
りをホストに知らせよ。
【０１６１】（６）上に与えられた方程式（２１）およ
び（２２）に従って誤り値ｅ１およびｅ２を計算せよ。
もしｅ１かｅ２のどちらかがゼロに等しければ訂正不可
能な誤りをホストに知らせるか下のステップ８に進め。
【０１６２】８． マイクロコントローラ１９６は変化
したバイトのクロスチェッキング部分シンドロームに対
する影響を計算し、この計算された値を保管し、データ
ブロックの他の２つのインタリーブの各々のためにこの
プロセスを反復する。
【０１６３】９． もし訂正がクロスチェッキングチェ
ッキングステップ８を通過すれば、マイクロコントロー
ラ１９６は誤ったバイトをブロック内の誤り場所から取
出し、訂正されたバイトを与えるために誤ったバイトと
訂正値とのＸＯＲをとり、かつ訂正されたバイトを誤り
場所に書き戻すことによってマイクロインタフェース２
０２およびバッファ制御２１０の間を通じるバッファメ
モリ２１４へのそのＤＭＡチャネルを使って誤りを訂正
する。
【０１６４】１０． 誤り訂正を考慮に入れると、 ａ．もしクロスチェッキング部分シンドロームがゼロに
等しければ、誤り訂正プロセスは誤訂正の確率内にある
と決定され、それゆえに完了される。シンドロームラッ
チ６８は開放され、訂正された誤りを含むメモリバッフ
ァ２１４のデータブロックはホストへの転送のためにそ
れから開放される。
【０１６５】ｂ．もしクロスチェッキング部分シンドロ
ームがゼロに等しくなければ、オンザフライ誤り訂正は
中止されステップ１１が実行される。
【０１６６】１１． １つ以上のリトライが、訂正が達
成されるかまたはその誤りは初めに考えられたよりはる
かに大きいと決定され、その場合には訂正不可能な誤り
がホストに知らされるまで着手される。リトライがマイ
クロコントローラ１９６でプログラムすることによって
命令されるとき、そのリトライはデータフローが割込ま
れた後このプロセスが実行されるという意味でオフライ
ンでマイクロコントローラによって行なわれる。誤りメ
ッセージが発生され、ホストに送られ、リトライプロセ
スはインタフェースで標準のように、たとえば８つのリ
トライの間続き得る。
【０１６７】したがって、オンザフライＥＣＣはそれに
よってデータがホストマシンにトランスペアレントな態
様でディスクからホストに転送される読出チャネルプロ
セスの一部としての背景で本質的に発生する。もしここ
に述べられるトランスペアレントなオンザフライＥＣＣ
方法がユーザが受容可能な信頼レベルに単数または複数
の誤りを訂正することができなければ、より陳腐な誤り
回復活動および手順が、たとえば従来のＳＣＳＩ誤り訂
正標準によりホストとのインタフェースで前面で発生す
るかもしれない。
【０１６８】ＩＤフィールドをチェックするための誤り
検出プロセスはすべてシーケンサ１００内で実行され、
その結果もし誤りがＩＤフィールドで検出されれば、セ
クタが接近不可能であると宣言されるかまたはアクセス
されるまで繰り返される。
【０１６９】この発明の一実施例を説明してきたが、こ
の発明の目的は十分に達成されたことが理解されるであ
ろうし、この発明の構成における多くの変更および幅広
く変化する実施例および応用例がこの発明の精神および
範囲から逸脱することなく提案されることは当業者によ
って理解されるであろう。この開示および説明は純粋に
例証的なものでありいかなる意味においても制限的なも
のではないことが意図される。
【図面の簡単な説明】
【図１】この発明の方法および装置とともに使用するた
めの５１２バイトデータフィールドの概略のグラフであ
って、データフィールドは３つのインタリーブの中に配
列され、それに対して２つのクロスチェッキングバイト
および１２の誤り訂正バイトが付加された。
【図２】回転データ記憶ディスクのデータ表面の平面図
グラフであり、異なったデータ転送速度およびユーザデ
ータ記憶容量を各々が有し、かつデータ記憶表面の全面
に延びる共通に整列されたサーボセクタＳを各々が有す
るトラックの８つのデータゾーンＺ１からＺ８を例示す
る。
【図３】ａは図２のグラフで示されたデータセクタのた
めでありかつ３バイト誤り訂正コードを使用するデータ
ＩＤフィールドの概略のグラフである。ｂはカウント情
報を含まず、かつそれゆえにそれほど有効でない２バイ
ト誤り検出コードを使用することが可能なデータセクタ
ＩＤフィールドの概略のグラフである。
【図４】この発明の方法を実現化するＥＣＣエンコーダ
／デコーダおよびクロスチェッキング構造の詳細なブロ
ック図である。
【図５】図２のＥＣＣ構造の動作を例示する一連のタイ
ミング図である。
【図６】固定ディスクドライバのデータシーケンサ要素
内の図２のＥＣＣ構造を示すブロック図である。
【図７】この発明の原理を実現化する図６のデータシー
ケンスおよびＥＣＣ構造を含む固定ディスクドライブデ
ータ記憶サブシステムのブロック図である。
【符号の説明】
１０ ＥＣＣシンドローム発生器回路 １２ バス １３ 論理ゲート １４ データエキステンダラッチ ２２ ゼロ化回路 ４４ マルチプレクサ ６８ シンドロームラッチ １９６ マイクロコントローラ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】 Ｇ（ｘ）＝（ｘ＋ａｌｐｈａ126 ）（ｘ＋ａｌｐｈａ127 ）（ｘ＋ａｌｐｈａ 128 ）（ｘ＋ａｌｐｈａ129 ） （３ａ） １２のＥＣＣバイトは各５１２個のバイトブロックのユ
ーザデータバイト（および２つのチェックバイト）のす
べてを直列バイトごとのベースでシンドローム発生器１
０（図４および図５で示される）の間を通過させるとす
ぐ発生される。値Ｃ（ｘ）はデータおよび各データブロ
ックのためのクロスチェックバイトに基づくディスクに
書込まれたコード化されたデータ多項式である。値Ｄ
（ｘ）はデータブロックのデータバイトにのみ基づくコ
ード化されたデータ多項式である。値Ｃ′（ｘ）はディ
スク表面から読み戻されたコード化されたデータ多項式
Ｃ（ｘ）である。したがって、Ｃ′（ｘ）は検出されか
つもし訂正可能であれば訂正されなければならない１つ
以上の誤りバーストを含み得る。値Ｒ（ｘ）は値Ｃ′
（ｘ）に関連付けられた残余を含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正内容】
【００７２】図２はまた図式的に複数個の均質に間隔を
あけられたサーボセクタＳ（たとえば５２のサーボセク
タ）を例示し、これらのセクタは記憶ディスク１６２の
データ表面のあたりに均質に配置され、かつ各ゾーンの
データセクタの間に埋込まれるかまたは実際に各ゾーン
のデータセクタに割込む。これらのサーボセクタＳはデ
ータセクタの少なくともいくらかに「割込む」ので、す
べてのサーボセクタ割込に続いて、ドライブがデータ速
度に再び同期化することを可能にするための特別のデー
タ同期フィールドがある。データブロックＩＤフィール
ドに与えられたデータフィールドカウント情報は、デー
タ書込および読戻しプロセスの間データシーケンサ１０
０によって使用され、興味あるデータフィールドのレイ
アウト（つまりサーボセクタ割込の数および場所ならび
に各結果として生じるデータフィールドセグメントの長
さ）を決定する。バイト位置カウントはデータＩＤフィ
ールドごとに異なるので、リアルタイムでＩＤフィール
ドから回復された情報の正確さを確認することは非常に
重要である。この発明は選択されたヘッド１７０によっ
て読出されたデータＩＤフィールドの各１つに対してリ
アルタイムでリードソロモン誤り検出プロセスを行なう
ために同一のシンドローム発生器回路１０（図４および
図５）を有利に使用する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正内容】
【００７４】バイトカウント値を含む好ましいゾーンに
されたデータ記録スキームでＩＤフィールドが使用され
る状態で、各ＩＤフィールドから読み戻される情報の正
当性をチェックする誤り検出方法を提供することは非常
に重要になる。３バイトコードは埋込み型サーボセクタ
Ｓがデータブロックの少なくともいくらかに割込む状態
で分割されたデータフィールドを有するこの応用で現在
好まれる。この発明の重要な局面は、図４および図５の
シンドローム発生器を利用する誤り検出コード化配列を
提供することである。かかる配列は既にわかっていた。
以下の現在最も好まれるコードは各データＩＤフィール
ドに付加される３つの誤り検出チェックバイトを発生す
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正内容】
【００７７】 ＧＥＤＣ３(x) ＝（ｘ＋ａｌｐｈａ0 ）（ｘ＋ａｌｐｈａ108 ）（ｘ＋ａｌｐ ｈａ147 ） （２６ｂ） これらのａｌｐｈａ係数は連続していないことは調べれ
ば明らかである。このコードは３つの誤り検出バイトを
発生する。図４および図５に表わされたシンドローム発
生器は既にａｌｐｈａ87乗算器論理を有しているので、
その論理は誤り検出プロセスでの使用に利用可能であ
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正内容】
【００８２】 ＧＥＤＣ２(x) ＝（ｘ＋ａｌｐｈａ22）（ｘ＋ａｌｐｈａ251 ） （２７ｂ） このコードを使ってただ１つの乗算器回路、ａｌｐｈａ
18が要求され、この回路は図４および図５のＥＣＣシン
ドローム発生器回路において既に存在している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正内容】
【００８６】 ＧＥＤＣ２(x) ＝ｘ2 ＋ａｌｐｈａ81・ｘ＋ａｌｐｈａ81 （２９） ＝（ｘ＋ａｌｐｈａ105 ）（ｘ＋ａｌｐｈａ231 ）（２９ａ） 図４および図５を参照して、ＥＣＣシンドローム発生器
回路１０はデータフィールドのためのＥＣＣ機能、デー
タフィールドのためのクロスチェッキング機能およびデ
ータブロックＩＤフィールドのためのＥＤＣ機能を実行
するための回路を同時に実現化する。単一の単純化され
た回路１０内で実行されるこれらの多数の機能はこの発
明に従うオンザフライの誤り訂正を容易にする。図４お
よび図５のＥＣＣ回路１０はバイト直列のデータを運ぶ
入来直列データバス１２を含む。論理ゲート１３の出力
状態に従って、データエキステンダラッチ１４はバス１
２上の直列データを内部ＥＣＣバス１６上へと送る。バ
ス１６はバイト幅の排他的ＯＲ（ここではＸＯＲ）ゲー
トアレイ１８へとつながり、そこでは各入来バイトは流
出バス６３上で回路１０のＥＣＣ部分を出るバイトと排
他的ＯＲをとられる（ここではＸＯＲをとられる）。結
果として生じる合計はゲート１８によってゼロ化回路２
２を介して他のバス２４へとつながるバス２０上へ送ら
れる。ゼロ化回路２２はＥＣＣまたはＥＤＣバイトをデ
ータフィールドに付加するとき、たとえばディスク動作
にまたはディスクフォーマット動作にデータを書込む間
のようなときに、バス２０をゼロに強制するために使用
される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正内容】
【０１０２】以下の説明はそのラベルが図４および図５
に現われている様々な制御およびデータ信号をまとめた
ものである。これらの信号のタイミングは図６に示され
たタイミンググラフで与えられる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正内容】
【０１０５】ＳＹＮＬＣＬＳシンドロームラッチ閉鎖：
この信号はオンザフライ誤り訂正のためにシンドローム
ラッチ６８を閉鎖するために使用される。シンドローム
ラッチ６８は通常はトランスペアレントモードである。
ＥＣＣシンドロームの誤りを検出するとすぐ、データシ
ーケンサ回路１００（図７および図８）はこの信号を非
同期にアサートしてシンドローム発生器シフトレジスタ
からシンドロームラッチ６８の中へデータをラッチし、
その結果誤りを示すシンドロームデータは失われること
はない。データシーケンサ１００によるこのアサーショ
ンは初期化制御信号ＣＴＬＩＥＣによって次のデータセ
クタのために起こる再初期化に先立って行なわれる。し
たがって、コード化された誤り場所を含むシンドローム
はマイクロコントローラ１９６によってデコードされ、
次のセクタが読出されかつシンドロームシフトレジスタ
の組２６、３６、４０ならびに最後のグループのレジス
タ４４、５８および６２の間を通されている間に訂正さ
れる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正内容】
【０１１８】図６のタイミング図を参照して、共通の水
平な時間ベースに沿うタイミング信号の上部グループは
ＩＤフィールド上でのＥＤＣチェックの間のリストに挙
げられた制御信号の様々な論理状態を示す。図６のタイ
ミング信号の下部グループはＥＣＣおよびクロスチェッ
キング動作の間のリストに挙げられた制御信号の様々な
論理状態を表わす。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正内容】
【０１１９】ここで図７および図８を参照して、ＥＣＣ
シンドローム発生器回路１０が、図９に示されかつ以下
でより詳細に論じられるように、全体のディスクドライ
ブアーキテクチュア１６０のデータシーケンサ１００内
の唯一の機能的要素であることが理解される。データシ
ーケンサ１００はパルス検出器から直接入来データを受
信するデータフィールドアドレスマーク検出器１０２を
含む。検出器１０２は高周波数磁束遷移のシーケンスを
探し、そのようなものが検出されたときには、ＰＬＬ１
８８がそのシーケンスにロックされて回復されたディジ
タルラン長コード化されたデータがアドレスマークシー
ケンスの存在をチェックする。この点に関して、アドレ
スマーク検出器１０２は１，７コード化ルールと一致せ
ずかつアドレスマークを表わすように予め定められた独
特のビットシーケンスを検出するためにデータストリー
ムをモニタする。アドレスマーク検出器１０２は、アド
レスマークを表わすビットシーケンスが生のデータスト
リームで発見されるときはいつでも、生のデータストリ
ームからのバイトクロック信号ＢＹＴＣＬＫＡおよびア
ドレスマーク発見制御信号を発生する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正内容】
【０１２３】シーケンサコントローラ１２２は図７およ
び図８に示されるように複数個の論理入力からジャンプ
制御信号を発生するジャンプ制御マルチプレクサ１３２
によって直接制御される。２８ビット幅書込可能制御記
憶（ＷＣＳ）データバス１３４は書込可能制御記憶メモ
リ１１６と直接通信し、かつそこに保持された値が図７
および図８に示された経路に沿ってシーケンサ１００の
いたるところで計算することを可能にする。オプコード
バス１３６はオプコードデコーダ１３８から出てくるよ
うに示された制御ライン上の複数個の論理状態に各５ビ
ットオプコードをデコードするオプコードデコーダ１３
８につながる。ＥＣＣ／ＣＲＣ ＳＥＬライン、ＥＣＣ
ＯＰラインおよびＣＲＣＯＰラインは、前に説明された
ように、ＥＣＣシンドローム発生器１０に直接接続す
る。ＰＵＳＨ ＳＥＬラインはたとえばデータフィール
ドカウントバイトＣ３、Ｃ２およびＣ１が４バイトレジ
スタスタック１４２のトップ上に直接押付けられること
を可能にするプッシュマルチプレクサ１４０へと延び
る。トップオブスタック（ＴＯＳ）バスおよびネクスト
オブスタック（ＮＯＳ）バスは、「１」の値でシーケン
サカウンタ１４６をロードする能力を有するマルチプレ
クサ１４４を経てバイトシーケンスカウンタ１４６にス
タック１４２を接続する。バイトシーケンスカウンタ１
４６はシーケンス１００内に現在のバイトカウント（フ
ロー内のバイトにおけるフィールド長のままである）を
維持する。現在ロードされたバイトカウントがゼロに増
分する場合、特定のフィールドの端部に到達し、シーケ
ンサカウンタ１４６はジャンプ制御マルチプレクサ１３
２にＳＣＮＴ＝０値を出力し、その結果次の状態がもた
らされ得る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正内容】
【０１２４】制御デコーダ１４８は書込可能制御記憶１
１６から一次制御バイト、二次制御バイトおよびカウン
ト選択バイトを受信し、書込ゲート信号ＷＲＧＡＴＥお
よびＥＣＣシンドローム発生器１０を直接制御する初期
設定ＥＣＣ信号ＩＥＣＣを含んで、図７および図８のデ
コーダ１４８から出るように示された制御ラインを介し
て出力される特定の論理制御値にこれらの値をデコード
する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正内容】
【０１２６】図９を参照して、固定ディスクドライブデ
ータ記憶サブシステム１６０は直径で３．５インチまた
はより好ましくはたとえば２．５インチの直径の記憶デ
ィスクであり（この発明は大小どちらであってもいかな
る実際的なディスクの直径にも関連して有利に作用する
が）、かつディスク１６２が固定されているディスクス
ピンドルハブとともに形成される直接ドライブブラシレ
スＤＣスピンドルモータのようなスピンドルモータ１６
４によって、３６００ＲＰＭのような実質的に一定の角
速度で回転する少なくとも１つの回転データ記憶ディス
ク１６２を含む。モータ１６４はシーケンサ１００、Ｅ
ＮＤＥＣ１０４、サーボコントローラ１８０およびＰＷ
Ｍ出力１７８、マイクロコントローラインタフェース２
０２およびバッファメモリコントローラ２１０を含むＶ
ＬＳＩ回路チップ内に含まれたモータ制御回路１６８に
よって制御されるモータドライバ回路１６６によって駆
動される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正内容】
【０１３１】回復されたアナログデータは従来のように
アナログ磁束遷移をディジタル論理端縁に変形するパル
ス検出器１８４の間を通される。書込事前補正回路１８
６はシーケンサ１００から受信されたディスクに書込ま
れるべきデータを事前補正する。事前補正された書込デ
ータは選択されたヘッド変化器への伝達のためにヘッド
選択／前置増幅器回路１８２に直接供給される。位相ロ
ックされたループ回路１８８はディジタル端縁をデータ
ビットペア（コード化されたデータ）に分離するように
動作し、かつそれらのデータビットペアをシーケンス１
００の一部として図６に例示されるエンコーダ／デコー
ダ１０４に伝える。シンセサイザ１９０は様々な基準周
波数が上に述べられたようにゾーン状にされたビット記
録を与えるために合成されることを可能にする。シンセ
サイザ１９０はプログラムされたマイクロコントローラ
１９６の制御下で直接動作する。パルス検出器１８４、
書込事前補正回路１８６、ＰＬＬ１８８、シンセサイザ
１９０およびサーボバーストピーク検出器１９２はナシ
ョナル・セミコンダクタ・コーポレーション（National
Semiconductor Corporation）によって作られる型ＤＰ
８４９１または均等物のような単一のＶＬＳＩ集積回路
パッケージ内にすべて好ましくは含まれる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正内容】
【０１３２】マイクロコントローラアドレス／データバ
ス１９８およびハイオーダアドレスバス２００はマイク
ロコントローラ１９６からシーケンサ１００、エンコー
ダ／デコーダ１０４、モータ制御１６８、サーボ制御回
路１８０およびバッファメモリコントローラ２１０と直
接通信するマイクロコントローラインタフェース２０２
へと直接延びる。述べられたように、これらの回路は好
ましくは、必ずしも必要ではないが、図７および図８の
これらの回路のための単一ブロックによって提案された
単一ＶＬＳＩ特定用途向けＣＭＯＳ回路内で具体化され
る。アドレスバス２０４はマイクロコントローラインタ
フェース２０２からプログラムメモリ２０６へと延び
る。プログラムメモリ２０６をアドレス指定するための
アドレスビット位置のいくらかが発生され、かつマイク
ロコントローラ１９６によってアドレスバス２０８を介
してプログラムメモリ２０６へ直接出力される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正内容】
【０１３５】上に繰り返し記されたように、ディスクド
ライブ１６０はこの発明のオンザフライ誤り訂正技術を
利用するために現在好ましいサブシステムまたは環境で
ある。当業者によって理解されるように、タスクを発生
しかつチェックするローレベルの反復性シンドロームの
多くは、図４および図５で示されかつ図４および図５に
関連して説明されるシンドローム発生器ハードウェアで
実行される。誤り訂正値を計算するハイレベルタスクは
この明細書で概略を示された誤り訂正サービスルーチン
プログラムに従ってマイクロコントローラ１９６によっ
て必要に応じて実行される。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この発明の方法および装置とともに使用するた
めの５１２バイトデータフィールドの概略のグラフであ
って、データフィールドは３つのインタリーブの中に配
列され、それに対して２つのクロスチェッキングバイト
および１２の誤り訂正バイトが付加された図である。
【図２】回転データ記憶ディスクのデータ表面の平面図
グラフであり、異なったデータ転送速度およびユーザデ
ータ記憶容量を各々が有し、かつデータ記憶表面の全面
に延びる共通に整列されたサーボセクタＳを各々が有す
るトラックの８つのデータゾーンＺ１からＺ８を例示す
る図である。
【図３】ａは図２のグラフで示されたデータセクタのた
めでありかつ３バイト誤り訂正コードを使用するデータ
ＩＤフィールドの概略のグラフの図であり、ｂはカウン
ト情報を含まず、かつそれゆえにそれほど有効でない２
バイト誤り検出コードを使用することが可能なデータセ
クタＩＤフィールドの概略のグラフの図である。
【図４】この発明の方法を実現化するＥＣＣエンコーダ
／デコーダおよびクロスチェッキング構造の詳細なブロ
ック図である。
【図５】この発明の方法を実現化するＥＣＣエンコーダ
／デコーダおよびクロスチェッキング構造の詳細なブロ
ック図である。
【図６】図２のＥＣＣ構造の動作を例示する一連のタイ
ミング図である。
【図７】固定ディスクドライバのデータシーケンサ要素
内の図２のＥＣＣ構造を示すブロック図である。
【図８】固定ディスクドライバのデータシーケンサ要素
内の図２のＥＣＣ構造を示すブロック図である。
【図９】この発明の原理を実現化する図７および図８の
データシーケンスおよびＥＣＣ構造を含む固定ディスク
ドライブデータ記憶サブシステムのブロック図である。
【符号の説明】 １０ ＥＣＣシンドローム発生器回路 １２ バス １３ 論理ゲート １４ データエキステンダラッチ ２２ ゼロ化回路 ４４ マルチプレクサ ６８ シンドロームラッチ １９６ マイクロコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハン・シィ・ニューエン アメリカ合衆国、95131 カリフォルニア 州、サン・ホーゼィ、ハツレット・コー ト、1286 (72)発明者 マイケル・ジィ・マチャド アメリカ合衆国、80303 コロラド州、ボ ウルダー、パノラマ・ドライブ、7509

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 データブロックの複数の連続ブロックを
    一時的に記憶するためのブロックバッファメモリ手段
    と、ブロックバッファメモリ手段を経て送られたデータ
    ブロックのフローを監督するためのマイクロコントロー
    ラ手段とを経てソースから目的地へと流れる実質的に隣
    接するデータブロックのシーケンス内のデータブロック
    上でオンザフライ誤り訂正を行なうためのリードソロモ
    ン誤り訂正装置であって、 ソースから各データブロックを受信しかつ処理するため
    のストリームに接続され、前記データブロックのために
    ガロア体シンドローム発生器および複数の誤り訂正残余
    バイトを回復するための残余回復回路手段を含み、前記
    バイトはソースから送られているそれに付随してデータ
    ブロックに付加されたシンドロームバイトに関連し、 発生器および残余回復回路手段は前記回復された複数の
    誤り訂正シンドロームバイトの予め定められたバイトを
    名目の値と比べるためのチェッキング手段と前記チェッ
    キング手段によって定められた非等価に応答して回復さ
    れた部分誤り訂正残余バイトをラッチするためのラッチ
    手段とを含み、 マイクロコントローラ手段は前記非等価に応答して誤り
    訂正サービスルーチンファームウェア手段を実行し、か
    つその後回復された誤り訂正残余バイトを選択的に得る
    ためのラッチ手段への直接アクセスを有し、かつさらに
    得られた再発生された誤り訂正残余バイトから少なくと
    も１つの誤り場所と対応する誤り値とを計算するための
    計算手段を実現化し、計算手段は誤っていると決定され
    たブロックのデータに取ってかわるための訂正されたデ
    ータを発生し、かつさらにそれが目的地に転送される前
    にそこに記憶されたブロックの誤ったデータに訂正され
    たデータを代入するためのバッファメモリ手段に直接ア
    クセスするための直接アクセス手段を制御する、装置。
  2. 【請求項２】 発生器および回復回路手段は前記ソース
    から流れる前に各データブロックに前に付加されたクロ
    スチェッキングシンドローム情報を回復しかつ前記回復
    されたクロスチェッキングシンドローム情報を前記ラッ
    チ手段に記憶するためのリードソロモンクロスチェック
    シンドローム発生器手段をさらに含み、マイクロコント
    ローラは、誤り訂正サービスルーチンファームウェア手
    段を実行するとすぐ、誤り訂正の回復されたクロスチェ
    ッキングシンドローム情報に対する影響をさらにチェッ
    クする、請求項１に記載の装置。
  3. 【請求項３】 発生器および回復回路手段は各前記デー
    タブロックのデータＩＤフィールドに前に付加された誤
    り検出シンドローム情報を回復しかつチェックするため
    の誤り検出手段をさらに含む、請求項１に記載の装置。
  4. 【請求項４】 発生器および回復回路手段はｘ8 ＋ｘ4
    ＋ｘ3 ＋ｘ2 ＋１の形を有するフィールド発生器多項式
    によって発生されるガロア体（２8 ）に従って誤り訂正
    コード化シンドローム情報を発生し、かつフィールドの
    第１の項はｘ 5 ＋ｘ3 ＋ｘ＋１（００１０１０１１二進
    法である）であり、各誤り訂正シンドローム多項式はＧ
    （ｘ）＝Ｘ4 ＋（ａｌｐｈａ18）・ｘ3 ＋（ａｌｐｈａ
    87）・ｘ2 ＋（ａｌｐｈａ18）・ｘ1 ＋１の形である、
    請求項１に記載の装置。
  5. 【請求項５】 リードソロモン誤り訂正およびクロスチ
    ェッキング装置であって、ブロックバッファメモリ手段
    を経てソースから目的地へ流れる実質的に隣接するデー
    タブロックのシーケンス内のデータブロック上で誤り訂
    正およびクロスチェッキングを行ない、ブロックバッフ
    ァメモリ手段はデータブロックの複数の連続するブロッ
    クを一時的に記憶するためのものであり、装置はブロッ
    クバッファメモリ手段を経て送られたデータブロックの
    フローを監督するためのマイクロコントローラ手段を含
    み、 ソースからの各データブロックを受信しかつ処理するた
    めのストリームに接続されて、前記データブロックのた
    めに複数の誤り訂正残余バイトを回復するためのガロア
    有限体シンドローム発生器および残余回復回路手段を含
    み、前記バイトはソースから送られているそれに付随し
    てデータブロックに付加されるシンドロームバイトに関
    連し、 発生器および残余回復回路手段は前記回復された複数の
    誤り訂正残余バイトの予め定められたバイトを名目値と
    比較してその等価または非等価を決定するためのチェッ
    キング手段を含み、かつ多項式Ｇ（ｘ）＝ｘ2 ＋ａに従
    ってクロスチェックシンドローム情報に関するクロスチ
    ェッキング残余情報を回復するためのリードソロモンク
    ロスチェックシンドローム回復手段をさらに含み、この
    式においてａは１に等しくなくソースから送られている
    それに付随してデータブロックに付加され、 マイクロコントローラ手段は前記非等価に応答して誤り
    訂正サービスルーチンファームウェア手段を実行し、そ
    の後回復された誤り訂正残余バイトを選択的に得るため
    のラッチ状態への直接アクセスを有し、かつさらに得ら
    れた再発生された誤り訂正残余バイトから少なくとも１
    つの誤り場所と対応する誤り値とを計算するための計算
    手段を実現化し、計算手段は誤っていると決定されたブ
    ロックのデータを取って代わるための訂正されたデータ
    を発生して、かつ訂正されたデータのクロスチェック残
    余情報に対する影響を計算し、かつさらにそれが目的地
    に転送される前にそこに記憶されたブロックの誤ったデ
    ータに訂正されたデータを代入するためのバッファメモ
    リ手段に直接アクセスするための直接アクセス手段を制
    御する、装置。
  6. 【請求項６】 リードソロモンクロスチェックシンドロ
    ーム情報は多項式Ｇ（ｘ）＝ｘ2 ＋ａｌｐｈａ1 に従
    う、請求項５に記載の装置。
  7. 【請求項７】 ブロックバッファメモリ手段を経てソー
    スから目的地へ流れる実質的に隣接するデータブロック
    のシーケンス内でデータブロック上で誤り訂正を行な
    い、ためのブロックバッファメモリ手段はデータブロッ
    クの複数の連続するブロックを一時的に記憶するための
    ものであり、かつ各前記ブロックのデータＩＤフィール
    ド上で誤り検出を行なうためのリードソロモン誤り訂正
    および検出装置であって、装置はブロックバッファメモ
    リ手段を経て送られるデータブロックのフローを監督す
    るためのマイクロコントローラ手段を含み、 ソースから各データブロックを受信しかつ処理するため
    のストリームに接続されて、前記データブロックのため
    に複数の誤り訂正残余バイトを回復するためのガロア有
    限体シンドローム発生器および残余回復回路手段を含
    み、前記バイトはソースから送られていあるそれに付随
    してデータブロックに付加されるシンドロームバイトに
    関連し、 発生器および残余回復回路手段は前記回復された複数の
    誤り訂正シンドロームバイトの予め定められたバイトを
    名目値と比較して、等価同値または非等価を決定するた
    めのチェッキング手段を含み、かつさらに次の多項式に
    従う２バイトシンドロームに従ってそれに付加された誤
    り検出情報を有する前記データＩＤフィールドで誤りを
    検出するための誤り検出手段をさらに含み、その多項式
    はＧＥＤＣ２（ｘ）＝ｘ2 ＋ａｘ＋ｂでありこの式にお
    いてｂは０に等しくない、装置。
  8. 【請求項８】 誤り検出手段は次の多項式に従って２バ
    イトシンドロームを発生し、その多項式はＧ
    ＥＤＣ２（ｘ）＝ｘ2 ＋ｘ＋ａｌｐｈａ18である、請求
    項７に記載の装置。
  9. 【請求項９】 発生器および回復回路手段は次の多項式
    に従って２バイトシンドロームを発生することによって
    各前記データブロックのデータＩＤフィールドにおける
    誤りを検出するための誤り検出手段をさらに含み、その
    多項式はＧＥＤＣ２（ｘ）＝ｘ2 ＋ａｌｐｈａ81・ｘ＋
    ａｌｐｈａ81である、請求項７に記載の装置。
  10. 【請求項１０】 ブロックバッファメモリ手段を経てソ
    ースから目的地へ流れる実質的に隣接するデータブロッ
    クのシーケンス内のデータブロック上で誤り訂正を行
    い、ブロックバッファメモリ手段はデータブロックの複
    数の連続するブロックを一時的に記憶するためのもので
    あり、かつ各前記ブロックのデータＩＤフィールド上で
    誤り検出を行なうためのリードソロモン誤り訂正および
    検出装置であって、ものであって、装置はブロックバッ
    ファメモリ手段を経て送られたデータブロックのフロー
    を監督するためのマイクロコントローラ手段を含み、 ソースからの各データブロックを受信しかつ処理するた
    めのストリームに接続されて前記データブロックのため
    に複数の誤り訂正残余バイトを回復するためのガロア有
    限体シンドローム発生器および残余回復回路手段を含
    み、前記バイトはソースから送られているあるそれに付
    随してデータブロックに付加されたシンドロームバイト
    に関連し、 発生器および残余回復回路手段は前記回復された複数の
    誤り訂正シンドロームバイトの予め定められたバイトを
    名目値と比較して、その等価または非等価を決定するた
    めのチェッキング手段を含み、かつ次の多項式に従う３
    バイトシンドロームに従ってそれに付加された誤り検出
    情報を有する前記データＩＤフィールドにおける誤りを
    検出するための誤り検出手段をさらに含み、その多項式
    はＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｘ2 ＋ｂｘ＋ｃである、
    装置。
  11. 【請求項１１】 誤り検出手段は次の形の３バイトシン
    ドロームを発生し、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ87・ｘ2 ＋ａｌｐ
    ｈａ87・ｘ＋１である、請求項１０に記載の装置。
  12. 【請求項１２】 発生器および回復回路手段は次の形の
    ３バイトシンドロームを発生することによってデータブ
    ロックのデータＩＤフィールドにおける誤りを検出する
    ための誤り検出手段をさらに含み、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ81・ｘ2 ＋ａｌｐ
    ｈａ87・ｘ＋ａｌｐｈａ18である、請求項１０に記載の
    装置。
  13. 【請求項１３】 計算システム内のデータブロック転送
    経路において使用するためのリードソロモン誤り訂正符
    号シンドローム発生器装置であって、転送されている各
    データブロックはブロックのデータ内の誤りの検出およ
    び訂正を可能にするためのその端部に付加されたリード
    ソロモン誤り訂正コード化シンドローム情報を含み、各
    データブロックに付加されたリードソロモンクロスチェ
    ッキングシンドローム情報をさらに含み、誤り訂正コー
    ド化シンドローム情報はブロックのクロスチェッキング
    シンドローム情報に関連してさらに引出され、ｘ8 ＋ｘ
    4 ＋ｘ3 ＋ｘ2 ＋１の形を有するフィールド発生器多項
    式によって発生されるガロア体（２8 ）に従って誤り訂
    正コード化シンドローム情報を計算するための誤り訂正
    コードシンドローム発生器手段を含み、フィールドの第
    １の項はｘ5 ＋ｘ 3 ＋ｘ＋１（００１０１０１１二進法
    である）であり、各誤り訂正シンドローム多項式はＧ
    （ｘ）＝ｘ4 ＋（ａｌｐｈａ18）・ｘ3 ＋（ａｌｐｈａ
    87）・ｘ2 ＋（ａｌｐｈａ18）・ｘ1 ＋１であり、形Ｇ
    （ｘ）＝ｘ2 ＋ｂの形の多項式からのクロスチェッキン
    グシンドローム情報を計算するためのクロスチェックシ
    ンドローム発生器手段をさらに含み、この式においてｂ
    は１に等しくない、装置。
  14. 【請求項１４】 クロスチェックシンドローム発生器手
    段は同時式Ｇ（ｘ）＝ｘ2 ＋ａｌｐｈａ1 の形の多項式
    からクロスチェッキングシンドローム情報を計算する、
    請求項１３に記載の装置。
  15. 【請求項１５】 クロスチェックシンドローム発生器手
    段は直列バイトのクロック動作されたデータストリーム
    として各入来データブロックを受信するための入力と、 入来データブロックのクロック動作されたデータストリ
    ームの各バイトをフィードバックバイトと合計して、合
    計バイトを生み出すための第１の合計接合手段と、 ａｌｐｈａ1 で合計バイトを掛けて第１の積バイトを生
    み出すための第１の乗算器手段と、 第１の乗算器手段に接続されて第１のバイトクロック期
    間の間第１の積バイトを記憶し、かつ後続のバイトクロ
    ック期間の間後続の積バイトを記憶するための第１のク
    ロック動作されたラッチステージ手段と、 第１のクロック動作されたラッチステージ手段に接続さ
    れて第２のバイトクロック期間の間第１の積バイトを記
    憶するための第２のクロック動作されたラッチステージ
    手段とを含み、第２のクロック動作されたラッチステー
    ジ手段は第２のバイトクロック期間の間合計接合へのフ
    ィードバックバイトとして第１の積バイトをフィードバ
    ックする、装置。
  16. 【請求項１６】 計算システム内のデータブロック転送
    経路で使用するためのリードソロモン誤り訂正符号シン
    ドローム発生器装置であって、転送されている各データ
    ブロックはブロックのデータ内の誤り検出および訂正を
    可能にするためのその端部に付加されたリードソロモン
    誤り訂正コード化シンドローム情報を含み、各データブ
    ロックに付加されたリードソロモンクロスチェッキンク
    シンドローム情報をさらに含み、誤り訂正コード化シン
    ドローム情報はブロックのクロスチェックシンドローム
    情報に関連してさらに引出され、残余ラッチ手段を含む
    オンザフライ誤り訂正コードシンドローム発生器手段を
    含み、シンドローム発生器手段はｘ8 ＋ｘ4 ＋ｘ3 ＋ｘ
    2 ＋１の形を有するフィールド発生器多項式によって発
    生されたガロア体（２8 ）に従って誤り訂正コード化シ
    ンドローム情報を計算し、フィールドの第１の項はｘ5
    ＋ｘ3 ＋ｘ＋１（００１０１０１１二進法である）であ
    り、各誤り訂正シンドロームはＧ（ｘ）＝ｘ4 ＋（ａｌ
    ｐｈａ18）・ｘ3 ＋（ａｌｐｈａ87）・ｘ2 ＋（ａｌｐ
    ｈａ18）・ｘ1 ＋１の形であり、かつ誤り訂正コードシ
    ンドローム発生器手段はデータブロックのデータＩＤフ
    ィールドのための誤り検出シンドロームを発生するため
    の手段をさらに含む、装置。
  17. 【請求項１７】 データブロックのデータＩＤフィール
    ドのための誤り検出シンドロームを発生するため手段は
    次の形の２バイトシンドロームを発生し、その形は ＧＥＤＣ２（ｘ）＝ｘ2 ＋ａｘ＋ｂであり、この式にお
    いてｂは１に等しくない、装置。
  18. 【請求項１８】 誤り検出シンドロームを発生するため
    の手段は次の形の２バイトシンドロームを発生し、その
    形は ＧＥＤＣ２（ｘ）＝ｘ2 ＋ｘ＋ａｌｐｈａ18である、請
    求項１７に記載の装置。
  19. 【請求項１９】 データブロックのデータＩＤフィール
    ドのための誤り検出シンドロームを発生するための手段
    は次の形の２バイトシンドロームを発生し、その形は ＧＥＤＣ２（ｘ）＝ｘ2 ＋ａｌｐｈａ81・ｘ＋ａｌｐｈ
    ａ81である、請求項１７に記載の装置。
  20. 【請求項２０】 データブロックのデータＩＤフィール
    ドのための誤り検出シンドロームを発生するための手段
    は次の形３バイトシンドロームを発生し、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｘ2 ＋ｂｘ＋ｃである、請
    求項１２に記載の装置。
  21. 【請求項２１】 データブロックのデータＩＤフィール
    ドのための誤り検出シンドロームを発生するための手段
    は次の形の３バイトシンドロームを発生し、その形は、 ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ87・２＋ａｌｐｈ
    ａ87・ｘ＋１である、請求項２０に記載の装置。
  22. 【請求項２２】 データブロックのデータＩＤフィール
    ドのための誤り検出シンドロームを発生するための手段
    は次の形の３バイトシンドロームを発生し、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ87・２＋ａｌｐｈ
    ａ87・ｘ＋ａｌｐｈａ 18である、請求項２０に記載の装
    置。
  23. 【請求項２３】 データブロックデコーディングプロセ
    ス内で、実質的に隣接するデータブロックのストリーム
    内で前記データブロックを訂正するためのオンザフライ
    誤り訂正方法であって、各ブロックはデータデコーディ
    ングプロセスの前に発生するコーデ化プロセスの間予め
    定められたリードソロモン符号に従って計算されかつ付
    加された誤りシンドローム情報を有し、 誤りシンドローム情報に関連した回復された情報を得る
    ためにシンドローム情報回復回路の中をデータのブロッ
    クを通過させるステップと、 回復された情報をゼロと比較して誤りバーストがデータ
    ブロック内に存在するかどうかを決定するステップと、
    さらにもし誤りバーストが存在すると決定されれば、 ストリームの次のデータブロックのためにシンドローム
    情報回復回路を自由にするために回復された情報をシン
    ドロームラッチの中にラッチするステップと、 マイクロコントローラ手段が誤り訂正サービスルーチン
    ファームウェア手段を要求してかつ実行することを引起
    こすステップと、 回復された情報のバイトをシンドロームラッチからマイ
    クロコントローラ手段へと選択的に転送するステップ
    と、その後マイクロコントローラ手段とファームウェア
    手段とを使ってファームウェア手段によってマイクロコ
    ントローラ手段内で実現化された予め定められたリード
    ソロモンバースト誤り訂正アルゴリズムに従って誤りバ
    ーストのための場所および訂正された値を決定するステ
    ップと、さらにポストシステムに伝えられる前に誤りバ
    ーストを含むことが検出されたブロック内で訂正された
    値を誤りバーストと置換えるステップとを含む、方法。
  24. 【請求項２４】 データブロックはコード化プロセスの
    間計算されかつそれに付加されたリードソロモンクロス
    チェック情報をさらに含み、方法は回復されたクロスチ
    ェック残余情報を残余ラッチの中にラッチするステップ
    と、回復されたクロスチェック残余情報を回復されたク
    ロスチェック部分シンドローム情報に変換するステップ
    と、さらにファームウェアによって可能化されたマイク
    ロコントローラ手段を使って、回復されたクロスチェッ
    ク部分シンドローム情報に対する正しい値の影響を決定
    して、正しい値が決定された後可能な誤訂正を検出する
    ステップとをさらに含む、請求項２３に記載の方法。
  25. 【請求項２５】 少なくとも１つの回転データ記憶ディ
    スクと、ディスクにデータを書込みかつディスクからデ
    ータを読出すための少なくとも１つの放射状に位置決め
    可能なデータ変換器と、データ書込動作の間ブロックバ
    ッファメモリ手段からディスク上に直列にデータブロッ
    クをシーケンスしかつデータ読出動作の間ブロックバッ
    ファメモリ手段への伝達のためにデータブロックの中に
    直列データをシーケンスするためのシーケンサ手段とを
    含み、ブロックバッファメモリ手段は複数の前記ブロッ
    クを記憶することが可能であり、かつマイクロプロセッ
    サ手段はデータ変換器ヘッドを選択されたデータトラッ
    ク場所に位置付けるためのヘッド位置決め装置手段を監
    督しかつデータシーケンサ手段、ブロックバッファメモ
    リ手段およびホストへのインタフェースを経るホストコ
    ンピュータへのデータの転送を監督するためのマイクロ
    プロセッサ手段を含む。ディスクドライブデータ記憶サ
    ブシステム内でオンザフライ誤り訂正を行なうためのリ
    ードソロモン誤り訂正装置であって、 各データブロックを受信しかつ処理するためのシーケン
    サ手段に接続されて前記データブロックのための複数部
    分誤り訂正シンドロームを発生するためのガロア体シン
    ドローム発生器および回復回路手段をさらに含み、前記
    バイトはデータ書込の間ディスクに書込まれているそれ
    に付随するデータブロックに付加され、前記発生器およ
    び回復回路手段はディスクから読出された各データブロ
    ックから複数の誤り訂正残余バイトを回復することによ
    って誤りを検出し、 発生器および回復回路手段は前記再発生された複数の誤
    り訂正残余バイトの予め定められたバイトを名目値と比
    較するためのチェッキング手段と、前記チェッキング手
    段によって決定された非等価に応答して回復された誤り
    訂正残余バイトをラッチするためのラッチ手段とを含
    み、 プログラムされたマイクロプロセッサ手段は回復された
    誤り訂正残余バイトを選択的に得るためのラッチ手段へ
    の直接アクセスを実現化し、かつさらに得られた再発生
    された誤り訂正残余バイトから誤り場所および誤り値を
    計算するための計算手段を実現化するための誤り訂正サ
    ービスルーチン手段を含み、計算手段は誤っていると決
    定されたブロックのデータに取って代わるための訂正さ
    れたデータを発生し、マイクロプロセッサ手段はホスト
    に転送される前にそこに記憶されたブロックの誤ったデ
    ータに訂正されたデータを代入することを可能にするた
    めのバッファメモリ手段に直接アクセスするための直接
    アクセス制御手段を制御する、装置。
  26. 【請求項２６】 発生器および回復回路手段は計算して
    データ書込に付随するデータブロックにクロスチェッキ
    ングシンドローム情報を付加するためのリードソロモン
    クロスチェックシンドローム発生器手段をさらに含み、
    クロスチェックシンドローム発生器手段はディスクから
    読出された各データブロックからのクロスチェック残余
    バイトを回復し、ラッチ手段は回復された残余バイトを
    付加的にラッチし、かつさらにファームウェア手段はマ
    イクロプロセッサ手段が訂正されたデータを誤ったデー
    タに代入するのに先立って提案された誤り訂正の回復さ
    れた残余バイトに対する影響を決定することを可能にす
    る、請求項２５に記載の装置。
  27. 【請求項２７】 発生器および回復回路手段は各前記デ
    ータブロックのデータＩＤフィールドの誤り検出残余バ
    イトを回復しかつチェックするための誤り検出手段をさ
    らに含む、請求項２５に記載の装置。
  28. 【請求項２８】 発生器および回復回路手段はｘ8 ＋ｘ
    4 ＋ｘ3 ＋ｘ2 ＋１を有するフィールド発生器多項式に
    よって発生されるガロア体（２8 ）に従って誤り訂正コ
    ード化シンドローム情報を発生し、フィールドの第１の
    項はｘ5 ＋ｘ 3 ＋ｘ＋１（００１０１０１１二進法であ
    る）であり、各誤り訂正シンドロームは一Ｇ（ｘ）＝ｘ
    4 ＋（ａｌｐｈａ18）・ｘ3 ＋（ａｌｐｈａ87）・ｘ2
    ＋（ａｌｐｈａ18）・ｘ＋１の形である、請求項２５に
    記載の装置。
  29. 【請求項２９】 発生器および回復回路手段はＧ（ｘ）
    ＝ｘ2 ＋ａの形のチェッキングシンドローム情報を計算
    するためのリードソロモンクロスチェックシンドローム
    発生器手段をさらに含み、この式においてａは１に等し
    くない、請求項２８に記載の装置。
  30. 【請求項３０】 クロスチェックシンドローム発生器手
    段はＧ（ｘ）＝ｘ2＋ａｌｐｈａ1 の形のチェッキング
    シンドローム情報を計算する、請求項２９に記載の装
    置。
  31. 【請求項３１】 発生器および回復回路手段は次の形の
    ２バイトシンドロームを発生することによって各前記デ
    ータブロックのデータＩＤフィールドにおける誤りを検
    出するための誤り検出手段をさらに含み、その形はＧ
    ＥＤＣ２（ｘ）＝ｘ2 ＋ａｘ＋ｂであり、この式におい
    てｂは１に等しくない、請求項２８に記載の装置。
  32. 【請求項３２】 誤り検出手段は次の形の２バイトシン
    ドロームを発生し、その形は ＧＥＤＣ２（ｘ）＝ｘ2 ＋ｘ＋ａｌｐｈａ18である、請
    求項３１に記載の装置。
  33. 【請求項３３】 発生器および回復回路手段は次の形の
    ２バイトシンドロームを発生することによって各前記デ
    ータブロックのデータＩＤフィールドにおける誤りを検
    出するための誤り検出手段をさらに含み、その形は ＧＥＤＣ２（ｘ）＝ｘ2 ＋ａｌｐｈａ81・ｘ＋ａｌｐｈ
    ａ81である、請求項３１に記載の装置。
  34. 【請求項３４】 発生器および回復回路手段は次の形の
    ３バイトシンドロームを発生することによって各前記デ
    ータブロックのデータＩＤフィールドにおける誤りを検
    出するための誤り検出手段をさらに含み、その形は、 ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｘ2 ＋ｂｘ＋ｃである、請
    求項２８に記載の装置。
  35. 【請求項３５】 誤り検出手段は次の形の３バイトシン
    ドロームを発生し、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ87・２＋ａｌｐｈ
    ａ87・ｘ＋１である、請求項３４に記載の装置。
  36. 【請求項３６】 誤り検出手段は次の形の３バイトシン
    ドロームを発生し、その形は ＧＥＤＣ３（ｘ）＝ｘ3 ＋ａｌｐｈａ87・２＋ａｌｐｈ
    ａ87・ｘ＋ａｌｐｈａ18である、請求項３４に記載の装
    置。
  37. 【請求項３７】 プログラムされたマイクロプロセッサ
    手段は単一マイクロプロセッサを含む、請求項２５に記
    載の装置。
  38. 【請求項３８】 プログラムされたマイクロプロセッサ
    はその機能的活動をヘッド位置制御および監督と前記誤
    り訂正サービスルーチンの実行を含むデータフロー監督
    との間に分割する、請求項３７に記載の装置。
JP4015688A 1991-02-01 1992-01-31 リードソロモン誤り訂正装置 Expired - Fee Related JP2724934B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/650,791 US5241546A (en) 1991-02-01 1991-02-01 On-the-fly error correction with embedded digital controller
US650791 1991-02-01

Publications (2)

Publication Number Publication Date
JPH05347075A true JPH05347075A (ja) 1993-12-27
JP2724934B2 JP2724934B2 (ja) 1998-03-09

Family

ID=24610305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4015688A Expired - Fee Related JP2724934B2 (ja) 1991-02-01 1992-01-31 リードソロモン誤り訂正装置

Country Status (6)

Country Link
US (1) US5241546A (ja)
EP (1) EP0497593B1 (ja)
JP (1) JP2724934B2 (ja)
KR (1) KR950009384B1 (ja)
DE (1) DE69229753T2 (ja)
IE (1) IE920104A1 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210660A (en) * 1990-01-17 1993-05-11 International Business Machines Corporation Sectored servo independent of data architecture
US5475540A (en) * 1991-06-04 1995-12-12 Quantum Corporation Magnetic data storage disk drive with data block sequencing by using ID fields after embedded servo sectors
DE4140018A1 (de) * 1991-12-04 1993-06-09 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De Verfahren und schaltungsanordnung zum decodieren von rs-codierten datensignalen
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5357520A (en) * 1992-01-31 1994-10-18 International Business Machines Corporation Method and apparatus for precompensation value determination in a PRML data channel
EP0570648A1 (en) * 1992-05-21 1993-11-24 International Business Machines Corporation Apparatus for generating and checking the error correction codes of messages in a message switching system
US5517634A (en) * 1992-06-23 1996-05-14 Quantum Corporation Disk drive system including a DRAM array and associated method for programming initial information into the array
US5905347A (en) * 1993-07-16 1999-05-18 Dell Usa, L.P. System and method for controlling a computer drive motor
US5491395A (en) * 1993-09-17 1996-02-13 Maxtor Corporation TUT servo IC architecture
US5602857A (en) * 1993-09-21 1997-02-11 Cirrus Logic, Inc. Error correction method and apparatus
US5629949A (en) * 1993-09-21 1997-05-13 Cirrus Logic, Inc. Error correction verification method and apparatus using CRC check remainders
SG50471A1 (en) * 1993-11-04 1998-07-20 Cirrus Logic Inc Burst error corrector
US5729718A (en) * 1993-11-10 1998-03-17 Quantum Corporation System for determining lead time latency as function of head switch, seek, and rotational latencies and utilizing embedded disk drive controller for command queue reordering
US5544334A (en) * 1993-12-22 1996-08-06 International Business Machines Corporation Micro channel bus computer system with IDE hard drive interface
US5864716A (en) * 1994-01-07 1999-01-26 Cirrus Logic, Inc. Tagged data compression for parallel port interface
KR100278534B1 (ko) * 1994-03-03 2001-01-15 로버트 에프. 도나휴 테이블 구동 방식의 자동 분할 필드 계산 방법
US5610929A (en) * 1994-03-11 1997-03-11 Fujitsu Limited Multibyte error correcting system
KR100187383B1 (ko) * 1994-03-25 1999-05-15 니시모토 강이치 사진필름 처리장치 및 그 제어방법
US5548795A (en) * 1994-03-28 1996-08-20 Quantum Corporation Method for determining command execution dependencies within command queue reordering process
US5623700A (en) * 1994-04-06 1997-04-22 Dell, Usa L.P. Interface circuit having zero latency buffer memory and cache memory information transfer
US5603063A (en) * 1994-06-27 1997-02-11 Quantum Corporation Disk drive command queuing method using two memory devices for storing two types of commands separately first before queuing commands in the second memory device
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
KR100335482B1 (ko) * 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템
US5761220A (en) * 1994-09-19 1998-06-02 Cirrus Logic, Inc. Minimum latency asynchronous data path controller in a digital recording system
US6125469A (en) * 1994-10-18 2000-09-26 Cirrus Logic, Inc. Error correction method and apparatus
US5774481A (en) * 1995-03-31 1998-06-30 International Business Machines Corporation Reduced gate error detection and correction circuit
EP0766245A4 (en) * 1995-04-12 1998-07-22 Toshiba Kk DATA PROCESSING METHOD FOR GENERATING A PRODUCT-CODED ERROR CORRECTION BLOCK, DATA PROCESSING METHOD FOR DATA RECORDING ON A RECORDING MEDIUM AND DATA PROCESSING DEVICE
US5854800A (en) * 1995-06-07 1998-12-29 Micron Technlogy, Inc. Method and apparatus for a high speed cyclical redundancy check system
US5778009A (en) * 1995-06-14 1998-07-07 Quantum Corporation Dedicated ALU architecture for 10-bit Reed-Solomon error correction module
US6012839A (en) * 1995-06-30 2000-01-11 Quantum Corporation Method and apparatus to protect data within a disk drive buffer
US5757826A (en) * 1995-07-12 1998-05-26 Quantum Corporation Word-wise processing for reed-solomon codes
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
US5787099A (en) * 1995-10-12 1998-07-28 Adaptec, Inc. System and method for encoding and decoding data using numerical computations in galois fields
US5812438A (en) * 1995-10-12 1998-09-22 Adaptec, Inc. Arithmetic logic unit and method for numerical computations in galois fields
US5771184A (en) * 1995-10-12 1998-06-23 Adaptec, Inc. System and method for solving quadratic equation in galois fields
US5805799A (en) * 1995-12-01 1998-09-08 Quantum Corporation Data integrity and cross-check code with logical block address
US5828513A (en) * 1995-12-07 1998-10-27 International Business Machines Corporation Servo address apparatus and positioning methods for read, write and seek operations in a direct access storage device
US5909334A (en) * 1996-05-10 1999-06-01 Western Digital Corporation Verifying write operations in a magnetic disk drive
US6108812A (en) * 1996-06-20 2000-08-22 Lsi Logic Corporation Target device XOR engine
US5889792A (en) * 1996-10-01 1999-03-30 Intel Corporation Method and apparatus for generating syndromes associated with a block of data that employs re-encoding the block of data
US5774648A (en) * 1996-10-02 1998-06-30 Mitsubishi Semiconductor Of America, Inc. Address generator for error control system
US5917670A (en) * 1996-10-15 1999-06-29 Quantum Corporation Method for recovering data from disk with magneto-resistive head in presence of thermal asperities
US6003151A (en) * 1997-02-04 1999-12-14 Mediatek Inc. Error correction and detection system for mass storage controller
US5905740A (en) * 1997-04-08 1999-05-18 Seagate Technology, Inc. Apparatus and method for error correction
GB2324445B (en) * 1997-04-17 2002-08-21 United Microelectronics Corp Error correction and detection system for mass storage controller
JP2954083B2 (ja) 1997-05-01 1999-09-27 株式会社東芝 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置
IT1296023B1 (it) * 1997-07-16 1999-06-04 Sgs Thomson Microelectronics Sistema di pilotaggio misto pwm/lineare impiegante due distinti stadi di pilotaggio
US5943348A (en) * 1997-10-14 1999-08-24 Lsi Logic Corporation Method to check for burst limiting in error correcting systems
US5974582A (en) * 1997-10-14 1999-10-26 Lsi Logic Corporation High-speed chien search logic
US6279135B1 (en) * 1998-07-29 2001-08-21 Lsi Logic Corporation On-the-fly row-syndrome generation for DVD controller ECC
US6615387B1 (en) * 1998-09-22 2003-09-02 Seagate Technology Llc Method and apparatus for error detection
JP4077993B2 (ja) * 1999-07-30 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 性能評価方法及び性能評価装置並びにこれらを用いた記録再生装置
WO2001039190A1 (fr) * 1999-11-25 2001-05-31 Fujitsu Limited Procede de lecture d'un support de donnees, dispositif de stockage de donnees, procede de reproduction de donnees, systeme de reproduction de donnees et support de donnees utilise a cet effet
EP1146650A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company, A Delaware Corporation Error detection for data storage and transmission
EP1146651A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company Error detection for data storage and transmission
US6986094B2 (en) * 2001-03-29 2006-01-10 Intel Corporation Device and method for selecting opcode values with maximum hamming distance to minimize latency and buffering requirements
US20030009558A1 (en) * 2001-07-03 2003-01-09 Doron Ben-Yehezkel Scalable server clustering
US7751138B1 (en) 2001-12-28 2010-07-06 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US6961197B1 (en) 2001-12-28 2005-11-01 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US6959411B2 (en) * 2002-06-21 2005-10-25 Mediatek Inc. Intelligent error checking method and mechanism
JPWO2004051650A1 (ja) * 2002-11-29 2006-04-06 富士通株式会社 データ記録再生装置及び、データ記録再生方法
US7426676B2 (en) * 2004-01-14 2008-09-16 Broadcom Corporation Data retrieval from a storage device using a combined error correction and detection approach
JP4260688B2 (ja) * 2004-06-09 2009-04-30 富士通株式会社 データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
US20060056092A1 (en) * 2004-09-10 2006-03-16 Ehrlich Richard M System for microjog calibration by read-write zone
US20060056093A1 (en) * 2004-09-10 2006-03-16 Ehrlich Richard M Method for microjog calibration by read-write zone
US7425719B2 (en) * 2005-01-13 2008-09-16 Wd Media, Inc. Method and apparatus for selectively providing data from a test head to a processor
MX2007011093A (es) * 2005-03-10 2007-12-04 Qualcomm Inc Una arquitectura de descodificador para manejo optimizado de errores en multimedia continua.
US8693540B2 (en) * 2005-03-10 2014-04-08 Qualcomm Incorporated Method and apparatus of temporal error concealment for P-frame
US7925955B2 (en) * 2005-03-10 2011-04-12 Qualcomm Incorporated Transmit driver in communication system
US20060242450A1 (en) * 2005-04-11 2006-10-26 Li-Lien Lin Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium
US7743311B2 (en) * 2006-01-26 2010-06-22 Hitachi Global Storage Technologies Netherlands, B.V. Combined encoder/syndrome generator with reduced delay
US7823049B2 (en) * 2006-03-15 2010-10-26 Mediatek Inc. Methods and apparatuses for generating parity symbols for data block
US7913151B1 (en) * 2006-05-26 2011-03-22 Pmc-Sierra, Inc. Forward error correction with self-synchronous scramblers
US20070283223A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last
US20070283208A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features
US20070283207A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements
US7721178B2 (en) * 2006-06-01 2010-05-18 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code
US7958434B1 (en) * 2006-07-26 2011-06-07 Marvell International Ltd. Method for synchronizing to a digital signal
JP4672743B2 (ja) * 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8291259B2 (en) * 2009-04-15 2012-10-16 International Business Machines Corporation Delete of cache line with correctable error
TWI465898B (zh) * 2009-07-13 2014-12-21 Silicon Motion Inc 避免資料儲存裝置之資料發生移位錯誤的方法及控制器
US20110179315A1 (en) * 2010-01-21 2011-07-21 Brocade Communications Systems, Inc. Serdes link error management
US9086992B1 (en) * 2012-06-08 2015-07-21 Digital Ordnance Storage, Inc. System and method for interconnecting storage elements
US10073731B2 (en) * 2013-11-27 2018-09-11 Intel Corporation Error correction in memory
US9397703B2 (en) * 2013-12-04 2016-07-19 Seagate Technology Llc Adaptive read error recovery for memory devices
US9378083B2 (en) 2013-12-04 2016-06-28 Seagate Technology Llc Adaptive read error recovery for memory devices
US10991445B2 (en) * 2018-09-06 2021-04-27 Micron Technology, Inc. Memory sub-system including an in-package sequencer to perform error correction and memory testing operations
CN115052047A (zh) * 2022-01-27 2022-09-13 昆明理工大学 一种Gossip网络协议的前置验证方法
CN116400200B (zh) * 2023-06-05 2023-09-01 中国汽车技术研究中心有限公司 车规级安全芯片的电磁侧信道信息的交叉验证方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185269A (en) * 1978-06-30 1980-01-22 International Business Machines Corporation Error correcting system for serial by byte data
US4413339A (en) * 1981-06-24 1983-11-01 Digital Equipment Corporation Multiple error detecting and correcting system employing Reed-Solomon codes
FR2533091A1 (fr) * 1982-09-13 1984-03-16 Cii Honeywell Bull Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace
US4567594A (en) * 1983-06-07 1986-01-28 Burroughs Corporation Reed-Solomon error detecting and correcting system employing pipelined processors
US4633471A (en) * 1983-09-19 1986-12-30 Storage Technology Partners Ii Error detection and correction in an optical storage system
US4675652A (en) * 1986-04-11 1987-06-23 Quantum Corporation Integrated encoder decoder for variable length, zero run length limited codes
US4730321A (en) * 1986-05-30 1988-03-08 Quantum Corporation Disk drive with improved error correction code
US4782490A (en) * 1987-03-16 1988-11-01 Cythera Corporation Method and a system for multiple error detection and correction
US4937829A (en) * 1987-04-24 1990-06-26 Ricoh Company, Ltd. Error correcting system and device
US4890287A (en) * 1988-03-09 1989-12-26 Magnetic Peripherals Inc. On-the-fly error correction
US4928280A (en) * 1988-04-29 1990-05-22 International Business Machines Corporation Fast processor for multi-bit error correction codes
US5170299A (en) * 1990-08-17 1992-12-08 Quantum Corporation Edge servo for disk drive head positioner

Also Published As

Publication number Publication date
IE920104A1 (en) 1992-08-12
EP0497593A2 (en) 1992-08-05
KR920017083A (ko) 1992-09-26
KR950009384B1 (ko) 1995-08-21
EP0497593A3 (ja) 1995-05-31
DE69229753D1 (de) 1999-09-16
EP0497593B1 (en) 1999-08-11
JP2724934B2 (ja) 1998-03-09
US5241546A (en) 1993-08-31
DE69229753T2 (de) 2000-03-02

Similar Documents

Publication Publication Date Title
JP2724934B2 (ja) リードソロモン誤り訂正装置
US5422895A (en) Cross-checking for on-the-fly Reed Solomon error correction code
US4730321A (en) Disk drive with improved error correction code
US6574774B1 (en) Physical block address recovery apparatus system and method for cyclic error correction codes
US6003151A (en) Error correction and detection system for mass storage controller
US5805799A (en) Data integrity and cross-check code with logical block address
US5602857A (en) Error correction method and apparatus
US7530009B2 (en) Data storage method and data storage device
US5946328A (en) Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
US6125469A (en) Error correction method and apparatus
JP4709485B2 (ja) オンドライブ統合化セクタ・フォーマットｒａｉｄの誤り訂正符号システムおよび方法
US6462898B2 (en) Disk drive with information encoded in the position error signal fields
US6009550A (en) PBA recovery apparatus and method for interleaved reed-solomon codes
US7127660B2 (en) Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes
EP0341863B1 (en) Sector mis-synchronization detection method
US7131052B2 (en) Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors
US6587977B1 (en) o,k,m,/m recording code
US5943348A (en) Method to check for burst limiting in error correcting systems
US5974582A (en) High-speed chien search logic
US6141176A (en) Data storage disk with information encoded in the position error signal fields
Arai et al. High capability error correction LSI for CD player and CD rom
JP2544109B2 (ja) 情報記録装置
JP3279501B2 (ja) 大容量記憶装置用コントローラの誤り訂正及び誤り検出方法
EP1232499A1 (en) Rogue packet detection and correction method for data storage device
JP2001283538A (ja) 記録再生装置のデータ再生回路及びその誤り訂正方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees