KR920017083A - 내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치 - Google Patents

내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치 Download PDF

Info

Publication number
KR920017083A
KR920017083A KR1019920001572A KR920001572A KR920017083A KR 920017083 A KR920017083 A KR 920017083A KR 1019920001572 A KR1019920001572 A KR 1019920001572A KR 920001572 A KR920001572 A KR 920001572A KR 920017083 A KR920017083 A KR 920017083A
Authority
KR
South Korea
Prior art keywords
syndrome
data
error
error correction
alpha
Prior art date
Application number
KR1019920001572A
Other languages
English (en)
Other versions
KR950009384B1 (ko
Inventor
알. 피터슨 브루스
씨. 뉴옌 훙
지. 마차도 마이클
Original Assignee
조셉 티. 로저스
퀀텀 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 티. 로저스, 퀀텀 코포레이션 filed Critical 조셉 티. 로저스
Publication of KR920017083A publication Critical patent/KR920017083A/ko
Application granted granted Critical
Publication of KR950009384B1 publication Critical patent/KR950009384B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용 없음

Description

내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법 및 장치와 함께 사용하기 위한 것으로서 3개의 인터리브로 배열되어 있고, 2개의 크로스 체크 바이트 및 12개의 에러 보정 바이트가 부가되어 있는 512 바이트 데이타 필드의 개략도, 제2도는 각각 상이한 데이타 전송 속도와 사용자 데이타 저장 용량을 갖는 8개의 데이타 영역인 트랙 Z1내지 Z8과 데이타 저장표면에 걸쳐 연장하는 공통 정렬된 서브 섹터 S를 도시하고 있는 회전 데이타 저장 디스크의 데이타 표면의 평면도, 제3A도는 제2도에 도시된 것처럼 3바이트 에러 검출 코드를 채택하는 데이타 섹터용 데이타 ID필드의 개략도, 제3B도는 카운트 정보를 포함하지 않기 때문에 덜 강력한 2바이트 에러 검출 코드를 채택할 수 있는 데이타 섹타 ID필드의 개략도, 제4도는 본 발명을 실행하는 ECC인코더/더코더 및 크로스 체킹 구조의 상세한 블럭도.

Claims (38)

  1. 데이타 블럭들의 다중의 연속적인 것들을 일시적으로 저장하기 위한 블럭 버퍼 메모리 수단과 이 블럭 버퍼 메모리 수단을 통해 송신된 데이타 블록들의 흐름을 감독하기 위한 마이크로콘트롤러 수단을 경유하여 소오스에서 목적지로 흐르는 거의 연속적인 데이타 블럭들의 시켄스 내의 데이타 블럭 상에서 온-더-플라이 에러 보정을 실행하기 위한 리드-솔로몬 에러 보정 장치에 있어서, 상기 데이타 블럭을 위한 다수의 에러 보정 잔류자 바이트들을 회복하기 위하여 소오스로부터 각 데이타 블럭을 수신하여 처리하기 위해 스트림에 접속되고, 상기 바이트들이 소오스로부터 송신되어 부속한 데이타 블럭에 부가된 신드롬 바이트에 연관되어 있는 갈로이스 필드 신드롬 발생기 및 잔류자 회복 수단, 상기 회복된 다수의 에러 보정 신드롬 바이트들을 명목 값과 비교하기 위한 체킹 수단과 사기 체킹 수단에 의해 결정된대로의 비등가에 응답하여 회복된 부분 에러 잔류자 바이트를 래치시키기 위한 래치 수단을 포함하는 발생기 및 잔류자 회복 회로 수단, 및 에러 보정 서비스 루틴 펌웨어 수단을 실행하기 위해, 상기 회복된 에러 보정 잔류자 바이트들을 선택적으로 얻기 위한 래치 수단에 직접 액세스하기 위해, 그리고 상기 구해진 재발생 에러 보정 잔류자 바이트로부터 적어도 하나의 에러 위치 및 대응하는 에러 값을 계산하고 에러라고 결정된 블럭의 데이타를 대체하기 위한 보정된 데이타를 발생시키기 위한 계산 수단을 실행하고, 목적지에 전송되기 전에 그 안에 저장된 블럭의 에러 데이타를 보정된 데이타로 대체하기 위한 버퍼 메모리 수단을 직접 액세스하기 위한 직접 액세스 수단을 제어하기 위하여, 상기 비등가에 응답하는 마이크로콘트롤러 수단을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 발생기 및 회복 회로 수단이 각 데이타 블럭에 앞서 부가된 크로스 체킹 신드롬 정보를 상기 소오스로부터 흐르기 전에 회복하고 상기 래치 수단에 상기 회복된 크로스 체킹 신드롬 정보를 저장하기 위한 리드-솔로몬 크로스 체크 신드롬 발생기 수단을 더 포함하고, 상기 마이크로콘드롤러 수단이 에러 보정 서비스 루틴 펌웨어 수단을 수행하고 상기 회복된 크로스 체킹 신드롬 정보에 대한 에러 보정의 영향을 체크하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 발생기 및 회복 회로 수단이 상기 각 데이타 블럭에 앞서 부가된 에러 검출 신드롬 정보를 회복하여 체크하기 위한 에러 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 발생시 및 회복 회로 수단이 X8+X4+X2+1의 형식을 갖는 필드 발생기 다항식에 의해 발생된 갈로이스 필드(28)에 따라 에러 보정 코딩 신드롬 정보를 발생시키고, 상기 필드의 첫 항이 X5+X3+X+1(2진수로는 00101011)이고 각 에러 보정 신드롬 다항식이 G(X)=X4+(alpha18)ㆍX3+(alpha87)ㆍX|2+(alpha18)ㆍX1+1인 것을 특징으로 하는 장치.
  5. 데이타 블럭들의 다중의 연속적인 것들을 일시적으로 저장하기 위한 블록 버퍼 메모리 수단을 경유하여 소오스로부터 목적지로 흘러가는 거의 친접한 데이타 블럭의 시켄스 내의 데이타 블럭 상에서 에러 보정과 크로스 체킹을 실행하기 위한 것이고, 블럭 버퍼 메모리 수단을 경유하여 송신된 데이타 블럭의 흐름을 감독하기 위한 마이크로콘트롤러 수단을 포함하는 리드-솔로몬 에러 보정 및 크로스 체킹 장치에 있어서, 상기 데이타 블럭을 위한 다수의 에러 보정 잔류자 바이트들을 회복하기 위하여 소오스로부터 각 데이타 블럭을 수신하여 처리하기 위해 스티림에 접속되고, 상기 바이트들이 소오스로부터 송신되어 부속한 데이타 블럭에 부가된 신드롬 바이트에 연관되어 있는 갈로이스 유한 필드 신드롬 발생기 및 잔류자 회복 회로 수단, 등가인지 비등가인지를 판단하기 위하여 상기 회복된 다수의 에러 보정 시드롬 바이트들을 명목값과 비교하기 위한 체킹 수단을 포함하고, 다항식 G(X)=X2+a(a는 0이 아님)에 따라 소오스로부터 송신되고 있는 것에 부속한 데이타 블럭에 부가된 크로스 체크 신드롬 정보에 관려된 크로스 체킹 잔류자 정보를 회복하기 위한 리드-솔로몬 크로스 체크 신드롬 회복 수단을 더 포함하는 발생기 및 잔류자 회복 회로 수단, 및 에러 보정 서비스 루틴 펌웨어 수단을 실행하기 위해, 상기 회복된 에러 보정 잔류자 바이트들을 선택적으로 얻기 위한 래치 수단에 직접 액센스하고, 그리고 상기 구해진 재발생 에러 보정 잔류자 바이트로부터 적어도 하나의 에러 위치 및 대응하는 에러 값을 계산하고 에러라고 결정된 블럭의 데이타를 대체하기 위한 보정된 데이타를 발생시키고 크로스 체크 잔류자 정보에 대한 보정된 데이타의 효과를 계산하기 위한 계산 수단을 실행하고, 목적지에 전송되기 전에 그 안에 저장된 블럭의 에러 데이타를 보정된 데이타로 대치하기 위한 버퍼 메모리 수단을 직접 액세스하기 위한 직접 액세스 수단을 제어하기 위하여, 상기 비등가에 응답하는 마이크로콘트롤러 수단을 포함하는 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 리드-솔로몬 크로스 체크 신드롬 정보가 다항식 G(X)=X2+alpha1에 따르는 것을 특징으로 하는 장치.
  7. 데이타 블럭들의 다중의 연속적인 것들을 일시적으로 저장하기 위한 블럭 버퍼 메모리 수단을 경유하여 소오스로부터 목적지로 흐르는 거의 인접한 데이타 블럭들의 시켄스 내에 있는 데이타 블럭 상에서 에러 보정을 실행하고, 상기 각 블럭의 데이타 ID필드 상에서 에러 검출을 실행하기 위한 것이고, 블럭 버퍼 메모리 수단을 경유한 데이타 블럭의 흐름을 감독하기 위한 마이크로콘트롤러 수단을 포함하는 리드-솔로몬 에러 보정 및 검출 장치에 있어서, 상기 데이타 블럭을 위한 다수의 에러 보정 잔류자 바이트들을 회복하기 위하여 소오스로부터 각 데이타 블럭을 수신하여 처리하기 위해 스트림에 접속되고, 상기 바이트들이 소오스로부터 송신되어 부속한 데이타 블럭에 부가된 신드롬 바이트에 연관되어 있는 갈로이스 유한 필드 신드롬 발생기 및 잔류자 회복 회로 수단, 및 등가인지 비등가인지를 판단하기 위하여 상기 회복된 다수의 에러 보정 신드롬 바이트들을 명목값과 비교하기 위한 체킹 수단을 포함하고, 다항식 GEDC2(X)=X2+ax+b, b는 1이 아님, 에 따르는 2바이트 신드롬에 따라 부가된 에러 검출 정보를 갖는 상기 데이타 ID필드에서 에러를 검출하기 위한 에러 검출 수단을 더 포함하는 발생기 및 잔류자 회복 회로 수단을 포함하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 에러 검출 수단이 다항식 GEDC2(X)=X2+alpha18에 따라 2바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  9. 제7항에 있어서, 상기 발생기 및 회복 회로 수단이 다항식 GEDC2(X)=X2+alpha81ㆍx+alpha81에 따라 2바이트 신드롬을 발생시킴으로써 상기 각 데이타 블럭의 데이타 ID필드에 있는 에러를 검출하기 위한 에러 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  10. 데이타 블럭들의 다중의 연속적인 것들을 일시적으로 저장하기 위한 블럭 버퍼 메모리 수단을 경유하여 소오스로부터 목적지로 흐르는 거의 인접한 데이타 블럭들의 시켄스 내에 있는 데이타 블럭 상에서 에러 보장을 실행하고, 상기 각 블럭의 데이타 ID필드 상에서 에러 검출을 실행하기 위한 것이고, 블럭 버퍼 메모리 수단을 경유한 데이타 블럭의 흐름을 감독하기 위한 마이크로콘트롤러 수단을 포함하는 리드-솔로몬 에러 보정 및 검출장치에 있어서, 상기 데이타 블럭을 위한 다수의 에러 보정 잔류자 바이트들을 회복하기 위하여 소오스로부터 각 데이타 블럭을 수신하여 처리하기 위해 스트림에 접속되고, 상기 바이트들이 소오스로부터 송신되어 부속한 데이타 블럭에 부가된 신드롬 바이트에 연관되어 있는 갈로이스 유한 필드 신드롬 발생기 및 잔류자 회복 회로 수단, 및 등가인지 비등가인지를 판단하기 위하여 상기 회복된 다수의 에러 보정 신드롬 바이트들을 명목값과 비교하기 위한 체킹 수단을 포함하고 다항식 GEDC3(X)=X3+ax2+bx+c,에 따르는 3바이트 신드롬에 따라 부가된 에러 검출 정보를 갖는 데이타 ID필드에서 에러를 검출하기 위한 에러 검출 수단을 더 포함하는 발생기 및 잔류자 회복 회로 수단을 포함하는 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 에러 검출 수단이 다항식 GEDC3(X)=X3+alpha87ㆍX2+alpha87ㆍx+1에 따라 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  12. 제10항에 있어서, 상기 발생기 및 회복 회로 수단이 다항식 GEDC3(X)=X3+alpha81ㆍX2+alpha87ㆍx+alpha18에 따라 3바이트 신드롬을 발생시킴으로서 각 데이타 블럭의 데이타 ID필드에 있는 에러를 검출하기 위한 에러 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  13. 계산 시스템 내의 데이타 블럭 전송 경로에 사용하기 위한 리드-솔로몬 에러 보정 코드 신드롬 발생기 장치에 있어서, 전송되고 있는 상기 각 데이타 블럭은 상기 블럭의 데이타 내의 에러의 검출 및 보정을 가능하게 하기 위하여 그 끝에 부가된 리드 솔로몬 에러 보정코딩 신드롬 정보를 포함하고, 각 데이타 블럭에 부가된 리드-솔로몬 크로스 체킹 신드롬 정보를 포함하고, 상기 에러 보정 코딩 신드롬 정보는 상기 블럭의 트로스 체킹 신드롬 정보에 관련하여 도출되고, x8+x4+x3+x|2+1의 형식을 갖는 필드 발생기 다항식에 의해 발생된 갈로이스 필드(28)에 따라 에러 보정 코딩 신드롬 정보를 계산하기 위한 에러 코드 신드롬 발생기 수단을 포함하고, 상기 필드의 제1항이 x5+x3+1(이진수로는 00101011)이고 각 에러 보정 신드롬 다항식은 G(X)=X4+(alpha18)ㆍX3+(alpha87)ㆍx2+(alpha|18)ㆍx1+1의 형식이고, G(x)=x2+b(b는 1이 아님)의 형식의 다항식으로부터 크로스 체킹 신드롬 정보를 계산하기 위하여 크로스 체크 신드롬 발생기 수단을 더 포함하는 것을 특징으로 하는 장치.
  14. 제13항에 있어서, 상기 크로스 체크 신드롬 발생기 수단이 G(x)=x2+alpha1형식의 다항식으로부터 크로스 체킹 신드롬 정보를 계산하는 것을 특징으로 하는 장치.
  15. 제14항에 있어서, 상기 크로스 체크 신드롬 발생기 수단이 입력하는 데이타 블럭을 시리얼 바이트들의 클럭된 데이타 스트림으로서 수신하기 위한 입력, 상기 입력하는 데이타 블럭 클럭된 데이타 스트림을 합 바이트를 발생시키기 위하여 피드백 바이트와 가산하기 위한 제1 가산 접점 수단, 상기 합 바이트를 제1곱 바이트를 발생시키기 위하여 alpha1로 곱하기 위한 제1승산기 수단, 제1바이트 클럭 기간동안 상기 제1곱 바이트를 저장하고, 후속 바이트 클럭 기간들 동안 후속 곱 바이트들을 저장하기 위한 상기 제1승산기 수단에 접속된 제1클럭된 래치 스테이지 수단, 및 제2바이트 클럭기간 동안 상기 제1곱 바이트를 저장하고, 상기 가산 접점에의 피드백 바이트로서 사기 제1곱 바이트를 제2바이트 클럭 기간동안 피드백하기 위한 상기 제1클럭된 래치 스테이지 수단에 접속된 제2클럭된 래치 스테이지 수단을 포함하는 것을 특징으로 하는 장치.
  16. 계산 시스템 내의 데이타 블럭 전송 경로에 사용하기 위한 리드-솔로몬 에러 보정 코드 신드롬 발생기 장치에 있어서, 전송되고 있는 상기 각 데이타 블럭은 상기 블럭의 데이타 내의 에러의 검출 및 보정을 가능하게 하기 위하여 그 끝에 부가된 리드-솔로몬 에러 보정코딩 신드롬 정보를 포함하고, 각 데이타 블럭에 부가된 리드-솔로몬 크로스 체킹 신드롬 정보를 포함하고, 상기 에러 보정 코딩 신드롬 정보는 상기 블럭의 크로스 체킹 신드롬 정보에 관련하여 도출되고, 잔류자 래치 수단을 포함하고 x8=x4+x3+x2+1의 형식을 갖는 필드 발생기 다항식에 의해 발생기 다항식에 의해 발생된 갈로이스 필드(28)에 따라 에러 보정 코딩 신드롬 정보를 계산하기 위한 온-더-플라이 에러 보정 코드 신드롬 발생기 수단을 포함하고, 상기 필드의 제1항은 X5+x3+Zx+1(이진수로는 00101011)이고, 각 에러 보정 신드롬은 G(x)=X4+(alpha18)ㆍX3(alpha87)ㆍx2+(alpha18)ㆍx1+1의 형식이고, 상기 에러 보정 코드 신드롬 발생기 수단이 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 수단을 더 포함하는 것을 특징으로 하는 장치.
  17. 제16항에 있어서, 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC2(x)=x2+a+b, b는 1이 아님, 의 형식의 2바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  18. 제17항에 있어서, 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC2(x)=x2+x+alpha18의 형식의 2바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  19. 제17항에 있어서, 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC2(x)=x2+alpha81의 형식의 2바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  20. 제12항에 있어서, 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC3(x)=x3+ax2+bx+C의 형식의 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  21. 제20항에 있어서, 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC3(x)=x3+alpha87ㆍx2+alpha|87ㆍx+1의 형식의 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  22. 제20항에 있어서, 데이타 블럭의 데이타 ID필드를 위한 에러 검출 신드롬을 발생시키기 위한 상기 수단이 GEDC3(x)=x3+alpha87ㆍx2+alpha|87ㆍx+alpha18의 형식의 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  23. 데이타 블럭 디코딩 처리 내에서, 각각이 상기 데이타 디코딩 처리 전에 발생하는 인코딩 처리동안 선정된 리드 솔로몬 코드에 따라 계산되고 부가된 에러 신드롬 정보를 갖는 거의 인접하는 데이타 블럭들의 스트림 내에서 상기 데이타 블럭을 보정하기 위한 온-더-플라이 에러 보정 방법에 있어서, 상기 에러 신드롬 정보와 관련된 회복된 정보를 얻기 위하여 데이타 블럭을 신드롬 정보 회복 회로를 통과시키는 단계, 에러 버스트가 상기 데이타 블럭 내에 존재한는 지를 판단하기 위해 상기 회복된 정보를 0과 비교하는 단계, 및 에러 버스트가 존재한다고 판단되면, 스트림의 다음 데이타 블럭을 위하여 상기 신드롬 정보 회복 회로를 자유롭게 하기 위하여 상기 회복된 정볼를 신드롬 래치로 래치시키는 단계, 마이크로콘트롤러가 에러 보정 서비스 루틴 펌웨어 수단을 호출하여 실행하도록 하는 단계, 상기 회복된 정보의 바이트들을 상기 신드롬 래치로 부터 상기 마이크로콘트롤러 수단으로 선택적으로 전송하는 단계, 펌웨어 수단에 의해 마이크로콘트롤러 수단 내에서 실행되는 선정된 리드-솔로몬 버스트 에러 보정 알고리즘에 따라 에러 버스트의 위치와 보정된 값을 상기 마이크로콘트롤러 수단과 상기 펌웨어 수단으로 결정하는 단계, 및 호스트 시스템으로 전달되기 전에 에러 버스트를 포함하고 있는 것으로 검출된 블럭내의 에러 버스트를 상기 보정된 값으로 대체시키는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 데이타 블럭이 상기 인코딩 동안 계산되고 부가된 리드-솔로몬 크로스 체크 정보를 더 포함하고, 회복된 크로스 체크 잔류자 정보를 상기 잔류자 래치에 래치시키는 단계, 상기 회복된 크로스 체크 잔류자 정보를 회복된 크로스 체크 부분 신드롬*정보로 변환시키는 단계, 및 사기 보정값이 결정된 후 가능한 오보정을 검출하기 위하여 펌웨어에 의해 가능하게 된 마이크로콘트롤러 수단으로 상기 회복된 크로스 체크 부분 신드롬 정보에 대한 상기 보정값의 효과를 결정하는 단계를 더 포함하는 특징으로 하는 방법.
  25. 적어도 하나의 회전 데이타 저장 디스크, 데이타를 상기 디스크에 기입하고 상기 디스크로부터 데이타를 판독하기 위한 적어도 하나의 방사상 위치 지정 가능 데이타 변환기, 데이타 기입 동작 동안 블럭 버퍼 메모리 수단으로부터의 데이타 블럭들을 시리얼로 상기 디스크 상으로 시켄스하고 데이타 판독 동작 동안 상기 블럭 버퍼 메모리 수단으로의 전달을 위하여 시리얼 데이타를 데이타 블럭으로 시켄스하기 위한 것이고 상기 블럭 버퍼 메모리 수단은 다수의 상기 블럭들을 저장할 수 있는 시켄서 수단, 및 상기 데이타 변환기 헤드를 선택된 데이타 트랙위치에 위치시키기 위한 헤드 위치 설정 수단을 감독하고 상기 데이타 시켄서 수단, 상기 블럭 버퍼 메모리 수단 및 호스트로의 인터페이스 수단을 경유하여 호스트 컴퓨터로의 데이타 전송을 감독하기 위한 마이크로 콘트롤러 수단을 포함하는 디스크 드리이브 데이타 저장 서브시스템 내에서 온-더-플라이 에러 보정을 실행하기 위한 리드-솔로몬 에러 보정 장치에 있어서, 상기 데이타 블럭을 위한 다수의 부분 에러 보정 신드롬 바이트들을 발생시키기 위한 것으고, 상기 바이트는 데이타 기입 동안 상기 디스크에 기입되고 있는 것에 부속한 데이타 블럭에 부가되어 있고, 상기 디스크로부터 판독된 각 데이타 블럭으로부터 다수의 에러 보정 잔류자 바이트들을 검출하기 위하여 각 데이타 블럭을 수신하여 처리하기 위하여 상기 시켄서 수단에 접속된 갈로이스 필드 신도롬 발생기 및 회복 회로 수단, 상기 재발생된 다수의 에러 보정 잔류자 바이트들 중 선정된 것들을 명목 값과 비교하기 위한 체킹 수단 및 상기 체킹 수단에 의해 결정된 대로 비등가에 응답하여 회복된 에러 보정 잔류자 바이트들을 래치시키기 위한 래치 수단을 포함하는 발생기 및 회복 회로 수단, 및 회복된 에러 보정 잔류자 바이트들을 선택적으로 구하기 위한 상기 래치 수단에의 직접 액세스를 수행하고, 상기 구해진 재발생된 에러 보정 잔류자 바이트들로부터 에러 위치와 에러값을 계산하여 에러라고 결정된 블럭의 데이타를 대체하기 위해 보정된 데이타를 발생시키기 위한 계산 수단을 더 실행하기 위한 에러 보정 서비스 루틴 수단 및 호스트로 전송되기 전에 저장된 블럭의 에러 데이타를 보정값으로 대체할 수 있게 하기 위한 상기 버퍼 메모리 수단을 직접 액세스하기 위한 직접 액세스 수단을 제어하는 프로그램된 마이크로프로세서 수단을 포함하는 것을 특징으로 하는 장치.
  26. 제25항에 있어서, 상기 발생기 및 회복 회로 수단이 데이타 기입에 부속한 데이타 블럭에 크로스 체킹 신드롬 정보를 계산하여 부가하기 위한 리드-솔로몬 크로스 체크 신드롬 발생기 수단을 더 포함하고, 상기 크로스 체크 신드롬 발생기 수단이 상기 디스크로부터 판독된 각 데이타 블럭으로부터 크로스 체킹 잔류자 바이트들을 회복시키고, 상기 래치 수단이 상기 회복된 잔류자 바이트들을 부가적으로 래치시키고, 상기 펌웨어 수단이 상기 마이크로프로세서 수단으로 하여금 에러 데이타를 상기 보정된 값으로 대체하기 전에 제안된 에러 보정의 회복된 잔류자 바이트들에 대한 영향을 판단하는 것을 가능하게 하는 것을 특징으로 하는 장치.
  27. 제25항에 있어서, 상기 발생기 및 회복 회로 수단이 상기 각 데이타 블럭의 데이타 ID필드의 에러 검출 잔류자 바이트들을 회복하여 체크하기 위한 에러 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  28. 제25항에 있어서, 상기 발생기 및 회복 회로 수단이 x8+x4+x3+x2+1의 형식을 갖는 필드 발생기 다항식에 의해 발생된 갈로이스 필드에 따라 에러 보정 코딩 신드롬 정보를 발생시키고, 상기 필드의 제1항이 x5+x3+x+1(이진수로는 00101011)이고, 각 에러 보정 신드롬이 G(x)=x4+(alpha18)ㆍx3+(alpha87)ㆍx|2+(alpha18)ㆍx1+1의 형식인 것을 특징으로 하는 장치.
  29. 제28항에 있어서, 상기 발생기 및 회복 회로 수단이 G(x)=x2+a(a는 1이 아님)의 형식의 체킹 신드롬 정보를 계산하기 위하여 리드-솔로몬 크로스 체크 신드롬 발생기 수단을 더 포함하는 것을 특징으로 하는 장치.
  30. 제29항에 있어서, 상기 크로스 체크 신드롬 발생기 수단이 G(x)=x2+alpha1의 형식의 체킹 신드롬 정보를 계산하는 것을 특징으로 하는 장치.
  31. 제28항에 있어서, 상기 발생기 및 회복 회로 수단이 다항식 GEDC2(x)=x2+ax+b, b는 1이 아님, 의 형식의 2바이트 신드롬을 발생시킴으로써 상기 각 데이타 블럭의 데이타 ID필드에 있는 에러를 검출하기 위한 에러 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  32. 제31항에 있어서, 상기 에러 검출 수단이 다항식 GEDC2(x)=x2+x+alpha18의 형식의 2바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  33. 제31항에 있어서, 상기 발생기 및 회복회로 수단이 다항식 GEDC2(x)=x2+alpha81에 따라 2바이트 신드롬을 발생시킴으로써 상기 각 데이타 블럭의 데이타 ID필드에 있는 에러를 검출하기 위한 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  34. 제28항에 있어서, 상기 발생기 및 회로 수단이 다항식 GEDC3(x)=x3+ax2+bx+c의 형식의 3바이트 신드롬을 발생시킴으로써 상기 각 데이타 블럭의 데이타 ID필드에 있는 에러를 검출하기 위한 검출 수단을 더 포함하는 것을 특징으로 하는 장치.
  35. 제34항에 있어서, 상기 에러 검출 수단이 다항식 GEDC3(x)=x3+alpha87ㆍx2+alpha87ㆍx+1의 형식의 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  36. 제34항에 있어서, 상기 에러 검출 수다이 다항식 GEDC3(x)=x3+alpha81ㆍx2+alpha87ㆍx+alpha18의 형식의 3바이트 신드롬을 발생시키는 것을 특징으로 하는 장치.
  37. 제25항에 있어서, 상기 프로그램된 마이크로프로세서 수단이 단일 마이크로프로세서를 포함하는 것을 특징으로 하는 장치.
  38. 제37항에 있어서, 상기 프로그램된 마이크로프로세서가 상기 에러 보정 서비스 루틴의 실행을 포함하여 헤드 위치 제어와 감독 및 데이타 흐름 감독 사이의 기능적 활동들을 나누는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920001572A 1991-02-01 1992-01-31 내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치 KR950009384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/650,791 US5241546A (en) 1991-02-01 1991-02-01 On-the-fly error correction with embedded digital controller
US650,791 1991-02-01

Publications (2)

Publication Number Publication Date
KR920017083A true KR920017083A (ko) 1992-09-26
KR950009384B1 KR950009384B1 (ko) 1995-08-21

Family

ID=24610305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001572A KR950009384B1 (ko) 1991-02-01 1992-01-31 내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치

Country Status (6)

Country Link
US (1) US5241546A (ko)
EP (1) EP0497593B1 (ko)
JP (1) JP2724934B2 (ko)
KR (1) KR950009384B1 (ko)
DE (1) DE69229753T2 (ko)
IE (1) IE920104A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335482B1 (ko) * 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210660A (en) * 1990-01-17 1993-05-11 International Business Machines Corporation Sectored servo independent of data architecture
US5475540A (en) * 1991-06-04 1995-12-12 Quantum Corporation Magnetic data storage disk drive with data block sequencing by using ID fields after embedded servo sectors
DE4140018A1 (de) * 1991-12-04 1993-06-09 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De Verfahren und schaltungsanordnung zum decodieren von rs-codierten datensignalen
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5357520A (en) * 1992-01-31 1994-10-18 International Business Machines Corporation Method and apparatus for precompensation value determination in a PRML data channel
EP0570648A1 (en) * 1992-05-21 1993-11-24 International Business Machines Corporation Apparatus for generating and checking the error correction codes of messages in a message switching system
US5517634A (en) * 1992-06-23 1996-05-14 Quantum Corporation Disk drive system including a DRAM array and associated method for programming initial information into the array
US5905347A (en) * 1993-07-16 1999-05-18 Dell Usa, L.P. System and method for controlling a computer drive motor
US5491395A (en) * 1993-09-17 1996-02-13 Maxtor Corporation TUT servo IC architecture
US5602857A (en) * 1993-09-21 1997-02-11 Cirrus Logic, Inc. Error correction method and apparatus
US5629949A (en) * 1993-09-21 1997-05-13 Cirrus Logic, Inc. Error correction verification method and apparatus using CRC check remainders
EP0727068A4 (en) * 1993-11-04 1999-06-02 Cirrus Logic Inc ERROR PACKET CORRECTOR
US5729718A (en) * 1993-11-10 1998-03-17 Quantum Corporation System for determining lead time latency as function of head switch, seek, and rotational latencies and utilizing embedded disk drive controller for command queue reordering
US5544334A (en) * 1993-12-22 1996-08-06 International Business Machines Corporation Micro channel bus computer system with IDE hard drive interface
US5864716A (en) * 1994-01-07 1999-01-26 Cirrus Logic, Inc. Tagged data compression for parallel port interface
EP0748502A1 (en) * 1994-03-03 1996-12-18 Cirrus Logic, Inc. A table driven method and apparatus for automatic split field processing
US5610929A (en) * 1994-03-11 1997-03-11 Fujitsu Limited Multibyte error correcting system
KR100187383B1 (ko) * 1994-03-25 1999-05-15 니시모토 강이치 사진필름 처리장치 및 그 제어방법
US5548795A (en) * 1994-03-28 1996-08-20 Quantum Corporation Method for determining command execution dependencies within command queue reordering process
US5623700A (en) * 1994-04-06 1997-04-22 Dell, Usa L.P. Interface circuit having zero latency buffer memory and cache memory information transfer
US5603063A (en) * 1994-06-27 1997-02-11 Quantum Corporation Disk drive command queuing method using two memory devices for storing two types of commands separately first before queuing commands in the second memory device
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
US5761220A (en) * 1994-09-19 1998-06-02 Cirrus Logic, Inc. Minimum latency asynchronous data path controller in a digital recording system
US6125469A (en) * 1994-10-18 2000-09-26 Cirrus Logic, Inc. Error correction method and apparatus
US5774481A (en) * 1995-03-31 1998-06-30 International Business Machines Corporation Reduced gate error detection and correction circuit
KR100255105B1 (ko) * 1995-04-12 2000-05-01 마츠시타 덴끼 산교 가부시키가이샤 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치
US5854800A (en) * 1995-06-07 1998-12-29 Micron Technlogy, Inc. Method and apparatus for a high speed cyclical redundancy check system
US5778009A (en) * 1995-06-14 1998-07-07 Quantum Corporation Dedicated ALU architecture for 10-bit Reed-Solomon error correction module
US6012839A (en) * 1995-06-30 2000-01-11 Quantum Corporation Method and apparatus to protect data within a disk drive buffer
US5757826A (en) * 1995-07-12 1998-05-26 Quantum Corporation Word-wise processing for reed-solomon codes
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
US5771184A (en) * 1995-10-12 1998-06-23 Adaptec, Inc. System and method for solving quadratic equation in galois fields
US5787099A (en) * 1995-10-12 1998-07-28 Adaptec, Inc. System and method for encoding and decoding data using numerical computations in galois fields
US5812438A (en) * 1995-10-12 1998-09-22 Adaptec, Inc. Arithmetic logic unit and method for numerical computations in galois fields
US5805799A (en) * 1995-12-01 1998-09-08 Quantum Corporation Data integrity and cross-check code with logical block address
US5828513A (en) * 1995-12-07 1998-10-27 International Business Machines Corporation Servo address apparatus and positioning methods for read, write and seek operations in a direct access storage device
US5909334A (en) * 1996-05-10 1999-06-01 Western Digital Corporation Verifying write operations in a magnetic disk drive
US6108812A (en) * 1996-06-20 2000-08-22 Lsi Logic Corporation Target device XOR engine
US5889792A (en) * 1996-10-01 1999-03-30 Intel Corporation Method and apparatus for generating syndromes associated with a block of data that employs re-encoding the block of data
US5774648A (en) * 1996-10-02 1998-06-30 Mitsubishi Semiconductor Of America, Inc. Address generator for error control system
US5917670A (en) * 1996-10-15 1999-06-29 Quantum Corporation Method for recovering data from disk with magneto-resistive head in presence of thermal asperities
US6003151A (en) * 1997-02-04 1999-12-14 Mediatek Inc. Error correction and detection system for mass storage controller
US5905740A (en) * 1997-04-08 1999-05-18 Seagate Technology, Inc. Apparatus and method for error correction
GB2324445B (en) * 1997-04-17 2002-08-21 United Microelectronics Corp Error correction and detection system for mass storage controller
JP2954083B2 (ja) 1997-05-01 1999-09-27 株式会社東芝 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置
IT1296023B1 (it) * 1997-07-16 1999-06-04 Sgs Thomson Microelectronics Sistema di pilotaggio misto pwm/lineare impiegante due distinti stadi di pilotaggio
US5974582A (en) * 1997-10-14 1999-10-26 Lsi Logic Corporation High-speed chien search logic
US5943348A (en) * 1997-10-14 1999-08-24 Lsi Logic Corporation Method to check for burst limiting in error correcting systems
US6279135B1 (en) * 1998-07-29 2001-08-21 Lsi Logic Corporation On-the-fly row-syndrome generation for DVD controller ECC
US6615387B1 (en) * 1998-09-22 2003-09-02 Seagate Technology Llc Method and apparatus for error detection
JP4077993B2 (ja) * 1999-07-30 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 性能評価方法及び性能評価装置並びにこれらを用いた記録再生装置
WO2001039190A1 (fr) * 1999-11-25 2001-05-31 Fujitsu Limited Procede de lecture d'un support de donnees, dispositif de stockage de donnees, procede de reproduction de donnees, systeme de reproduction de donnees et support de donnees utilise a cet effet
EP1146650A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company, A Delaware Corporation Error detection for data storage and transmission
EP1146651A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company Error detection for data storage and transmission
US6986094B2 (en) * 2001-03-29 2006-01-10 Intel Corporation Device and method for selecting opcode values with maximum hamming distance to minimize latency and buffering requirements
US20030009558A1 (en) * 2001-07-03 2003-01-09 Doron Ben-Yehezkel Scalable server clustering
US7751138B1 (en) 2001-12-28 2010-07-06 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US6961197B1 (en) 2001-12-28 2005-11-01 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US6959411B2 (en) * 2002-06-21 2005-10-25 Mediatek Inc. Intelligent error checking method and mechanism
AU2002354137A1 (en) * 2002-11-29 2004-06-23 Fujitsu Limited Data recording and reproducing device, and data recording and reproducing method
US7426676B2 (en) 2004-01-14 2008-09-16 Broadcom Corporation Data retrieval from a storage device using a combined error correction and detection approach
JP4260688B2 (ja) * 2004-06-09 2009-04-30 富士通株式会社 データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
US20060056092A1 (en) * 2004-09-10 2006-03-16 Ehrlich Richard M System for microjog calibration by read-write zone
US20060056093A1 (en) * 2004-09-10 2006-03-16 Ehrlich Richard M Method for microjog calibration by read-write zone
US7425719B2 (en) * 2005-01-13 2008-09-16 Wd Media, Inc. Method and apparatus for selectively providing data from a test head to a processor
AU2006223287C1 (en) * 2005-03-10 2010-10-21 Qualcomm Incorporated A decoder architecture for optimized error management in streaming multimedia
US7925955B2 (en) * 2005-03-10 2011-04-12 Qualcomm Incorporated Transmit driver in communication system
US8693540B2 (en) * 2005-03-10 2014-04-08 Qualcomm Incorporated Method and apparatus of temporal error concealment for P-frame
US20060242450A1 (en) * 2005-04-11 2006-10-26 Li-Lien Lin Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium
US7743311B2 (en) * 2006-01-26 2010-06-22 Hitachi Global Storage Technologies Netherlands, B.V. Combined encoder/syndrome generator with reduced delay
US7823049B2 (en) * 2006-03-15 2010-10-26 Mediatek Inc. Methods and apparatuses for generating parity symbols for data block
US7913151B1 (en) * 2006-05-26 2011-03-22 Pmc-Sierra, Inc. Forward error correction with self-synchronous scramblers
US20070283223A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last
US20070283207A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements
US20070283208A1 (en) * 2006-06-01 2007-12-06 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features
US7721178B2 (en) * 2006-06-01 2010-05-18 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code
US7958434B1 (en) * 2006-07-26 2011-06-07 Marvell International Ltd. Method for synchronizing to a digital signal
JP4672743B2 (ja) * 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8291259B2 (en) * 2009-04-15 2012-10-16 International Business Machines Corporation Delete of cache line with correctable error
TWI465898B (zh) * 2009-07-13 2014-12-21 Silicon Motion Inc 避免資料儲存裝置之資料發生移位錯誤的方法及控制器
US20110179315A1 (en) * 2010-01-21 2011-07-21 Brocade Communications Systems, Inc. Serdes link error management
US9086992B1 (en) 2012-06-08 2015-07-21 Digital Ordnance Storage, Inc. System and method for interconnecting storage elements
US10073731B2 (en) * 2013-11-27 2018-09-11 Intel Corporation Error correction in memory
US9378083B2 (en) 2013-12-04 2016-06-28 Seagate Technology Llc Adaptive read error recovery for memory devices
US9397703B2 (en) * 2013-12-04 2016-07-19 Seagate Technology Llc Adaptive read error recovery for memory devices
US10991445B2 (en) * 2018-09-06 2021-04-27 Micron Technology, Inc. Memory sub-system including an in-package sequencer to perform error correction and memory testing operations
CN115052047A (zh) * 2022-01-27 2022-09-13 昆明理工大学 一种Gossip网络协议的前置验证方法
CN116400200B (zh) * 2023-06-05 2023-09-01 中国汽车技术研究中心有限公司 车规级安全芯片的电磁侧信道信息的交叉验证方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185269A (en) * 1978-06-30 1980-01-22 International Business Machines Corporation Error correcting system for serial by byte data
US4413339A (en) * 1981-06-24 1983-11-01 Digital Equipment Corporation Multiple error detecting and correcting system employing Reed-Solomon codes
FR2533091A1 (fr) * 1982-09-13 1984-03-16 Cii Honeywell Bull Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace
US4567594A (en) * 1983-06-07 1986-01-28 Burroughs Corporation Reed-Solomon error detecting and correcting system employing pipelined processors
US4633471A (en) * 1983-09-19 1986-12-30 Storage Technology Partners Ii Error detection and correction in an optical storage system
US4675652A (en) * 1986-04-11 1987-06-23 Quantum Corporation Integrated encoder decoder for variable length, zero run length limited codes
US4730321A (en) * 1986-05-30 1988-03-08 Quantum Corporation Disk drive with improved error correction code
US4782490A (en) * 1987-03-16 1988-11-01 Cythera Corporation Method and a system for multiple error detection and correction
US4937829A (en) * 1987-04-24 1990-06-26 Ricoh Company, Ltd. Error correcting system and device
US4890287A (en) * 1988-03-09 1989-12-26 Magnetic Peripherals Inc. On-the-fly error correction
US4928280A (en) * 1988-04-29 1990-05-22 International Business Machines Corporation Fast processor for multi-bit error correction codes
US5170299A (en) * 1990-08-17 1992-12-08 Quantum Corporation Edge servo for disk drive head positioner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335482B1 (ko) * 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템

Also Published As

Publication number Publication date
US5241546A (en) 1993-08-31
JPH05347075A (ja) 1993-12-27
EP0497593B1 (en) 1999-08-11
EP0497593A3 (ko) 1995-05-31
EP0497593A2 (en) 1992-08-05
DE69229753D1 (de) 1999-09-16
DE69229753T2 (de) 2000-03-02
IE920104A1 (en) 1992-08-12
JP2724934B2 (ja) 1998-03-09
KR950009384B1 (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
KR920017083A (ko) 내장 디지탈 콘트롤러를 사용하는 온-더-플라이 에러 보정 방법 및 장치
US5428630A (en) System and method for verifying the integrity of data written to a memory
KR100573356B1 (ko) 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템
US7231578B2 (en) Techniques for detecting and correcting errors using multiple interleave erasure pointers
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
US5182752A (en) Method and apparatus for transferring data between a data bus and a data storage device
US5805799A (en) Data integrity and cross-check code with logical block address
US6003151A (en) Error correction and detection system for mass storage controller
CN101276627B (zh) 使用迭代译码纠错的技术
JP2004171751A (ja) オンドライブ統合化セクタ・フォーマットｒａｉｄの誤り訂正符号システムおよび方法
EP0186719A1 (en) Device for correcting errors in memories
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
JP2007172818A5 (ko)
JPH11507754A (ja) １０ビットリード−ソロモン誤り訂正モジュール用専用ａｌｕアーキテクチャ
US6009550A (en) PBA recovery apparatus and method for interleaved reed-solomon codes
CN101634938A (zh) 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘
US5974582A (en) High-speed chien search logic
US3633162A (en) Apparatus for correcting and indicating errors in redundantly recorded information
WO2007034947A1 (ja) データデスクランブル装置およびデータデスクランブル方法
CN100399462C (zh) 具有错误处理的光盘数据读取方法
TWI226612B (en) Data accessing apparatus and method
JPH05218883A (ja) 復号回路
JP2544109B2 (ja) 情報記録装置
JP3139499B2 (ja) 誤り訂正処理装置
EP1232499A1 (en) Rogue packet detection and correction method for data storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980804

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee