KR100255105B1 - 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치 - Google Patents

에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치 Download PDF

Info

Publication number
KR100255105B1
KR100255105B1 KR1019960707019A KR19960707019A KR100255105B1 KR 100255105 B1 KR100255105 B1 KR 100255105B1 KR 1019960707019 A KR1019960707019 A KR 1019960707019A KR 19960707019 A KR19960707019 A KR 19960707019A KR 100255105 B1 KR100255105 B1 KR 100255105B1
Authority
KR
South Korea
Prior art keywords
bytes
data
error correction
block
columns
Prior art date
Application number
KR1019960707019A
Other languages
English (en)
Other versions
KR970706572A (ko
Inventor
다다시 고지마
고이치 히라야마
요시히사 후쿠시마
다카시 유미바
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤, 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR970706572A publication Critical patent/KR970706572A/ko
Application granted granted Critical
Publication of KR100255105B1 publication Critical patent/KR100255105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

반도체나 기록 전송 기술의 진보에 적합하고, 용장율을 일정하게 유지한채로 리드 솔로몬 에러정정 곱부호 블록 전체의 크기를 크게하여 에러정정 능력을 높인다. 종래와 같이 (M×N)바이트의 정보 데이타에 대하여 (M+PO)×(N+PI)바이트의 리드 솔로몬 에러정정 곱부호 블록을 구성하는 것이 아니라, (K×M×N)바이트의 정보 데이타에 대하여(K×(M+PO)×(N+PI))바이트의 리드 솔로몬 에러정정 곱부호 블록을 구성하는 (A,B,C)와 같이 하여, K를 가변하는 것으로 리드 솔로몬 에러정정 곱부호 블록 전체의 크기를 가변으로 하여, 용장율을 중대하는 일 없이 에러정정 능력을 거의 K에 비례하여 변화시킬 수 있도록 하였다.

Description

에러정정 곱 부호 블록을 생성하기 위한 데이터 처리 방법, 그 데이터를 기록 매체에 기록하기 위한 데이터 처리 방법, 그 데이터의 처리 장치 및 그 데이터가 기록된 광디스크 재생 장치
1바이트가 8비트인 바이트 단위로 디지털 데이터를 기록하거나 전송하는 시스템에 있어서는 리드 솔로몬(Read-Solomon) 에러정정 곱 부호 블록을 구성하여 데이터를 처리하고 있다. 즉, (M×N) 바이트의 데이터를 M행×N열의 행렬에 배치하여 열마다 N 바이트의 정보부에 P0 바이트의 에러정정 검사워드(check word)를 부가하고 다음에 행마다 N 바이트의 정보부에 PI 바이트의 에러정정 검사워드를 부가함으로써, (M+P0)행×(N+PI)열의 리드 솔로몬 에러정정 곱 부호 블록을 구성하고 있다. 그리고 이 리드 솔로몬 에러정정 곱 부호 블록을 기록 및 전송함으로써, 재생측이나 수신측에서는 랜덤 에러(random error) 및 버스트 에러(burst error)의 정정을 효율적으로 할 수 있다.
이러한 리드 솔로몬 에러정정 곱 부호 블록은 용장율이라고 하는 부호워드 전체의 크기, 즉 (M+P0)×(N+PI)에 대한 에러정정 검사워드의 용장 부분(PI×M+P0×N+PI×P0)의 비율이 작은 만큼 그 효율이 높게 된다. 한편, 에러정정 워드인 PI, P0 가 큰 만큼 랜덤 에러 및 버스트 에러에 대해서도 정정 능력이 높아진다.
여기서 동일한 용장율의 리드 솔로몬 에러정정 곱 부호 블록을 비교해 보면, M, N 이 작음에 따라 PI, P0 도 작은 리드 솔로몬 에러정정 곱 부호 블록의 경우에는 에러정정이 되는 확률이 상대적으로 증가하기 때문에 정정 능력이 저하하는 것으로 알려져 있다.
이와 반대로 M, N 을 크게 하면 동일한 용장율이라도 PI, P0 를 크게 할수 있기 때문에 높은 정정 능력을 얻는 것은 공지된 것이고, 이하에 기술하는 제약조건을 충족시키는 것이 아니면 실현할 수 없다.
제1 조건으로, 리드 솔로몬 부호워드를 구성할 수 있기 위한 부호워드 길이인 M+P0 및 N+PI 는 255 바이트 이하가 아니면 안된다는 제약 조건이 있다.
제2 조건으로, 하드웨어 규모의 비용상의 제약 조건이 있다. 이 제2 조건에 관계되는 요건은 연산 회로나 부호워드 전체의 크기인 (M+P0)×(N+PI) 바이트를 저장하는 메모리의 비용이다. 메모리의 비용은 반도체 기술의 진보에 의해 변화하는 것이기 때문에, 상술한 리드 솔로몬 에러정정 곱 부호 블록의 여러가지 파라미터 즉 M, N, PI, P0 는 반도체 기술의 진보, 특히 메모리 비용의 저하에 적합하고 임의로 가변할 수 있도록 고려해 두는 것이 바람직하다.
왜냐하면, 반도체 기술의 진보와 동시에 기록 밀도나 전송 속도도 높아지게 됨으로써 같은 물리 길이나 시간 길이의 에러가 보다 긴 버스트 에러 바이트가 되어 보다 높은 에러정정 능력이 요구되기 때문이다.
그러나, 종래에는 미리 정해진 (M×N) 바이트의 정보 데이터에 대하여 (M+P0)×(N+PI) 바이트의 리드 솔로몬 에러정정 곱 부호 블록을 구성하도록 하고 있기 때문에, 에러정정 능력을 유지하고자 하면 용장율과 블록 전체의 크기가 일체의 관계(용장율이 전체 곱 부호 블록의 크기의 함수로서 자동 설정됨)로 되어 있어 블록의 크기를 임의로 가변할 수 없었다.
그러나 장래적으로 보면, 반도체 기술의 진보와 동시에 기록 밀도나 전송 속도도 높아지기 때문에, 높은 에러정정 능력이 요구되어 에러정정 검사워드를 크게 할 필요가 있다. 그러나 이 경우, 용장율이 커져 버리기 때문에 바람직하지 못하다는 문제점이 있다.
본 발명은 디지털 데이터의 기록 및 전송에 이용하기 적합한 에러정정 곱 부호 블록(error correction product code block)의 구성 방법에 관한 것으로서, 특히 에러정정 능력을 변경하여도 용장율(redundancy)이 변하는 일이 없도록 고안된 에러정정 곱 부호 블록을 생성하기 위한 데이터 처리 방법, 그 데이터를 기록매체에 기록하기 위한 데이터 처리 방법, 그 데이터의 처리 장치 및 그 데이터가 기록된 광디스크를 재생하기 위한 재생 장치에 관한 것이다.
제1도는 종래의 리드 솔로몬 에러정정 곱 부호 블록의 구성을 도시하는 도면.
제2도는 본 발명의 일실시예에 있어서의 리드 솔로몬 에러정정 곱 부호의 생성 블록을 도시하는 도면.
제3도는 제2도의 생성 블록에 의해 생성되는 리드 솔로몬 에러정정 곱 부호 블록을 도시하는 도면.
제4도는 본 발명에 관한 리드 솔로몬 에러정정 곱 부호 블록에 있어서의 섹터구성을 도시하는 도면.
제5도는 본 발명의 다른 실시예에 있어서의 리드 솔로몬 에러정정 곱 부호의 생성 블록을 도시하는 도면.
제6도는 제5도의 생성 블록에 의해 생성되는 리드 솔로몬 에러정정 곱 부호 블록을 도시하는 도면.
제7도는 본 발명의 다른 실시예에 있어서의 리드 솔로몬 에러정정 곱 부호의 생성 블록을 도시하는 도면.
제8도는 제7도의 생성 블록에 의해 생성되는 리드 솔로몬 에러정정 곱 부호 블록을 도시하는 도면.
따라서, 본 발명은 반도체나 기록 및 전송 기술의 진보에 적합하고, 용장율을 일정하게 유지하면서 리드 솔로몬 에러정정 곱 부호 블록 전체의 크기를 크게하여 에러정정 능력을 높일 수 있으며, 에러정정 곱 부호 블록을 생성하기 위한 처리 방법과 그 데이터의 기록을 위한 처리 방법, 그 데이터의 처리 장치 및 그 데이터의 광디스크 재생 장치를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서 본 발명의 에러정정 곱 부호 블록의 생성 방법에서는 (K×M×N) 바이트의 정보 데이터에 대하여, (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록을 구성하며, K 를 가변하는 것으로 리드 솔로몬 에러정정 곱 부호 블록의 전체의 크기를 가변할 수 있도록 하고, 동시에 에러정정 능력을 거의 K 에 비례하여 변화시킬 수 있는 에러정정 곱 부호 블록 데이터 구조를 제공하도록 한 것이다.
구체적으로는, 바이트 단위로 디지털 데이터를 처리하고, 1개의 정보 데이터 블록을 M행×N열의 (M×N) 바이트로 구성하며, 상기 정보 데이터 블록 내에서는 바이트 단위로 데이터를 배열하여 행마다에는 제0 열에서 제(N-1) 열의 데이터 전송순으로 배치하며 또한 제0 행에서 제(M-1) 행까지 데이터 전송순으로 일치시켜서 배치하는 제1 단계와,
또, 데이터 전송순으로 연속하는 K개의 정보 데이터 블록으로 구성한 (K×M)행×N열의 행렬 블록을 배치하는 제2 단계와,
이 행렬 블록의 (K×M) 바이트의 각 열에는 에러정정용 검사워드 K 바이트를 부가하여 N열의 각 열을 (K×(M+1)) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계와,
또한, N 바이트의 각 행마다 에러정정용 검사워드 P 바이트를 부가하여 (K×(M+1)) 행의 각 행을 (N+P) 바이트의 리드 솔로몬 부호워드 C1 로서 형성하는 제4 단계를 포함하며,
전체 블록으로서는, K개의 정보 데이터 블록 (K×M×N) 바이트를 정보부로 한 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 구성되고, 1 정보 데이터 블록 (M×N) 바이트와 이것에 부가되는 평균 검사워드 바이트수의 합계가 일정한 값인 (M+1)×(N+P) 바이트가 되도록 구성된 에러정정곱 부호 블록을 생성한 것이다.
상기의 방법에 의해, 1 정보 데이터 블록 (M×N) 바이트와 이것에 부가되는 평균 검사워드 바이트수의 합계가 에러정정 곱 부호 블록을 구성하는 정보 데이터 블록의 개수 K 에 의존하지 않는 일정한 값인 (M+1)×(N+P) 바이트가 되기 때문에, (M+1)×(N+P) 바이트의 용장율이 변하는 일은 없다.
또한, 본 발명은 상기의 에러정정 곱 부호 블록을 기록하기 위한 방법, 기록매체 및 이러한 에러정정 곱 부호 블록 데이터를 전송하기 위한 통신 장치를 제공하는 것이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
우선, 제1도는 종래의 리드 솔로몬 에러정정 곱 부호 블록의 구성을 나타내고 있다. 이 포맷이면, 이전에 설명한 바와 같이, 미리 정해진 (M×N) 바이트의 정보 데이터에 대하여 (M+P0)×(N+PI) 바이트의 리드 솔로몬 에러정정 곱 부호블록을 구성하도록 하고 있기 때문에, 에러정정 능력을 유지하고자 하면 용장율과 블록 전체의 크기가 일체의 관계로 되어 있어 블록의 크기를 임의로 가변할 수 없다. 에러정정 검사워드를 크게 하면 용장율이 커져 버리기 때문에 바람직하지 못하다는 문제점이 있다.
따라서 본 발명에 있어서의 리드 솔로몬 에러정정 곱 부호 블록은 제2도와 같이 구성된다.
제1 실시예에서는, 기록 매체로서의 광디스크 등에 2048 바이트를 1 섹터로서 기록할 경우에, K=16, M=12, N=172, P=10 으로서 본 발명을 적용한 예를 설명한다.
이 실시예는 (1) 동일 정정 능력이면 홀수보다는 짝수 쪽이 효율이 높다. (2) P=8 바이트 이하에서는 에러정정 확률이 높아지기 때문에 K=16 행의 버스트 에러정정 능력을 유지할 수 없다. (3) 동일한 용장율로 버스트 에러정정 능력을 높이기 위해저는 K>P 가 아니면 안된다는 사실로부터, 에러정정 검사워드의 수를 부호워드 C1 으로서 P=10 바이트, 부호워드 C2 로서 K=16 바이트로 정하고 있다. 또한 (4) 1 섹터의 크기는 2048 바이트의 기록 데이터에 섹터 번호나 섹터마다의 에러 검출 워드를 부가한 2048 보다 약간 큰 것이라는 조건으로부터 M=12, N=172 로 정해진 것이다.
제2도에는 16 섹터를 단위로 하는 리드 솔로몬 곱 부호 블록을 나타내고 있다. 또한 제3도에는 1 섹터 내의 행 구성을 나타내고 있다.
제2도의 블록 A∼C 에 있어서는, 바이트 단위로 디지털 데이터를 처리하고 1개의 정보 데이터 블록을 M(=12)행 × N(=172)열의 (M×N) 바이트로 구성하며, 상기 정보 데이터 블록 내에서는 바이트 단위로 데이터를 배열하며, 상기 디지털 데이터를 행마다에는 제2열에서 제(N-1) 열의 데이터 전송순으로 배치하고, 또한 제0 행으로부터 제(M-1) 행까지 데이터 전송순으로 일치시켜서 배치하는 제1 단계를 포함한다. 또 데이터 전송순으로 연속하는 K(=16)개의 상기와 같은 정보 데이터 블록으로 구성한 (K×M)행 × N열의 행렬 블록을 배치하는 제2 단계를 포함한다.
다음에, 상기 행렬 블록의 (K×M) 바이트의 각 열에는 에러정정용 검사워드 K(=16) 바이트를 부가하고, N열의 각 열을 (K×(M+l)) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계를 포함한다.
또한, N 바이트의 각 행마다에 에러정정용 검사워드 P(=10) 바이트를 부가하고, (K×(M+1)) 행의 각 행을 (N+P) 바이트의 리드 솔로몬 부호워드 C1로서 형성하는 제4 단계를 포함한다.
전체의 블록으로서는, K 개의 정보 데이터 블록 (K×M×N) 바이트를 정보부로 하는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 구성되며, 1 정보 데이터 블록 (M×N) 바이트와 이것에 부가되는 평균 검사워드 바이트수의 합계가 일정값인 (M+1)×(N+P) 바이트가 되도록 구성된 에러정정 곱 부호 블록 데이터가 생성된다.
이하, 제2도, 제3도 및 제4도를 참조하면서 구체적으로 설명한다.
기록하는 데이터를 1 섹터분의 2048 바이트씩 수신하여, 섹터 번호나 섹터마다의 에러 검출 워드(16 바이트)를 부가하여 2064 바이트로 한다(제2도의 블록 A 참조). 또, 섹터 번호(ID: 섹터 식별자)나 ID 에러정정 워드(IEC), 시스템 예약 코드(RSV), 에러 검출 코드(EDC)는 제4도에 도시된 바와 같이 합계 16 바이트이다.
그리고, 이 2064 바이트는 리드 솔로몬 에러정정 곱 부호 블록 메모리의 1섹터분인 (M+1)행×(N+P)열 = 13행×182열로부터 에러정정용 검사워드 저장부분을 제외한 M행×N열 = 12행×172열 = 2064 바이트의 부분에 저장한다.
이러한 데이터가 K=16 섹터분 차례차례로 메모리부에 저장된다.
다음에 K=16 섹터분의 192행×172열분을 저장한 후, 열마다 172열의 각 열이 (192+12) 바이트의 리드 솔로몬 부호워드 C2 를 형성하도록 연산을 행하여, 16행마다 1행씩 공백(제3도에 부호 X로 나타내고 있는 부분)이 되고 있는 16개의 행을 채우는 처리을 행한다(제2도의 블록 B 참조).
또 채워지는 16개의 행과, 리드 솔로몬 부호워드 C2 의 차수의 관계는, 16개의 행 위치와 차수가 1대 1로 대응하는 관계, 또는 C2 의 15차에서 0차까지의 낮은 차수측에 대응하는 관계 중 어느 하나로 하도록 미리 정해 둔다.
다음에, 공백(X)의 16행이 채워진 208행×172열의 각 행마다, 에러정정용 검사워드 10 바이트를 부가하여, 208행의 각 행이 (172+10) 바이트의 리드 솔로몬 부호워드 C1 을 형성하도록 하며, 제3도에 나타내는 16 섹터를 단위로 하는 리드 솔로몬 에러정정 곱 부호 블록을 구성한다(제2도의 블록 C 참조).
이 블록의 크기는 208행 × 182열 = 37856 바이트이고, 현재 염가로 입수 가능한 메모리에 적당한 여유를 가지고 수납되는 가장 적합한 크기의 실시예로 되어 있다.
이 16 섹터를 단위로 하는 리드 솔로몬 에러정정 곱 부호 블록의 용장율은 (278×182 - 192×172)/(208×182) = 12.76% 이고, 정정 가능한 버스트 에러의 최대 길이는 C2 의 에러정정 검사워드수에 상당하는 행수, 즉 16행×182열 =2912 바이트이다.
그리고, 정정 가능한 버스트 에러의 최대 길이는 C2 의 에러정정 검사워드 수에 상당하는 행수이기 때문에, 에러정정 능력을 높이고자 하는 경우에는 리드 솔로몬 에러정정 곱 부호 블록의 행수를 증가시켜서 C2 의 에러정정 검사워드수를 증대하면 된다
상기와 같이, 본 발명의 방법에 의하면, 섹터 내의 정보 배분은 제4도에 나타낸 구성을 유지하기 때문에 용장율이 일정하게 유지된다.
리드 솔로몬 에러정정 곱 부호 블록의 행수를 증가시켜서 C2 의 에러정정 검사워드수를 증대시키는 경우로서는, 상기와 같이 에러정정 능력을 높이는 경우와, 상기에 진술한 바와 같이 반도체나 기록/전송 기술의 진보의 결과로서 광디스크의 트랙의 소정 길이당의 기록 밀도가 높아진 경우를 들 수 있다. 이러한 경우는 블록의 행수를 증가시킴으로써 C2의 에러정정 검사워드수를 증대할 수 있다. 정보 재생시에는 상기 블록의 행방향으로 정보가 순차적으로 픽업되어 가지만, 리드 솔로몬 에러정정 곱 부호 블록을 수신하여 에러정정을 행할 경우도 동일한 용장율을 유지할 수 있다.
상기의 설명에서는 K=16 으로서 설명하였지만, 메모리의 크기에 따라 K=12 로서 이용하여도 좋다. 이와 같이 하면 블록의 크기가 28392 바이트이고 256 K비트 용량에 저장되기 때문에 염가인 메모리를 이용할 수 있다.
제5도는 본 발명의 제2실시예이다. 이 실시예에서 K=12이다. 블록 5A, 5B 및 5C는 제2도의 블록 A∼C 에 대응한다.
제6도은 제5도에 나타내는 데이터 처리 순서로 생성되는 에러정정 곱 부호 블록의 구성을 나타내고 있다
제7도는 본 발명의 제3 실시예이고, 제2 실시예에 비하여 에러 검사 능력이 높아지고 있다. 제8도는 제7도에 나타낸 데이터 처리 순서로 생성되는 에러정정 곱부호 블록의 구성을 나타내고 있다.
즉, 기록하는 데이터를 1 섹터분의 2048 바이트씩 수신하여 섹터 번호나 섹터마다의 에러 검출 워드(16 바이트)를 부가하여 2064 바이트로 한다(블록 7A 참조). 그리고, 이 2064 바이트는 리드 솔로몬 에러정정 곱 부호 블록 메모리의 1섹터분인 (M+1)행×(N+P)열 = 13행×182열로부터, 에러정정용 검사워드 저장부분을 제외한 M행×N열 = 12행×172열 = 2064 바이트의 부분에 저장한다.
이러한 데이터가 K=18 섹터분, 차례차례로 저장된다. 다음에 K=18 섹터분의 216행×172열분을 저장한 후, 열마다 172열의 각 열이 (216+18) 바이트의 리드 솔로몬 부호워드 C2 를 형성하도록 연산을 행하고, 12행마다 1행씩 공백(제8도에 부호 X로 나타내는 부분)으로 되어 있는 12행을 채우는 처리를 행한다(제7도의 블록 7B 참조).
다음에, 공백(X)의 18행이 채워진 234행×172열의 각 행마다, 에러정정용 검사워드 10 바이트를 부가하여, 234행의 각 행이 (172+10) 바이트의 리드 솔로몬 부호워드 C1 를 형성하도록 하며, 제8도에 나타내는 18 섹터를 단위로 하는 리드 솔로몬 에러정정 곱 부호 블록을 구성한다(제7도의 블록 7C 참조).
이 실시예에 의하면, 제1 실시예에 비하여 에러정정 능력을 높일 수 있다.
그러나 용장율은 진술한 제1 실시예와 같이 변하지 않는다.
이상 설명한 바와 같이 본 발명에 의하면, 반도체나 기록/전송 기술의 진보에 적합하고, 용장율을 일정하게 유지한채로 리드 솔로몬 에러정정 곱 부호 블록 전체의 크기를 크게 하여 에러정정 능력을 높일 수 있다.
이상 설명한 본 발명은 디지털 데이터의 기록 및 전송에 이용하는데 적합하며, 기록 재생 시스템, 전송 수신 시스템, 광디스크를 위한 데이터 처리 시스템에 이용하여 유효한 효과를 얻을 수 있다.

Claims (25)

  1. 에러정정 곱 부호 블록을 생성함으로써 데이터를 처리하는 방법에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 제1 단계와: 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 제공하는 제2 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K× (M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 제 4 단계를 포함하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+l)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+l)×(N+P) 로 유지되도록 한 것을 특징으로 하는 데이터 처리 방법.
  2. 기록 매체에 데이터를 기록하기 위해 에러정정 곱 부호 블록을 생성함으로써 데이터를 처리하는 방법에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 제1 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 제공하는 제2 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터 마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K × (M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 제 4 단계를 포함하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 데이터 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제3 단계인 제1 에러정정 검사워드를 부가하는 단계에서, K 바이트의 상기 제1 에러정정 검사워드는 (K×M) 바이트의 각 열의 말미에 부가되어 N 행의 각각에 대해 (K×(M+1)) 바이트의 리드 솔로몬 부호워드 C2 를 형성하고, 이어서 상기 K 바이트의 제1 에러정정 검사워드는 상기 정보 데이터의 M 바이트마다의 위치에 바이트 단위로 재분배되는 것인 데이터 처리 방법.
  4. 제1항 또는 제2항에 있어서, 상기 재3 단계인 제1 에러정정 검사워드를 부가하는 단계에서, (K×(M+1)) 바이트의 리드 솔로몬 에러정정 부호워드 C2 는 (K×M) 바이트의 각 열에 부가되는 상기 K 바이트의 제1 에러정정 검사워드의 각각에 대해 M 바이트마다 1 바이트 위치를 배치함으로써 형성되는 것인 데이터 처리 방법.
  5. 제1항 또는 제2항에 있어서, 상기 M×N 은 2054 바이트 이상 2064 바이트 이하의 값을 가지며, 상기 K 는 적어도 12인 값을 갖는 짝수이고, 상기 P 는 적어도 10인 값을 갖는 짝수이며, 상기 K×(M+1) 의 값은 최대 255 바이트 이고, 상기 N+P 의 값은 최대 255 바이트인 것인 데이터 처리 방법.
  6. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=16, P=10 인 것인 데이터 처리 방법.
  7. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=12, P=10 인 것인 데이터 처리 방법.
  8. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=18, P=10 인 것인 데이터 처리 방법.
  9. 에러정정 곱 부호 블록이 기록된 기록 매체로서, 데이터의 처리 및 상기 에러 정정 곱 부호 블록의 생성이, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 제1 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 제공하는 제2 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터 마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 제 4 단계를 포함한 방법에 의해 이루어지며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 기록 매체.
  10. 섹터에 대응적으로 기록되는 에러정정 곱 부호 블록의 (M×N) 바이트의 정보 데이터 블록을 구비하는 기록 매체로서, 데이터의 처리 및 상기 에러 정정 곱 부호 블록의 생성이, 정보 데이터 블록이 M행×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 제1 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행×N 열의 행렬 블록을 제공하는 제2 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터 마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 제3 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 제4 단계를 포함한 방법에 의해 이루어지며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 기록 매체.
  11. 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하는 수단과; 상기 디지털 데이터를 상기 정보 데이터 블록에 바이트 단위로 배치하고, 상기 디지털 데이터를 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (M-1) 열에 데이터 전송순으로 배치하며 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 배치하는 수단과; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 배치하는 수단과; 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하도록 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터마다 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사워드를 부가하는 수단과; (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하도록 N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하는 수단을 포함하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 데이터 처리 장치.
  12. 제11항에 있어서, 상기 에러정정 곱 부호 블록을 처리하는 수단은 원격 통신장치, 데이터를 디스크상에 기록하기 위한 기록 장치 또는 에러정정 처리 장치에 설치되는 것인 데이터 처리 장치.
  13. 에러정정 곱 부호 블록이 기록된 기록 매체로서, 상기 에러정정 곱 부호 블록이, 정보 데이터 블록이 M행×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하는 단계와; 상기 디지털 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제(N-1)열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제(M-1)행에 데이터 전송순으로 존재하도록 허용하는 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 갖는 (K×M)행×N 열의 행렬 블록을 제공하는 단계와; 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하도록 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터마다 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하는 단계와; (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하도록 N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하는 단계를 통해 구성되며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 하여 구성된 것을 특징으로 하는 기록 매체.
  14. 데이터 전송용 전송 장치에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하는 수단과; 상기 디지털 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 수단과; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 갖는 (K×M)행 × N 열의 행렬 블록을 제공하는 수단과; 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하도록 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터마다 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하는 수단과; (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하도록 N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하는 수단을 구비하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 하는 것을 특징으로 하는 데이터 전송 장치.
  15. 제1항에 있어서, 상기 정보 데이터 블록은 각각 기록 매체의 섹터상에 기록될 데이터를 포함하며, 섹터 식별자, ID 에러정정 워드 및 시스템 예약 코드 및 에러 검출 코드를 갖는 것인 데이터 처리 방법.
  16. 제15항에 있어서, 상기 섹터 식별자는 4 바이트를 포함하며, 상기 ID 에러정정 워드는 2 바이트를 포함하고, 상기 시스템 예약 코드는 6 바이트를 포함하며, 상기 에러 검출 코드는 4 바이트를 포함하는 것인 데이터 처리 방법.
  17. 제2항에 있어서, 상기 정보 데이터 블록은 각각 기록 매체의 섹터상에 기록될 데이터를 포함하며, 섹터 식별자, ID 에러정정 워드 및 시스템 예약 코드 및 에러 검출 코드를 갖는 것인 데이터 처리 방법.
  18. 제17항에 있어서, 상기 섹터 식별자는 4 바이트를 포함하며, 상기 ID 에러 신설 워드는 2 바이트를 포함하고, 상기 시스템 예약 코드는 6 바이트를 포함하며, 상기 에러 검출 코드는 4 바이트를 포함하는 것인 데이터 처리 방법.
  19. 에러정정 곱 부호 블록을 생성함으로써 데이터를 처리하는 방법에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 제공하는 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터 마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 단계를 포함하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 데이터 처리 방법.
  20. 기록 매체에 데이터를 기록하기 위해 에러정정 곱 부호 블록을 생성함으로써 데이터를 처리하는 방법에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하고, 상기 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 단계와; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 이용하여 (K×M)행 × N 열의 행렬 블록을 제공하는 단계와; 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터 마다에 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하여 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하는 단계와; N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하여 (K× (M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하는 단계를 포함하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 데이터 처리 방법.
  21. 제19항에 있어서, 상기 정보 데이터 블록은 각각 기록 매체의 섹터상에 기록될 데이터를 포함하며, 섹터 식별자, ID 에러정정 워드 및 시스템 예약 코드 및 에러 검출 코드를 갖는 것인 데이터 처리 방법.
  22. 제21항에 있어서, 상기 섹터 식별자는 4 바이트를 포함하며, 상기 ID 에러 정정 워드는 2 바이트를 포함하고, 상기 시스템 예약 코드는 6 바이트를 포함하며, 상기 에러 검출 코드는 4 바이트를 포함하는 것인 데이터 처리 방법.
  23. 제20항에 있어서, 상기 정보 데이터 블록은 각각 기록 매체의 섹터상에 기록될 데이터를 포함하며, 섹터 식별자, ID 에러정정 워드 및 시스템 예약 코드 및 에러 검출 코드를 갖는 것인 데이터 처리 방법.
  24. 제23항에 있어서, 상기 섹터 식별자는 4 바이트를 포함하며, 상기 ID 에러 정정 워드는 2 바이트를 포함하고, 상기 시스템 예약 코드는 6 바이트를 포함하며, 상기 에러 검출 코드는 4 바이트를 포함하는 것인 데이터 처리 방법.
  25. 에러정정 곱 부호 블록이 기록된 광디스크로부터 데이터를 재생하고 재생된 데이터에 대해 에러정정 처리를 실행하도록 구성 및 배치된 광디스크 재생 장치에 있어서, 정보 데이터 블록이 M행 ×N열의 (M×N) 바이트로 된 복수개의 정보 데이터 블록으로 구성되도록 바이트 단위로 디지털 데이터를 처리하는 수단과; 상기 디지틸 데이터가 상기 정보 데이터 블록에 바이트 단위로 존재하도록 허용하며, 상기 데이터가 각각의 열에 데이터 전송 시퀀스에 따라 제 0 열 내지 제 (N-1) 열에 데이터 전송순으로 존재하도록 허용하고 제 0 행 내지 제 (M-1) 행에 데이터 전송순으로 존재하도록 허용하는 수단과; 데이터 전송순으로 배치된 K 개의 정보 데이터 블록을 갖는 (K×M)행 × N 열의 행렬 블록을 제공하는 수단과; 상기 N 열을 각각 (K×(M+1) 바이트의 리드 솔로몬 부호워드 C2 로서 형성하도록 상기 행렬 블록의 (K×M) 바이트의 각각의 열에, M 바이트의 정보 데이터마다 대응하는 위치에서 바이트 단위로 존재하는 K 바이트의 제1 에러정정 검사 워드를 부가하는 수단과; (K×(M+1)) 열을 각각 (N+P) 바이트의 리드 솔로몬 부호워드 C1 으로 형성하도록 N 바이트의 각 행마다 P 바이트의 제2 에러정정 검사워드를 부가하는 수단을 구비하며, 상기 에러정정 곱 부호 블록은 K 개의 정보 데이터 블록 (K×M×N) 바이트의 정보부를 갖는 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱 부호 블록이 되고, (M×N) 바이트의 정보 데이터 블록과 이것에 부가되는 검사워드의 평균 바이트수의 합계는 일정한 값인 (M+1)×(N+P) 로 유지되도록 한 것을 특징으로 하는 광디스크 재생 장치.
KR1019960707019A 1995-04-12 1996-04-08 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치 KR100255105B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8687495 1995-04-12
JP95-086874 1995-04-12
PCT/JP1996/000956 WO1996032718A1 (fr) 1995-04-12 1996-04-08 Procede de traitement de donnees pour produire un bloc de code de produit de correction d'erreurs, procede de traitement de donnees pour enregistrer des donnees dans un support d'enregistrement, et dispositif de traitement de donnees

Publications (2)

Publication Number Publication Date
KR970706572A KR970706572A (ko) 1997-11-03
KR100255105B1 true KR100255105B1 (ko) 2000-05-01

Family

ID=13898982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960707019A KR100255105B1 (ko) 1995-04-12 1996-04-08 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치

Country Status (9)

Country Link
US (2) US5790569A (ko)
EP (1) EP0766245A4 (ko)
JP (1) JP3071828B2 (ko)
KR (1) KR100255105B1 (ko)
CN (1) CN1120491C (ko)
CA (1) CA2190985C (ko)
MY (1) MY116511A (ko)
TW (1) TW315461B (ko)
WO (1) WO1996032718A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081335A (ko) * 2000-02-12 2001-08-29 구자홍 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
KR100482939B1 (ko) * 2000-12-12 2005-04-15 가부시끼가이샤 도시바 오류 정정 부호를 이용한 데이터 처리 방법 및 그 방법을이용한 장치
JP2017051091A (ja) * 2015-08-31 2017-03-09 エルジー エレクトロニクス インコーポレイティド 太陽電池モジュール、及び太陽電池モジュール用異常感知装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255105B1 (ko) * 1995-04-12 2000-05-01 마츠시타 덴끼 산교 가부시키가이샤 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치
JP3307579B2 (ja) * 1998-01-28 2002-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶システム
FI106758B (fi) 1999-04-16 2001-03-30 Nokia Networks Oy Segmentointimekanismi lohkoenkooderia varten
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
KR100685360B1 (ko) * 2000-01-31 2007-02-22 산요덴키가부시키가이샤 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치
KR100691066B1 (ko) * 2000-06-02 2007-03-09 엘지전자 주식회사 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
JP2002074862A (ja) 2000-08-25 2002-03-15 Toshiba Corp データ処理方法及び装置及び記録媒体及び再生方法及び装置
JP3920558B2 (ja) 2000-11-08 2007-05-30 株式会社東芝 データ処理方法及び装置及び記録媒体及び再生方法及び装置
US6910174B2 (en) * 2001-06-01 2005-06-21 Dphi Acquisitions, Inc. Error correction code block format
KR20030059914A (ko) * 2002-01-03 2003-07-12 삼성전자주식회사 에러 정정 코드 블럭 생성 방법 및 장치와 그것이 적용된광 저장매체
US7339873B2 (en) * 2003-07-07 2008-03-04 Sony Corporation Data recording/reproducing apparatus, data recording/reproducing method, program, and recording medium
JP4112520B2 (ja) * 2004-03-25 2008-07-02 株式会社東芝 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法
DE102004036383B4 (de) * 2004-07-27 2006-06-14 Siemens Ag Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen
US7783688B2 (en) * 2004-11-10 2010-08-24 Cisco Technology, Inc. Method and apparatus to scale and unroll an incremental hash function
CN102034515A (zh) * 2010-12-03 2011-04-27 蒋骏宁 一种提高光存储介质的纠错能力的方法
EP4220967A1 (en) * 2017-09-27 2023-08-02 Mitsubishi Electric Corporation Coding device and transmitter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323274A (ja) * 1986-07-16 1988-01-30 Sony Corp デ−タ伝送方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
JPH07112158B2 (ja) * 1986-01-24 1995-11-29 ソニー株式会社 デ−タ伝送方法
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
JP2664303B2 (ja) * 1991-10-29 1997-10-15 日本放送協会 データ伝送装置
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
KR100255105B1 (ko) * 1995-04-12 2000-05-01 마츠시타 덴끼 산교 가부시키가이샤 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치
JP3813671B2 (ja) * 1996-10-30 2006-08-23 株式会社東芝 マルチメディアサーバ用ディスクアレイ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323274A (ja) * 1986-07-16 1988-01-30 Sony Corp デ−タ伝送方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081335A (ko) * 2000-02-12 2001-08-29 구자홍 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
KR100482939B1 (ko) * 2000-12-12 2005-04-15 가부시끼가이샤 도시바 오류 정정 부호를 이용한 데이터 처리 방법 및 그 방법을이용한 장치
JP2017051091A (ja) * 2015-08-31 2017-03-09 エルジー エレクトロニクス インコーポレイティド 太陽電池モジュール、及び太陽電池モジュール用異常感知装置

Also Published As

Publication number Publication date
EP0766245A1 (en) 1997-04-02
US6182263B1 (en) 2001-01-30
EP0766245A4 (en) 1998-07-22
MY116511A (en) 2004-02-28
WO1996032718A1 (fr) 1996-10-17
CN1120491C (zh) 2003-09-03
CA2190985A1 (en) 1996-10-17
US5790569A (en) 1998-08-04
CN1150859A (zh) 1997-05-28
CA2190985C (en) 2000-11-28
TW315461B (ko) 1997-09-11
JP3071828B2 (ja) 2000-07-31
KR970706572A (ko) 1997-11-03

Similar Documents

Publication Publication Date Title
KR100255105B1 (ko) 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치
CA1204874A (en) Multibyte error correcting system involving a two- level code structure
KR100517482B1 (ko) 곱셈 코드에 대한 동시 행/열 신드롬 발생기
KR900006568B1 (ko) 코드에러정정방법
US5719884A (en) Error correction method and apparatus based on two-dimensional code array with reduced redundancy
KR910000349B1 (ko) 인터리이브회로
US7356754B2 (en) Data processing method and apparatus, recording medium, reproducing method and apparatus using the same method
US5546409A (en) Error correction encoding and decoding system
US5313464A (en) Fault tolerant memory using bus bit aligned Reed-Solomon error correction code symbols
US4604748A (en) Data processing system with error correction
EP1125294B1 (en) Multi-level error detection and correction technique for data storage recording device
CN101199123A (zh) 用于低密度奇偶校验编码的方法和装置
US5386425A (en) Two-dimensional error correcting method and decoder
US7603608B2 (en) Data processing method, data recording apparatus and data transmission apparatus
US6631492B2 (en) Multitrack data recording and read out of recorded multitrack digital data for error correction
JPH10501948A (ja) それぞれエラー訂正符号のデータ構造を有するデータ伝送システム、データ記録再生装置及び記録媒体
US7340663B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
EP1359583A2 (en) Recording medium suitable for recording/reproducing multi-level data
US7203895B2 (en) Error correction decoding method and apparatus
US20070043996A1 (en) Error correction coding and decoding apparatuses
US7159165B2 (en) Optical recording medium, data recording or reproducing apparatus and data recording or reproducing method used by the data recording or reproducing apparatus
US5796755A (en) Error minimization in interleaved error correcting codes
US20020032892A1 (en) Method and system for recording and transmitting digital data and improved error correcting code table
KR100215868B1 (ko) 디지탈 전송시스템
JPH0628343B2 (ja) 積符号の復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17

EXPY Expiration of term