TW315461B - - Google Patents
Download PDFInfo
- Publication number
- TW315461B TW315461B TW085104388A TW85104388A TW315461B TW 315461 B TW315461 B TW 315461B TW 085104388 A TW085104388 A TW 085104388A TW 85104388 A TW85104388 A TW 85104388A TW 315461 B TW315461 B TW 315461B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- error correction
- bytes
- block
- byte
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
經濟部中央標隼局具工消费合作杜印製 A7 ____B7五、發明説明(1 ) 1 .發明領域: 本發明係關於一種製造適用於數位資料記錄/傳輸之 錯誤校正乘積碼塊的方法,特別是關於一種處理資料的方 法,用以產生一錯誤校正乘積碼塊,以便在修改錯誤校正 能力之後可改變冗餘之位準。本發明亦關於一種處理資料 的方法用以將資料記錄在一記錄介質上,以及處理此資料 之裝置。 2 .相關技藝之敘述: 在藉由使用單位位元組(等於8位元)之記錄數位資 料的系統中,藉由做成李得一所羅門(Reed-Sol omon )錯 誤校正乘積碼塊來處理資料。特別是,在排列(M*N) 位元組資料成Μ列N行之後,P 〇 -位元組錯誤校正檢査 字被加至各行的Ν -位元組資訊部份,然後Ρ I —位元組 錯誤校正檢査字被加至各列的Ν -位元組資訊部份,以產 生包含(Μ+Ρ0)列* (Ν + Ρ I )行之李得—所羅門 錯誤校正乘積碼塊。然後,隨機錯誤及猝發錯誤可以藉由 所記錄及傅送之李得-所羅門錯誤校正乘稹碼塊,而有效 地被校正在資料再生側或資料接收側上。 當冗餘很大或錯誤校正檢査字(Ρ I *Μ+Ρ0*Ν + ΡΙ*Ρ〇)對整個碼字(Μ+Ρ〇) * (Ν + ΡΙ) 之冗餘部份的比值很小時,上述之李得_所羅門錯誤校正 乘積碼塊可以有效地操作。另一方面,當對於Ρ I與Ρ 0 使用大的值時,對於隨機錯誤與猝發錯誤之錯誤校正能力 (請先閱讀背面之注意事項再填寫本頁) 裝· 、1Τ •Ο 本紙浓尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -4 - 315461 經濟部中央榡隼局負工消费合作社印製 A7 _B7_____五、發明説明(2 ) 升髙。 已知當比較具有相同的冗餘位準之不同的李得-所羅 門錯誤校正乘積碼塊時,具有小的Μ、N、P I與P 〇者 較不適於錯誤校正,因爲錯誤校正發生之機率隨著此碼塊 而升高。 另一方面,雖然亦已知藉由增加Μ與Ν之值,可提髙 李得-所羅門錯誤校正乘積碼塊之校正錯誤能力,因爲 Ρ I與Ρ 0之值亦對應地提髙,如果冗餘被保持在一相同 的位準,在沒有滿足以下所將敘述之要件下,無法實現此 髙錯誤校正能力。 首先,以允許做成李得-所羅門碼字之碼字長度的觀 點來看,Μ+Ρ 〇與Ν + Ρ I必須等於或小於2 5 5位元 組。 其次,需觀察硬體價格限制。特別是,典型地以操作 電路及用以儲存整個碼字或(Μ+ΡΟ) * (Ν + Ρ I ) 位元組之記憶體的價格來表示》由於記憶體之價格會隨著 半導體技術之發展而改變,最好使李得_所羅門錯誤校正 乘積碼塊之上述參數Μ、Ν、Ρ I與Ρ 0,成爲半導體技 術之進步(尤其是記憶體之價格降低)的函數而可以改變 〇 這是因爲當隨著半導體技術的進步,而昇高資料記錄 於介質上的密度或資料經由傳輸路徑被傳送的速率時,物 理長度或時間長度中之相同的錯誤被轉換成較大的猝發錯 誤位元組,使得需要更髙的錯誤校正能力。 本紙浓尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)_ ς _ (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 i 經濟部中央樣隼局只工消作合作社印製 A7 __B7___ 五、發明説明(3 ) 然而對於一給定的(M*N)位元組資料,做成一習 知具有(M+PO) * (N + PI)位元組之李得—.所羅 門錯誤校正乘積碼塊,使得冗餘被自動地設定爲乘稹碼塊 之整個尺寸的函數。換句話說,嚐試保持一給定位準的錯 誤校正能力,會伴隨不可改變碼塊尺寸之問題。 然而,將來隨著半導體技術的進步,亦期待較大的記 錄密度與較高的傳輸速率,對於一給定尺寸的錯誤校正乘 稹碼塊而言,將需要更高位準的錯誤校正能力。如此必然 需要使用較大的錯誤校正檢査字,雖然如果使用習知技術 會需要加強位準的冗餘。 發明節要: 所以,本發明之目的在於提供一種處理資料的方法, 用以產生一錯誤校正乘積碼塊,以在由於資料記錄/傳輸 與半導體之技術的進步而改善錯誤校正能力之後,能保持 目前位準的冗餘。本發明之另一個目的在於提供一種處理 資料的方法用以將此資料記錄於一記錄介質上,以及一種 用以處理此資料之裝置》 依據本發明,藉由對於(Κ*Μ*Ν)位元組資料而 言,做成(Κ* (M+l) * (Ν + Ρ))位元組李得一 所羅門錯誤校正乘積碼塊,並使Κ可改變以讓李得一所羅 門錯誤校正乘積碼塊之整個尺寸亦可改變,且同時錯誤校 正能力可與Κ之值成正比而改變,可得到一錯誤校正乘積 碼塊資料結構,以達成上述目的。 本紙浓尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐〉_ R _ '' (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 i- 經濟部中央標準局貝工消费合作社印製 Α7 Β7 五、發明説明(4 ) 特別是,提供一種產生錯誤校正乘積碼塊之方法,包 含: 第一步驟,逐位元組地處理數位資料,以由Μ列* N 行(Μ*Ν)位元組做成一資訊資料塊,將資料逐位元組 地排列在資訊資料塊中,並依據資料傳輸之順序而從第〇 至第(Ν — 1 )行依序地排列各列中之資料,且依據資料 傳輸之順序而從第0至第(Μ- 1 )列依序地排列; 第二步驟,藉由使用依據資料傳輸之順序而依序地排 列的Κ資訊資料塊,而排列(κ * Μ )列* Ν行之矩陣塊 » 第三步驟,將Κ位元組之錯誤校正檢査字加至矩陣塊 之(Κ*Μ)位元組的各行,以將各Ν列轉換成(Κ* ( Μ+ 1 ))位元組之李得一所羅門碼字C 2 ;及 第四步驟,將Ρ位元組的錯誤校正檢査字相加,以將 各(Κ* (Μ+1))列轉換成(Ν + Ρ)位元組之李得 一所羅門碼字; 錯誤校正乘積碼塊爲(Κ* (Μ+1) * (Ν + Ρ) )之李得一所羅門錯誤校正乘積碼塊,具有(Κ*Μ*Ν )位元組之Κ資訊資料塊的資訊部份,資訊資料塊之(Μ *Ν)位元組與和其相加的檢査字之位元組的平均數目, 保持爲(Μ+1) * (Ν + Ρ)位元組之固定值》 使用上述方法,資訊資料塊之(Μ*Ν)位元組與所 加上的檢査字之位元組的平均數目之和,保持成(Μ + 1 )* (Ν + Ρ)之固定值,此值與錯誤校正乘積碼塊之Κ 本纸張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐)_ 7 _ (請先閲讀背面之注意Ϋ項再填寫本頁) 裝. >?τ 經濟部中央標準局貝工消费合作社印製 A7 _____B7_ 五、發明説明(5 ) 或資訊資料塊之數目獨立(無關),因此(M+l)*( N + P )位元組的冗餘之位準維持不可變。 依據本發明,亦提供一種處理資料之方法,用以記錄 此錯誤校正乘稹碼塊,記錄介質用以記錄此一錯誤校正乘 積碼塊,及通信裝置用以傅输此一錯誤校正乘積碼塊。 在以下的敘述中,將提出本發明之額外的目的及優點 ,其部份可從敘述明顯看出,或可藉由實施本發明而瞭解 。藉由在所附之申請專利範圍中指出之實施與組合,可得 到及實現本發明之目的與優點。 較佳實施例之詳細敘述: 現在,參見指出本發明之較佳實施例的附圖,將敘述 本發明。 圖1爲一圖形,指出習知李得-所羅門錯誤校正乘積 碼塊之造形》以此習知的格式,如早先所敘述,對於(M *N)位元組的資訊資料,做成(M+PO) * (N + P I )位元組之李得-所羅門錯誤校正乘積碼塊,所以冗餘 之位準與整個碼塊之尺寸彼此連結在一起,使得無法任意 地改變碼塊之尺寸,而不會修改到錯誤校正能力。換句話 說,如果使用一大的錯誤校正檢査字,則冗餘之位準會不 可避免且不利地昇高。 與此相反,依據本發明,以圖2所示之方式來做成一 李得-所羅門錯誤校正乘積碼塊。 在第一格式中,其將敘述於後,選定K=16、M = 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ s _ (請先聞讀背面之注意事項再填寫本頁) 裝· ,?τ 3!5461 經濟部中央標隼局只工消f合作社印製 A7 B7 五、發明説明(6 ) 12、N=1^72與P = 10之值,用以記錄204 8 位 元組的資料於部份的記錄介質中,此記錄介質最好是一光 碟。 在此實施例中,有鑑於:對於相同的錯誤校正能力而 言,偶數比奇數有效;對於K= 1 6列如果P = 8位元組 或更少,由於錯誤校正之能力的提昇,無法維持猝發錯誤 校正能力之所需的位準;且對於相同位準的冗餘而言,需 要滿足K> P之關係,以提高猝發錯誤校正能力之位準。 另外,有鑑於對於各區域而言,因爲一區域數目與一錯誤 偵測字必須被加至2 0 4 8位元組的記錄資料,一區域之 尺寸必須稍大於2048位元組。 圖2爲一方塊圖,指出藉由使用一 1 6區域之單位, 產生李得一所羅門錯誤校正乘積碼塊之程序。圖3爲一圖 形,指出在一區域中之李得一所羅門錯誤校正乘積碼塊的 列造形。 參見圖2之方塊Α至C,在第一步驟中,當依據資料 傳輸之順序,從第0至第(N- 1 )行,將資料依序地排 列於各列中,且依據資料傳輸之順序,從第0至第 1 )列,依序地排列資料時,逐位元組地處理一數位資料
,以形成具有M(=12)列*N (=172)行之(M * N )位元組的資訊資料塊,且資料逐位元組地被排列在 資訊資料塊中。 然後,在第二步驟中,藉由使用K (=16)資訊資 料塊,各具有上述之造形,而排列(K*M)列*N行之 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----·---;---C"-裝— (請先閲讀背面之注意事項再填寫本頁) 訂 S4 A7 B7 經濟部中央橾準局只工消f合作社印^ 五、發明説明(7 ) 矩陣塊。 隨後’在第三步驟中,K ( = 16)位元組的錯誤校 正檢查字,被加至矩陣塊之各行的(K*M)位元組,以 將各N列轉換成(K* (M+1))位元組之李得—所羅 門碼字C 2。 最後,在第四步驟中,P ( = 1 0 )位元組之錯誤校 正檢査字,被加至各列的N位元組,以將各(Κ* (Μ + 1 ))列轉換成(Ν + Ρ)位元組之李得一所羅門碼字。 整個錯誤校正乘積碼塊爲(Κ* (M+1) * (Ν + Ρ )位元組之李得-所羅門錯誤校正乘積碼塊,具有(Κ Ν )位元組之Κ資訊資料塊的資訊部份。資訊資料 塊之(Μ*Ν)位元組與所相加之檢査字的平均數目之和 ,保持爲(M+1) * (Ν + Ρ)位元組之固定值。 參見圖2、3與4,將進一步敘述此實施例。 對於一區域在一次於2 0 4 8位元組中取欲被記錄之 資料,區域號碼與錯誤偵測字(1 6位元組)相加,以使 位元組之總數等於2064 (參見圖2之方塊Α)。如圖 4所示,總數1 6位元組使用於一區域號碼(I D ;區域 辨識)、一 ID錯誤校正字(IEC)、一系統保留碼( RSV)與一錯誤偵測碼(EDC)。 2 0 6 4位元組指定給一區域的李得一所羅門錯誤校 正乘積碼塊,並儲存於Μ列*N行=1 2列* 1 7 2行= 2 0 6 4位元組之儲存區域中,其得自將一區域的(M + 1)列* (N + P)行=13列*182行的整個儲存區 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝_ 、π i 10 - A7 B7____ 五、發明説明(8 ) 域,減去錯誤校正檢査字之儲存區域。 以此方式,資料依序被存入記憶體之κ= 1 6區域中 〇 在將1 9 2列* 1 7 2行的資料儲存於1 6區域 中之後,處理各1 7 2行以產生(1 9 2 + 1 2)位元組 的李得—所羅門碼字,而填入1 6空隙列,各排列於1 6. 列(如圖3中之X所指出)。(參見圖2之方塊Β) 事先決定欲填以李得-所羅門碼字的1 6列與李得-所羅門碼字的度數(degree)之間的關係,使得1 6列的 位置與度數指出一對一的對應,或前者對應第1 5下至第 0個之較低度數側。 在填充1 6空隙列(X)之後,1 0位元組之錯誤校 正檢査字被加至2 0 8列* 1 7 2行之矩陣的各列,以對 於各20 8行,形成(1 72 + 1 0)位元組的李得一所 羅門碼字C1。於是,藉由使用16區域之單元,形成一 李得-所羅門錯誤校正乘積碼塊如圖3所示》 (參見圖2 之方塊C ) 方塊具有2 0 8列* 1 8 2行=3 7 8 5 6位元組之 尺寸,其能以最佳的方式儲存於目前商業上能以低價格獲 得之記憶裝置中。 藉由使用1 6區域之單元而實現的李得一所羅門錯誤 校正乘積碼塊之冗餘,等於(208*182 - 192* 172)/(208*182)=12.76%,當可校 正的猝發錯誤具有一最大長度,其可根據對應錯誤校正檢 本紙浓尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ j j _ ——!-f 裝I (請先閱讀背面之注意事項再填寫本頁) 、?τ
S 4 經濟部中央標準局貝工消疗合作社印製 經濟部中央標準局只工消贽合作社印製 A7 B7 五、發明説明(9 ) 査字C2之數目的列之數目’或16列*182行=29 1 2位元組而得到。 由於可校正的猝發錯誤具有一最大長度,其係根據對 應錯誤校正檢査字C 2之數目的列之數目而得到,所以藉 由增加列之數目與李得-所羅門錯誤校正乘積碼塊之錯誤 校正檢査字C 2的數目,可改善錯誤校正能力。 於是,以依據本發明之上述方法,能維持冗餘之位準 在一固定位準,因爲資訊資料總是配給許多區域,其方式 如圖4所示β 對於李得-所羅門錯誤校正乘稹碼塊,必須增加列之 數目與錯誤校正檢査字之數目的情形包括:必須提昇錯誤 校正能力之情形;及一光碟之軌道的每給定長度之記錄密 度的情形,由於半導體技術與資料記錄/傳輸的進步之結 果。如果情形是如此,藉由增加方塊之列的數目,可增加 錯誤校正檢査字C 2之數目。欲再生所儲存的資訊,儲存 件的資訊沿著方塊之列被依序地拾取,且以依據本發明之 上述方法,如果對於錯誤校正取出所儲存的李得一所羅門 錯誤校正乘積碼塊,則可維持冗餘之相同位準。 雖然在以上之敘述中使用κ= 1 6之圖形,不消說可 視記憶體尺寸而定來選擇Κ= 1 2。然後,在本發明中可 使用較不昂貴的記憶裝置,由於方塊之尺寸爲2 8 3 9 2 ,其可儲存於2 5 6 Κ位元的容量中》 圖5爲一方塊圖,指出依據本發明之第二個實施例, 產生李得一所羅門錯誤校正乘積碼塊之程序。須注意在此 本纸张尺度適用中國國家標準(CNS ) Α4規格(210χΐ97公釐)_ " (請先閲讀背面之注意事項再填寫本页) 裝_ 、1Τ 經濟部中央樣準局貞工消费合作社印製 A7 —_____B7_ 五、發明説明(10) 實施例中K=12。圖5之方塊5A、5B與5C分別對 應圖2中之方塊A、Β與C » 圖6爲一圖形,指出由圖5之程序所產生的李得一所 羅門錯誤校正乘積碼塊之造形。 圖7爲一方塊圖,指出依據本發明之第三個實施例, 產生李得一所羅門錯誤校正乘稹碼塊之程序。圖8爲一圖 形,指出由圖7之程序所產生的李得一所羅門錯誤校正乘 積碼塊之造形。 如圖所示,對於一區域在一次欲被記錄的資料被取入 ,一區域號碼與一錯誤偵測字(1 6位元組)被相加,以 使位元組之總數等於2 0 6 4 »(參見圖7之方塊7A) 2 0 6 4位元組被指定給李得-所羅門錯誤校正乘積碼塊 之一個區域,並儲存於Μ列*N行=1 2列* 1 7 2行= 2 0 6 4位元組之儲存區域,其得自將一區域的(M + 1 )列* (N + P)行=13列*182行的整個儲存區域 ,減去錯誤校正檢査字之儲存區域。 以此方式’資料依序地儲存於記憶體之K= 1 8區域 中0 在將2 1 6列* 1 7 2行的資料儲存於Κ= 1 8區域 中之後’處理各1 7 2行以產生(2 1 6 + 1 8)位元組 的李得一所羅門碼字C 2,而填入1 2空隙列,各排列於 12列(如圖8中之X所指出)。(參見圖7之方塊7 Β ) 在填充1 8空隙列(X)之後,1 〇位元組之錯誤校 本紙ifc尺度適用中园國家標準(CNS ) Α4規格(210X297公釐)~ 一 Id _ (讀先閲讀背面之注意事項再填寫本頁) -裝· 訂 3:5461 經濟部中央標準局tsc工消费合作杜印製 A7 B7 五、發明説明(11) 正檢査字被加至2 3 4列* 1 7 2行之矩陣的各列,以對 於各208行,形成(1 72 + 1 0)位元組的李得一所 羅門碼字C 1。於是,藉由使用1 8區域之單元,形成一 李得一所羅門錯誤校正乘積碼塊如圖8所示。(參見圖7 之方塊7 C ) 此實施例可提高相對於先面實施例之錯誤校正能力, 雖然冗餘之位準維持相同。 如上面所詳細敘·述,提供一種處理資料之方法,用以 產生錯誤校正乘積碼塊,以在由於半導體之技術與資料記 錄/傳輸的進步,而改善錯誤校正能力之後,可維持冗餘 之目前位準。 對熟於此技藝者可容易地想到額外的優點及修改。所 以,本發明之廣義的觀點並不限於這裡所揭示之特定細節 、代表性裝置與例子。因此,在不偏離界定於所附之申請 専利範圍與其等效物中的精神與範圍下,可做成許多不同 的修改。 圖形之簡要敘述: 圖形是用於說明本發明之原理,這些圖形併入於說明 書中而構成說明書的一部份,指出依據本發明之較佳實施 例,連同較佳實施例之詳細敘述及一般敘述。 圖1爲一圖形,指出習知李得一所羅門錯誤校正乘積 碼塊之造形: 圖2爲一方塊圖,指出依據本發明之實施例’產生一 I-----ο---C .裝-- (請先聞讀背面之注意事項再填寫本頁)
、1T ^---- - 本紙张尺度適用中國國家標準(CNS ) A4规格(210X297公釐)_ _ 經濟部中央標準局只工消费合作杜印^ A7 __B7_五、發明説明(i2) 李得-所羅門錯誤校正乘稹碼塊之程序; 圖3爲一圖形,指出由圖2之程序所產生的李得一所 羅門錯誤校正乘積碼塊之造形; 圖4爲一圖形,指出由依據本發明之方法所產生的部 份之造形; 圖5爲一方塊圖,指出依據本發明之另一個實施例| 產生李得一所羅門錯誤校正乘積碼塊之程序; 圖6爲一圖形,指出由圖5之程序所產生的李得一所 羅門錯誤校正乘稹碼塊之造形; 圖7爲一方塊圖,指出依據本發明之更另外一個實施 例,產生李得-所羅門錯誤校正乘積碼塊之程序;及 圖8爲一圖形,指出由圖7之程序所產生的李得一所 羅門錯誤校正乘積碼塊之造形》 I--.--T---C 袭-- (請先閲讀背面之注意事項再填寫本頁)
、1T "4 本紙ifc尺度適用中國國家梂準(CNS ) A4规格(210X297公釐)_ .
Claims (1)
- A8 Βδ C8 D8 經濟部中央揉準局員工消费合作社印装 六、 申請專利範圍 1 1 • 一 種 處 理 資 料 之 方 法 » 藉 由 產 生 錯 誤 校 正 乘 積 碼 I 塊 此 方 法 包含 : 1 • 第 —. 步 驟 > 逐 位 元 組 地 處 理 數 位 資 料 9 以 由 Μ 列 Ν 1 I 請 1 | 行 ( Μ 氺 Ν ) 位 元 組做 成 一 資 訊 資 料 塊 > 將 資 料 逐 位 元 組 先 閲 1 I Ht 1 地 排 列 在 該 資 訊 資 料 塊 中 並 依 據 資 料 傳 輸 之 順 序 而 從 第 背 Μ I | 之 1 0 至 第 ( Ν — 1 ) 行 依 序 地 排 列 各 列 中 之 資 料 9 且 依 據 資 注 意 京 * 1 I 料 傳 輸 之 順 序 而 從 第 0 至 第 ( Μ — 1 ) 列 依 序 地 排 列 項 再 1 導 第 二 步 驟 藉 由 使 用 依 據 資 料傳 輸 之 順 序 而 依 序 地 排 禽 本 袈 1 列 的 Κ 資 訊 資 料 塊 而 排 列 ( Κ 氺 Μ ) 列 氺 Ν 行 之 矩 陣 塊 Ά ____· 1 1 1 1 第 三 步 驟 將 Κ 位 元 組 之 錯 誤 校 正 檢 査 字 加 至 矩 陣 塊 1 1 1 之 ( Κ * Μ ) 位 元 組 的 各行 以 將 各 Ν 列 轉換 成 ( Κ 氺 ( 訂 1 Μ + 1 ) ) 位 元 組 之 李 得 — 所 羅 門 碼 字 C 2 ; 及 | 第 四 步 驟 將 Ρ 位 元 組 的 錯 誤 校 正 檢 査 字 相 加 以 將 1 I 各 ( Κ 氺 ( Μ + 1 ) ) 列 轉 換 成 ( Ν + Ρ ) 位 元 組 之 李 得 1 Λ — 所 羅 門 碼 字 1 I 該 錯 誤 校 正 乘 積 碼 塊 爲 ( Κ 氺 ( Μ + 1 ) 氺 ( Ν + Ρ 1 1 ) ) 之 李 得 — 所 羅 門 錯 誤 校 正 乘 積 碼 塊 具 有 ( Κ 氺 Μ 氺 11 1 Ν ) 位 元 組 之 Κ 資 訊 資 料 塊 的 資 訊 部 份 資 訊 資 料 塊 之 ( ,丨· [ Μ 氺 Ν ) 位 元 組 與 和 其 相 加 的 檢 査 字 之 位 元 組 的 平 均 數 巨 * j· I > 保 持 爲 ( Μ + 1 ) 氺 ( Ν + Ρ ) 位 元 組 之 固 定 值 〇 1 J I 2 • — 種 處 理 資 料 之 方 法 9 藉 由 產 生 錯 誤 校 正 乘 稹 碼 1 1 1 塊 而 將 資 料 記 錄 於 一 記 錄 介 質 中 * 此 方 法 包 含 ; 1 1 第 — 步 驟 逐 位 元 組 地 處 理 數 位 資 料 > 以 由 Μ 列 * Ν 1 1 本紙張尺度適用中國國家揉準(CNS ) Α4規格(21ΟΧ297公釐) -16 — 經濟部中央標準局男工消費合作社印褽 A8 B8 C8 D8 t、申請專利範圍 行(Μ* N)位元組做成一資訊資料塊,將資料逐位元組 地排列在該資訊資料塊中,並依據資料傳輸之順序而從第 0至第(N - 1 )行依序地排列各列中之資料,且依據資 料傳輸之順序而從第0至第(Μ-10)列依序地排列; 第二步驟,藉由使用依據資料傳輸之順序而依序地排 列的K資訊資料塊,而排列(K*M)列* N行之矩陣塊 » 第三步驟,將K位元組之錯誤校正檢査字加至矩陣塊 之(K*M)位元組的各行,以將各N列轉換成(K* ( M+1))位元組之李得_所羅門碼字C2;及 第四步驟,將P位元組的錯誤校正檢査字相加,以將 各(K* (M+1))列轉換成(N + P)位元組之李得 —所羅門碼字; 該錯誤校正乘積碼塊爲(K* (M+1) * (Ν+·Ρ ))之李得—所羅門錯誤校正乘稹碼塊,具有(Κ*Μ* Ν )位元組之Κ資訊資料塊的資訊部份,資訊資料塊之( Μ*Ν)位元組與和其相加的檢査字之位元組的平均數目 ,保持爲(M+1) * (Ν + Ρ)位元組之固定值。 3 .如申請專利範圍第1或2項之處理資料之方法, 其中在該第三步驟中’ Κ位元組之錯誤校正檢査字被加至 (Κ+Μ)位元組的各列之尾端,以對於各Ν列形成(Κ * (Μ+1))位元組之李得—所羅門碼字C2 ,且Κ位 元組之錯誤校正檢査字逐位元組地依序被重新分配至資訊 資料之各Μ位元組的位置。 各紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 衣 、1Τ -17 - 經濟部中央標準局—工消費合作社印裝 3l546l 戠 C8 _ D8 六、申請專利範圍 4 .如申請專利範圍第1或2項之處理資料之方法., 其中在該第三步驟中,對於欲加至各列的(K*M)位元 組之K位元組的錯誤校正檢査字,藉由排列一位元組位置 於各Μ位元組中,可形成(K* (M+1))位元組之該 李得一所羅門錯誤校正乘積碼塊C 2。 5 .如申請專利範圍第1或2項之處理資料之方法, 其中該Μ*Ν不小於2054且不大於2064,該Κ爲 不小於12之偶數,該Ρ爲不小於10之偶數,該Κ* ( Μ+1)爲不大於256,該Ν + Ρ爲不大於255。 6 .如申請專利範圍第1或2項之處理資料之方法, 其中 Μ=12、Ν=172、Κ=16 且 Ρ = 10。 7 .如申請專利範圍第1或2項之處理資料之方法, 其中 M=12 、N=172 、K=12 且 P = 10 。 8 ·如申請專利範圍第1或2項之處理資料之方法, 其中 M=12 、N=172 、K=18 且 P=10。 9 .如申請專利範圍第1或2項之處理資料之方法, 其中該錯誤校正乘積碼塊在那裡被記錄。 1 0 .如申請專利範圍第1或2項之處理資料之方法 ,其中該錯誤校正乘稹碼塊之(M*N)位元組的資訊資 料塊被對應地記錄於一區域中。 1 1 · 一種處理資料裝置,包含處理裝置用以處理一 錯誤校正乘積碼塊,其由以下方式做成: 逐位元組地處理數位資料,以由Μ列*N行(M*N )位元組做成一資訊資料塊; 本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公釐) in ml HI In an· 1^1 .^1^1 nn In」'Jmn^ -, ,^^c (請先閲讀背面之注意事項再填寫本頁) -18 - A8 B8 C8 D8 々、申請專利範圍 將資料逐位元組地排列在該資訊資料塊中,並依據資 料傳輸之順序而從第0至第(N_1)行依序地排列各列 中之資料,且依據資料傳輸之順序而從第〇至第(M — 1 0 )列依序地排列; 藉由使用依據資料傳輸之順序而依序地排列的K資訊 資料塊,而排列(K * Μ )列* N行之矩陣塊; 將Κ位元組之錯誤校正檢査字加至矩陣塊之(Κ*Μ )位元組的各行,以將各Ν列轉換成(Κ* (Μ+1)) 位元組之李得-所羅門碼字C2;及 將Ρ位元組的錯誤校正檢査字相加,以將各(Κ* ( Μ+1 ))列轉換成(Ν + Ρ)位元組之李得一所羅門碼 字C 1 ; 該錯誤校正乘積碼塊爲(Κ* (Μ+1) * (Ν + Ρ ))之李得-所羅門錯誤校正乘積碼塊,具有(Κ * Μ * Ν)位元組之Κ資訊資料塊的資訊部份,資訊資料塊之( Μ*Ν)位元組與和其相加的檢査字之位元組的平均數目 ’保持爲(Μ+ 1 ) * (Ν + Ρ)位元組之固定值。 經濟部中央標準局貞工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 1 2 .如申請專利範圍第1 i項之處理資料裝置,其 中該用以處理一錯誤校正乘積碼塊之處理裝置,係擺設於 通信裝置、用以記錄資料於一碟上的資料記錄裝置、或錯 誤校正處理裝置中。 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) -19 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8687495 | 1995-04-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW315461B true TW315461B (zh) | 1997-09-11 |
Family
ID=13898982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085104388A TW315461B (zh) | 1995-04-12 | 1996-04-12 |
Country Status (9)
Country | Link |
---|---|
US (2) | US5790569A (zh) |
EP (1) | EP0766245A4 (zh) |
JP (1) | JP3071828B2 (zh) |
KR (1) | KR100255105B1 (zh) |
CN (1) | CN1120491C (zh) |
CA (1) | CA2190985C (zh) |
MY (1) | MY116511A (zh) |
TW (1) | TW315461B (zh) |
WO (1) | WO1996032718A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1120491C (zh) * | 1995-04-12 | 2003-09-03 | 株式会社东芝 | 生成及记录纠错合计符号块用的数据处理方法及装置 |
JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
FI106758B (fi) * | 1999-04-16 | 2001-03-30 | Nokia Networks Oy | Segmentointimekanismi lohkoenkooderia varten |
KR100611955B1 (ko) * | 1999-07-20 | 2006-08-11 | 삼성전자주식회사 | 스크램블러 |
KR100685360B1 (ko) * | 2000-01-31 | 2007-02-22 | 산요덴키가부시키가이샤 | 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치 |
KR20010081335A (ko) * | 2000-02-12 | 2001-08-29 | 구자홍 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
KR100691066B1 (ko) * | 2000-06-02 | 2007-03-09 | 엘지전자 주식회사 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
JP2002074862A (ja) | 2000-08-25 | 2002-03-15 | Toshiba Corp | データ処理方法及び装置及び記録媒体及び再生方法及び装置 |
JP3920558B2 (ja) | 2000-11-08 | 2007-05-30 | 株式会社東芝 | データ処理方法及び装置及び記録媒体及び再生方法及び装置 |
EP1223578A3 (en) | 2000-12-12 | 2008-07-16 | Kabushiki Kaisha Toshiba | Data processing method using error-correcting code and an apparatus using the same method |
US6910174B2 (en) * | 2001-06-01 | 2005-06-21 | Dphi Acquisitions, Inc. | Error correction code block format |
KR20030059914A (ko) * | 2002-01-03 | 2003-07-12 | 삼성전자주식회사 | 에러 정정 코드 블럭 생성 방법 및 장치와 그것이 적용된광 저장매체 |
US7339873B2 (en) * | 2003-07-07 | 2008-03-04 | Sony Corporation | Data recording/reproducing apparatus, data recording/reproducing method, program, and recording medium |
JP4112520B2 (ja) * | 2004-03-25 | 2008-07-02 | 株式会社東芝 | 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法 |
DE102004036383B4 (de) * | 2004-07-27 | 2006-06-14 | Siemens Ag | Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen |
US7783688B2 (en) * | 2004-11-10 | 2010-08-24 | Cisco Technology, Inc. | Method and apparatus to scale and unroll an incremental hash function |
CN102034515A (zh) * | 2010-12-03 | 2011-04-27 | 蒋骏宁 | 一种提高光存储介质的纠错能力的方法 |
KR20170025831A (ko) * | 2015-08-31 | 2017-03-08 | 엘지전자 주식회사 | 태양 전지 모듈, 그리고 태양 전지 모듈용 이상 감지 장치 |
WO2019064369A1 (ja) * | 2017-09-27 | 2019-04-04 | 三菱電機株式会社 | 符号化装置、送信機、復号装置および受信機 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
JPH07112158B2 (ja) * | 1986-01-24 | 1995-11-29 | ソニー株式会社 | デ−タ伝送方法 |
JPS6323274A (ja) * | 1986-07-16 | 1988-01-30 | Sony Corp | デ−タ伝送方法 |
US5241546A (en) * | 1991-02-01 | 1993-08-31 | Quantum Corporation | On-the-fly error correction with embedded digital controller |
JP2664303B2 (ja) * | 1991-10-29 | 1997-10-15 | 日本放送協会 | データ伝送装置 |
KR950002304B1 (ko) * | 1992-10-07 | 1995-03-16 | 삼성전자주식회사 | 다중 오류정정 방법 |
CN1120491C (zh) * | 1995-04-12 | 2003-09-03 | 株式会社东芝 | 生成及记录纠错合计符号块用的数据处理方法及装置 |
JP3813671B2 (ja) * | 1996-10-30 | 2006-08-23 | 株式会社東芝 | マルチメディアサーバ用ディスクアレイ装置 |
-
1996
- 1996-04-08 CN CN96190326A patent/CN1120491C/zh not_active Expired - Lifetime
- 1996-04-08 CA CA002190985A patent/CA2190985C/en not_active Expired - Lifetime
- 1996-04-08 EP EP96908370A patent/EP0766245A4/en not_active Withdrawn
- 1996-04-08 JP JP8530869A patent/JP3071828B2/ja not_active Expired - Lifetime
- 1996-04-08 KR KR1019960707019A patent/KR100255105B1/ko not_active IP Right Cessation
- 1996-04-08 WO PCT/JP1996/000956 patent/WO1996032718A1/ja not_active Application Discontinuation
- 1996-04-10 MY MYPI96001363A patent/MY116511A/en unknown
- 1996-04-12 TW TW085104388A patent/TW315461B/zh not_active IP Right Cessation
- 1996-04-12 US US08/631,426 patent/US5790569A/en not_active Expired - Lifetime
-
1998
- 1998-07-23 US US09/121,302 patent/US6182263B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970706572A (ko) | 1997-11-03 |
CA2190985A1 (en) | 1996-10-17 |
CN1150859A (zh) | 1997-05-28 |
JP3071828B2 (ja) | 2000-07-31 |
KR100255105B1 (ko) | 2000-05-01 |
US6182263B1 (en) | 2001-01-30 |
US5790569A (en) | 1998-08-04 |
CN1120491C (zh) | 2003-09-03 |
WO1996032718A1 (fr) | 1996-10-17 |
EP0766245A1 (en) | 1997-04-02 |
CA2190985C (en) | 2000-11-28 |
MY116511A (en) | 2004-02-28 |
EP0766245A4 (en) | 1998-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW315461B (zh) | ||
US4862463A (en) | Error correcting code for 8-bit-per-chip memory with reduced redundancy | |
TW579499B (en) | Data processing method using error-correcting code and an apparatus using the same method | |
US5546409A (en) | Error correction encoding and decoding system | |
US4358848A (en) | Dual function ECC system with block check byte | |
TW418570B (en) | Fault tolerant memory system | |
TW432279B (en) | An eccsystem for generating a CRC syndrome over randomized data in a computer storage device | |
JP3441481B2 (ja) | 多重バースト・エラー・パターンからの2次元コードの独立的保護方法 | |
TW514933B (en) | Memory device, method of accessing the memory device, and Reed-Solomon decoder including the memory device | |
US5933854A (en) | Data security system for transmitting and receiving data between a memory card and a computer using a public key cryptosystem | |
CA1204874A (en) | Multibyte error correcting system involving a two- level code structure | |
TWI222648B (en) | Integrated circuit memory devices having error checking and correction circuits therein and methods of operating same | |
US4665537A (en) | Data transmission method employing three-dimensional matrices including check words | |
IE71652B1 (en) | Byte write error method and apparatus | |
EP0176218B1 (en) | Error correcting system | |
JPH0449139B2 (zh) | ||
JPS6122826B2 (zh) | ||
TW514882B (en) | Method of recording/reproducing digital data and apparatus for same | |
EP1453209A2 (en) | Apparatus and method generating error flags for errors and erasures decoding | |
TW519588B (en) | A method for encoding multiword information by wordwise interleaving and wordwise error protection with error locative clues derived from synchronizing channel bit groups and directed to target words, a method for decoding such information, a device for | |
TW226061B (zh) | ||
JP2506936B2 (ja) | メモリの誤り検査方式 | |
TW499685B (en) | Error-correcting code adapted for memories that store multiple bits per storage cell | |
EP1440372B1 (en) | Multibit package error correction with non-restricted double bit error detection | |
US6463563B1 (en) | Single symbol correction double symbol detection code employing a modular H-matrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |