JP3279501B2 - 大容量記憶装置用コントローラの誤り訂正及び誤り検出方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大容量記憶装置か
らホストコンピュータシステムへのデータ転送に関す
る。特に、本発明は、光ディスク読み出し専用メモリ等
の大容量記憶装置からホストパーソナルコンピュータの
データバスへのデータ転送速度を高めるために使用され
る改良型誤り処理に関する。

【０００２】

【従来の技術】プログラム及びデータ構造の記憶及び分
配、特に、プログラム及びデータ構造が非常に大きいた
めに、パーソナルコンピュータやその他の小型のコンピ
ュータシステムの使用者にとって使い勝手が良い状態で
分配させることができない場合に、光ディスク読み出し
専用メモリ（ＣＤ−ＲＯＭ）装置等の光大容量記憶装置
が使用される。ＣＤ−ＲＯＭ装置やこれに類似する大容
量記憶装置は、現在のところ、集積回路メモリや磁気ハ
ードディスク記憶装置に比較してかなりデータ転送速度
が遅い。したがって、従来の小型のコンピュータシステ
ムでは、光大容量記憶装置へのアクセス件数が制限され
る。例えば、プログラムをセットアップし、環境設定す
るため、プログラムデータがＣＤ−ＲＯＭ記憶ディスク
から小型コンピュータの磁気ハードディスクに転送され
る。一旦プログラムデータが小型コンピュータの磁気ハ
ードディスクに転送されると、その光ディスク装置は、
その後プログラム使用の際にアクセスされる機会はあま
り存在しない。

【０００３】永久記憶のために磁気ハードディスクに転
送されることはないオーディオ、映像又は他のデータ構
造を組み入れたいくつかのプログラムが存在し、これら
のデータは、むしろ、プログラムを動作させている間に
ＣＤ−ＲＯＭからアクセスされる。特に、いくつかのプ
ログラムや、ＣＤ−ＲＯＭ大容量記憶装置を使用する他
のアプリケーションでは、データがＣＤ−ＲＯＭからア
クセスされ、コンピュータシステムのデータバスへ供給
される際のアクセス速度を速めたいという継続した要望
がある。歴史的には、ＣＤ−ＲＯＭ記憶装置からのデー
タ転送における主な問題点は、データをフォーマット
し、誤り訂正及び誤り検出を行い、その他のデータ転送
処理を行うコントーラの処理速度ではなく、ＣＤ−ＲＯ
Ｍディスク自体からデータが読み出される速度にある。
この問題点を解決するため、ＣＤ−ＲＯＭの回転速度
が、ＣＤ−ＲＯＭの標準によって定められた速度の何倍
にも高速化された。すなわち、今や、又は今後すぐに、
データ転送用コントローラの動作によってデータ処理速
度が制限される程度にまで、ＣＤ−ＲＯＭディスクから
高速化された状態でデータが読み出されることになる。
より高密度のデータ記憶ディスクを組み込む技術が導入
され、さらに高いデータ記憶密度を可能とする改良が現
在なされている。データが、これらの高密度大容量記憶
システムから、さらに高速で読み出され、これによって
データ転送用コントローラに対する要求がさらに大きく
なると思われる。

【０００４】ホストコンピュータのデータバスにデータ
が供給される前に、ＣＤ−ＲＯＭディスクから読み出さ
れたデータに対して種々の動作が行われなければならな
い。これらの動作は、一般的には、当該技術分野におけ
る通常の知識を有する者には知られたものであって、デ
ィスクランブリング、再編成、バッファ記憶、誤り訂正
及び誤り検出の各動作が含まれる。ＣＤ−ＲＯＭディス
ク記憶装置からホストコンピュータシステムのデータバ
スへのデータの転送においてなされる従来の動作に関し
て、鈴木等に付与された米国特許第４，６８０，７６４
号、マークボルト等に付与された米国特許第４，８０
２，１５２号、ベリンスキー等に付与された米国特許第
５，５８１，７１５号にさらに情報が開示され、これら
の特許については本明細書にも参考として記載されてい
る。図１は、ベリンスキーの特許に開示されＣＤ−ＲＯ
Ｍコントローラの構成を示し、このコントローラは、Ｃ
Ｄ−ＲＯＭ記憶ディスクからホストコンピュータのＩＤ
Ｅバスへのデータの転送を制御するために使用されてい
る。データは、回転するディスクの表面でレーザ光を反
射させ、ディスクの表面の光学的な変化から反射したレ
ーザ光へ導入された変調を検出することによってＣＤ−
ＲＯＭディスクから読み出される。アナログ／ディジタ
ル変換器は、検出された変調信号を、ＣＤ−ＲＯＭコン
トローラへの入力である直列ビットストリーム１０とな
るデジタル信号に変換する。ＣＤ−ＲＯＭは、典型的に
はデータを最適状態に比較してそれ程ランダムに記憶し
ていないため、それらのデータには、予期しない同期信
号その他の制御信号が存在する可能性がある。したがっ
て、ＣＤ−ＲＯＭに記憶されているそれらのデータはス
クランブルされている。上記のようにして反射した光か
ら抽出されたデータは、ディスクランブル回路１２に供
給され、次の処理の前にディスクランブルされる。デー
タ編成器１４によって、ディスクランブルされた直列デ
ータビットストリームがバイトに再編成され、バッファ
メモリ１６にデータが記憶される。データは、ＣＤ−Ｒ
ＯＭディスクに約２キロバイトのセクタで記憶され、こ
れらのデータはディスクからホストコンピュータにセク
タ毎に転送される。１つのデータセクタ全体が、上述の
ようにして、誤り訂正及び誤り検出が開始される前にバ
ッファメモリに記憶される。

【０００５】２キロバイトのセクタデータが、一旦、Ｃ
Ｄ−ＲＯＭディスクからバッファメモリ１６に記憶さ
れ、記憶されたデータに対して誤り訂正及び誤り検出が
なされる。ＣＤ−ＲＯＭ大容量記憶システムのために行
われるこの誤り訂正及び誤り検出の大部分が、ＣＤ−Ｒ
ＯＭディスクにおけるデータ記憶のためのＩＳＯ／ＩＥ
Ｃ１０１４９標準に定められている。ＣＤ−ＲＯＭ大容
量記憶システムのための従来の誤り訂正動作及び誤り検
出動作が、小高等に付与された米国特許第４，４１３，
３４０号、鈴木等に付与された米国特許第４，６８０，
７６４号に記載され、本明細書においても参考として引
用されている。ＣＤ−ＲＯＭからホストコンピュータへ
のデータの転送の際のデータの完全性は、セクタ内のユ
ーザデータに付随し、１７２のＰパリティ誤り訂正バイ
トと、１０４のＱパリティ誤り訂正バイトと、４の誤り
検出符号（ＥＤＣ）バイトで構成される３セットの誤り
訂正データによって維持される。Ｐパリティデータ及び
Ｑパリティデータの組込によって、ＣＤ−ＲＯＭデータ
内に二重にインターリーブされたリード・ソロモン符号
が与えられる。セクタ内のデータを、ＬＳＢプレーンと
ＭＳＢプレーンの２つのデータプレーンにグループ分け
することができ、各データプレーンは、図２に示すよう
なインターリーブされた誤り訂正マトリックスを有す
る。図２に示すマトリックスには、ＧＦ（２⁸）にわた
る（２６、２４）リード・ソロモン符号ワードを形成す
る２つのＰパリティバイトと組み合わされた２４バイト
のユーザデータからなる４３のＰベクトルが存在する。
２６のＱベクトルがマトリックスの対角線の方向に沿っ
て延び、このＱベクトルは、４３バイトのユーザデータ
と、ＧＦ（２⁸）にわたる（４５，４３）リード・ソロ
モン符号ワードによって形成される２つのＱパリティバ
イトで構成される。データは、バッファメモリ１６（図
１参照）からＰベクトル及びＱベクトルの形で読み出さ
れ、データ内の誤りを確認するため誤り訂正論理回路１
８によって誤り訂正処理が行われ、誤りが発見された場
合には、誤りをどのように訂正するかを決定するため誤
り方程式が解かれる。Ｐベクトル及びＱベクトルに誤り
が発見された場合には、バッファメモリ１６内の誤りの
存在するデータバイトを訂正されたデータバイトによっ
て上書きすることによりバッファメモリ内のデータが訂
正される。

【０００６】従来は、すべてのデータの訂正動作がなさ
れた後、訂正されたデータ内に誤りが残っていないかど
うか、又は、訂正動作によって誤りがデータに導入され
たかどうかが調べられていた。誤り訂正は、巡回冗長検
査器（ＣＲＣ）を使用して行われるが、その際、データ
ブロック全体（〜２０００バイト×８ビット）が、検査
多項式によって除される長い２進数として取り扱われ
る。ＩＳＯ／ＩＥＣ−１０１４９標準に従い、誤り検査
多項式は、Ｐ（ｘ）＝（ｘ¹⁶＋ｘ¹⁵＋ｘ²＋１）・（ｘ
¹⁶＋ｘ²＋ｘ＋１）である。ＣＤ−ＲＯＭに記憶されて
いるデータは、付随する４の誤り検出符号（ＥＤＣ）バ
イトを有するため、ＣＤ−ＲＯＭに記憶されたデータで
構成される長い２進数は、誤り検査多項式によって割り
切れるようにすることができる。ＣＤ−ＲＯＭから転送
される長い２進数データが誤り検査多項式によって割り
切れる場合には、その誤り検査多項式においてはもはや
誤りが存在しないと考えられる。誤り検査除算による余
りが０でない場合には、訂正されたデータ内に誤りが存
在し、さらに誤り訂正を行う必要がある。その代わり
に、データを単にＣＤ−ＲＯＭから再び読み出し、誤り
訂正及び誤り検出を繰り返すことも可能である。誤り検
査のための除算を行うための典型的なハードウェアは単
純であって、フィードバック結合を有するシフトレジス
タと、排他的論理和（○＋）ゲートの配列で構成され
る。誤り検出には、データブロック全体が誤り訂正論理
回路２０によってバッファメモリから読み出され、巡回
冗長検査器２２を介して直列的にシフトされることが必
要である。誤り訂正によって余りが０となれば、データ
が、外部に出ていく誤り検査の済んだセクタ２４とし
て、バッファメモリ１６からコンピュータシステムのデ
ータバスに転送されることが可能となる。

【０００７】

【発明が解決しようとする課題】ＣＤ−ＲＯＭ記憶装置
及びコンピュータのデータバスからのデータ転送におい
て、誤り訂正及び誤り検出には時間がかかるという側面
を有する。しかし、データを光記憶ディスク装置から読
み出す際に、データ読み出し動作の特性及びデジタルコ
ンピュータのために、適切にデータをフォーマットする
のに必要な処理のためにある種の誤り訂正は必要であ
る。さらに、誤り訂正のある側面は、ＣＤ−ＲＯＭの工
業規格その他の光大容量記憶システムによって定められ
ている。

【０００８】したがって、本発明は、高速でデータを処
理する能力を有する大容量記憶装置から読み出された誤
り訂正のための構造を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、１つの側面と
して、光ディスク大容量記憶システムとホストコンピュ
ータとの間でデータを転送する方法であって、光記憶デ
ィスクからデータストリングを検索し、該検索されたデ
ータストリングをデジタルメモリ内の記憶装置と互換性
のある形式に変換し、前記検索されたデータストリング
を第１の誤り検出回路に供給するとともに、前記検索さ
れたデータストリングをバッファメモリ内に記憶し、前
記検索されたデータストリングがバッファメモリに記憶
される間に、誤り検出動作の少なくとも一部が実行され
るように、前記検索されたデータストリングについて第
１の誤り検出動作を行って、前記検索されたデータスト
リング内に誤りが存在するかどうかを判断し、第１の誤
り検出動作によって前記検索されたデータストリングに
誤りが存在しないと判断された場合には、前記検索され
たデータストリングをホストコンピュータシステムに転
送し、第１の誤り検出動作によって前記検索されたデー
タストリングに誤りが存在すると判断された場合には、
前記検索されたデータストリングを前記ホストコンピュ
ータに転送する前に前記検索されたデータストリングに
ついて誤り訂正動作を行い、前記誤り訂正動作が行われ
るときに、前記検索されたデータストリング内の誤りを
訂正し、第２の誤り検出動作を行って、前記検索された
データストリング内に誤りが残存しているかどうかを判
断し、もし、該第２の誤り検出動作によって前記検索さ
れたデータストリング内に訂正されずに残った誤りがな
いことが示された場合には、第２の誤り検出動作は無誤
り信号を発生し、第２の誤り検出動作によって発生され
た前記無誤り信号に応じて前記ホストコンピュータに訂
正されたデータストリングを供給することを特徴とする
光ディスク大容量記憶システムとホストコンピュータと
の間でデータを転送する方法が提供される。

【００１０】本発明のもう一つの側面として、光ディス
ク大容量記憶システムとホストコンピュータとの間でデ
ータを転送する方法であって、前記光記憶ディスクから
データストリングを検索し、該検索されたデータストリ
ングをバッファメモリに記憶し、前記検索されたデータ
ストリングを第１の誤り検出回路に供給し、前記検索さ
れたデータストリングについて第１の誤り検出動作を行
って、前記検索されたデータストリング内に誤りが存在
するかどうかを判断し、前記検索されたデータストリン
グ内に存在する誤りを特徴付ける第１の誤り検出値を決
定し、前記検索されたデータストリングについて誤り訂
正動作を行い、前記検索されたデータストリング内の第
１の誤りを確認し、前記第１の誤りの誤りパターンを決
定し、前記検索されたデータストリング内の前記第１の
誤りを訂正し、第２の誤り検出動作を行って、前記訂正
されたデータストリング内に誤りが残存するかどうかを
判断し、前記第２の誤り検出動作を行うステップが、前
記第１の誤りに対して決定される誤りパターンに基づい
て前記第１の誤り検出値に対する訂正を計算するステッ
プを含むことを特徴とする光ディスク大容量記憶システ
ムとホストコンピュータとの間でデータを転送する方法
が提供される。

【００１１】本発明の第２の側面において、第２の誤り
検出動作を行うステップには、第１の誤りについて決定
された誤りパターンに基づいて、第１の誤り検出値に対
する訂正を計算するステップが含まれる。

【００１２】

【発明の実施の形態】本発明の好適例によって、ＣＤ−
ＲＯＭから読み出され、ホストコンピュータに供給され
るデータの信頼性のレベルを低下させることなく、より
高速の誤り訂正及び誤り検出動作がなされる。本発明の
これらの実施例は、ＣＤ−ＲＯＭ記憶装置の工業規格に
準拠して行うことが可能である。本発明の一面におい
て、データが大容量記憶装置から読み出され、直列デー
タストリームが、バッファメモリと誤り検出回路の両方
に並行して供給される。この誤り検出回路は、従来の巡
回冗長検査器と考えることも可能であり、大容量記憶ユ
ニットから読み出されるデータについて、好適には、デ
ータストリームをバッファメモリに記憶することによっ
て誤り検出動作を行う。一例として、この誤り検出動作
は、データブロックを構成する直列データストリームを
誤り検査多項式によって除し、除算後の余りについて判
断を行う。誤り検出動作によって、データブロックにも
はや誤りが存在しないことが判明した場合には、読み出
されたデータに対して何らデータ訂正動作を行うことな
く、バッファメモリに記憶されたそのデータブロックは
ホストコンピュータのデータバスに直接転送されること
が可能である。

【００１３】本発明のこの点によって、ＣＤ−ＲＯＭ記
憶装置とホストコンピュータのデータバスとの間の従来
のデータ転送動作における従来の誤り訂正及び誤り検出
動作に比較して、いくつかの利点が得られる。このシス
テムを、データ訂正を行う必要があると思われる理由が
存在するときにのみデータ訂正動作が行われるように構
成することができる。不要なデータ訂正動作を行わない
ことにより、データの転送速度を速くすることができ
る。もちろん、誤りを含むデータブロックが検査多項式
によって割り切れるわずかな可能性が存在し、誤り検出
動作によって余りが０となることのみに頼ることは好ま
しくないと考えられる可能性はある。このような場合に
は、余りが０となった後に、データ転送システムが典型
的な要領でデータ訂正動作を行えば足りるが、誤り訂正
動作において何らかのデータが訂正されたかという点に
ついて経過を追って調べることも可能であろう。誤り検
出動作において初期誤りが存在しないとされた後で誤り
訂正がなされない場合には、そのデータ訂正動作の後に
誤り検出動作はなされない。上記で誤り訂正動作がなさ
れたとしても、誤り検出動作は、大容量記憶システムか
らの初めの読み出しの間にのみ行われる。バッファメモ
リからデータを読み出し、誤り訂正動作に引き続き直列
型式で誤り検出回路に供給する必要がないため、この方
法は、従来の誤り訂正及び誤り検出動作に比較してなお
かなり高速である。上記実施例においては、誤り訂正動
作を開始する前に誤り検出動作の完了を待つ必要はな
い。したがって、誤り訂正動作を、データがバッファメ
モリに記憶された直後に開始することが可能である。

【００１４】本発明のこれらの点については、ＣＤ−Ｒ
ＯＭ記憶ディスクから読み出される際にほとんど誤りが
発生しないシステム、又は、デジタルコンピュータシス
テムによって使用するために読み出されたデータをフォ
ーマットするシステム、又はデータをホストコンピュー
タシステムのデータバスに供給するシステムにおいて非
常に有利である。実際に使用されるシステムにおいて、
特に、新規な技術が光記憶システムに導入された際に
は、かなり誤り率が高い可能性がある。デジタルバーサ
タイルディスク（ＤＶＤ）システム等の、より緻密なデ
ータ寸法を有する高密度ディスクを使用する光ディスク
記憶システムにおいては、誤り率が高くなる可能性があ
る。さらに、追記型（ＷＯＲＭ）光記憶ディスク及び書
き換え可能な光記憶ディスクは、典型的には、ＣＤ−Ｒ
ＯＭディスクに比較してより脆弱な情報変調方式を有す
るため、そのような新規な技術におけるディスクを使用
するシステムにおいてもまた、ＣＤ−ＲＯＭ記憶ディス
クにおいて見られるよりも、さらに高い誤り率を経験す
る可能性がある。

【００１５】本発明の他の側面としては、大容量記憶シ
ステムからデータを読み出す過程において誤りが発生す
る、より現実的なシステムに対して特に適用し易いとい
うことである。本発明の１つの実施例において、大容量
記憶ユニットからデータが読み出され、読み出された直
列ビットストリームが、バッファメモリと誤り検出回路
の両方に並行に供給される。読み出されたデータはバイ
ト構成にされ、バッファメモリ内に記憶される。同時に
誤り検出回路によって、大容量記憶ユニットから読み出
された直列データストリームに対して誤り検出動作が行
われる。ここで再び、誤り検出動作は、データブロック
に対応する直列データストリームの内の１つのセグメン
トの誤り検査多項式による除算と、除算後の余りに対す
る判断によって構成できる。データを廃棄する従来のＥ
ＤＣシステムに反して、この最初の誤り除算動作による
余りは記憶される。そして、例えば、リード・ソロモン
積類似符号を使用して従来と同様の要領で、バッファメ
モリに記憶されたデータに対して誤り訂正がなされる。
ここで再び、データがバッファメモリ内に収まると、誤
り検出動作の完了を待たずに誤り訂正動作を開始するこ
とができる。誤り訂正回路によって誤りを有するバイト
が確認された場合には、対応する誤りのパターンを決定
するために誤り方程式が解かれ、誤りを有するバイトが
バッファメモリ内に上書きされる。バイトの誤りパター
ンに沿った、直列データストリーム内の誤りを有するバ
イトの位置は、読み出されたデータストリームの誤り検
査多項式による最初の誤り除算のＥＤＣ余りに対する訂
正を計算するために使用される。このＥＤＣ余りは、訂
正されたバイトの特定の位置及び各々の誤りパターンに
応じて訂正される。各誤りを有するバイトが訂正された
後、ＥＤＣ余りが試験され、ＥＤＣ余りが０ではないか
判断される。そして、仮に、ＥＤＣ余りが０でない場合
には、このＥＤＣ余りが記憶され、誤り訂正動作が続行
される。この動作は、バッファメモリ内において誤りを
有するバイトが訂正された後に、誤りパターン及び誤り
位置を廃棄する従来の誤り訂正方式とは完全に区別する
ことのできるものである。誤り訂正は、ＥＤＣ余りが０
に減少するまで続行される。その時点において、すべて
の誤りが訂正されたと判断され、バッファメモリに記憶
されたデータがホストコンピュータのデータバスに供給
される。ＥＤＣ余りが０に達しない場合には、バッファ
メモリ内において一旦訂正されたデータに対して、誤り
訂正過程のすべてが繰り返される。ＣＤ−ＲＯＭからデ
ータセクタが再度読み出され、本発明に係るＥＤＣ及び
ＥＣＣ過程全体が繰り返されることがより好適である。

【００１６】上述の実施例のように、誤り検出回路にビ
ット毎に供給するためにデータがバッファメモリから読
み出されることがないため、本発明のこの側面によって
もまた、より高速なデータ転送速度が得られる。さら
に、誤り除算後の余りが０まで低下した後に、誤り訂正
動作を停止しデータブロックを転送することにより、少
なくともいくつかの不要な誤り訂正動作を回避すること
ができ、さらに転送速度を上昇させることができる。本
明細書において、本発明における少なくともいくつかの
好適例が使用された一般的な環境から始まり、本発明に
ついてさらに詳細に記載される。

【００１７】図３に、ＣＤ−ＲＯＭ大容量記憶装置等の
光ディスク大容量記憶システムを示す。この図に描かれ
たデータ転送システムは、８０５１型等のマイクロコン
トローラ４０による制御の下で、不揮発性メモリ４２に
記憶された制御プログラムによって動作する。情報は、
光学的に、反射ディスクの表面の隆起又は陥没した領域
の形で、すなわち、ディスクの光学的特性の局部変化と
して記憶ディスク５０に記憶される。レーザ光線を光ピ
ックアップ５２からディスク５０の表面に照射し、ディ
スクによって反射された光を集めることによって、情報
がディスクから読み出される。光ピックアップ５２内の
検出器が反射された光を受けて、記憶された情報を表す
アナログ電気信号を発生させ、この信号をアナログ信号
プロセッサ５４に供給する。アナログ信号プロセッサ５
４は光ピックアップ５２からの情報信号を受け、記憶デ
ィスク５０を回転させるスピンドル又はモータからサー
ボ情報を受け取る。このアナログ信号プロセッサによっ
て情報信号が処理され、情報信号は適当なフォーマット
でデジタル信号プロセッサ５６に供給される。デジタル
信号プロセッサ５６は、その出力端において、デジタル
化された情報信号を、ＣＤ−ＲＯＭコントローラ５８又
はデジタル／アナログ変換器６０に供給する。このデジ
タル／アナログ変換器は、デジタル信号プロセッサ５６
からのデジタル化された情報信号をアナログ信号に変換
することができる。このアナログ信号はオーディオ出力
ジャック６２に供給され、ＣＤ−ＲＯＭドライブからの
オーディオ出力を供給する。デジタル／アナログ変換器
６０及びオーディオ出力ジャック６２のサブシステム
は、典型的には、小型コンピュータシステム内に設けら
れ、オーディオコンパクトディスクを動作させ、ＣＤ−
ＲＯＭコントローラのデジタルデータ転送回路をバイパ
スする。ＩＤＥとして描かれているデータバス６４に転
送されるデータは、データバス６４に供給される前に、
データをフォーマットし、誤り訂正及び誤り検出を行
う、バッファメモリ６６と連動するＣＤ−ＲＯＭコント
ローラ５８を通過する。

【００１８】図３には、ＣＤ−ＲＯＭディスクに記憶さ
れた検索データのための大容量記憶装置が示されてい
る。ＣＤ−ＲＯＭセクタ内のデータ組織は、ＩＳＯ／Ｉ
ＥＣ−１０１４９標準に読み出し専用１２０ｍｍ光デー
タディスク（ＣＤ−ＲＯＭ）におけるデータ交換技術情
報として定められている。この標準によって、ＣＤ−Ｒ
ＯＭディスクに記憶されるデータ構造の大部分が規定さ
れているが、この構造全体の中で変更が許されている部
分も存在する。この標準において、３つの異なるセクタ
モードが存在するため、図３のＣＤ−ＲＯＭディスク５
０に記憶されたデータは、それらの３つのモード、すな
わち、モード０、モード１及びモード２のいずれであっ
ても良い。したがって、図３に示す回路は、ＣＤ−ＲＯ
Ｍデータそれ自身内に含まれるモードデータバイトに応
答して、異なるモードの異なるデータ構造に対応するこ
とができる。ＣＤ−ＲＯＭ装置からのデータ転送に関す
るこの点についてはすでによく知られている。以下の説
明においては、主に、モード１のデータをＣＤ−ＲＯＭ
ディスクから転送する場合を想定する。

【００１９】図４は、標準によって定められたモード１
セクタに記憶されたデータ構造を示す。このセクタは、
図３の光ピックアップ及び主データ処理回路によるデー
タの読み出しのためにセクタの開始を確認するための１
２バイトの同期パターンを含む多くのフィールドに分割
されている。４バイトのヘッダは、分、秒、フレーム
（１秒＝７５フレーム）単位でのセクタの絶対アドレ
ス、及び、そのセクタ内に記憶されているデータが３つ
のモードのいずれであるかを示すモードバイトを含む。
モード１には、モード１セクタのバイト１６からバイト
２０６８までの２０４８バイトのユーザデータが含ま
れ、これに引き続いて、４バイトの誤り検出符号（ＥＤ
Ｃ）データ、８中間バイト、１７２バイトのＰパリテ
ィ、１０４バイトのＱパリティが存在する。上述のよう
に、Ｐパリティ及びＱパリティによって誤り訂正符号
（ＥＣＣ）が構成される。この誤り検出符号（ＥＤＣ）
及び誤り訂正符号（ＥＣＣ）によって、各ＣＤ−ＲＯＭ
セクタに対して２つの相補誤り保護メカニズムが構成さ
れる。ＥＤＣフィールドは、保護データフィールドを含
む３２ビットの巡回冗長符号（ＣＲＣ）の一部である
が、セクタ内にいかなる誤りが存在してもそれを検出す
るために使用される。ＥＣＣフィールドは、１７２バイ
トのＰパリティフィールド及び１０４バイトのＱパリテ
ィフィールドで構成されるが、セクタ内の誤りを検出
し、訂正するために使用されるリード・ソロモン積類似
符号（ＲＳＰＣ）である。すなわち、読み出されたセク
タ内に誤りが存在するか否かがＥＤＣによって検査さ
れ、転送されるデータ内の誤りがＥＣＣによって訂正さ
れる。従来は、図１に示すように、ＣＤ−ＲＯＭディス
ク内から読み出されたデータに誤りが存在する可能性が
あるという暗黙の仮定が存在したため、ＥＤＣ動作がな
される前には必ずすべての可能なＥＣＣ動作が行われ
た。この方法によって、どのような誤り訂正動作を行う
ことが必要かを評価するための制御回路に頼ることな
く、転送されたデータ内の誤りを訂正することができ
る。一方、データ転送動作は、当初から誤りを含んでい
ないデータ又はすでに誤り訂正がなされて誤りが存在し
ないデータに対して誤り訂正動作を行うことによって、
その速度が低下する。ＣＤ−ＲＯＭディスクに記憶され
たデータを、記憶し検索するための工業規格では、誤り
訂正及び誤り検出を行うことが要求されているが、図１
に記載された特定構造は上記規格においては要求されて
いないことに留意することが重要である。

【００２０】ＣＤ−ＲＯＭモード１セクタに対し、ＥＤ
Ｃ符号ワードは、セクタの０バイトから２０６７バイト
で構成され、一方、ＣＤ−ＲＯＭＸＡモード２フォーム
１セクタに対し、ＥＤＣ符号ワードは、セクタの１６バ
イトから２０７５バイトで構成される。ＥＤＣにおける
計算では、データバイトの最下位ビットが最初に使用さ
れるため、セクタのバイトを、Ｂ_i、ｉ＝０から２３５
１と記し、データバイトのビットを、Ｂ_ij、ｊ＝７（Ｍ
ＳＢ）から０（ＬＳＢ）と記すことができる。ＣＤ−Ｒ
ＯＭモード１セクタのＥＤＣ符号ワードは、１６５４４
ビット数 Ｂ_0,0Ｂ_0,1Ｂ_0,2Ｂ_0,3Ｂ_0,4Ｂ_0,5Ｂ_0,6Ｂ_0,7Ｂ
_1,0Ｂ_1,1....Ｂ_2066,7Ｂ_2067,0Ｂ_2067,1Ｂ_2067,2Ｂ
_2067,3Ｂ_2067,4Ｂ_2067,5Ｂ_2067,6Ｂ_2067,7又は、多項式
で表記すると以下のようになる。

【００２１】Ｂ_0,0Ｘ¹⁶⁵⁴³＋Ｂ_0,1Ｘ¹⁶⁵⁴²＋Ｂ_0,2Ｘ
¹⁶⁵⁴¹＋Ｂ_0,3Ｘ¹⁶⁵⁴⁰＋....Ｂ_2067,4Ｘ³＋Ｂ_2067,5Ｘ²
＋Ｂ_2067,6Ｘ＋Ｂ_2067,7 ＣＤ−ＲＯＭＸＡモデル２フォーム１セクタに対するＥ
ＤＣ符号ワードは、１６４８０ビット数 Ｂ_16,0Ｂ_16,1Ｂ_16,2Ｂ_16,3Ｂ_16,4Ｂ_16,5Ｂ_16,6Ｂ_16,7Ｂ
_17,0...Ｂ_2074,7Ｂ_2075,0Ｂ_2075,1Ｂ_2075,2Ｂ_2075,3Ｂ
_2075,4Ｂ_2075,5Ｂ_2075,6Ｂ_2075,7又は、多項式で表記す
ると以下のようになる。

【００２２】Ｂ_16,0Ｘ¹⁶⁴⁷⁹＋Ｂ_16,1Ｘ¹⁶⁴⁷⁸＋Ｂ_16,2Ｘ
¹⁶⁴⁷⁷＋Ｂ_16,3Ｘ¹⁶⁴⁷⁶＋....Ｂ_2075,4Ｘ³＋Ｂ_2075,5Ｘ²
＋Ｂ_2075,6Ｘ＋Ｂ_2075,7 モデル１データでは、ＥＤＣは、同期、ヘッダ、ユーザ
データ及びＥＤＣフィールドを保護する。４バイトＥＤ
Ｃフィールドは、その保護された、同期、ヘッダ、ユー
ザデータ及びＥＤＣフィールドのデータフィールドと組
み合わされて、モデル１データに対し、ＥＤＣ符号ワー
ドを形成する。

【００２３】ＩＳＯ／ＩＥＣ−１０１４９によると、Ｃ
Ｄ−ＲＯＭディスクに記憶されたＥＤＣ符号ワードは、
同期、ヘッダ、ユーザデータフィールドに付属する４Ｅ
ＤＣバイトに適当な値を選択することにより、以下の検
査多項式で割り切ることができる。 Ｐ（ｘ）＝（ｘ¹⁶＋ｘ¹⁵＋ｘ²＋１）・（ｘ¹⁶＋ｘ²＋ｘ＋１） （１） 又は、 Ｐ（ｘ）＝ｘ³²＋ｘ³¹＋ｘ¹⁶＋ｘ¹⁵＋ｘ⁴＋ｘ³＋ｘ＋１ ＣＤ−ＲＯＭから読み出されたＥＤＣ符号ワードを検査
多項式によって除し、除算後の余りが０でないかどうか
を判断することで、誤りが存在するかどうかを証明する
ため、ＥＤＣルールを使用することができる。図５に示
す巡回符号復号器によってＥＤＣルールを実行すること
ができる。この回路は、例えば、引き続くＱ出力とＤ入
力との間に結合された排他的論理和ＯＲゲートを介して
供給されるフィードバックを有する一連のクロックＤＱ
フリップフロップとして実現される。このような回路は
公知である。全体のＥＤＣ符号ワードは、巡回符号復号
器を介して直列ビットストリームとして供給されなけれ
ばならない。最後のビットが巡回符号復号器に入力され
た後、例えば、３２ビットのＣＲＣレジスタを合計する
ことによって、ＣＲＣレジスタビットが検査される。Ｃ
ＲＣレジスタのすべてのビットが０の場合には、保護さ
れたデータフィールドにおいて、ＥＤＣルールは誤りを
確認しないため、ＥＤＣ符号ワードを正しいと仮定す
る。除算によって０でない値が得られた場合には、保護
されたデータフィールドに必ず誤りが存在する。しか
し、ＥＤＣルールはＥＤＣ符号ワード内のどのビットが
誤っているかを判断することはできない。

【００２４】ＣＤ−ＲＯＭ記憶ディスクからのデータの
転送において、誤り訂正符号（ＥＣＣ）によってデータ
の訂正が完了するが、このＥＣＣは好適にはリード・ソ
ロモン積類似符号（ＲＳＰＣ）であり、参考文献、小高
等に付与された米国特許第４，４１３，３４０号、鈴木
等に付与された米国特許第４，６８０，７６４号に記述
されたものに類似する要領で適用される。モード１ＣＤ
−ＲＯＭディスクにおけるデータの各セクタのバイト１
２乃至２０７５は、二重にインターリーブされたＲＳＰ
Ｃ符号によって保護される。読み出されたデータセクタ
のこの保護されるデータバイトは、図２に示す型の一対
のマトリックスに配列される。マトリックスのコラム
は、Ｐベクトルで示され、これはＧＦ（２⁸）にわたる
（２６，２４）リード・ソロモン符号ワードである。マ
トリックスの対角線はＱベクトルであり、ＧＦ（２⁸）
にわたる（４５，４３）リード・ソロモン符号ワードで
ある。このセクタには、それぞれ下位バイト及び上位バ
イトのための２つのデータプレーンに分割された８６の
Ｐベクトルと５２のＱベクトルが含まれる。Ｐベクトル
及びＱベクトルは、誤り訂正メカニズムを適用するため
の基本ユニットである。各Ｐベクトルは、２パリティバ
イトを含む２６バイトで構成される。Ｐベクトルのそれ
ぞれから１組の誤り方程式を導くことができる。Ｐベク
トルに誤りが存在する場合には、リード・ソロモン積類
似符号ルールを適用して前記誤り方程式の組を解くこと
によって、誤りの位置（すなわち、ベクトルの誤ってい
る特定のバイト）及び誤りのパターン（すなわち誤りを
有するバイト内の誤りを有するビットのパターン）が得
られる。ベクトル内に誤りが存在しない場合には、誤り
方程式は０誤りパターンの自明の解を有する。あるい
は、誤り方程式は、ユーザデータ内の誤りデータに置き
換わる訂正されたデータバイトを発生するために使われ
る誤り位置及び誤りパターンを与える。Ｑベクトルは、
Ｑパリティ２バイトを含む４５バイトの長さを有する。
Ｑベクトルのためのリード・ソロモン誤り復号は、Ｐベ
クトルについてなされるものと類似のものである。すな
わち、Ｑベクトルにおける誤りを確認し、誤りを有する
バイトの位置及び誤りパターンを導き出すため、各Ｑベ
クトルのための誤り方程式が導かれ、解かれる。次に、
誤りを有するバイトは、誤り方程式から導かれた訂正デ
ータパターンに置き換えられる。

【００２５】誤り訂正それ自身では、大容量記憶装置か
ら転送されるデータの完全性を維持できるものとは限ら
ない。ＥＣＣ論理回路の誤り訂正能力は限られているた
め誤り訂正過程の後に、さらに誤り訂正処理をすること
が必要である。Ｐリード・ソロモンベクトル又はＱリー
ド・ソロモンベクトルのそれぞれについて１つの誤りの
みが検出され訂正される。すなわち、符号ワード内に２
つ以上の誤りが存在する場合には、ＥＣＣ論理回路によ
って正確に誤り位置及び誤りパターンを解くことはでき
ない。その結果として、ＥＣＣ論理回路が正しい誤り位
置を見い出すことができないか、又は、実際に誤りのな
いバイトを誤って訂正してしまうことになる。その結
果、ＥＣＣ論理回路によって処理されたデータは誤りが
存在しないということはなく、実際には、誤り訂正論理
回路によって導入された新たな誤りが存在する。ある種
のＥＣＣ論理回路は、デジタル信号プロセッサによって
与えられる誤り位置情報により符号ワードあたり２つの
誤りを訂正することができる。しかし、これらのルール
によっても、より複雑な誤り訂正能力のための追加的な
間接費に値するような十分な利益を提供するものではな
い。誤り検出論理回路は、誤り訂正論理回路とは異なっ
たアプローチを使用してセクター内の誤りを検出するた
め、冗長な誤り検査能力を提供するためにはＥＣＣ論理
回路及びＥＤＣ論理回路の両方を組み合わせることが望
ましい。従来のＣＤ−ＲＯＭ記憶システムの誤り訂正過
程後にＥＤＣ論理回路を適用することは、誤りが訂正さ
れたセクタに誤りが存在しないことをより確実にするた
めの補足的なプロセスである。もちろん、このデータ保
護方式は、ＥＣＣ符号及びＥＤＣ符号ワードによって保
護されたフィールドのみが保護されるという点で依然と
して限界が存在する。

【００２６】本発明に係るＣＤ−ＲＯＭコントローラの
機能ブロックを図６を参照しながら説明する。図６は、
図３に示したＣＤ−ＲＯＭコントローラ５８及びバッフ
ァメモリ６６とは異なるより詳細な図である。図６を参
照して説明すると、ＣＤ−ＲＯＭコントローラは、デジ
タル信号５６（図３参照）から、ビットストリーム直列
データ７０のビットストリームとしての入力データを受
信する。ディスクランブラ７２は、直列化されたセクタ
データをデジタル信号プロセッサから受信し、同期パタ
ーン通過の後、直列ビットストリームのディスクランブ
リングを開始する。ディスクランブラ７２は同期フィー
ルドに引き続くＣＤ−ＲＯＭセクタフィールド（ヘッ
ダ、ユーザデータ、ＥＤＣ、ＥＣＣ等）を受信するため
に動作する。ディスクランブルされたデータは、データ
編成器７４及びＣＲＣ発生器７８に供給される。データ
編成器７４は、ディスクランブルされた直列データをバ
イト、典型的には８ビットバイトに変換し、それに引き
続く誤り訂正動作及び最終的なホストコンピュータへの
転送のために、バッファメモリ７６の適当な位置にデー
タバイトが記憶される。バッファメモリ７６は、典型的
には転送動作の際に１つ以上のデータセクタを迅速に記
憶することができるのに十分な容量を持つものが選択さ
れる。バッファメモリ７６には、ＤＲＡＭ又はより高速
を望むのであればＳＲＡＭが選択される。本発明の有利
な点としては、その動作が高速であるため、データ転送
システムのバッファとして使用されるメモリとして低速
で、より安いものを使用できる点にある。

【００２７】ディスクランブラ７２からのデータビット
ストリーム出力は、バッファメモリ内へのデータ記憶の
ためのデータ編成器だけでなく、ＣＲＣ発生器７８にも
供給される。ＣＲＣ発生器７８は、図５に示されたＣＲ
Ｃのようなもので、式（１）に列挙された誤り検査多項
式で実現する３２ビットの巡回冗長検査器であることが
好ましい。ＣＲＣ発生器は、最初にＣＤ−ＲＯＭコント
ローラのディスクランブラ７２によってディスクランブ
ルされたデータとして、入力データビットストリームを
受信する。入力ビットストリームデータがまだディスク
ランブルされメモリに記憶されている間に、ＣＲＣ発生
器７８は、入力データビットストリームを誤り検査多項
式によって除することによって、データに対して最初の
誤り検出動作を行う。ＣＲＣ発生器からの出力は、ＣＲ
Ｃ₀によって示される初期余りパターンである。この余
りパターンは、図５に示す型のＥＤＣ論理回路を、まだ
訂正されていない入力ＥＤＣ符号ワードビットストリー
ムに適用することによって得られる３２ビットの余りワ
ードである。このＣＲＣ₀の値は、データセクタのＥＤ
Ｃ符号ワード全体に対応するビットストリームが完全に
ＣＲＣ発生器を通過した後に、誤り検出プロセッサ８２
の中の余りレジスタに供給される。誤り検出プロセッサ
が、例えば、ＣＲＣ₀のビットに対してＮＯＲ動作を行
うことによって、最初の誤り検査の余りＣＲＣ₀が０の
値を有することを検出した場合には、ＥＤＣ論理回路は
入力データワードには誤りが存在しないと結論付ける。
そのような場合には、誤り検出プロセッサ８２によって
バッファメモリ７６内に記憶されているデータを迅速に
ホストコンピュータのデータバスに出力することができ
る。本発明の好適例においては、入力されるセクタのデ
ータは、再びＣＲＣ発生器７８を介して循環することは
なく、他のＣＲＣ発生器を介して循環することもなく、
従来のＥＤＣ処理に供される。従来のＥＤＣ論理回路
は、セクタのデータのほとんどを３２ビット直列レジス
タに直列に通すため、従来のＥＤＣ論理回路の速度は遅
くなる。図６に示すＣＤ−ＲＯＭコントローラによっ
て、入力セクタデータは１度だけＥＤＣ論理回路を通過
し、そして、入力データビットストリームがディスクラ
ンブルされ、バイトに編成され、バッファメモリに記憶
されると同時に、ＥＤＣ動作が行われる。したがって、
図６に示す実施例に記載のとおり、ＥＤＣ動作による時
間の消費が顕著に軽減される。

【００２８】図６に示すＣＤ−ＲＯＭの典型的な実施例
において、誤りを有するバイトがバッファメモリ７６に
上書きされた後にも誤り位置及び誤りパターンデータが
維持されることを除き、バッファメモリに記憶されたデ
ータに対して誤り訂正論理回路８０によって従来の要領
でリード・ソロモン積類似符号（ＲＳＰＣ）に対応する
誤り訂正が行われる。転送されたセクタのデータがバッ
ファメモリ７６に一旦記憶されると、誤り訂正が開始さ
れる。誤り訂正論理回路８０によって、バッファメモリ
からＲＳＰＣ符号ワードが読み出され、種々のＰ符号ワ
ード及びＱ符号ワードに誤りが存在するかどうか判断さ
れ、適宜、誤りを有するデータバイトの誤り位置、及び
誤りのパターンを決定するために誤り方程式が解かれ
る。誤り位置は、セクタのどのバイトが誤りであるかを
示す、誤り訂正論理回路によって発生する１２ビットの
２進数であり、また、誤りパターンは、バイトのどのビ
ットを訂正すべきかを示す、誤り訂正論理回路によって
発生する８ビットの２進数である。図６のコントローラ
の好適な実行動作において、誤り位置は単に誤りを有す
るバイトのアドレスである。誤りパターンは、誤り訂正
過程において、関連する誤り位置と関連付けて使用され
る。例えば、誤りパターン＝０１００１０１０ ₂であっ
て、誤り位置が１２３４₁₀である場合には、セクタデー
タのバイト１２３４₁₀が誤りを有する。さらに、バイト
１２３４₁₀の元の値が１１０１０１０１ ₂ の場合には、
１２３４₁₀の値は１１０１０１０１₂ ○＋０１００１０
１０₂ ＝１００１１１１１₂ に訂正される。すなわち、
訂正された値＝元のデータパターン○＋誤りパターンで
ある。ここで○＋は排他的論理和ＯＲ演算子である。Ｅ
ＣＣ論理回路８０によって、生成されるデータバイト
（訂正データ＝誤りデータ○＋誤りパターン）を計算す
ることにより、Ｐ符号ワード及びＱ符号ワードのそれぞ
れに対して誤り訂正が行われ、バッファメモリ７６上で
誤りデータバイトは訂正されたデータバイトで上書きさ
れる。

【００２９】本発明の好適例において、誤り位置及び誤
りパターンは、誤りを有するバイトが訂正された後にお
いても廃棄されることはない。むしろ、誤り位置及び誤
りパターンは誤り検出論理回路８０内のレジスタに記憶
され、又は、より典型的には、誤り検出プロセッサ８２
内のレジスタに記憶される。これらのデータは、最初の
誤り検査余りＣＲＣ₀に対する訂正を計算するにあたっ
て使用されるか、又は、先に訂正された誤り検査余りＲ
_iに対してさらに訂正する際の計算に使用される。バッ
ファメモリに記憶されたデータに対するそれぞれの訂正
の後に、誤り検査余りＲ_iの値が検査され、それが０か
どうか判断される。最新の余りＲ_iの中に０値となるも
のがある場合には、誤り検出プロセッサ８２は、そのセ
クター内の誤り全てが訂正され、それらのデータを迅速
にバッファメモリ７６からＩＤＥ又は他の、ホストコン
ピュータのバスに転送することができると結論付ける。
図６に示すＣＤ−ＲＯＭコントローラが上記の要領で動
作したときに、誤り検査余りＲ_iとして０値が得られた
後、誤り訂正論理回路８０の動作が停止する。

【００３０】誤り検出プロセッサ８２は、本発明に係る
誤り検出符号ルールをバッファメモリ内に記憶されたデ
ータに間接的に適用する。すなわち、誤り訂正論理回路
の動作によって発生した誤り位置及び誤りパターン情報
に基づいて、本発明に係るＥＤＣルールが最初の又はそ
れに引き続くＣＲＣ余り値（ＣＲＣ₀又はＲ_i）に適用さ
れ、最新のＣＲＣ余り値（Ｒ_i+1）を発生する。誤り訂
正論理回路８０によって訂正されたそれぞれの誤りを有
するバイトについて、誤り訂正論理回路８０は、誤り位
置及び誤りパターン情報を誤り検出プロセッサ８２まで
通過させる。誤り検出プロセッサ８２は、先に記憶され
た余り（Ｒ_i）に対する訂正を計算し、その訂正を余り
（Ｒ_i）に加えることによって、検査多項式による除算
のＣＲＣ余りＲを再計算する。ＣＲＣ余りの訂正を計算
することによって、誤り検出論理回路は、ＣＲＣ余りを
計算するための検査多項式によるＥＤＣによって保護さ
れたすべてのセクタデータのビットで構成される長い２
進数を除する必要はない。誤り検出プロセッサ８２が、
誤り訂正論理回路８０による最新の訂正バイトの誤り位
置及び誤りパターンに対応する余りＲ_iを訂正した後、
誤り検出レジスタＲの新しい値が検査される。Ｒが０で
ない場合には、セクタのデータ内に訂正されるべき誤り
が残っている。そして、誤り訂正過程が継続される。Ｒ
が０の場合には、誤り検出プロセッサは、そのセクタ内
の全ての誤りが訂正されたと好適に仮定し、誤り訂正過
程が好適に停止し、データが転送される。ＣＤ−ＲＯＭ
記憶ディスクから新たなセクタが読み出され、上述の過
程が新しいセクタに対して繰り返される。セクタ内の全
てののＰベクトル及びＱベクトルが処理された後、Ｒが
０でないままである場合には、誤り訂正過程が再び繰り
返されるか、より好適にはセクタのデータが再びディス
クから読み出される。

【００３１】本発明に係る誤り検出プロセッサの動作
は、１５ビット符号ワードに基づく単純な例を参照する
ことによって理解することができる。 ｃ（ｘ）＝ｘ¹⁴＋ｘ¹¹＋ｘ⁸＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋
ｘ、又は、 ｃ（ｘ）＝（１００１００１０１１１１０１０）、 そして、これらは次に示す検査多項式を有する。

【００３２】ｐ（ｘ）＝ｘ⁴ ＋ｘ＋１ ｐ（ｘ）でｃ（ｘ）を除することによって商は次のよう
になる。 ｑ（ｘ）＝（１０００１０１１００１） さらに余りは次のようになる。 ｒ（ｘ）＝（０００１）すなわち次のとおり、 これは、誤り検査多項式ｐ（ｘ）を使用する符号ワード
ｃ（ｘ）の完全性の証明となる従来の誤り訂正論理回路
の適用例を示すものであり、これは、図６に示すＣＲＣ
発生器７８によって最初に行われるものでも良い。もち
ろん、ＣＲＣ発生器７８において使用されるＥＤＣ符号
ワードは、１６０００ビットを超える長さを有し、誤り
検査多項式は上記式（１）に示されたものである。これ
は、２を法とする算法によって行われ、またＸＯＲゲー
トと組み合わせて直列シフトレジスタにおいて実行する
ことができるため、従来のＣＲＣ動作の除算の単純性が
この例によっても示されている。上記例によって余りｒ
（ｘ）が０でないので、ＥＤＣ動作によって符号ワード
ｃ（ｘ）に誤りが存在することが示される。何らかの誤
り訂正動作が実行され、符号ワードｃ（ｘ）の誤りビッ
トがｘ¹⁰及びｘ⁵であると決定され、ｃ（ｘ）の誤りパ
ターンがｅ（ｘ）＝（００００１００００１００００
０）であると判断される。そして、訂正された符号ワー
ドｃ’（ｘ）は、ｃ’（ｘ）＝ｃ（ｘ）○＋ｅ（ｘ）＝
（１００１１０１０１００１１０１０）となる。

【００３３】図１に示された従来の誤り訂正及び誤り検
出回路によって行われる要領で誤り訂正動作がなされた
後に、従来のＥＤＣ論理回路を適用することによって、
次のようにしてｃ’（ｘ）が正しいという事実が証明さ
れる。 すでに議論したように、この従来のＥＤＣ手順（ＥＣＣ
が完了した後のＣＲＣ）においてはハードウェアが単純
化されるという利点が存在するけれども、ＣＤ−ＲＯＭ
ディスクにおけるデータの記憶に従来使用されている１
６０００ビットのＥＤＣ符号ワードに適用した場合に
は、過程の速度が遅くなるという欠点がある。

【００３４】本発明の好適例においては、誤りパターン
からの誤り検査余りが訂正され、訂正された余りはその
余りが０になる時を判断するために試験される。以下の
式に示すように、この方法において、従来の過程と類似
の結果が得られる。 本発明に係る誤り検出プロセッサは、誤り検査余りに対
する訂正を順次追跡して、その訂正により余りの値を減
少させる。そして誤り検査余りが０まで低減されたとき
を決定する。このように、１以上である当初の誤り検査
余りからの減算によって、余りは完全に訂正され、その
合計は当初の誤り検査余りと同じ値になる。同様に、当
初の余りパターンとセクタデータに対してなされる訂正
のそれぞれの誤りパターンとの合計は、すでに述べた例
による方法によって、誤り検査多項式によって割り切る
ことができる。すなわち、本発明に係る誤り訂正方法に
よって、従来のＣＲＣに基づくＥＤＣ論理回路と同様の
データの完全性についての検査が行われる。しかし、本
発明に係る誤り検出過程の実行は、従来のＣＲＣに基づ
く誤り検出論理回路における実行とは全く異なる。

【００３５】上記の例においては、誤りパターンは、符
号ワード内の特定の位置に存在する個々のビットによっ
て構成されていた。これに対して、本発明に係る誤り検
出プロセッサがＣＤ−ＲＯＭコントローラ内において実
現されたときには、誤りパターンは８ビットバイトであ
って、誤り位置は２０００バイト以上のセクタ内におけ
る誤りを有するバイトの位置を表す１２ビット数であ
る。誤り検査余りに対する訂正を計算するためには、誤
りパターン及び誤り位置の両方に基づく誤り位置を補償
することが必要である。図６に示す実施例の誤り検出プ
ロセッサ８２によって最新の誤り検査余りを訂正するた
め、数学的に、次に示す計算が行われる。

【００３６】 Ｒ_i+1＝Ｒ_i○＋｛（ｅ・ｘ^8s）モジュロＰ（ｘ）｝、（２） ここでＲは誤り検出結果であり、ｅは誤りパターンであ
り、ｓは誤り位置ｌから導かれた数字であり、Ｐ（ｘ）
は式（１）に示した検査多項式である。実際には数Ｒ_i
○＋（ｅ・ｘ^8s）は長いため、モジュロＰ（ｘ）演算に
時間がかかる。しかし、この計算はＥＤＣワード全体に
対して行われる従来のＣＲＣ計算よりは速度が早い。さ
らに、この誤り検出プロセスは、誤り訂正プロセスと並
行して行われるため、誤り訂正及び誤り検出プロセスの
全体は図１に示す従来の回路よりは全体的に速度が速く
なる。

【００３７】図７は、図６に示すＣＤ−ＲＯＭコントロ
ーラ内において式（２）の計算を実行するために考えら
れる誤り検出プロセッサ８２を図式的に示したものであ
る。誤り検出プロセッサ８２は、誤り検査余りに対して
なされる訂正の計算に含まれる一連のステップを制御す
るためのステートマシンとしての誤り検出プロッセッサ
コントローラ１００を含む。誤り位置コンバータ１０
２、すなわち、図７に示すＥＬＣによって、誤り位置ｌ
が１２ビット数ｓに変換される。そして、これは値Ｒに
対する訂正を計算する際に使用される。訂正計算回路１
０４によって値ｅ・ｘ^8s・ｍｏｄＰ（ｘ）が計算され、
余り訂正が出力される。余りＲレジスタ１０６に誤り検
査余りが記憶され、これは当初はＣＲＣ₀であって、そ
れに引き続く繰り返しによって訂正余り値Ｒ_iとなる。
１組の誤り方程式が解かれると、誤りパターンｅ（８ビ
ット）及び誤り位置ｌが誤り訂正論理回路８０によって
得られる。誤り訂正論理回路８０によって、誤りパター
ンｅ及び誤り位置ｌがそれぞれ線路１０８及び１１０上
で誤り検出プロセッサ８２に出力される。同時に、誤り
訂正論理回路は誤り検出プロセッサの動作を開始するた
めの開始パルスを線路１１２上に出力する。すなわち、
誤り検出プロセッサコントローラ１００によって制御さ
れるステートマシンによって、誤り検出処理ステップの
ステップ開始がされる。

【００３８】その他の誤り検出プロセッサ８２への入力
には、図６のコントローラ回路のＣＲＣ発生回路７８に
よって計算される最初のＣＲＣ₀値がある。この最初の
ＣＲＣ₀値は、誤り訂正処理と同時に、又はその前に、
ＣＲＣ発生器によって誤り検出プロセッサに供給され、
Ｒレジスタ１０６に記憶される。最初の誤り検査余りＣ
ＲＣ₀の値は、それが０かどうかを決定するために検査
される。もしこの最初の値が０であれば、本発明におけ
る好適例においては、もはや誤り訂正動作は行われな
い。ＣＲＣ発生器による最初のＥＤＣ動作によって、読
み出されたデータ内に１以上の誤りが存在することが示
された場合には、誤り訂正論理回路によって誤り検出プ
ロセッサ８２の動作が開始されるまで、ＣＲＣ₀値はＲ
レジスタ１０６に残る。スタートパルスによって開始さ
れ、誤り位置変換器１０２によって誤り位置ｌが１２ビ
ット数ｓに変換され訂正計算回路１０４に供給される。
この訂正計算回路にはまた誤りパターンｅも供給され、
これらのデータから訂正計算回路１０４によって最初の
余り値に対する訂正が計算される。ＸＯＲゲート１１４
によって、３２ビットの誤り検査余りワードが訂正値と
合算され、この合算値はＲレジスタに記憶される。訂正
された余りが発生すると、その余り値は、例えば、その
余りワードの全てのビットに適用されるＮＯＲ演算によ
って試験される。余りが０である場合には、全ての誤り
が訂正されたと判断され、バッファメモリ内に記憶され
たデータはホストコンピュータの要求に応じて即座に転
送されるか、あるいはその後転送されることが可能とな
る。誤り訂正動作によって１つのセクタのデータの訂正
が成功すると、新しいセクタが大容量記憶ユニットから
読み出され、誤り訂正及び誤り検出過程が再び開始され
る。これとは逆に、訂正された余りが０でない場合には
誤り訂正過程が続行される。一旦全ての誤り訂正ベクト
ルが処理された場合には、すでに復号されたＰベクトル
及びＱベクトルの復号を繰り返すことにより誤り訂正過
程を続行することが可能である。しかし、セクタのデー
タが再びディスクから読み出され、全ての誤り訂正及び
誤り検出過程を再び開始するほうがより好ましい。

【００３９】誤り訂正動作が開始される前に、ＣＲＣ発
生器は、Ｐ（ｘ）によってセクタ内のＥＤＣ符号ワード
を除することによって、最初のＣＲＣ値であるＣＲＣ₀
を導出する。データバイトがＢ_i、ｉ＝０〜２３５１で
あるＣＤ−ＲＯＭモード１セクタに対して次の式が与え
られる。 （Ｂ_0,0ｘ¹⁶⁵⁴³＋Ｂ_0,1 ｘ¹⁶⁵⁴²＋...＋Ｂ_2067,6ｘ＋Ｂ
_2067,7）÷Ｐ（ｘ）＝Ｑ₀（ｘ）＋ＣＲＣ₀（ｘ）， ここで、Ｐ（ｘ）は検査多項式であり、Ｑ₀は商であ
る。誤りを有するバイトの誤りパターンｅ及び誤り位置
ｌのために誤り訂正論理式が解かれ、符号ワードが訂正
される。訂正されたＥＤＣ符号ワードは次のようにな
る。

【００４０】Ｂ_0,0ｘ¹⁶⁵⁴³...＋（Ｂ_1,0ｘ⁷＋Ｂ_1,1ｘ⁶
＋Ｂ_1,2ｘ⁵＋Ｂ_1,3ｘ⁴＋Ｂ_1,4ｘ³＋Ｂ_1,5ｘ²＋Ｂ_1,6ｘ
＋Ｂ_1,7）ｘ^8(2067-1)＋...＋Ｂ_2067,7＋（ｅ₀ｘ⁷＋ｅ₁
ｘ⁶＋ｅ₂ｘ⁵＋ｅ₃ｘ⁴＋ｅ₄ｘ³＋ｅ₅ｘ²＋ｅ₆ｘ＋ｅ₇）
ｘ^8(2067-1)， ここでｅ_i、ｉ＝７（ＭＳＢ）〜０（ＬＳＢ）は誤りパ
ターンｅのビットである。上記ＥＤＣ符号ワードをＰ
（ｘ）で除することによって余りが次のようになる。

【００４１】Ｒ（ｘ）＝ＣＲＣ₀（ｘ）＋ｒ（ｘ）， ここで、 ｒ（ｘ）＝（ｅ₀ｘ⁷＋ｅ₁ｘ⁶＋ｅ₂ｘ⁵＋ｅ₃ｘ⁴＋ｅ₄ｘ³
＋ｅ₅ｘ²＋ｅ₆ｘ＋ｅ₇）ｘ^8(2067-1)モジュロＰ（ｘ） 図７に示す訂正計算回路１０４によってＲ（ｘ）の上記
計算が行われる。誤り訂正過程において２以上の誤りを
訂正するかもしれないから、誤り訂正論理回路８０によ
って誤りが訂正される回数だけこの計算を行うことがあ
りうる。最初のＣＲＣ₀値に対して行われる、余りに対
する一番最初の訂正を除いて、すべての誤り訂正過程の
繰り返しは以下に示す式によって決定されるＲ（ｘ）に
対して行われる。

【００４２】Ｒ（ｘ）_new＝Ｒ（ｘ）_old＋ｒ（ｘ） わずかな改良をすることによって、ＣＤ−ＲＯＭＸＡモ
デル２フォーム１セクタに対して上述の式を適用できる
ことに留意すべきである。すなわち、上記計算式によっ
て新たなＲ値を計算することによって、誤り検出プロセ
ッサ８２によって誤りが検出される。

【００４３】Ｒ（ｘ）_new＝Ｒ（ｘ）_old＋｛（ｅ・ｘ
^8(L-l)）モジュロＰ（ｘ）｝， ここで、ｅは誤りパターンであって、ｌは誤り位置を示
す。ＣＤ−ＲＯＭモード１セクタに対してはＬ＝２０６
７であり、ＣＤ−ＲＯＭＸＡモード２フォーム１セクタ
に対してはＬ＝２０７５となる。

【００４４】ｌは１２ビット数であるため、ハードウェ
アへの要求が厳しくなり、広いチップ領域を必要とする
ことになるから、直接ｅ・ｘ^8(L-l)モジュロＰ（ｘ）を
計算することはしばしば望ましくない。したがって、上
記計算を多くの小規模のかけ算に分割することが好まし
い。余りの計算は次のように書き換えることができる。

【００４５】Ｒ（ｘ）_new＝Ｒ（ｘ）_old＋｛（ｅ・
ｘ^8s）モジュロＰ（ｘ）｝ ここで、ｓ＝（Ｌ−ｌ）である。そして、１２ビット数
であるｓは、図８に示すように３つの４ビット部分、す
なわちｓ＝ｓ₈・２⁸＋ｓ₄・２⁴＋ｓ₀に分解することが
できる。この変換によって以下に示す誤りパターン計算
を行うことができる。

【００４６】 ｅ・ｘ^8s＝ｅ・ｘ^{8(256s8+16s4+s0)} ＝ｅ・ｘ^{2048s8+128s4+8s0} ＝ｅ・（ｘ^2048s8×ｘ^128s4×ｘ^8s0） すなわち、 ｅ・ｘ^8sモジュロＰ（ｘ） ＝ｅ・（ｘ^2048s8×ｘ^128s4×ｘ^8s0）・モジュロＰ
（ｘ） この式を、余り訂正計算の全ての積に対して以下に示す
ルールを使用することによって展開することができる。

【００４７】（Ａ×Ｂ）モジュロＮ＝｛（Ａモジュロ
Ｎ）×Ｂ｝モジュロＮ余り訂正計算ｅ・ｘ^8sモジュロＰ
（ｘ）は、・ｘ²⁰⁴⁸モジュロＰ（ｘ）（ｘ^{20 48}を乗じ、
そして余りを得るためＰ（ｘ）によって除する）ｓ
₈倍、・ｘ¹²⁸モジュロＰ（ｘ）ｓ₄倍、及び・ｘ⁸モジュ
ロＰ（ｘ）ｓ₀倍を適用することにより計算することが
できる。本発明に係る誤り検出プロセッサの特に好適な
実施例においては、図９において、余り訂正計算はステ
ージ１５０、１５２、及び１５４を有する三段の多項式
乗算器１０４及びｓカウンタ１３６によって実行され
る。

【００４８】この誤り検出回路は多くの点において図７
に示す実施例と類似している。すでに述べた要素につい
てはさらに説明をしない。図７に示した実施例の場合と
同様に、図９に示す誤り検出プロセッサによって、Ｒレ
ジスタ１０６に初期値として３２ビットのＣＲＣ₀初期
誤り検査余りがＣＲＣ発生器７８（図６参照）から直接
記憶される。この初期状態において、マルチプレクサ１
２０はＣＲＣ発生器の出力を選択する状態に維持され
る。誤り検出論理回路８０が、誤りを発見し、適切な誤
り方程式を解くことに成功して８ビットの誤りパターン
ｅと１２ビットの誤り位置ｌを発生させる度に、誤り訂
正論理回路によって誤り検出プロセッサコントローラ１
００に対してスタートパルスが与えられる。またこのと
き、誤り訂正論理回路によって、誤り検出プロセッサに
対して誤りパターンｅ及び誤り位置ｌが供給される。ス
タートパルスを受信すると、誤りパターン入力値がマル
チプレクサ１４０を通過し、以後の計算のために暫定レ
ジスタ１４２にラッチされる。

【００４９】またスタートパルスを受信すると、図７の
実施例ＥＬＣ回路１０２に相当する図９の誤り検出プロ
セッサの一部によって１２ビットの入力誤りアドレス１
３０が値ｓに変換され、その値がｓレジスタ１３６に記
憶される。データが記憶されるＣＤ−ＲＯＭセクタのモ
ード（これはＥＤＣ符号ワードの長さを決定する）と、
ＥＤＣ符号ワード内の誤りを有するバイト位置の両方に
基づいてｓが決定される。ＣＤ−ＲＯＭディスクから読
み出されたモードによって、マルチプレクサ１３２は、
異なるモードに対して適切なＥＤＣ符号ワード長さ（２
０６７，２０７５）の一方又は他方を１２ビットの２進
ワードとして出力する。モードバイト＝１と読まれた場
合には、そのセクタはＣＤ−ＲＯＭモード１データとし
て記憶される。そして、マルチプレクサ１３２は減数２
０６７を選択する。そうでない場合には、ＣＤ−ＲＯＭ
ＸＡモード２フォーム１セクタに対応して減数２０７５
が選択される。１２ビット減算器１３４によって１２ビ
ットＥＤＣ符号ワード長さの１２ビット誤りアドレスは
減算され、その結果がｓレジスタ１３６に供給される。
ｓレジスタ１３６は３つの４ビットカウンタ、ｓ₈、
ｓ₄、及びｓ₀によって構成され、その詳細が図８に示さ
れるように、ｓレジスタ１３６は３つの信号ｗ、ｖ、及
びｕを発生させる。

【００５０】ここで、 ｕ＝（ｓ₀≠０）、ｖ＝（ｓ₄≠０）、ｗ＝（ｓ₈≠０） ｕ、ｖ及びｗは、それぞれ’・ｘ⁸モジュロＰ
（ｘ）’、’・ｘ¹²⁸モジュロＰ（ｘ）’、’・ｘ²⁰⁴⁸
モジュロＰ（ｘ）’の各段階を制御する。

【００５１】三段乗算器１０４によって余り訂正ｅ・ｘ
^8sモジュロＰ（ｘ）が計算される。次のアルゴリズムが
以前に暫定レジスタに記憶された誤りパターンに対して
行われる。ｓが０でない場合、 ｛ 暫定値＝｛｛｛暫定値・ｘ^8uモジュロＰ（ｘ）｝・ｘ^2048w モジュロＰ（ｘ）｝・ｘ^128vモジュロＰ（ｘ）｝； ｓ₈＞０の場合、ｓ₈＝ｓ₈−１； ｓ₄＞０の場合、ｓ₄＝ｓ₄−１； ｓ₀＞０の場合、ｓ₀＝ｓ₀−１； ｝ 必要なサイクルの合計数は、（ｓ₈、ｓ₄、ｓ₀）の最大
値であって、その乗算の結果はマルチプレクサ１４０を
介して暫定レジスタ１４２に供給される。ここで３つの
ステージ１５０、１５２、１５４によって行われる３つ
の乗算／モジュロ動作の順序は、訂正計算回路によって
生成され、暫定レジスタ１４２に記憶される最終結果に
は何ら影響を及ぼさないことに留意しなければならな
い。しかし、図示された配列によって、乗算器／モジュ
ロ回路によって費やされるチップ領域の面積が低減され
ることを含めてハードウェアの特性が最適になり、この
点が本発明の好適な側面であるといえる。必要な数のサ
イクルが乗算器１０４によってなされた後、暫定レジス
タ１４２は余り訂正値ｅ・ｘ^8sｍｏｄＰ（ｘ）を保持す
る。余り値は排他的論理和ＯＲゲート１１４を使用する
ことによってＲレジスタ１０６に記憶された値（ＣＲＣ
₀又はＲ_i）に加算される。誤り検出プロセッサが初期化
された後、マルチプレクサ１２０によって、全ての誤り
訂正動作に対してＸＯＲゲート１１４の出力が選択され
る。

【００５２】訂正された余りＲの状態は、Ｒ＝０出力と
して得ることが可能である。図７に示した実施例との関
連で上述したように、訂正された余りの値に基づき、デ
ータが転送されるか、あるいはさらに誤り訂正動作が行
われる。本発明がその好適実施例を通じて説明された
が、これらの好適例は例示することのみを目的とするも
のである。本発明の属する技術分野における通常の知識
を有する者は、本発明の基本的な技術内容を変更するこ
となく、ここに記載された実施例に対して種々の改変及
び改良をすることができるであろう。したがって、本発
明は本明細書に記載された特定の実施例に限定されるも
のではない。むしろ、本発明の技術的範囲は特許請求の
範囲の記載によって定められる。

【図面の簡単な説明】

【図１】従来のＣＤ−ＲＯＭのデータ転送コントローラ
を示す図である。

【図２】ＣＤ−ＲＯＭ大容量記憶ディスクに記憶される
データのための標準的な誤り訂正マトリックスを示す図
である。

【図３】本発明の好適例における光ディスク大容量記憶
システムを示す図である。

【図４】モード１ＣＤ−ＲＯＭディスクの１つのセクタ
内に記憶されるデータ構造を示す図である。

【図５】図６の構造内において使用することのできる巡
回冗長検査回路を示す図である。

【図６】本発明の好適例におけるＣＤ−ＲＯＭコントロ
ーラを示す図である。

【図７】本発明に係る誤り検出プロセッサを示す図であ
る。

【図８】本発明の好適例との関連で使用されるカウンタ
を示す図である。

【図９】本発明に係る誤り検出プロセッサの他の実施例
を示す図である。

【符号の説明】

１０ 入力セクタビットストリーム １２ ディスクランブラ １４ データ編成器 １６ バッファメモリ １８ 誤り訂正論理回路 ２０ 誤り検出論理回路 ２２ 巡回冗長検査回路 ２４ 出力誤り検査セクタ ４０ マイクロコントローラ ４２ ＲＯＭ ５０ 記憶ディスク ５２ 光ピックアップ ５４ アナログ信号プロセッサ ５６ デジタル信号プロセッサ ５８ ＣＤ−ＲＯＭコントローラ ６０ デジタル／アナログ変換器 ６２ オーディオ出力 ６４ データバス ６６ バッファメモリ ７０ 入力ビットストリーム ７２ ディスクランブラ ７４ データ編成器 ７６ バッファメモリ ７８ ＣＲＣ発生器 ８０ 誤り訂正論理回路 ８２ 誤り検出プロセッサ １００ 誤り検出プロセッサコントロ
ーラ １０２ 誤り位置コンバータ １０４ 訂正計算回路 １０６ Ｒレジスタ １０８、１１０、１１２ 線路 １１４ 排他的論理和ゲート １２０、１３２、１４０ マルチプレクサ １３０ 誤りアドレス １３４ １２ビット減算器 １３６ ｓレジスタ １４２ 暫定レジスタ １５０、１５２、１５４ 乗算器／モジュロ回路

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 光ディスク大容量記憶システムとホスト
   コンピュータとの間でデータを転送する方法であって、 光記憶ディスクからデータストリングを検索し、該検索
   されたデータストリングをデジタルメモリ内の記憶装置
   と互換性のある形式に変換し、 前記検索されたデータストリングを第１の誤り検出回路
   に供給するとともに、前記検索されたデータストリング
   をバッファメモリ内に記憶し、 前記検索されたデータストリングがバッファメモリに記
   憶される間に、誤り検出動作の少なくとも一部が実行さ
   れるように、前記検索されたデータストリングについて
   第１の誤り検出動作を行って、前記検索されたデータス
   トリング内に誤りが存在するかどうかを判断し、 第１の誤り検出動作によって前記検索されたデータスト
   リングに誤りが存在しないと判断された場合には、前記
   検索されたデータストリングをホストコンピュータシス
   テムに転送し、 第１の誤り検出動作によって前記検索されたデータスト
   リングに誤りが存在すると判断された場合には、前記検
   索されたデータストリングを前記ホストコンピュータに
   転送する前に前記検索されたデータストリングについて
   誤り訂正動作を行い、 前記誤り訂正動作が行われるときに、 前記検索されたデータストリング内の誤りを訂正し、 第２の誤り検出動作を行って、前記検索されたデータス
   トリング内に誤りが残存しているかどうかを判断し、も
   し、該第２の誤り検出動作によって前記検索されたデー
   タストリング内に訂正されずに残った誤りがないことが
   示された場合には、第２の誤り検出動作は無誤り信号を
   発生し、 第２の誤り検出動作によって発生された前記無誤り信号
   に応じて前記ホストコンピュータに訂正されたデータス
   トリングを供給することを特徴とする光ディスク大容量
   記憶システムとホストコンピュータとの間でデータを転
   送する方法。
2. 【請求項２】 前記第１の誤り検出動作を行うステップ
   が、前記検索されたデータストリングに存在する誤りを
   特徴付ける第１の誤り検出値を発生し、該第１の誤り検
   出値が記憶されることを特徴とする請求項１記載の光デ
   ィスク大容量記憶システムとホストコンピュータとの間
   でデータを転送する方法。
3. 【請求項３】 前記第２の誤り検出動作を行うステップ
   が、前記第１の誤り検出値に対する訂正を計算するステ
   ップと、前記第１の誤り検出値を訂正するステップと、
   訂正された誤り検出値が０でないかどうかを判断するス
   テップとで構成されることを特徴とする請求項２に記載
   の光ディスク大容量記憶システムとホストコンピュータ
   との間でデータを転送する方法。
4. 【請求項４】 前記第１の誤り検出動作が、誤り検査多
   項式によって前記検索されたデータストリングを除する
   ことを含み、前記第１の誤り検出値が前記誤り検査多項
   式によって前記検索されたデータストリングを除するこ
   とによって得られる余りであることを特徴とする請求項
   ３に記載の光ディスク大容量記憶システムとホストコン
   ピュータとの間でデータを転送する方法。
5. 【請求項５】 前記第２の誤り検出動作が、前記誤り訂
   正動作によって導出される誤りパターン及び誤り位置に
   応答するものであることを特徴とする請求項４に記載の
   光ディスク大容量記憶システムとホストコンピュータと
   の間でデータを転送する方法。
6. 【請求項６】 前記検索されたデータストリングを変換
   するステップが、デジタル信号プロセッサによって行わ
   れる動作とディスクランブラによって行われる動作を含
   むことを特徴とする請求項１に記載の光ディスク大容量
   記憶システムとホストコンピュータとの間でデータを転
   送する方法。
7. 【請求項７】 前記ディスクランブラが、第１の誤り検
   出回路にデータを供給し、前記バッファメモリに前記検
   索されたデータストリングを記憶させるデータ編成器に
   データを供給することを特徴とする請求項６記載の光デ
   ィスク大容量記憶システムとホストコンピュータとの間
   でデータを転送する方法。
8. 【請求項８】 前記検索されたデータストリングが、二
   重にインターリーブされたリード・ソロモン符号によっ
   て符号化されていることを特徴とする請求項７記載の光
   ディスク大容量記憶システムとホストコンピュータとの
   間でデータを転送する方法。
9. 【請求項９】 光ディスク大容量記憶システムとホスト
   コンピュータとの間でデータを転送する方法であって、 前記光記憶ディスクからデータストリングを検索し、該
   検索されたデータストリングをバッファメモリに記憶
   し、 前記検索されたデータストリングを第１の誤り検出回路
   に供給し、 前記検索されたデータストリングについて第１の誤り検
   出動作を行って、前記検索されたデータストリング内に
   誤りが存在するかどうかを判断し、前記検索されたデー
   タストリング内に存在する誤りを特徴付ける第１の誤り
   検出値を決定し、 前記検索されたデータストリングについて誤り訂正動作
   を行い、前記検索されたデータストリング内の第１の誤
   りを確認し、前記第１の誤りの誤りパターンを決定し、 前記検索されたデータストリング内の前記第１の誤りを
   訂正し、 第２の誤り検出動作を行って、前記訂正されたデータス
   トリング内に誤りが残存するかどうかを判断し、 前記第２の誤り検出動作を行うステップが、前記第１の
   誤りに対して決定される誤りパターンに基づいて前記第
   １の誤り検出値に対する訂正を計算するステップを含む
   ことを特徴とする光ディスク大容量記憶システムとホス
   トコンピュータとの間でデータを転送する方法。
10. 【請求項１０】 前記第１の誤り検出値を訂正し、前記
    訂正された第１の誤り検出値を第２の誤り検出値として
    記憶し、その後、前記第２の誤り検出値が０でないかど
    うかを判断することを特徴とする請求項９に記載の光デ
    ィスク大容量記憶システムとホストコンピュータとの間
    でデータを転送する方法。
11. 【請求項１１】 前記第２の誤り検出値が、前記第１の
    誤り検出回路とは別の第２の誤り検出回路によって決定
    されることを特徴とする請求項１０記載の光ディスク大
    容量記憶システムとホストコンピュータとの間でデータ
    を転送する方法。
12. 【請求項１２】 前記誤り訂正動作が行われた後に、前
    記訂正されたデータストリングを前記ホストコンピュー
    タに供給することを特徴とする請求項１０記載の光ディ
    スク大容量記憶システムとホストコンピュータとの間で
    データを転送する方法。
13. 【請求項１３】 前記検索されたデータストリングが前
    記バッファメモリに記憶されるとともに、前記検索され
    たデータストリングが前記第１の誤り検出回路に供給さ
    れることを特徴とする請求項９に記載の光ディスク大容
    量記憶システムとホストコンピュータとの間でデータを
    転送する方法。
14. 【請求項１４】 前記第１の誤り検出動作によって前記
    検索されたデータストリングに誤りが存在しないと判断
    された場合には、前記検索されたデータストリングを前
    記ホストコンピュータシステムに転送することを特徴と
    する請求項９に記載の光ディスク大容量記憶システムと
    ホストコンピュータとの間でデータを転送する方法。
15. 【請求項１５】 前記第１の誤り検出値が記憶されるま
    では誤り訂正動作が行われないことを特徴とする請求項
    ９に記載の光ディスク大容量記憶システムとホストコン
    ピュータとの間でデータを転送する方法。
16. 【請求項１６】 前記第１の誤り検出動作が、誤り検査
    多項式によって前記検索されたデータストリングを除
    し、前記第１の誤り検出値が、前記誤り検査多項式によ
    って前記検出されたデータストリングを除することによ
    って得られる余りであることを特徴とする請求項９記載
    の光ディスク大容量記憶システムとホストコンピュータ
    との間でデータを転送する方法。
17. 【請求項１７】 前記第２の誤り検出動作が、前記誤り
    訂正動作によって導出される誤りパターン及び誤り位置
    に応答するものであることを特徴とする請求項１６に記
    載の光ディスク大容量記憶システムとホストコンピュー
    タとの間でデータを転送する方法。
18. 【請求項１８】 前記検索されたデータストリングが、
    二重にインターリーブされたリード・ソロモン符号によ
    って符号化されていることを特徴とする請求項９に記載
    の光ディスク大容量記憶システムとホストコンピュータ
    との間でデータを転送する方法。