KR101927575B1

KR101927575B1 - 데이터 스토리지 시스템들에 대한 적응형 에러 정정 코드들

Info

Publication number: KR101927575B1
Application number: KR1020157013404A
Authority: KR
Inventors: 광민 루
Original assignee: 웨스턴 디지털 테크놀로지스, 인코포레이티드
Priority date: 2012-10-24
Filing date: 2013-09-23
Publication date: 2018-12-10
Also published as: EP2912667A1; CN104871249B; US10216574B2; JP6129328B2; EP2912667A4; JP2015534409A; US20150100854A1; KR20150082334A; CN104871249A; WO2014065967A1; US8972826B2; US20140115427A1; HK1214401A1

Abstract

데이터를 적응적으로 코딩하도록 구성된 데이터 스토리지 시스템이 개시되고, 일 실시형태에서, 데이터 스토리지 시스템 제어기는 비-휘발성 메모리 어레이에 대하여 E-페이지 사이즈와 같은 공통의 메모리 페이지 사이즈를 결정한다. 공통 메모리 페리지 사이즈에 기초하여, 제어기는 저밀도 패리티 체크 (LDPC) 코드 워드 길이를 복수의 미리 정의된 LDPC 코드 워드 길이들로부터 선택한다. 제어기는 선택된 LDPC 코드 워드 길이에 기초하여 메모리 어레이에 기록되거나 메모리 어레이로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정한다. 상기 복수의 미리 정의된 LDPC 코드 워드 길이들을 사용함으로써, 데이터 스토리지 시스템은 공통의 메모리 페이지 사이즈가 복수의 미리 정의된 LDPC 코드 워드 길이들 중 임의의 LDPC 코드 워드 길이와 동일하지 않은 메모리 페이지 포맷을 포함하여 다수의 비-휘발성 메모리 페이지 포맷들을 지원할 수 있다. 따라서, 데이터 코딩의 유연성 및 효율성이 달성될 수 있다.

Description

데이터 스토리지 시스템들에 대한 적응형 에러 정정 코드들{ADAPTIVE ERROR CORRECTION CODES FOR DATA STORAGE SYSTEMS}

본 개시물은 컴퓨터 시스템들을 위한, 솔리드 스테이트 드라이브들과 같은 데이터 스토리지 시스템들에 관한 것이다. 특히, 본 개시물은 데이터 스토리지 시스템들에 대한 적응형 에러 정정 코드들에 관한 것이다.

비-휘발성 메모리 어레이들은 종종 제한된 내구성을 갖는다. 메모리 어레이의 내구성은 통상적으로 사용 패턴 또는 마모도 여부에 따른다. 추가로, 내구성들은 특정 타입의 비-휘발성 메모리 어레이에 의존한다. 예를 들어, 멀티-레벨 셀 (MLC) NAND 매체를 갖는 메모리 어레이들은 통상적으로, 단일-레벨 셀 (SLC) NAND 매체를 갖는 메모리 어레이들보다 낮은 내구성을 갖는다. 약화된 내구성에 의해 야기될 수도 있는 오염으로부터 메모리 어레이들에 저장된 사용자 데이터를 보호하기 위해, 패리티 데이터가 결정되고 사용자 데이터와 함께 저장되어 에러 검출 및/또는 정정을 촉진할 수 있다.

본 발명의 다양한 특징들을 구현하는 시스템들 및 방법들은 지금부터 이하 도면들을 참조하여 설명될 것이다:
도 1 은 본 발명의 일 실시형태에 따라 데이터를 적응적으로 코딩하는 스토리지 시스템을 예시한다.
도 2 는 본 발명의 일 실시형태에 따라 데이터를 코딩하기 위한 코딩 파라미터들을 결정하는 프로세스를 예시하는 플로우 다이어그램이다.
도 3 은 본 발명의 일 실시형태에 따라 저밀도 패리티 체크 (LDPC) 코딩 파라미터들과 LDPC 코드 워드 길이들 간의 관계들을 예시하는 표이다.
도 4a 내지 도 4c 는 본 발명의 일 실시형태에 따라 패딩된 사용자 데이터 및 패리티 데이터를 예시하는 다이어그램들이다.
도 5 는 본 발명의 일 실시형태에 따라 적응형 코드 단축 프로세스를 예시하는 플로우 다이어그램이다.
도 6 은 본 발명의 일 실시형태에 따라 코드 레이트를 조정하는 프로세스를 예시하는 플로우 다이어그램이다.

특정 실시형태들이 설명되지만, 이들 실시형태들은 오직 예로서만 제시되며, 보호 범위를 제한하도록 의도되지는 않는다. 실제로, 본원에 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수도 있다. 추가로, 본원에 설명된 방법들 및 시스템들의 형태에 있어서 다양한 생략들, 대체들, 및 변경들은 보호 범위를 벗어나지 않고 실행될 수도 있다.

일부 실시형태들에서, 본 개시물에서 사용된 것과 같이 데이터를 "코딩하는 것 (coding 또는 to code)" 은 데이터를 인코딩하는 프로세스 및/또는 데이터를 디코딩하는 프로세스를 지칭한다.

개관

솔리드 스테이트 드라이브들과 같은 스토리지 시스템들은 통상적으로 비-휘발성 메모리 어레이들과 커플링된 하나 이상의 제어기들을 포함한다. 그러한 제어기들이 일 당사자에 의해 설계/제작되도록 하고 비-휘발성 메모리 어레이들이 다른 당사자에 의해 설계/제작되도록 하는 것은 평범한 일이다. 추가로, 상이한 제조업자들로부터의 메모리 어레이들은 상이한 메모리 페이지 포맷들을 포함하여 상이한 내부 포맷팅을 갖도록 의도되며, 여기서 각각의 메모리 페이지 포맷은 다수의 메모리 페이지 사이즈들 중 하나에 대응한다. 또한, 비용들 및 다양한 다른 경쟁력 있는 이유들을 위해, 스토리지 시스템 제조업자들은 통상적으로 상이한 제조업자들로부터의 메모리 어레이들을 사용한다. 예를 들어, 스토리지 시스템 제조업자는 현재 생산 사이클에서 하나의 브랜드의 메모리 어레이를 사용하고, 다음 생산 사이클에서 다른 브랜드를 사용할 수도 있다. 또한, 상이한 메모리 어레이들은 상이한 레벨들로 가격이 매겨진 상이한 스토리지 시스템 모델들을 위해 사용될 수도 있다.

그러므로, 하나의 공통적인 설계 접근방식은, 스토리지 시스템들이 상이한 제조업자들로부터의 메모리 어레이들로부터 판독되거나 그 메모리 어레이들에 기록된 데이터를 인코딩/디코딩하는, 다수의 특수화된 하드웨어, 펌웨어, 및/또는 소프트웨어를 갖는 하나 이상의 제어기들을 포함하게 하는 것이며, 실제로 사용되는 그러한 하드웨어, 펌웨어, 및/또는 소프트웨어의 서브세트는 어셈블리 시기에 또는 최종 설계 스테이지에서 제어기(들)과 페어링된 실제 메모리 어레이들에 의존한다. 결과적으로, 스토리지 시스템들은 최종적으로 어셈블리된 스토리지 시스템들에 포함되지 않은 하나 이상의 메모리 어레이들에 대한 다수의 메모리 페이지 포맷들을 지원하기 위해 다수의 제어기들 또는 추가의 미사용된 하드웨어, 펌웨어, 및/또는 소프트웨어를 포함할 수 있다.

대안적으로, 스토리지 시스템들에 포함된 하드웨어, 펌웨어, 및/또는 소프트웨어의 양을 감소시키기 위해, 스토리지 시스템들 및 제어기들은 공지된 메모리 페이지 사이즈를 갖는 오직 하나의 특정된, 공지된 메모리 페이지 포맷을 지원하도록 구성될 수 있고, 다른 메모리 페이지 포맷들을 지원하도록 구성되지는 않을 수도 있다. 그러나, 그러한 접근방식은 다른 타입들의 메모리 어레이들에 대한 스토리지 시스템들 및 제어기들의 유용성을 제한하며, 다수의 상이한 스토리지 시스템들 및 제어기들은 다수의 메모리 어레이 타입들을 지원하도록 구성되어야만 할 수도 있다. 추가로, 일부 경우들에서, 메모리 어레이의 메모리 페이지 포맷은 스토리지 시스템들 및 제어기들이 설계될/구성될 경우 공지되지 않을 수도 있다. 따라서, 다수의 공지되거나 공지되지 않은 메모리 저장 포맷들에 대하여 데이터를 적응적으로 코딩하는 개선된 시스템들 및 방법들이 요구된다.

본 발명의 일부 실시형태들에서, 스토리지 시스템은 제어기, 및 공통의 메모리 페이지 사이즈를 갖는 복수의 메모리 페이지들을 가지는 비-휘발성 메모리 어레이를 포함한다. 제어기는 비-휘발성 메모리 어레이에 대한 공통의 메모리 페이지 사이즈를 결정하고, 그 공통의 메모리 페이지 사이즈에 기초하여 다수의 미리 정의된 코드 워드 길이들로부터 저밀도 패리티 체크 (LDPC) 코드 워드 길이와 같은 코드 길이를 선택한다. (다수의 미리 정의된 코드 워드 길이들로부터 선택된) 적절한 코드 워드 길이 및 대응하는 코딩 파라미터들을 선택적으로 사용함으로써, 제어기는 다수의 공지되거나 공지되지 않은 메모리 페이지 포맷들을 지원하기 위해 적어도 몇몇의 공통적인 하드웨어, 펌웨어, 및/또는 소프트웨어를 사용한다. 따라서, 제어기는 그 동작들을 선택적으로 적응시킬 수 있고, 따라서 그 제어기는 상이한 제조업자들에 의해 형성된 상이한 포맷들의 메모리 어레이들과 페어링될 수 있다.

일부 실시형태들에서, 스토리지 시스템의 제어기는, 비-휘발성 메모리 어레이의 메모리 페이지들, 블록들 또는 다이들이 부분적으로 메모리 어레이의 사용으로 인해 노화 및/또는 마모됨에 따라 사용자 데이터를 코딩하기 위한 코딩 파라미터들을 조정한다. 코딩 파라미터들을 조정하는 메커니즘은 제어기로 하여금 시간에 걸쳐 단위 데이터당 추가의 패리티를 지원할 수 있게 하며, 따라서 메모리 어레이의 품질 (예컨대, 데이터 보유 능력들) 이 감소함에 따라 에러 정정 또는 검출 능력들을 개선시킨다. 추가로, 코딩 파라미터들을 조정하는 메커니즘은 단위 데이터당 추가의 패리티로 인한 디코딩 시간의 추가의 패리티 데이터의 에러 정정 또는 검출 혜택들과의 밸런싱을 용이하게 한다. 추가로, 제어기는 상이한 메모리 페이지들, 블록들, 또는 다이들에 대하여 상이한 코드 또는 패리티 레이트들을 허용하기 위해, 메모리 어레이의 메모리 페이지들, 블록들, 또는 다이들에 대한 조정된 코딩 파라미터들을 저장할 수 있다.

시스템 개관

도 1 은 본 발명의 일 실시형태에 따라 데이터를 적응적으로 코딩하는 스토리지 시스템 (120) 을 예시한다. 도시된 것과 같이, 스토리지 시스템 (120) (예컨대, 하이브리드 하드 드라이브, 솔리드 스테이트 드라이브, 등) 은 블록 "A" (142) 내지 블록 "N" 으로 식별되는 하나 이상의 스토리지 블록들을 포함하는 비-휘발성 메모리 어레이 (140) 및 제어기 (130) 를 포함한다. 각 블록은 복수의 플래시 페이지들 (F-페이지들) 을 포함한다. 예를 들어, 도 1 의 블록 A (142) 은 F-페이지들 A (153), B 내지 N 으로 식별되는 복수의 F-페이지들을 포함한다. 일부 실시형태들에서, 각각의 "F-페이지" 는 단일 동작에서 또는 하나의 유닛으로 프로그래밍될 수 있는 비-휘발성 메모리 어레이 (140) 에서의 메모리 셀들의 최소 그룹이다. 추가로, 각 F-페이지는 복수의 에러 정정 코드 페이지들 (E-페이지들) 을 포함한다. 예시된 실시형태에서, 각각의 F-페이지는 E-페이지 (144) 를 포함하여 4 개의 박스들로 도시되는 4 개의 E-페이지들을 포함한다. 다른 실시형태들은 상이하게 정의된 F-페이지들 또는 E-페이지들을 사용할 수도 있거나, 각 F-페이지는 4 개의 E-페이지들보다 크거나 적은 E-페이지들을 포함할 수도 있다.

제어기 (130) 는 호스트 시스템 (110) 에서의 스토리지 인터페이스 모듈 (112) (예컨대, 디바이스 드라이버) 로부터 데이터 및/또는 스토리지 액세스 커맨드들을 수신할 수 있다. 스토리지 인터페이스 (112) 에 의해 통신된 스토리지 액세스 커맨드들은 호스트 시스템 (110) 에 의해 발행된 기록 및 판독 커맨드들을 포함할 수 있다. 커맨드들은 스토리지 시스템 (120) 에서 논리적인 블록 어드레스를 명시할 수도 있고, 제어기 (130) 는 비-휘발성 메모리 어레이 (140) 에서 수신된 커맨드들을 실행할 수 있다. 하이브리드 하드 드라이브에서, 데이터는 비-휘발성 메모리 어레이 (140) 에 부가하여, (도 1 에 도시되지 않은) 자기 매체 스토리지 컴포넌트에 저장될 수도 있다.

스토리지 시스템 (120) 은, 스토리지 시스템 (120) 이 호스트 시스템 (110) 에 대한 메모리 스토리지 역할을 할 수 있도록, 호스트 시스템 (110) 으로부터 수신된 데이터를 저장할 수 있다. 이러한 기능을 용이하게 하기 위해, 제어기 (130) 는 논리적인 인터페이스를 구현할 수 있다. 논리적인 인터페이스는 스토리지 시스템 메모리를 데이터가 저장될 수 있는 논리적인 어드레스들의 세트 (예컨대, 연속적인 어드레스) 로서 호스트 시스템 (110) 에 제시할 수 있다. 내부적으로, 제어기 (130) 는 논리적인 어드레스들을 비-휘발성 메모리 어레이 (140) 및/또는 다른 메모리 모듈(들) 에서의 다수의 물리적인 메모리 어드레스들로 맵핑할 수 있다.

제어기 (130) 는 코더 모듈 (132) 을 포함한다. 일 실시형태에서, 코더 모듈 (132) 은 비-휘발성 메모리 어레이 (140) 의 메모리 페이지들, 예컨대 E-페이지들로부터 판독되거나 기록된 데이터 (예컨대, 사용자 데이터) 를 디코딩/인코딩하기 위한 코딩 파라미터들을 결정한다. 코딩 파라미터들은 비-휘발성 메모리 어레이 (140) 로부터 판독된 사용자 데이터를 디코딩하는 것, 비-휘발성 메모리 어레이 (140) 로의 저장을 위해 사용자 데이터를 인코딩하는 것, 및 에러 검출 또는 정정과 같은 다른 사용들을 위해 사용될 수 있다. 코딩 파라미터들은 G 또는 H 코딩 행렬의 컬럼 가중치, G 또는 H 코딩 행렬의 로우 가중치, P 행렬 사이즈 (예컨대, P 행렬은 G 또는 H 코딩 행렬의 서브 행렬임), 등등과 같은 LDPC 코딩 파라미터들을 포함할 수 있다. 추가로, 코더 모듈 (132) 은 미패딩된 또는 패딩된 사용자 데이터에 대한 패리티 데이터를 결정할뿐만 아니라, 대응하는 패리티 데이터 및 패딩을 갖는 사용자 데이터를 디코딩할 수 있다. 추가로, 코더 모듈 (132) 은 코딩 파라미터들을 조정함으로써 코딩 데이터에 대한 코드 또는 패리티 레이트를 조정할 수 있다. 제어기 (130) 및/또는 코더 모듈 (132) 은 추가로, 하나 이상의 적합한 메모리 타입들로 이루어질 수도 있는 내부 메모리 (비도시) 를 포함할 수 있다.

비-휘발성 메모리 어레이 (140) 는 NAND 플래시 메모리 디바이스들을 사용하여 구현될 수 있다. 다른 타입의 솔리드-스테이트 메모리 디바이스들이 대안적으로 사용될 수 있으며, 예컨대 플래시 집적 회로들의 어레이, 칼코게나이드 (Chalcogenide) RAM (C-RAM), 상 변화 메모리 (PC-RAM 또는 PRAM), 프로그래밍가능한 금속화 셀 RAM (PMC-RAM 또는 PMCm), 오보닉 통합 메모리 (OUM), 저항성 RAM (RRAM), NOR 메모리, EEPROM, 강유전성 메모리 (FeRAM), 자기저항성 RAM (MRAM), 다른 개별 NVM (비-휘발성 메모리) 칩들, 또는 이들의 임의의 조합이다. 일 실시형태에서, 비-휘발성 메모리 어레이 (140) 는 바람직하게, 단일 비트의 정보를 초과하여 저장할 수 있는 멀티-레벨 셀들을 갖는 멀티-레벨 셀 (MLC) 디바이스들을 포함하지만, 단일-레벨 셀 (SLC) 메모리 디바이스들 또는 SLC 와 MLC 디바이스들의 조합이 사용될 수도 있다. 일 실시형태에서, 스토리지 시스템 (120) 은 하나 이상의 자기 메모리 모듈들과 같은 다른 메모리 모듈들을 포함할 수 있다. 스토리지 시스템 (120) 은 추가로, 자기 스토리지와 같은 다른 타입의 스토리지 매체를 포함할 수 있다.

적응형 데이터 코딩

도 2 는 본 발명의 일 실시형태에 따라 데이터를 코딩하기 위한 코딩 파라미터들을 결정하는 프로세스 (200) 를 예시하는 플로우 다이어그램이다. 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 이 복수의 코드 워드 길이들을 사용하여 다수의 비-휘발성 메모리 페리지 포맷들을 지원할 수 있게 할 수 있다.

블록 (205) 에서, 프로세스 (200) 는 비-휘발성 메모리 어레이 (140) 와 같은 비-휘발성 메모리 어레이에 대한 메모리 페이지 사이즈를 결정한다. 메모리 페이지 사이즈는, 예컨대 메모리 어레이 벤더에 의해 제공되거나 다른 공지된 메모리 사이즈에 기초하여 계산될 수 있다. 예를 들어, 메모리 페이지 사이즈는 비-휘발성 메모리 어레이의 E-페이지 사이즈에 대응할 수 있고, 프로세스 (200) 는 메모리 어레이의 벤더 제공 F-페이지 사이즈를 검색하고, 4 또는 8 과 같은 비-휘발성 메모리 어레이에 대한 적절한 상수로 F-페이지 사이즈를 나눔으로써 E-페이지 사이즈를 계산할 수 있다. 다른 실시형태들에서, 메모리 페이지 사이즈는 F-페이지 사이즈에 대응할 수 있다.

블록 (210) 에서, 프로세스 (200) 는 복수의 코드 워드 길이들로부터의 메모리 페이지 사이즈와 동일하거나 초과하는 코드 워드 길이를 선택한다. 예를 들어, 메모리 페이지 사이즈는 2164 바이트들 또는 옥텟들일 수 있고, 복수의 미리 정의된 코드 워드 길이들은 2176 바이트들 및 2304 바이트들의 길이들을 포함할 수 있다. 일 실시형태에서, 프로세스 (200) 는 복수의 미리 정의된 LDPC 코드 워드 길이들로부터의 메모리 페이지 사이즈 이상인 최소 사이즈 또는 바이트 수의 데이터를 갖는 LDPC 코드 워드 길이를 선택한다. 예를 들어, 프로세스 (200) 는 2164 바이트 메모리 페이지 사이즈를 초과하고 최소 사이즈의 복수의 미리 정의된 LDPC 코드 워드 길이들을 갖는, 2176 바이트의 코드 워드 길이를 선택할 수 있다.

블록 (215) 에서, 프로세스 (200) 는 선택된 코드 워드 길이에 적어도 부분적으로 기초하여 코딩 파라미터들을 결정한다. 코딩 파라미터들은 비-휘발성 메모리 어레이로부터 판독되거나 기록된 데이터를 코딩할 경우에 사용될 수 있고, 프로세스 (200) 가 데이터에 대한 코드 레이트 (예컨대, 데이터 유닛의 전체 데이터 당 사용자 데이터의 양, 여기서 전체 데이터는 사용자 데이터 및 패리티 데이터를 포함함) 를 관리할 수 있게 할 수 있다. 일 실시형태에서, LDPC 코드 워드 길이에 대한 코딩 파라미터들은 컬럼 가중치, P 행렬 사이즈, 및 로우 가중치를 포함하며, 추가로 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 포함한다.

블록 (220) 에서, 프로세스 (200) 는 코딩 파라미터들을 저장한다. 예를 들어, 프로세스 (200) 는 스토리지 시스템 (120) 의 비-휘발성 메모리 어레이 (140) 및/또는 하나 이상의 다른 스토리지 매체에 코딩 파라미터들을 저장할 수 있다. 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 코딩 파라미터들을 저장할 수 있다. 저장된 코딩 파라미터들은 비-휘발성 메모리 어레이 (140) 의 상이한 페이지들, 블록들, 또는 다른 분할들 및/또는 서브분할들을 코딩하기 위해 그리고 비-휘발성 메모리 어레이 노화 및/또는 마모의 부분들로서 시간에 걸쳐 코딩 파라미터들을 트래킹하고 조정하기 위해 상이한 코딩 파라미터들을 사용하는 것을 촉진할 수 있다.

도 3 은 본 발명의 일 실시형태에 따라 LDPC 코딩 파라미터들과 LDPC 코드 워드 길이들 간의 관계들을 예시하는 표 (300) 이다. 표 (300) 는 제어기 (130) 및/또는 코더 모듈 (132) 과 같은, 제어기에 의해 지원되는 LDPC 코드 워드 길이들 및 LDPC 코딩 파라미터들을 지정할 수 있다. 표 (300) 는 비-휘발성 메모리 어레이 (140), 스토리지 시스템 (120) 의 하나 이상의 다른 스토리지 매체, 및/또는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 저장될 수 있다. 표 (300) 는 2 개의 지원되는 LDPC 코드 워드 길이들을 표시하는 2 개의 코드 길이 컬럼들을 포함한다. 하나의 LDPC 코드 워드 길이는 2176 바이트들 (2048 + 128*1 바이트들) 과 동일하고, 다른 LDPC 코드 워드 길이는 2304 바이트들 (2048 + 128*2 바이트들) 과 동일하다. 약 2 킬로바이트들의 다양한 코드 레이트들이 복잡도와 성능간에 최적의 트레이드오프를 제공할 수 있는 것이 발견되었다.

각각의 코드 길이에 대하여, 컬럼 가중치, P 행렬 사이즈, 및 로우 가중치의 LDPC 코딩 파라미터들은 표 (300) 에 열거된 것과 같이 상이하게 설계된 코드 레이트들 (예컨대, 데이터 유닛의 전체 데이터 당 사용자 데이터의 상이한 양들, 여기서 전체 데이터는 사용자 데이터 및 패리티 데이터를 포함함) 을 사용하여 데이터의 코딩을 인에이블 하도록 변경될 수 있다. 예를 들어, LDPC 코드 워드 길이가 2176 바이트들과 동일하다면, 적용된 LDPC 코딩 파라미터들은 원들 C1, C2, C3, 또는 C4 에서의 LDPC 코딩 파라미터 세트들 중 하나일 수 있다. 일 예에서, LDPC 코딩 파라미터들은 4 의 컬럼 가중치, 512 의 P 행렬 사이즈, 및 34 의 로우 가중치 그리고 추가로 0.882 의 코드 레이트 (전체 코드 길이 중 2176 바이트들에 대한 사용자 데이터의 1920 바이트들) 에 대응하는 원 C3 에서 선택될 수 있다. 또한, 일 실시형태에서, 2048 + 128×△ 로 정의될 수도 있는 코드 길이는 △ 를 1, 2 등으로 선택하는 것에 기초하여 조정될 수 있다. 도시되는 것과 같이, △ 의 값을 선택하는 것은 또한, 코드 레이트에 영향을 준다. 예를 들어, 원 C1 에서, △ 를 1 인 것으로 선택하는 것은 0.941 의 코드 레이트를 발생하며, 컬럼 가중치, P 행렬 사이즈 및 로우 가중치가 변화없이 유지된다면, △ 를 2 인 것으로 선택하는 것은 0.944 의 코드 레이트를 발생한다. 추가로 설명되는 것과 같이, 다양한 미리 정의된 코드 레이트들은 상이한 페이지 사이즈들의 메모리 어레이들을 수용하는데 사용될 수 있다. 예를 들어, 도시된 것과 같이, 2176 및 2304 의 2 개의 코드 길이들은 2176 및 2304 바이트들의 페이지 사이즈들을 수용할 수 있다. 실제로, 미리 정의된 코드 길이들의 개수는 다양한 페이지 사이즈들을 수용하도록 2 보다 훨씬 높을 수 있음에 유의한다.

표 (300) 의 LDPC 코딩 파라미터들을 지원하는 제어기는 유리하게 비-휘발성 메모리 어레이에 대하여 1 의 코드 길이를 선택하고, 상이한 코드 레이트들에서 데이터를 코딩하도록 LDPC 코딩 파라미터들을 조정할 수 있다. 예를 들어, 2176 바이트들의 E-페이지 사이즈를 갖는 메모리 어레이가 비교적 새롭고 (예컨대, 가법게 사용되고) 및/또는 적은 코딩 에러들을 경험하거나 나타낼 경우, 원 C1 에서의 LDPC 코딩 파라미터들이 데이터를 코딩하기 위해 선택될 수 있다. 원 C1 에서의 LDPC 코딩 파라미터들은 4 의 컬럼 가중치, 256 의 P 행렬 사이즈, 및 68 의 로우 가중치 그리고 추가로 0.941 의 코드 레이트에 대응한다. 총 128 바이트들의 패리티가 원 C1 에서 2048 바이트들의 데이터를 코딩하기 위해 사용될 수 있다. 메모리 어레이 노화 및/또는 마모의 메모리 페이지들, 블록들, 또는 다이들로서, 원들 C2, C3, 및 C4 에서의 LDPC 코딩 파라미터들이 대신 데이터를 코딩하기 위해 선택될 수 있다. 따라서, 제어기는 비-휘발성 메모리 어레이의 품질에 있어서의 변경들 (예컨대, 품질의 손실) 에 응답하여, 각각 원들 C2, C3, 및 C4 에서 0.941 의 코드 레이트로부터 0.926, 0.882, 및 0.853 의 코드 레이트들로 단위 데이터당 패리티의 양을 점진적으로 증가시킬 수 있다.

적응형 코드 단축

적응형 코드 단축을 통해, 본 발명의 일부 실시형태들은 미리 정의된 코드 길이들과 정확히 매칭하지 않는 페이지 사이즈들을 갖는 메모리 어레이들을 수용할 수 있다. 도 4a 내지 도 4c 는 본 발명의 일 실시형태에 따른 적응형 코드 단축에서 사용되는 패딩된 사용자 데이터 및 패리티 데이터를 예시하는 다이어그램들이다. 특히, 도 4a 내지 도 4c 는 비-휘발성 메모리 어레이에 대한 메모리 페이지 사이즈에 매칭하도록 코드 워드 길이들을 적응시키는데 어떻게 단축이 사용될 수도 있는지를 예시한다. 유리하게, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 그 메모리 페이지 사이즈가 복수의 미리 정의된 코드 워드 길이들 중 임의의 코드 워드 길이와 동일하지 않은 메모리 페이지 포맷을 지원할 수 있게 한다. 예를 들어, 제어기 (130) 및/또는 코더 모듈 (132) 이 2176 및 2304 바이트들과 동일한 미리 정의된 LDPC 코드 워드 길이들을 지원한다면, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 추가로 2164 바이트들의 메모리 페이지 사이즈를 지원할 수 있도록 하기 위해 사용될 수 있다. 추가로, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 큰 비트 에러 레이트 성능을 희생하지 않고 비-휘발성 메모리 어레이 포맷에 매칭하도록 데이터를 적응적으로 코딩하는 것을 허용할 수 있다.

일 실시형태에서, 단축은 3 가지 동작들을 포함한다. 먼저, 패딩 데이터가 인코딩될 사용자 데이터에 부가된다. 일 실시형태에서 패딩 데이터는 미리 정의된 코드 길이와 메모리 페이지 사이즈 간의 차이가 되도록 사이징된다. 두번째로, 패딩 데이터 및 사용자 데이터에 기초하여 패리티 데이터가 생성된다. 세번재로, 메모리 페이지 사이즈까지 가산되는 사용자 데이터와 패리티 데이터는 메모리 페이지에 저장된다. 패딩 데이터는 저장되지 않지만, 디코딩시 (예컨대, 사용자 데이터와 패리티 데이터가 이후 시간에 메모리 페이지로부터 판독될 경우) 사용자 데이터에 부가될 것이다.

도 4a 는 데이터 유닛 (400a) 의 패딩 데이터 (410) 및 사용자 데이터 (420) 를 예시한다. 사용자 데이터 (420) 는 데이터 유닛 (400a) 에 대한 사용자 데이터의 양에 대응하고, 패딩 (410) 은 코드 단축을 용이하게 하는 패딩에 대응한다. 패딩 (410) 은 전체적으로 0 들, 전체적으로 1 들, 등등, 또는 임의의 공지되거나 미리 정의된 데이터 패턴의 데이터 세트를 포함할 수 있다. 이전 단락의 예에서 계속하여, 메모리 페이지 사이즈가 비-휘발성 메모리 어레이에 대하여 2164 바이트들이라면, 제어기 (130) 및/또는 코더 모듈 (132) 은 표 (300) 에 도시된 것과 같은 다수의 미리 정의된 코드 길이들로부터, 2164 바이트 이상의 사이즈를 갖는 최단 LDPC 코드 워드 길이를 선택할 수 있다. 이 경우, 2176 바이트들의 코드 길이가 선택된다. 제어기 (130) 및/또는 코더 모듈 (132) 은 패딩 (410) 이 비-휘발성 메모리 어레이의 코드 워드 길이 (2176) 와 메모리 페이지 사이즈 (2164) 간의 차이와 동일한 길이를 갖는 데이터 세트, 또는 2176 - 2164 = 12 바이트의 패딩 데이터를 포함해야 한다고 결정할 수도 있다. 데이터 유닛 (400a) 에 대한 LDPC 코딩 파라미터들에 의존하여, 제어기 (130) 및/또는 코더 모듈 (132) 추가로, 사용자 데이터 (420) 를 위해 보유한 바이트들의 양 및 패리티 데이터를 결정하고 및/또는 생성하기 위한 적절한 G 코딩 행렬을 결정할 수 있다.

도 4b 는 일 실시형태에 따른 예시적인 인코딩 프로세스를 예시한다. 사실상, 사용자 데이터 (420) 는, 결합된 사용자 데이터와 패딩이 선택된 미리 정의된 코드 길이에서의 사용자 데이터를 위해 보유한 바이트들의 양을 만족하도록 "패딩"된다. 그 후, 패리티 (430) 는 데이터 유닛 (400b) 의 결합된 패딩 (410) 및 사용자 데이터 (420) 에 대하여 생성된다. 이전 단락의 예에서 계속해서, 적절한 G 코딩 행렬은 패리티 (430) 에 대한 LDPC 패리티 데이터를 결정하는데 사용될 수 있다. 전술된 것과 같이, 패딩 (410), 사용자 (420), 및 패리티 데이터 (430) 간에 2176 바이트들의 실제 분포는 변화할 수도 있다. 이하 표는 가능한 구성들 중 일부를 예시한다 (모든 사이즈들은 바이트들):

메모리 페이지 사이즈 2164 바이트들

구성 C1 (도 3)	코드 길이 - 2176
	사용자 데이터를 위해 보유		패리티를 위해 보유
	2048		128
단축 방식으로	패딩 (도 4 - 410)	실제 사용자 데이터 (도 4 - 420)	패리티 (도 4 - 430)
	12	2036	128
메모리 페이지 사이즈	메모리에 기록되지 않음	2164 (2036+128)

메모리 페이지 사이즈 2164 바이트들

구성 C3 (도 3)	코드 길이 - 2176
	사용자 데이터를 위해 보유		패리티를 위해 보유
	1920		256
단축 방식으로	패딩 (도 4 - 410)	실제 사용자 데이터 (도 4 - 420)	패리티 (도 4 - 430)
	12	1908	256
메모리 페이지 사이즈	메모리에 기록되지 않음	2164 (1908+256)

도 4c 는 데이터 유닛 (400b) 의 사용자 데이터 (420) 및 패리티 (430) 를 가지고 패딩 (410) 은 제거된 데이터 유닛 (400c) 을 예시한다. 사용자 데이터 (420) 및 패리티 (430) 는 비-휘발성 메모리 어레이 (140) 의 메모리 페이지에 기록되고 그후 판독될 수 있다. 앞의 표들에 도시된 것과 같이, 사용자 데이터 (420) 와 패리티 데이터 (430) 의 양은 비-휘발성 메모리 어레이의 메모리 페이지 사이즈와 동일할 수 있고, 패딩 데이터는 페이지에 기록되지 않는다. 페이지가 이후 판독될 경우, 디코딩의 부분으로서, 패딩이 페이지로부터 판독된 사용자 데이터에 다시 부가된다. 이러한 방식으로, 임의의 페이지 사이즈들에 대한 코딩은 코딩 효율에 있어서 적은 손실 비용으로 복수의 미리 정의된 코드 워드 길이들 중 하나를 사용하여 수행될 수 있다.

도 5 는 본 발명의 일 실시형태에 따른 적응형 코드 단축의 프로세스 (500) 를 예시하는 플로우 다이어그램이다. 프로세스 (500) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (500) 는 제어기 (130) 및/또는 코더 모듈 (132) 이, 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 지원된 복수의 미리 정의된 코드 워드 길이들 중 임의의 코드 워드 길이와 동일하지 않은 메모리 페이지 사이즈들을 지원할 수 있게 할 수 있다. 프로세스 (500) 는 도 4a 내지 도 4c 에 설명된 데이터 유닛들 (400a, 400b, 및 400c) 을 구성하고 관리하는데 사용될 수 있다.

블록 (505) 에서, 프로세스 (500) 는 사용자 데이터를 수신한다. 사용자 데이터는 스토리지 인터페이스 모듈 (112) 로부터, 비-휘발성 메모리 어레이 (140) 와 같은 비-휘발성 메모리 어레이에 사용자 데이터를 기록하기 위한 기록 커맨드와 함께 수신될 수 있다.

블록 (510) 에서, 프로세스 (500) 는 패딩 데이터로 사용자 데이터를 패딩한다. 패딩 데이터는 전체적으로 0 들, 전체적으로 1 들, 또는 공지되거나 미리 정의된 데이터 패턴의 데이터 세트를 포함할 수 있다. 추가로, 블록 (510) 에서, 프로세스 (500) 는 사용자 데이터를 대응하는 코딩 파라미터들에 의존하는 데이터 유닛당 사용자의 양과 동일한 사이즈를 갖는 유닛들로 추가로 분할할 수 있다. 예를 들면, 비-휘발성 메모리 어레이가 2164 바이트들과 동일한 메모리 페이지 사이즈를 갖고, LDPC 코딩 파라미터들이 도 3 의 원 C3 에서의 파라미터들에 대응한다면, 사용자 데이터는 1908 바이트들과 동일한 사이즈를 갖는 유닛들로 분할될 수 있다.

블록 (515) 에서, 프로세스 (500) 는 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정한다. 이전의 단락의 예에서 계속해서, LDPC 코딩 파라미터들이 원 C3 에서의 파라미터들에 대응한다면, 적절한 G 코딩 행렬이 선택되고, 패딩된 사용자 데이터에 대한 LDPC 패리티 데이터를 결정하기 위해 사용될 수 있다.

블록 (520) 에서, 프로세스 (500) 는 사용자 데이터 및 패리티 데이터를 출력한다. 예를 들어, 프로세스 (500) 는 비-휘발성 메모리 어레이 (140) 의 F-페이지 (143) 의 E-페이지 (144) 로의 저장을 위해 사용자 데이터 및 패리티 데이터를 출력할 수 있다. 블록들 (510 및 515) 에 대하여 설명된 패딩은, 패딩 자체가 메모리 페이지에 기록되지 않을 수도 있기 때문에, "가상 패딩" 으로 특징화될 수 있음에 유의할 수 있다.

코드 레이트 조정

도 6 은 본 발명의 일 실시형태에 따른 코드 레이트를 조정하는 프로세스 (600) 를 예시하는 플로우 다이어그램이다. 프로세스 (600) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (600) 는 제어기 (130) 및/또는 코더 모듈 (132) 가 비-휘발성 메모리 어레이의 메모리 페이지들, 블록들 또는 다른 분할들의 코드 레이트 (예컨대, 단위 데이터당 패리티의 양) 를, 메모리 페이지들, 블록들 또는 다른 분할들이 마모되고 및/또는 감소된 품질을 경험함에 따라, 조정할 수 있게 할 수 있다.

블록 (605) 에서, 프로세스 (600) 는 메모리 페이지에 저장된 사용자 데이터 및 패리티 데이터를 판독한다. 예를 들어, 프로세스 (600) 는 호스트 시스템 (110) 으로부터의 판독 커맨드에 응답하여 F-페이지 (143) 의 판독을 수행할 수 있다.

블록 (610) 에서, 프로세스 (600) 는 패리티 데이터 및 코딩 파라미터들을 사용하여 사용자 데이터를 디코딩할 경우 다수의 비트 에러들을 검출한다. 예를 들어, 프로세스 (600) 는 메모리 페이지에 대응하는 LDPC 코딩 파라미터들 및 저장된 패리티 데이터를 사용하여 사용자 데이터를 디코딩할 경우, 검출된 비트 에러들의 개수를 결정할 수 있다.

블록 (615) 에서, 프로세스 (600) 는 비트 에러들의 개수가 비트 에러 임계치를 초과하는지 여부를 결정한다. 비트 에러 임계치는 데이터를 메모리 페이지에 코딩하기 위한 코딩 파라미터에 의존하거나 그에 기초하여 변화할 수 있다. 예를 들어, 도 3 의 원 C1 에서의 LDPC 코딩 파라미터들에 대한 비트 에러 임계치는 원 C2 에서의 LDPC 코딩 파라미터들에 대한 비트 에러 임계치 미만일 수도 있다. 프로세스 (600) 가 비트 에러들의 개수가 비트 에러 임계치를 초과하지 않는다고 결정한다면, 프로세스 (600) 는 종료한다. 다른 한편으로, 프로세스 (600) 가 비트 에러들의 개수가 비트 에러 임계치를 초과한다고 결정한다면, 프로세스 (600) 는 블록 (620) 으로 이동한다.

블록 (620) 에서, 프로세스 (600) 는, 코딩 파라미터들이 코드 레이트를 감소시키도록 조정될 수 있는지 여부를 체크한다. 즉, 프로세스 (600) 는 더 많은 패리티 데이터가 코딩을 위해 사용될 수 있는지 여부를 결정할 수 있다. 일 실시형태에서, 프로세스 (600) 는 LDPC 코딩 파라미터들이 LDPC 코드 워드 길이를 변화 없이 유지하면서 조정될 수도 있는지 여부를 결정할 수 있다. 예를 들면, E-페이지 (144) 가 현재 도 3 의 원 C3 에서의 LDPC 코딩 파라미터들을 사용하여 코딩되고 있다면, LDPC 코딩 파라미터들은 원 C4 에서의 파라미터들로 조정될 수 있다. 대안적으로, E-페이지 (144) 가 현재 원 C4 에서의 LDPC 코딩 파라미터들을 사용하여 코딩되고 있고, 표 (300) 가 오직 사용가능한 LDPC 코딩 파라미터들만을 포함한다면, 그 파라미터들은 더 낮은 코드 레이트로 추가로 조정되지 않을 수도 있다. 프로세스 (600) 가 코딩 파라미터들이 코드 레이트를 감소시키도록 조정되지 않을 수도 있다고 결정한다면, 프로세스 (600) 는 종료한다. 다른 한편으로, 프로세스 (600) 가 코딩 파라미터들이 코드 레이트를 감소시키도록 조정될 수 있다고 결정한다면, 프로세스 (600) 는 블록 (625) 으로 이동한다. 일 실시형태에서, 코드 레이트의 변화는 블록에서의 페이지들이 동시에 새로운 코드 레이트로 스위칭되는 블록 레벨에서 관리될 수도 있다. MLC 메모리가 사용되는 일 실시형태에서, 추가로 감소된 코드 레이트가 사용될 수 없다는 결정시, 프로세스 (600) 를 종료하는 것보다, 페이지 (또는 페이지들의 블록) 는 더 낮은 페이지 전용 모드에서 동작하도록 구성될 수도 있다.

블록 (625) 에서, 프로세스 (600) 는 코딩 파라미터들을 조정하고, 조정된 코딩 파라미터들을 다음 기록 동작에 대한 코드 레이트를 감소시키기 위해 저장한다. 프로세스 (600) 는 조정된 코딩 파라미터들을 비-휘발성 메모리 어레이 (140), 스토리지 시스템 (120) 의 다른 메모리 모듈, 및/또는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 저장할 수 있다. 프로세스 (600) 는 비-휘발성 메모리 어레이의 메모리 페이지, 블록, 또는 다른 레벨 분할에서 LDPC 코딩 파라미터들의 관리를 용이하게 하기 위해 데이터를 코딩하기 위한 LDPC 코딩 파라미터들 또는 코드 레이트의 표시를 저장할 수 있다. 추가로, 조정된 코딩 파라미터들은 호스트 시스템 (110) 으로부터 수신된 후속하는 기록 커맨드와 연관된 사용자 데이터를 코딩하기 위해 사용될 수 있다.

다른 변형들

일부 실시형태들에서, 다른 접근방식들 및 방법들이 사용될 수 있음을 당업자는 인식할 것이다. 예를 들어, 본원에 개시된 코딩 기술들은 LDPC 코드들 이외의 코드들, 예컨대 터보 코드들과 유사한 다른 반복 코드들에 적용할 수 있다. 추가로, 도 3 의 표 (300) 에 도시된 코딩 파라미터들 및 다른 값들은 코딩 파라미터들과 코드 워드 길이들 간의 관계들의 예시적인 세트를 도시하지만, 다른 또는 추가의 코딩 관계들이 사용될 수 있다. 표 (300) 는 (3 또는 6 과 같이) 4 미만이고 5 초과의 값들을 갖는 컬럼 가중치들, (128 또는 1024 와 같이) 256 비트 미만이거나 512 초과의 값들을 갖는 P 행렬 사이즈들, (-1, 0, 3, 또는 4 와 같이) 1 미만이거나 2 초과의 △ 값들, (64 바이트들과 같이) 128 바이트들 이외의 대응하는 입도를 갖는 △ 값들, 및 (2176 과 같이) 2048 미만이거나 초과의 값을 갖는 기본 코드 길이를 포함할 수 있다. 추가로, 각각의 데이터 유닛에서 패리티 데이터의 양은 상이한 값들로 세팅될 수 있거나 저장 매체의 품질에 의존하여 변화될 수 있다. 추가로, 비트 에러들 이외의 또는 비트 에러들에 부가한 품질 메트릭들은 데이터를 코딩하기 위한 코딩 파라미터들을 조정할지 여부를 결정하는데 사용될 수 있다. 추가로, 그 실시형태에 의존하여, 전술된 특정 단계들은 제거될 수도 있고, 다른 단계들이 부가될 수도 있다. 따라서, 본 개시물의 범위는 오직 첨부된 청구항들을 참조하여 정의되도록 의도된다.

특정 실시형태들이 설명되지만, 이들 실시형태들은 오직 예로서만 제시되며, 보호 범위를 제한하도록 의도되지는 않는다. 실제로, 본원에 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수도 있다. 추가로, 본원에 설명된 방법들 및 시스템들의 형태에 있어서 다양한 생략들, 대체들, 및 변경들은 보호 사상을 벗어나지 않고 실행될 수도 있다. 첨부된 청구항들 및 그 등가물들은 그러한 형태들 또는 변형들을 보호 범위 및 사상 내에 있도록 커버하도록 의도된다. 예를 들어, 본원에 개시된 시스템들 및 방법들은 하드 디스크 드라이브들, 하이브리드 하드 드라이브들, 등등에 적용될 수 있다. 추가로, 다른 형태의 스토리지 (예컨대, DRAM 또는 SRAM, 배터리 백업된 휘발성 DRAM 또는 SRAM 디바이스들, EPROM, EEPROM 메모리, 등) 가 부가적으로 또는 대안적으로 사용될 수도 있다. 다른 예로서, 도면들에 예시된 다양한 컴포넌트들은 프로세서, ASIC/FPGA, 또는 전용 하드웨어 상의 소프트웨어 및/또는 펌웨어로서 구현될 수도 있다. 또한, 앞서 개시된 특정 실시형태들의 특징들 및 특성들은 그들 모두가 본 개시물의 범위 내에 있는 추가의 실시형태들을 형성하도록, 상이한 방식들로 결합될 수도 있다. 본 개시물이 특정 바람직한 실시형태들 및 애플리케이션들을 제공하지만, 본원에서 설명된 특징들 및 장점들 모두를 제공하지 않는 당업자에게 명백한 다른 실시형태들이 또한 본 개시물의 범위 내에 있다. 따라서, 본 개시물의 범위는 오직 첨부된 청구항들을 참조하여 정의되도록 의도된다.

Claims

솔리드-스테이트 스토리지 시스템에 있어서,
복수의 메모리 페이지들을 포함하는 비-휘발성 메모리 어레이 ― 각각의 메모리 페이지는 공통의 메모리 페이지 사이즈를 가짐 ― ; 및
제어기
를 포함하며,
상기 제어기는,
상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈를 결정하고,
복수의 미리 정의된 저밀도 패리티 체크(LDPC, low-density parity-check) 코드 워드 길이들로부터, 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는 LDPC 코드 워드 길이를 선택하고,
상기 LDPC 코드 워드 길이에 적어도 부분적으로 기초하여, 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정하도록
구성되며,
상기 제어기는, 상기 복수의 미리 정의된 LDPC 코드 워드 길이들을 사용하여 상기 비-휘발성 메모리 어레이의 상기 메모리 페이지들의 다수의 사이즈를 지원하고, 상기 공통의 메모리 사이즈가 상기 복수의 미리 정의된 LDPC 코드 워드 길이들 중 임의의 LDPC 코드 워드 길이와 동일하지 않은 메모리 페이지 사이즈를 지원하도록 구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 1 항에 있어서,
상기 LDPC 코딩 파라미터들은 P 행렬 사이즈, 컬럼 가중치(column weight), 및 로우 가중치(row weight)를 포함하고, 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 더 포함하는 것인, 솔리드-스테이트 스토리지 시스템.
제 1 항에 있어서,
상기 제어기는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 최소 사이즈를 갖는 상기 LDPC 코드 워드 길이를 선택하도록 구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 1 항에 있어서,
상기 메모리 페이지들은 에러-정정 코드 페이지들(E-페이지들)을 포함하는 것인, 솔리드-스테이트 스토리지 시스템.
제 1 항에 있어서,
상기 제어기는 또한,
상기 LDPC 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정하고 ― 상기 패딩된 사용자 데이터는 사용자 데이터 및 패딩 데이터를 포함함 ― ;
상기 비-휘발성 메모리 어레이의 메모리 페이지에 상기 사용자 데이터 및 상기 패리티 데이터를 저장하도록
구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 5 항에 있어서,
상기 패딩된 사용자 데이터의 상기 패딩 데이터의 양은, 상기 LDPC 코드 워드 길이와 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 간의 차이에 적어도 부분적으로 의존하는 것인, 솔리드-스테이트 스토리지 시스템.
제어기를 포함하는 데이터 스토리지 시스템에서 데이터를 코딩하는 방법에 있어서,
비-휘발성 메모리 어레이에 대한 공통의 메모리 페이지 사이즈를 결정하는 단계 ― 상기 비-휘발성 메모리 어레이는 복수의 메모리 페이지들을 포함하고, 각 메모리 페이지는 상기 공통의 메모리 페이지 사이즈를 가짐 ― ;
복수의 미리 정의된 저-밀도 패리티 체크(LDPC, low-density parity-check) 코드 워드 길이들로부터, 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는 LDPC 코드 워드 길이를 선택하는 단계; 및
상기 LDPC 코드 워드 길이에 적어도 부분적으로 기초하여, 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정하는 단계
를 포함함으로써,
상기 방법은, 상기 복수의 미리 정의된 코드 워드 길이들을 사용하여 상기 비-휘발성 메모리 어레이의 상기 메모리 페이지들의 다수의 사이즈를 위한 코딩을 지원하는 것, 및 상기 공통의 메모리 페이지 사이즈가 상기 복수의 미리 정의된 LDPC 코드 워드 길이들 중 임의의 LDPC 코드 워드 길이와 동일하지 않은 메모리 페이지 사이즈를 위한 코딩을 지원하는 것을 가능하게 하는 것인, 데이터를 코딩하는 방법.
제 7 항에 있어서,
상기 LDPC 코딩 파라미터들은 P 행렬 사이즈, 컬럼 가중치, 및 로우 가중치를 포함하고, 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 더 포함하는 것인, 데이터를 코딩하는 방법.
제 7 항에 있어서,
상기 LDPC 코드 워드 길이를 선택하는 단계는, 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 최소 사이즈를 갖는 상기 LDPC 코드 워드 길이를 선택하는 단계를 포함하는 것인, 데이터를 코딩하는 방법.
제 7 항에 있어서,
상기 메모리 페이지들은 에러-정정 코드 페이지들(E-페이지들)을 포함하는 것인, 데이터를 코딩하는 방법.
제 7 항에 있어서,
상기 LDPC 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정하는 단계 ― 상기 패딩된 사용자 데이터는 사용자 데이터 및 패딩 데이터를 포함함 ― ; 및
상기 비-휘발성 메모리 어레이의 메모리 페이지에 상기 사용자 데이터 및 상기 패리티 데이터를 저장하는 단계
를 더 포함하는, 데이터를 코딩하는 방법.
제 11 항에 있어서,
상기 패딩된 사용자 데이터의 상기 패딩 데이터의 양은, 상기 LDPC 코드 워드 길이와 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 간의 차이에 적어도 부분적으로 의존하는 것인, 데이터를 코딩하는 방법.
솔리드-스테이트 스토리지 시스템에 있어서,
복수의 메모리 페이지들을 포함하는 비-휘발성 메모리 어레이 ― 각각의 메모리 페이지는 공통의 메모리 페이지 사이즈를 가짐 ― ; 및
제어기
를 포함하며,
상기 제어기는,
상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈를 결정하고,
복수의 미리 정의된 코드 워드 길이들로부터, 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는 코드 워드 길이를 선택하고,
상기 코드 워드 길이에 적어도 부분적으로 기초하여, 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 코딩 파라미터들을 결정하도록
구성되며,
상기 제어기는, 상기 복수의 미리 정의된 코드 워드 길이들을 사용하여 상기 비-휘발성 메모리 어레이의 상기 메모리 페이지들의 다수의 사이즈를 지원하고, 상기 공통의 메모리 페이지 사이즈가 상기 복수의 미리 정의된 코드 워드 길이들 중 임의의 코드 워드 길이와 동일하지 않은 메모리 페이지 사이즈를 지원하도록 구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 13 항에 있어서,
상기 코딩 파라미터들은 저밀도 패리티 체크(LDPC, low-density parity-check) 코딩 파라미터들을 포함하고, 상기 저밀도 패리티 체크(LDPC) 코딩 파라미터들은 P 행렬 사이즈, 컬럼 가중치, 및 로우 가중치를 포함하고, 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 더 포함하는 것인, 솔리드-스테이트 스토리지 시스템.
제 13 항에 있어서,
상기 제어기는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 최소 사이즈를 갖는 상기 코드 워드 길이를 선택하도록 구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 13 항에 있어서,
상기 메모리 페이지들은 에러-정정 코드 페이지들(E-페이지들)을 포함하는 것인, 솔리드-스테이트 스토리지 시스템.
제 13 항에 있어서,
상기 제어기는 또한,
상기 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정하고 ― 상기 패딩된 사용자 데이터는 사용자 데이터 및 패딩 데이터를 포함함 ― ;
상기 비-휘발성 메모리 어레이의 메모리 페이지에 상기 사용자 데이터 및 상기 패리티 데이터를 저장하도록
구성되는 것인, 솔리드-스테이트 스토리지 시스템.
제 17 항에 있어서,
상기 패딩된 사용자 데이터의 상기 패딩 데이터의 양은, 상기 코드 워드 길이와 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 간의 차이에 적어도 부분적으로 의존하는 것인, 솔리드-스테이트 스토리지 시스템.