CN112256473A - 一种分布式存储系统自适应纠错方法 - Google Patents

一种分布式存储系统自适应纠错方法 Download PDF

Info

Publication number
CN112256473A
CN112256473A CN202011190451.8A CN202011190451A CN112256473A CN 112256473 A CN112256473 A CN 112256473A CN 202011190451 A CN202011190451 A CN 202011190451A CN 112256473 A CN112256473 A CN 112256473A
Authority
CN
China
Prior art keywords
memory
error correction
distributed storage
page
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011190451.8A
Other languages
English (en)
Inventor
窦洋
魏金雷
杨继伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Cloud Information Technology Co Ltd
Original Assignee
Inspur Cloud Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Cloud Information Technology Co Ltd filed Critical Inspur Cloud Information Technology Co Ltd
Priority to CN202011190451.8A priority Critical patent/CN112256473A/zh
Publication of CN112256473A publication Critical patent/CN112256473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开一种分布式存储系统自适应纠错方法，涉及分布式存储管理技术领域；利用分布式存储系统的控制模块读取存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，对被写入持久性存储器阵列的存储器页面的数据进行编码，并对从存储页面读取的数据进行解码，同时监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，根据监控情况调整编码速率，对分布式存储系统的存储进行动态自适应纠错编码。

Description

一种分布式存储系统自适应纠错方法
技术领域
本发明公开一种方法，涉及分布式存储管理技术领域，具体地说一种分布式存储系统自适应纠错方法。
背景技术
分布式存储阵列，通常同由不同类型的持久性存储设备组成，在云计算环境中，通常分布在不同的故障域中。不同的存储设备通常因为质量损耗，导致耐久性不同程度的下降，又因为在复杂的云环境中受网络波动影响，可能会导致单点故障，致使用户数据容易丢失。
发明内容
本发明针对现有技术的问题，提供一种分布式存储系统自适应纠错方法，能通过自适应的调整存储纠错码的编码参数，及时对不同设备，不同网络环境，不同故障域中的存储单元采取适当的编码参数进行编码和译码，有效的提高了分布式存储系统的可靠性，降低了读写过程中的误码率。
本发明提出的具体方案是：
一种分布式存储系统自适应纠错方法，利用控制模块读取分布式存储系统的存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，对被写入持久性存储器阵列的存储器页面的数据进行编码，并对从存储页面读取的数据进行解码，同时监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，根据监控情况调整编码速率，对分布式存储系统的存储进行动态自适应纠错编码。
优选地，所述的一种分布式存储系统自适应纠错方法中通过控制模块监控对数似然比(LLR)和位错误率综合后的错误统计信息并动态地跟踪持久性存储器阵列中的SNR信噪比，根据SNR信噪比判断存储器阵列读取数据的质量。
优选地，所述的一种分布式存储系统自适应纠错方法中根据SNR信噪比变化，通过控制模块从存储器页接收错误统计信息，进行校验，校验通过则获取错误统计信息相关信息，确定是否选择不同的编码率。
优选地，所述的一种分布式存储系统自适应纠错方法中编码使用的是LDPC编码、Turbo码或卷积码。
一种分布式存储系统自适应纠错系统，包括控制模块，控制模块包括编码器模块、解码器模块、监控器模块及编码选择模块，
针对分布式存储系统，控制模块读取存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，通过编码器模块对被写入持久性存储器阵列的存储器页面的数据进行编码，并通过解码器模块对从存储页面读取的数据进行解码，同时通过监控器模块监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，编码选择模块根据监控情况调整编码速率，完成控制模块对分布式存储系统的存储进行动态自适应纠错编码。
优选地，所述的一种分布式存储系统自适应纠错系统中监控器模块监控对数似然比(LLR)和位错误率综合后的错误统计信息并动态地跟踪持久性存储器阵列中的SNR信噪比，根据SNR信噪比判断存储器阵列读取数据的质量。
优选地，所述的一种分布式存储系统自适应纠错系统中编码选择模块根据SNR信噪比变化，通过控制模块从存储器页接收错误统计信息，进行校验，校验通过则获取错误统计信息相关信息，确定是否选择不同的编码率。
优选地，所述的一种分布式存储系统自适应纠错系统中编码器模块编码使用的是是LDPC编码、Turbo码或卷积码。
本发明的有益之处是：
本发明提供一种分布式存储系统自适应纠错方法，与现有技术相比，能通过自适应的调整存储纠错码的编码参数，及时对不同设备，不同网络环境，不同故障域中的分布式存储单元采取适当的编码参数进行编码和译码，有效的提高了分布式存储系统的可靠性，降低了读写过程中的误码率。
附图说明
图1是本发明系统应用框架示意图；
图2是本发明方法流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明提供一种分布式存储系统自适应纠错方法，利用控制模块读取分布式存储系统的存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，对被写入持久性存储器阵列的存储器页面的数据进行编码，并对从存储页面读取的数据进行解码，同时监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，根据监控情况调整编码速率，对分布式存储系统的存储进行动态自适应纠错编码。
利用本发明方法可以读取分布式存储系统内若干存储器阵列的存储器页大小，并可基于公共存储器从多个预定义的代码字长中选择一个代码字长，通过选择性地使用适当的代码字长和相应的编码参数，适应在这些存储器阵列可能发生的性能下降和单点故障。
在本发明方法应用中，编码使用的可以是LDPC编码、Turbo码或卷积码或其他代码，本发明方法以LDPC编码作为示例，说明本发明方法的应用。在本发明的一些实施例中，控制模块可以从客户端中的api接口接收命令或存储数据,命令可以在分布式存储的服务端存储系统中指定逻辑块地址，并且控制模块可以在持久性存储器阵列中执行接收到的命令。在混合硬盘驱动器中，除了持久性存储器阵列之外，数据还可以存储在磁性介质存储组件中。服务端存储系统可以存储从客户端系统接收数据，控制器可以实现逻辑接口，作为存储数据的一组逻辑地址(例如，连续地址)呈现给客户端。在服务端内部，控制器可以将逻辑地址映射到持久性存储器阵列中的各种物理存储器地址或其他内存模块。
分布式存储服务端的存储器阵列包括一个或多个存储块，每个块包括多个F闪存页，每个F闪存页是持久性存储器阵列中的存储单元的最小分组单元，其可以单独操作或编码，每个F页包括多个纠错码页(E页)。图1中每个F页可以包括大于或小于四个的E页，控制模块对将被写入持久性存储器阵列的诸如E页面的存储器页面的数据进行编码，可以动态地使用不同的编码参数来适应持久性存储器阵列的变化条件，对从存储页面读取的数据进行解码，并且可以使用不同的编码参数。
上述编码参数可以包括LDPC码的编码参数，诸如G(生成码)或H(奇偶校验)的列权重编码矩阵，G和H为行权重编码矩阵，P矩阵是G或H编码矩阵的子矩阵。其他编码参数比如并行度及码长度。并行度越大，代码纠正突发错误的能力越强，但并行度需适当否则硬件实现不现实。已知较大的代码长度可以提高性能，较大的代码长度可能会增加存储系统的延迟，因此控制模块选择适当的LDPC码字长度和LDPC编码参数，从多个码字长中选择等于或超过存储器页面大小的代码字长。例如，存储器页面大小可以是2164字节，并且多个预定义码字长度可以包括2176字节和2304字节的长度。例如可以选择2176字节的代码字长度，其超过2164字节的存储器页面大小并且具有多个预定义的LDPC代码字长度的最小值。
控制模块选择适当代码字长后，对写入存储器页面的数据的编码，对读取自存储器页面的数据进行解码，并监控存储器阵列读取的数据的质量进行编码参数的调整，例如，可以经由所监测的对数似然比(LLR)和位错误率之类的错误统计信息来动态地跟踪持久性存储器阵列的中的SNR(信噪比)。在使用LDPC编码的实例中，并且整个系统配置中使用基本代码进行操作。并随着SNR的降低，从LDPC解码的F面接收错误统计，并且在进行奇偶校验。一旦验证了奇偶校验，就可以获取并分析诸如错误统计之类的条件，以确定是否选择不同的编码率。此时，可以使用新选择的编码码速率对传入用户数据进行编码和以及在相应的解码。
在上述实施例中，错误统计信息可以包括原始误码率，0→1和/或1→0比特翻转率，LDPC使用的迭代次数解码器。另外，诸如编程/擦除(PE)周期计数之类的其他度量也可以用作确定信道可靠性的因素。在使用MLC单元的一些实例中，回读包括将存储单元的电压与多个电压阈值进行比较。在这样的情况中，在每个标称或特定页面电压阈值处发生的位错误也可以被包括在错误统计中。错误统计可以是绝对项，百分比项和平均值项。例如，错误统计可以包括在读取单个存储器页面期间遇到的误码率或在一组存储器页面的读取操作期间遇到的平均误码率。控制模块根据监控错误统计信息，调整编码参数以调整下一写入数据操作的编码率，将调整后的编码参数存储在持久性存储器阵列中或者控制模块的内部存储器中。本过程可以存储LDPC编码参数。此外，调整后的编码参数可以用于对与从客户端api接收的后续写入命令相关联的用户数据进行编码。在一些情况下，可以使用调整后的编码参数来读取和重写存储在持久性存储器的受影响的存储器页，存储块或其他级别划分中的数据。
在上述实施例中，控制模块能够随着时间的推移调整编码参数的机制，以LDPC编码为例时，支持每个单位数据的奇偶校验，从而随着存储阵列质量的下降，而提高了纠错或检测能力。而且，由于每个单位数据具有附加的奇偶校验，调整编码的机制由于附加的奇偶校验数据具有纠错或检测的好处，动态参数有助于平衡解码时间。
同时，本发明还提供一种分布式存储系统自适应纠错系统，包括控制模块，控制模块包括编码器模块、解码器模块、监控器模块及编码选择模块，
针对分布式存储系统，控制模块读取存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，通过编码器模块对被写入持久性存储器阵列的存储器页面的数据进行编码，并通过解码器模块对从存储页面读取的数据进行解码，同时通过监控器模块监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，编码选择模块根据监控情况调整编码速率，完成控制模块对分布式存储系统的存储进行动态自适应纠错编码。
同样本发明系统以LDPC编码为例，对数据进行自适应纠错编码，本发明系统所在分布式存储服务端，分布式存储服务端可包括一个或多个存储块，每个块包括多个F闪存页。每个F闪存页是持久性存储器阵列中的存储单元的最小分组单元，其可以单独操作或编码。此外，每个F页包括多个纠错码页(E页)。在图中的实例中，每个F页包括四个E页。实际中可以使用被不同的F页或E页，每个F页可以包括大于或小于四个的E页。
控制模块可以从客户端中的api接口接收命令或存储数据,命令可以在服务端存储系统中指定逻辑块地址，并且控制器可以在持久性存储器阵列中执行接收到的命令。在混合硬盘驱动器中，除了持久性存储器阵列之外，数据还可以存储在磁性介质存储组件中。服务端存储系统可以存储从客户端系统接收数据，控制器可以实现逻辑接口，作为存储数据的一组逻辑地址(例如，连续地址)呈现给客户端。在服务端内部，控制器可以将逻辑地址映射到持久性存储器阵列中的各种物理存储器地址或其他内存模块。
控制器包括编码器模块、解码器模块，监控模块以及编码选择模块，编码器模块对将被写入持久性存储器阵列的诸如E页面的存储器页面的数据进行编码。编码器模块可以动态地使用不同的编码参数来适应持久性存储器阵列的变化条件。解码器模块对从存储页面读取的数据进行解码，并且可以使用不同的编码参数。编码参数可以包括LDPC码的编码参数，诸如G(生成码)或H(奇偶校验)的列权重编码矩阵，G和H为行权重编码矩阵，P矩阵是G或H编码矩阵的子矩阵。此外，编码器和解码器模块可以用于确定用户数据的奇偶校验数据，以及对用户数据进行解码。编码器和解码器模块可以通过监控器获得的编码参数调整编码速率。其他编码参数比如并行度及码长度。并行度越大，代码纠正突发错误的能力越强，但并行度需适当否则硬件实现不现实。已知较大的代码长度可以提高性能，较大的代码长度可能会增加存储系统的延迟，因此控制模块选择适当的LDPC码字长度和LDPC编码参数，从多个码字长中选择等于或超过存储器页面大小的代码字长。例如，存储器页面大小可以是2164字节，并且多个预定义码字长度可以包括2176字节和2304字节的长度。例如可以选择2176字节的代码字长度，其超过2164字节的存储器页面大小并且具有多个预定义的LDPC代码字长度的最小值。
控制模块选择适当代码字长后，编码器模块对写入存储器页面的数据的编码，解码器模块对读取自存储器页面的数据进行解码，并通过监控器模块监控存储器阵列读取的数据的质量进行编码参数的调整，例如，监视器模块可以经由所监测的对数似然比(LLR)和位错误率之类的错误统计信息来动态地跟踪持久性存储器阵列的中的SNR(信噪比)。在使用LDPC编码的实例中，并且整个系统配置中使用基本代码进行操作。并随着SNR的降低，从LDPC解码的F面接收错误统计，并且在进行奇偶校验。一旦验证了奇偶校验，就可以获取并分析诸如错误统计之类的条件，以确定是否触发编码选择模块选择不同的编码率。此时，可以使用新选择的编码码速率对传入用户数据进行编码和以及在相应的解码器模块中解码。
在上述实施例中，错误统计信息可以包括原始误码率，0→1和/或1→0比特翻转率，LDPC使用的迭代次数解码器。另外，诸如编程/擦除(PE)周期计数之类的其他度量也可以用作确定信道可靠性的因素。在使用MLC单元的一些实例中，回读包括将存储单元的电压与多个电压阈值进行比较。在这样的情况中，在每个标称或特定页面电压阈值处发生的位错误也可以被包括在错误统计中。错误统计可以是绝对项，百分比项和平均值项。例如，错误统计可以包括在读取单个存储器页面期间遇到的误码率或在一组存储器页面的读取操作期间遇到的平均误码率。编码选择模块根据监控错误统计信息，调整编码参数以调整下一写入数据操作的编码率，将调整后的编码参数存储在持久性存储器阵列中或者控制模块的内部存储器中。本过程可以存储LDPC编码参数。此外，调整后的编码参数可以用于对与从客户端api接收的后续写入命令相关联的用户数据进行编码。在一些情况下，可以使用调整后的编码参数来读取和重写存储在持久性存储器的受影响的存储器页，存储块或其他级别划分中的数据。
利用本发明系统，控制模块能够随着时间的推移调整编码参数的机制，同样以LDPC编码为例，支持每个单位数据的奇偶校验，从而随着存储阵列质量的下降，而提高了纠错或检测能力。而且，由于每个单位数据具有附加的奇偶校验，调整编码的机制由于附加的奇偶校验数据具有纠错或检测的好处，动态参数有助于平衡解码时间。
需要说明的是，上述各方法流程和各系统结构中不是所有的步骤和模块都是必须的，可以根据实际的需要忽略某些步骤或模块。各步骤的执行顺序不是固定的，可以根据需要进行调整。上述各实施例中描述的系统结构可以是物理结构，也可以是逻辑结构，即，有些模块可能由同一物理实体实现，或者，有些模块可能分由多个物理实体实现，或者，可以由多个独立设备中的某些部件共同实现。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (8)

1.一种分布式存储系统自适应纠错方法，其特征是利用控制模块读取分布式存储系中存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，对被写入持久性存储器阵列的存储器页面的数据进行编码，并对从存储页面读取的数据进行解码，同时监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，根据监控情况调整编码速率，对分布式存储系统的存储进行动态自适应纠错编码。
2.根据权利要求1所述的一种分布式存储系统自适应纠错方法，其特征是通过控制模块监控对数似然比(LLR)和位错误率综合后的错误统计信息并动态地跟踪持久性存储器阵列中的SNR信噪比，根据SNR信噪比判断存储器阵列读取数据的质量。
3.根据权利要求2所述的一种分布式存储系统自适应纠错方法，其特征是根据SNR信噪比变化，通过控制模块从存储器页接收错误统计信息，进行校验，校验通过则获取错误统计信息相关信息，确定是否选择不同的编码率。
4.根据权利要求1-3任一所述的一种分布式存储系统自适应纠错方法，其特征是编码使用的是LDPC编码、Turbo码或卷积码。
5.一种分布式存储系统自适应纠错系统，其特征是包括控制模块，控制模块包括编码器模块、解码器模块、监控器模块及编码选择模块，
针对分布式存储系统，控制模块读取存储器阵列的存储器页大小，从存储器的预定义代码字长中选择等于或大于存储器页代码字长的代码字长及相应的编码参数，通过编码器模块对被写入持久性存储器阵列的存储器页面的数据进行编码，并通过解码器模块对从存储页面读取的数据进行解码，同时通过监控器模块监控分布式存储系统的错误统计信息及动态跟踪存储器阵列读取数据的质量，编码选择模块根据监控情况调整编码速率，完成控制模块对分布式存储系统的存储进行动态自适应纠错编码。
6.根据权利要求5所述的一种分布式存储系统自适应纠错系统，其特征是监控器模块监控对数似然比(LLR)和位错误率综合后的错误统计信息并动态地跟踪持久性存储器阵列中的SNR信噪比，根据SNR信噪比判断存储器阵列读取数据的质量。
7.根据权利要求6所述的一种分布式存储系统自适应纠错系统，其特征是编码选择模块根据SNR信噪比变化，通过控制模块从存储器页接收错误统计信息，进行校验，校验通过则获取错误统计信息相关信息，确定是否选择不同的编码率。
8.根据权利要求5-7任一所述的一种分布式存储系统自适应纠错系统，其特征是编码器模块编码使用的是是LDPC编码、Turbo码或卷积码。
CN202011190451.8A 2020-10-30 2020-10-30 一种分布式存储系统自适应纠错方法 Pending CN112256473A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011190451.8A CN112256473A (zh) 2020-10-30 2020-10-30 一种分布式存储系统自适应纠错方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011190451.8A CN112256473A (zh) 2020-10-30 2020-10-30 一种分布式存储系统自适应纠错方法

Publications (1)

Publication Number Publication Date
CN112256473A true CN112256473A (zh) 2021-01-22

Family

ID=74268472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011190451.8A Pending CN112256473A (zh) 2020-10-30 2020-10-30 一种分布式存储系统自适应纠错方法

Country Status (1)

Country Link
CN (1) CN112256473A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115412103A (zh) * 2022-11-01 2022-11-29 浙江力积存储科技有限公司 一种针对数据屏蔽的纠错方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611385A (zh) * 2007-03-08 2009-12-23 英特尔公司 用于动态ecc码率调整的方法、装置和系统
CN104871249A (zh) * 2012-10-24 2015-08-26 西部数据技术公司 数据存储系统的自适应错误纠正码
US9214963B1 (en) * 2012-12-21 2015-12-15 Western Digital Technologies, Inc. Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611385A (zh) * 2007-03-08 2009-12-23 英特尔公司 用于动态ecc码率调整的方法、装置和系统
CN104871249A (zh) * 2012-10-24 2015-08-26 西部数据技术公司 数据存储系统的自适应错误纠正码
US9214963B1 (en) * 2012-12-21 2015-12-15 Western Digital Technologies, Inc. Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115412103A (zh) * 2022-11-01 2022-11-29 浙江力积存储科技有限公司 一种针对数据屏蔽的纠错方法、装置及存储介质
CN115412103B (zh) * 2022-11-01 2023-03-31 浙江力积存储科技有限公司 一种针对数据屏蔽的纠错方法、装置及存储介质

Similar Documents

Publication Publication Date Title
US8966347B2 (en) Forward error correction with parallel error detection for flash memories
EP3358569B1 (en) Flash memory error correction method and device thereof
US9317361B2 (en) Bit-line defect detection using unsatisfied parity code checks
US8499221B2 (en) Accessing coded data stored in a non-volatile memory
US8812939B2 (en) Soft decoding systems and methods for flash based memory systems
US9214963B1 (en) Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system
KR101618925B1 (ko) 고착 고장을 갖는 메모리 셀에 비트를 저장하기 위한 기법
US20120254686A1 (en) Non-volatile semiconductor memory devices and error correction methods
US10719395B2 (en) Memory system
US20120278682A1 (en) Adaptive systems and methods for storing and retrieving data to and from memory cells
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
US20130179754A1 (en) Decoding in solid state memory devices
US20130179751A1 (en) Memory device with ecc history table
JP5229591B2 (ja) 多値レベルメモリデバイスにおける増大した記憶容量のための誤り訂正符号
US10447301B2 (en) Optimal LDPC bit flip decision
US8996961B2 (en) Error correction code rate management for nonvolatile memory
CN111679934B (zh) 基于raid信息的纠错方法、计算机可读存储介质及处理器
US8762823B2 (en) Method for performing data shaping, and associated memory device and controller thereof
WO2013006579A2 (en) Non-volatile memory error mitigation
CN112596674A (zh) 一种用于固态硬盘主控缓存数据双重保护的方法及系统
CN109872764B (zh) 一种多级存储单元闪存的ecc多码率编解码系统及方法
US20180351577A1 (en) Iteration-adaptive decoding for non-binary ldpc codes
CN112256473A (zh) 一种分布式存储系统自适应纠错方法
US11204834B1 (en) Implementation of keeping data integrity in multiple dimensions
US8756473B1 (en) Solid state device coding architecture for chipkill and endurance improvement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210122

RJ01 Rejection of invention patent application after publication