CN1934654A - 测试装置与测试方法 - Google Patents

Abstract

本发明所属的测试装置具备：图样产生器，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种期待值信号；多个逻辑比较器，其在多个被测试存储器所输出的输出信号和该期待值信号不一致时产生一种失效数据；多个失效存储器，其储存着多个逻辑比较器所产生的失效数据；多个存储器控制器，其依据多个失效存储器所储存的失效数据以产生被测试存储器的不良位址显示用的不良位址资讯；多个通用缓冲存储器，其储存着多个存储器控制器所产生的不良位址资讯；以及多个不良资讯写入部，其将不良资讯同时写入至多个被测试装置的多个通用缓冲存储器中所储存的不良位址资讯所示的不良位址中。

Description

测试装置与测试方法

技术领域

本发明涉及一种测试装置与测试方法。本发明特别是涉及一种被测试存储器测试用的测试装置与测试方法。对藉由文献的参照而被认为可并入的指定国，则由参照下述申请案所记载的内容，并入本案作为本案的记载的一部份。

特愿2004-87924          申请日  2004年3月24日

背景技术

图7显示反及(NAND)型快闪存储器的构成。反及(NAND)型快闪存储器的存储单元阵列在构造上分成3大区域。第1种是作为储存数据用的数据储存区域时所使用的主区，第2种是判别主区是否正常时储存不良数据用的扩张区，第3种是制造资讯，识别(ID)管理资讯，不良方块的图形(map)资讯等的不良资讯储存用的特殊区。然后，反及型快闪存储器具备多个方块区，各方块区分别具有多个页(page)区，各页区分别含有主区和扩张区。

藉由采用上述方式所分割的构造，若特定的方块区内存在着一部份不良的单元，则方块区的扩张区中记录着显示“该方块区不良”所用的不良资讯的一例的不良码，使用者可进行控制以避开该方块区的使用。又，方块区的扩张区中记录着ECC补正用的错误订正码，可使用此种错误订正码来进行处理而使存储器成为良品。结果，有助于制造时成品率(product yield)的向上提升，且可使存储器单价降低。然而，对存在着不良单元的反及型快闪存储器作测试以进行救济时，复杂的测试项目是必要的，这样会使测试时间增多。因此，为了效率良好地对反及型快闪存储器作测试以进行救济，则须进一步开发其它的测试装置。

图8是先前技术所属的测试装置800。测试装置800具备：图样产生器802，主波形整形器804，多个各别的测试单元806，接口808，CPU810以及测试总线812。多个各别的测试单元806分别具有：通用(universal)缓冲存储器822，内部总线823，方块失效存储器824，不良方块计数器826，次(sub)波形整形器832，逻辑比较器834，多任务器836，驱动器838以及位准比较器840。各别的测试单元806分别对应于多个被测试存储器(以下称为“DUT”)850而设置着。

图样产生器802产生一种供给至多个DUT850中的位址信号和数据信号，这些信号亦供给至主波形整形器804中。又，图样产生器802使已产生的位址信号供给至多个方块失效存储器824中。又，DUT850对应于位址信号和数据信号而产生应输出的期待值信号，图样产生器802将该期待值信号供给至逻辑比较器834。主波形整形器804使图样产生器802所产生的位址信号和数据信号整形而成DUT850测试时所必要的格式(format)的波形，以经由多任务器836和驱动器838而供给至DUT850中。

逻辑比较器834对已在位准比较器840中变换成2值的DUT850的输出信号和由图样产生器802所供给的期待值信号进行比较，若该输出信号和期待值信号不一致时，则产生一种失效数据以供给至方块失效存储器824中。方块失效存储器824使逻辑比较器834所产生的失效数据对应于图样产生器802所供给的位址信号所示的位址而储存着。不良方块计数器826藉由对该逻辑比较器834所产生的失效数据进行计数，以算出DUT850所具有的不良方块区的数目。

CPU810经由接口808来参考该方块失效存储器824，以读出方块失效存储器824中所储存的失效数据，依据已读出的失效数据来产生不良位址资讯，以显示DUT850所具有的不良方块区的方块位址。然后，CPU810经由接口808将不良位址资讯供给至通用缓冲存储器822中。

该通用缓冲存储器822储存着CPU810所产生的不良位址资讯。然后，通用缓冲存储器822将显示各方块位址用的不良位址资讯依序供给至次(sub)波形整形器832中。次波形整形器832依据由通用缓冲存储器822所供给的不良位址资讯所示的方块位址以产生一种供应至DUT850中的位址信号，且经由多任务器836和驱动器838以供给至DUT850中，则可使不良资讯写入至通用缓冲存储器822所储存的不良位址资讯所示的方块区所具有的扩张区中。

现在由于对先前技术文献的存在尚不清楚，与先前技术文献有关的记载因此省略。

图9是先前技术所属的测试装置800中数据转送处理的概要图。CPU810经由接口808以进行该通用缓冲存储器822和方块失效存储器824的数据转送。又，此种数据转送由于是经由测试总线812来进行，则在DUT850测试时不可进行，DUT850测试终了之后应使上述的二种数据传送同时进行。又，CPU810藉由依序进行处理以产生多个通用缓冲存储器822所储存的失效数据所分别对应的不良位址资讯。因此，多个DUT850同时进行测试时，数据转送的一般管理(overhead)亦会发生，转送时间会增多。又，由于CPU810所造成的不良位址资讯的产生时会发生一种等待时间，则测试时的效能(through-put)无法提升。

发明内容

因此，本发明的目的是提供一种可解决上述问题的测试装置。该目的藉由权利要求独立项中所记载的特征的组合来达成。又，各附属项规定了本发明更有利的具体例。

依据本发明的第1形式，在多个被测试存储器同时进行测试用的测试装置中具备：图样产生器，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于该位址信号和数据信号而应输出的期待值信号；多个逻辑比较器，其分别对应于多个被测试存储器而设置且对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；多个失效存储器，其分别对应于多个被测试存储器而设置且将多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；多个存储器控制器，其分别对应于多个被测试存储器而设置且依据多个失效存储器所储存的失效数据以产生被测试存储器的不良位址显示用的不良位址资讯；多个通用缓冲存储器，其分别对应于多个被测试存储器而设置且储存着多个存储器控制器所产生的不良位址资讯；以及多个不良资讯写入部，其分别对应于多个被测试存储器而设置且将第1不良资讯同时写入至多个被测试装置的多个通用缓冲存储器中所储存的不良位址资讯所示的不良位址中。

该测试装置另外亦可具备多条第1总线，其分别用来连接多个失效存储器和多个存储器控制器；以及多条第2总线，其分别用来连接多个存储器控制器和多个通用缓冲存储器。

存储器控制器亦可产生被测试存储器中固有的格式的不良位址资讯，以供给至通用缓冲存储器中。

存储器控制器应产生被测试存储器中固有的格式的不良位址资讯，亦可对应于被测试存储器的种类而依据已载入的程式来动作。

被测试存储器具备多个方块区，各方块区分别具有多个页(page)区，各页区分别含有数据储存用的主区和第1不良资讯储存用的扩张区。失效存储器储存着被测试存储器每个方块区中的失效数据。存储器控制器参考各失效存储器以产生不良位址资讯，其显示被测试存储器所具有的不良方块区的方块位址。通用缓冲存储器储存着存储器控制器所产生的不良位址资讯。不良资讯写入部亦可使第1不良资讯写入至通用缓冲存储器所储存的不良位址资讯所示的方块区所具有的扩张区中。

图样产生器产生页区显示用的页位址信号，以供给至多个不良资讯写入部中，多个不良资讯写入部亦可将第1不良资讯写入至各别对应于多个被测试存储器而设置的多个通用缓冲存储器所储存的不良位址资讯所示的方块区所具有的扩张区中，此扩张区亦是图样产生器所产生的页位址信号所示的页区的扩张区。

存储器控制器亦可具有：数据读出部，其将失效存储器所定的位址中所储存的数据读出；失效判断部，其用来判断数据读出部已读出的数据中是否含有失效数据；不良位址资讯产生部，若失效判断部判断数据读出部已读出的数据中含有失效数据，则产生不良位址资讯。

多个存储器控制器依据多个失效存储器中所储存的失效数据以产生被测试存储器中固有的格式的第2不良资讯，多个通用缓冲存储器储存着多个存储器控制器所产生的第2不良资讯，多个不良资讯写入部亦可将多个通用缓冲存储器中所储存的第2不良资讯写入至多个被测试存储器中。

存储器控制器应产生被测试存储器中固有的格式的第2不良资讯，亦可对应于被测试存储器的种类而依据已载入的程式来动作。

该测试装置更可具备：多个第1失效资讯存储器，其分别对应于多个被测试存储器而设置着且储存着多个存储器控制器所产生的第2不良资讯；多个第2失效资讯存储器，其分别对应于多个被测试存储器而设置着且储存着由多个被测试存储器所读出的第2不良资讯；以及良否判定部，其藉由对第1失效资讯存储器所储存的第2不良资讯和第2失效资讯存储器所储存的第2不良资讯进行比较，以判定多个被测试存储器的良否。

该测试装置另外亦可具备多条第1总线，其分别用来连接多个失效存储器和多个第1失效资讯存储器以及多个存储器控制器；以及多条第2总线，其分别用来连接多个存储器控制器和多个通用缓冲存储器。

被测试存储器具备数据储存用的多个主区和第2不良资讯储存用的特殊区。不良资讯写入部亦可将第2不良资讯写入至被测试存储器所具备的特殊区中。

依据本发明的第2形式，在多个被测试存储器同时进行测试用的测试装置中具备：图样产生器，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于位址信号和数据信号而应输出的期待值信号；多个逻辑比较器，其分别对应于多个被测试存储器而设置且对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；多个失效存储器，其分别对应于多个被测试存储器而设置且将多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；多个存储器控制器，其分别对应于多个被测试存储器而设置且依据多个失效存储器所储存的失效数据以产生该被测试存储器中固有的格式的不良资讯；多个通用缓冲存储器，其分别对应于多个被测试存储器而设置且储存着多个存储器控制器所产生的不良资讯；以及多个不良资讯写入部，其分别对应于多个被测试存储器而设置且将多个通用缓冲存储器中所储存的不良资讯写入至多个被测试存储器中。

依据本发明的第3形式，在多个被测试存储器同时进行测试用的测试方法中包含以下各步骤：一产生步骤，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于位址信号和数据信号而应输出的期待值信号；另一产生步骤，其藉由分别对应于多个被测试存储器而设置的多个逻辑比较器来对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；一储存步骤，其对应于位址信号所示的位址而使失效数据储存于分别对应于多个被测试存储器而设置的多个失效存储器中；一不良位址资讯产生步骤，其藉由分别对应于多个被测试存储器而设置的多个存储器控制器，且依据多个失效存储器所储存的失效数据以产生该被测试存储器的不良位址显示用的不良位址资讯；另一储存步骤，其使多个存储器控制器所产生的不良位址资讯储存在分别对应于多个被测试存储器而设置的多个通用缓冲存储器中；以及一写入步骤，其藉由分别对应于多个被测试存储器而设置的多个不良资讯写入部，将第1不良资讯同时写入至多个被测试存储器的多个通用缓冲存储器中所储存的不良位址资讯所示的不良位址中。

依据本发明的第4形式，在多个被测试存储器同时进行测试用的测试方法中包含以下各步骤：一产生步骤，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于位址信号和数据信号而应输出的期待值信号；另一产生步骤，其藉由分别对应于多个被测试存储器而设置的多个逻辑比较器来对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；一储存步骤，其藉由分别对应于多个被测试存储器而设置的多个失效存储器，使多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；一不良资讯产生步骤，其藉由分别对应于多个被测试存储器而设置的多个存储器控制器，且依据多个失效存储器所储存的失效数据以产生被测试存储器中固有的格式的不良资讯；另一储存步骤，其藉由分别对应于多个被测试存储器而设置的多个通用缓冲存储器来储存多个存储器控制器所产生的不良资讯；以及一写入步骤，其藉由分别对应于多个被测试存储器而设置的多个不良资讯写入部，将多个通用缓冲存储器中所储存的不良资讯写入至多个被测试存储器中。

又，上述发明的概要并未列举本发明的必要的特征的全部，这些特征群的下位组合(sub-combination)亦属本发明。

依据本发明所属的测试装置和测试方法，即使多个被测试存储器同时测试时，测试的效能(through-put)仍可向上提升。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是测试装置100的构成的一例。

图2是测试装置100的数据转送处理的概要图。

图3是存储器控制器120的机能构成的一例。

图4(a)是供给至DUT150中的位址信号的数据构成的一例。图4(b)是次(sub)波形整形器132的输入信号的数据构成。

图5是由测试装置100来进行的测试方法的流程的一例。

图6是由测试装置100来进行的测试方法的流程的一例。

图7是反及(NAND)型快闪存储器的构成。

图8是先前技术所属的测试装置800的构成。

图9是先前技术所属的测试装置800的数据转送处理的概要图。

100：测试装置                102：图样产生器

104：主波形整形器            106：个别测试单元

108：接口                    110：CPU

112：测试总线                120：存储器控制器

121：外部总线                122：通用缓冲存储器

123：内部总线                124：方块失效存储器

126：不良方块计数器          128，130：失效资讯存储器

132：次波形整形器            134：逻辑比较器

136：多任务器                138：驱动器

140：位准比较器              150：被测试装置(DUT)

300：数据读出部              302：失效判断部

304：方块位址取得部          306：不良位址资讯产生部

308：位址指标控制部          800：测试装置

802：图样产生器              804：主波形整形器

806：个别测试单元            808：接口

810：CPU                     812：测试总线

822：通用缓冲存储器          823：内部总线

824：方块失效存储器          826：不良方块计数器

832：次波形整形器            834：逻辑比较器

836：多任务器                838：驱动器

840：位准比较器              850：被测试装置(DUT)

具体实施方式

以下将依据本发明的实施形式来说明本发明，但以下的实施形式不是用来限定各申请专利范围所属的发明。又，实施形式中所说明的特征的组合的全部不限于发明解决手段中所必须者。

图1是本发明的一实施形式中所属的测试装置100的构成的一例。测试装置100具备：图样产生器102，主波形整形器104，多个各别的测试单元106，接口108，CPU110以及测试总线112。多个各别的测试单元106分别具有：存储器控制器120，外部总线121，通用缓冲存储器122，内部总线123，方块失效存储器124，不良方块计数器126，失效资讯存储器128，失效资讯存储器130，次(sub)波形整形器132，逻辑比较器134，多任务器136，驱动器138以及位准比较器140。测试装置100分别对应于多个被测试存储器DUT150而设置着。DUT150例如是反及(NAND)型快闪存储器。

测试装置100分别藉由多个各别的测试单元106来同时对多个DUT150各别地进行测试，依据多个DUT150的各别的测试结果，使不良资讯各别地同时写入至多个DUT150中。具体而言，对DUT150的反及(NAND)型快闪存储器所具有的每一方块区中”是否存在不良单元”进行测试，作成不良位址资讯以显示不良单元所存在的方块区，使不良资讯写入至该不良位址资讯所示的方块区所具有的扩张区中，或使不良位址资讯写入至DUT150所具有的特殊区中。在测试装置100中，对应于多个DUT150而设的存储器控制器120藉由同时作成多个DUT150中每个的不良位址资讯，此时由于可使不良资讯或不良位址资讯的产生所需要的时间降低，则可使测试的效能(through-put)向上提升。以下将就测试装置100所具备的各构成元件的动作来作说明。

测试总线112连接着图样产生器102，接口108以及CPU110以使通信继续。CPU110经由测试总线112以控制图样产生器102和接口108。又，依据图样产生器102和接口108而来的要求以进行各种处理。接口108连接着存储器控制器120和测试总线112，以控制存储器控制器120和CPU110之间的通信。

图样产生器102产生一种供给至多个DUT150中的位址信号和数据信号，以供给至主波形整形器104中。又，图样产生器102使已产生的位址信号供给至多个方块失效存储器124中。又，图样产生器102产生一种DUT150对应于位址信号和数据信号时应输出的期待值信号，以供给至逻辑比较器134。又，图样产生器102藉由供给一种控制信号(以下称为“FCM信号”)，以控制多个通用缓冲存储器122，多个次波形整形器132以及多个多任务器136的动作。又，图样产生器102在对DUT150写入不良资讯时，会产生一种显示DUT150的页区所用的页位址信号，其与不良资讯同时供给至多个次波形整形器132中。主波形整形器104使图样产生器102所产生的位址信号和数据信号整形成DUT150测试时所需要的格式的波形，以供给至多个各别的测试单元106所各别具有的多任务器136中。

多任务器136依据图样产生器102所供给的FCM信号来选取主波形整形器104所供给的位址信号和数据信号。然后，驱动器138将多任务器136所选取的位址信号和数据信号施加至DUT150。

位准比较器140藉由对DUT150对应于位址信号和数据信号而输出的输出信号来和一种预定的门限(threshold)值电压进行比较，将该输出信号变换成2值的输出信号以供给至逻辑比较器134。逻辑比较器134对由位准比较器140所供给的输出信号和图样产生器102所供给的期待值信号进行比较，在输出信号和期待值信号不一致时产生一种失效数据，以供给至方块失效存储器124中。该方块失效存储器124将逻辑比较器134所产生的失效数据对应地储存在图样产生器102所供给的位址信号所示的位址中。本实施形式中，图样产生器102产生一种位址信号，其显示DUT150的方块区的位址所在的方块位址。该方块失效存储器124使失效数据储存在DUT150所具有的每一方块区中。又，不良方块计数器126藉由对逻辑比较器134所产生的失效数据进行计数，以对DUT150所具有的不良的方块区的数目进行计数。藉由不良方块计数器126所计算的失效数据数例如可用在软体所进行的DUT150的不良解析中或用在良否判定等。

外部总线121连接着通用缓冲存储器122和存储器控制器120以使通信继续。又，内部总线123使方块失效存储器124，不良方块计数器126，失效资讯存储器128以及失效资讯存储器130都和存储器控制器120相连接，以使通信继续。

存储器控制器120经由内部总线123来参考该方块失效存储器124，以读出方块失效存储器124中所储存的失效数据。依据已读出的失效数据以产生不良位址资讯，其显示DUT150所具有的不良的方块区的方块位址。然后，存储器控制器120经由外部总线121使不良位址资讯供给至通用缓冲存储器122中。存储器控制器120产生DUT150中固有的格式的不良位址资讯，以供给至通用缓冲存储器122中。又，存储器控制器120应产生DUT150中固有的格式的不良位址资讯，且依据对应于DUT150的种类所载入的程式来动作。

通用缓冲存储器122储存着存储器控制器120所产生的不良位址资讯。然后，通用缓冲存储器122使不良资讯依序供给至次波形整形器132中。次波形整形器132依据图样产生器102所供给的FCM信号，通用缓冲存储器122所供给的不良资讯以及图样产生器102所供给的特殊区的位址显示用的位址信号，以产生DUT150中固有的格式的位址信号和数据信号。多任务器136依据图样产生器102所供给的FCM信号来选取次波形整形器132所供给的位址信号和数据信号。然后，驱动器138藉由将该多任务器136所选择的位址信号和数据信号施加至DUT150，使不良资讯写入至通用缓冲存储器122所储存的不良位址资讯所示的方块区所具有的页区的扩张区中，该页区的扩张区由图样产生器102所供给的页位址信号所显示。次波形整形器132和驱动器138是本发明的不良资讯写入部的一例，其以DUT150的种类所对应的格式的写入方式而使不良资讯写入至DUT150的扩张区中。

又，存储器控制器120经由内部总线123以读出方块失效存储器124中所储存的失效数据，依据已读出的失效数据以产生DUT150中固有的格式的不良资讯。不良资讯含有多种不良位址资讯，其显示DUT150所具有的不良方块区的方块位址。然后，存储器控制器120经由外部总线121使不良资讯供给至通用缓冲存储器122中。又，存储器控制器120经由内部总线123使不良资讯供给至失效资讯存储器130中。又，存储器控制器120应产生DUT150中固有的格式的不良资讯，且依据对应于DUT150的种类所载入的程式来动作。

通用缓冲存储器122储存着存储器控制器120所产生的不良资讯。然后，通用缓冲存储器122将不良资讯依次供给至次波形整形器132中。次波形整形器132依据图样产生器102所供给的FCM信号，依据通用缓冲存储器122所供给的不良资讯以及图样产生器102所供给的特殊区的位址显示用的位址信号以产生DUT150中固有的格式的位址信号和数据信号。多任务器136依据图样产生器102所供给的FCM信号来选取次波形整形器132所供给的位址信号和数据信号。然后，驱动器138藉由多任务器136所选取的位址信号和数据信号施加至DUT150中，使通用缓冲存储器122中所储存的不良资讯写入至图样产生器102所供给的位址信号所示的DUT150的特殊区中。次波形整形器132和驱动器138是本发明的不良资讯写入部的一例，以DUT150的种类所对应的格式的写入方式使不良资讯写入至DUT150的特殊区中。

失效资讯存储器128藉由位准比较器140以储存由DUT150的特殊区所读出的不良资讯。又，失效资讯存储器130藉由内部总线123以储存着存储器控制器120所产生的不良资讯。然后，藉由CPU110中操作用的软体来对失效资讯存储器128中所储存的不良资讯和失效资讯存储器130中所储存的不良资讯进行比较，以判定DUT150的良否。CPU110中操作用的软体是本发明的良否判定部的一例。

依据本实施形式中的测试装置100，对应于多个DUT150的每一个而分别设有存储器控制器120。藉由同时产生多个DUT150中每一个的不良位址资讯或不良资讯，则不良位址资讯或不良资讯产生时所需的等待时间即不会发生。因此，由测试终了到对DUT150的不良位址资讯或不良资讯的写入开始为止的时间即可减少。因此，多个DUT150并列测试时的测试时间可减少，测试的效能即可向上提升。又，存储器控制器120由于可对应于DUT150的种类而构成，则藉由测试装置100的销售者(vender)可构成该存储器控制器120，以产生一种对应于DUT150的种类的不良位址资讯和不良资讯。

图2是本实施形式的测试装置100的数据转送处理的概要图。多个各别的测试单元106所各别具有的多个存储器控制器120分别依据经由测试总线112和接口108之由CPU110而来的命令，以并列地进行该通用缓冲存储器122，方块失效存储器124或失效资讯存储器130的数据转送。又，多个存储器控制器120依照预先已载入的程式且以通用缓冲存储器122所储存的失效数据为基准以并列地产生不良位址资讯或不良资讯。

多个存储器控制器120采用微程式的方式且在构造上可灵活地对应于一连串的数据处理而形成。又，多个存储器控制器120采用一种总线构造以分别藉由外部总线121而各别地连接至相对应而设置的通用缓冲存储器122中，且藉由内部总线123而各别地连接至相对应而设置的方块失效存储器124和失效资讯存储器130中。

因此，多个存储器控制器120分别藉由一种与通用缓冲存储器122或方块失效存储器124和失效资讯存储器130不同的总线而连接着，由于可并列地进行数据转送，则通用缓冲存储器122和存储器控制器120之间的数据转送，以及存储器控制器120和方块失效存储器124或失效资讯存储器130之间的数据转送都可高速地处理。

图3是本实施形式的存储器控制器120的机能构成的一例。该存储器控制器120具备：数据读出部300，失效判断部302，方块位址取得部304，不良位址资讯产生部306以及位址指标控制部308。

数据读出部300藉由存储器控制器120对方块失效存储器124所供给的固定的位址，以读出方块失效存储器124的固定位址中所储存的数据。该方块失效存储器124储存着DUT150的每一方块区域中1位元的数据。具体而言，方块区域不良时，对应于该方块区域以储存着逻辑值1的失效数据，方块区域并非不良时，对应于该方块区域以储存着逻辑值0的数据。然后，数据读出部300同时读出该方块失效存储器124所定的位址中所储存的多个位元的数据(即，多个方块区域中的数据)。然后，失效判断部302判断数据读出部300所读出的多个位元的数据中是否含有逻辑值1的失效数据。

方块位址取得部304取得由方块失效存储器124所读出的多个位元的数据所对应的方块区的方块位址。然后，在失效判断部302判断数据读出部300所读出的数据中含有失效数据时，则不良位址资讯产生部306依据方块位址取得部304所取得的方块位址中的失效数据所对应的方块区的方块位址以产生不良位址资讯。然后，不良位址资讯产生部306使所产生的不良位址资讯供给至通用缓冲存储器122中且储存着。

又，不良位址资讯产生部306依据多个方块位址以产生一种不良资讯，其含有已生成的多个不良位址资讯。然后，不良位址资讯产生部306将已生成的不良资讯供给至通用缓冲存储器122和失效资讯存储器130中。又，位址指标控制部308一方面将位址指标增加，且另一方面将位址供给至通用缓冲存储器122，方块失效存储器124或失效资讯存储器130中。

依据本实施形式的测试装置100，由于对应于多个DUT150而具备一种包含上述功能的存储器控制器120，则可并列地产生一种与DUT150有关的不良位址资讯和不良资讯。因此，由于作成不良位址资讯和不良资讯所需的等待时间不会发生，则测试的效能可向上提升。

图4(a)是本实施形式的测试装置100中供给至DUT150中的位址信号的数据构成的一例。图4(b)是本实施形式中次(sub)波形整形器132的输入信号的数据构成。

例如，数据写入至DUT150中时，如图4(a)所示，由第1周期(cycle)和第2周期的数据中的行位址、第3周期，第4周期以及第5周期的数据中的列位址所保持的位址信号来进行存取(access)是必要的。然后，页位址显示用的6位元数据(A12、A13、A14、A15、A16、A17)包含在第3周期的数据中，方块位址显示用的11位元数据(A18、A19、A20、A21、A22、A23、A24、A25、A26、A27、A28)包含在第3周期，第4周期以及第5周期的数据中。因此，次波形整形器132藉由将该图样产生器102所供给的页位址和通用缓冲存储器122所供给的不良位址资讯所示的方块位址进行组合，以产生如图4(a)所示的DUT150中固有的位址信号。

如图4(b)所示，图样产生器102输出FCM信号且供给至次波形整形器132中，以显示由该图样产生器102所供给的页位址显示用的位址信号和由通用缓冲存储器122所供给的方块位址显示用的不良位址信号中的任一个是否被选取。又，图样产生器102输出一种含有命令数据(CMD)、A0～A7的数据(1)，一种含有A8～A11的数据(2)以及一种含有A12～A17的数据(3)且供给至次波形整形器132中。又，通用缓冲存储器122输出由位址指标(AP1、AP2、AP3)各别指定的包含A18至A19的数据(4)，包含A20～A27的数据(5)以及包含A28的数据(6)且供给至次波形整形器132中。

次波形整形器132依据图样产生器102所供给的FCM信号，图样产生器102所供给的数据(1)、(2)、(3)以及通用缓冲存储器122所供给的数据(4)、(5)、(6)，以产生图4(a)所示构成的位址信号。即，次波形整形器132供给该图样产生器102所供给的命令数据，数据(1)、数据(2)以分别作为第1周期、第2周期、第3周期的数据，供给一种包含A12至A17(其包含在图样产生器102所供给的数据(3)中)和A18至A19(其包含在通用缓冲存储器122所供给的数据(4)中)的数据以作为第4周期的数据，供给该通用缓冲存储器122所供给的数据(5)、(6)以分别作为第5周期、第6周期的数据，且与写入致能信号同时供给至DUT150中。

如上所述，由通用缓冲存储器122取得一种相当于方块位址的位址数据，由图样产生器102取得一种相当于页位址的位址数据，将这些位址数据合成以产生一种供给至DUT150中的位址信号。因此，分别对应于多个DUT150而设置的多个次波形整形器132藉由对该图样产生器102所供给的共通的页位址和每个DUT150都不相同的方块位址即时(real time)地进行切换，则对多个DUT150而言可并行地将不良资讯写入至不同方块区的共通的页区域中。又，通用缓冲存储器122不需储存页位址，由于可以只储存每个DUT150的方块位址，则可大大地节省存储时之容量。

图5是本实施形式中由测试装置100来进行的测试方法的流程的一例。图5中，特别是就读出验证测试的测试结果写入至DUT150的扩张区中时的流程来说明。

开始本测试(S500)，首先，图样产生器102施加图样至DUT150中，以进行DUT150的环境设定(S502)。又，清除该通用缓冲存储器122和方块失效存储器124所储存的数据(S504)。然后，逻辑比较器134藉由对一种对应于图样产生器102所产生的位址信号和数据信号时DUT150所输出的输出数据和该图样产生器102所产生的期待值信号进行比较，以进行读出验证测试(S506)。然后，逻辑比较器134在读出验证测试时若输出信号和期待值信号一致则前进至S512(S508-N)。另一方面，若输出信号和期待值信号不一致，则输出一种失效数据以供给至方块失效存储器124中(S508-Y)。方块失效存储器124在逻辑比较器134输出失效数据时即时地将失效数据写入至测试对象所在的每个方块区中(S510)。然后，DUT150的全部的方块区域中的测试终了时(S512-Y)前进至S514中。另一方面，DUT150的全部的方块区域中的测试未终了时(S512-N)，则回到S506。直至DUT150的全部的方块区域中的测试终了为止，重复进行S506至S512为止的处理。

其次，藉由对多个存储器控制器120的每个进行并列处理，则多个DUT150的每一个之中都进行由方块失效存储器124至通用缓冲存储器122的数据转送(S514)。具体而言，存储器控制器120产生该方块失效存储器124中所储存的失效数据所对应的方块区的方块位址显示用的不良位址资讯，以供给至通用缓冲存储器122中。

其次，通用缓冲存储器122用的位址指标初期化后(S516)，一方面读出通用缓冲存储器122中所储存的不良位址资讯，且将不良资讯写入至已读出的不良位址资讯所示的方块区的扩张区或特殊区中(S518)。位址指标控制部308使通用缓冲存储器122用的位址指标增加(S520)。然后，位址指标较预定的最大值还大时(S522-Y)，则本测试终了，转移至下次的测试(S524)。另一方面，位址指标较预定的最大值还小时(S522-N)，则返回至S518。直至位址指标较预定的最大值还大时为止，重复进行S518至S522为止的处理。

图6是由本实施形式的测试装置100来进行的测试方法的流程的一例。图6中特别是对”特殊区中是否可适当地写入不良资讯”作测试时的测试项目的流程来说明。

开始本测试项目(S600)，首先，图样产生器102施加图样至DUT150中，以进行DUT150的环境设定(S602)。然后，前次的测试中藉由存储器控制器120以读出DUT150的特殊区中已写入的不良资讯，且储存至失效资讯存储器128中(S606)。然后，与前次测试中藉由存储器控制器120而已写入至DUT150的特殊区中的不良资讯相同的不良资讯已被写入的失效资讯存储器130所储存的不良资讯须与由DUT150所读出的不良资讯储存用的失效资讯存储器128所储存的不良资讯进行比较，将该比较结果设定至状态暂存器中(S608)。在S608中，分别对应于多个DUT150而设置的多个存储器控制器120对每个DUT150进行并列处理。

其次，读出上述状态暂存器中已设定的比较结果(S610)，以判定2个不良资讯是否一致，即，判定该比较结果是否失效(S612)。然后，比较结果失效时(S612-Y)，该测试对象的DUT150被判定成不良而被拒绝(S614)。另一方面，比较结果未失效时(S612-N)，转移至下一个测试项目(S616)。

依据本实施形式的测试装置100，方块失效存储器124和通用缓冲存储器122之间，以及通用缓冲存储器122和失效资讯存储器130之间进行数据转送和数据变换所用的存储器控制器120由于是对应于多个DUT150的每个而设置，则数据转送和数据变换时的处理时间可大幅地下降。结果，多个DUT150同时进行测试时，可使测试的效能向上提升，进而使制造上的成品率向上提升，存储器的单价因此会下降。

以上虽然使用各实施形式来说明本发明，但本发明的技术范围不限于以上的实施形式所记载的范围。上述实施形式中亦可施加多种变更或改良。施加此种变更或改良后的形式亦包含在本发明的技术范围中，这由请求范围的记载即可明白。

依据本发明，即使多个被测试存储器同时测试时，测试的效能亦可向上提升。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附权利要求所界定者为准。

Claims (15)

1.一种多个被测试存储器同时测试用的测试装置，包括：

图样产生器，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于该位址信号和数据信号而应输出的期待值信号；

多个逻辑比较器，其分别对应于多个被测试存储器而设置且对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；

多个失效存储器，其分别对应于多个被测试存储器而设置且将多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；

多个存储器控制器，其分别对应于多个被测试存储器而设置且依据多个失效存储器所储存的失效数据以产生该被测试存储器的不良位址显示用的不良位址资讯；

多个通用缓冲存储器，其分别对应于多个被测试存储器而设置且储存着多个存储器控制器所产生的不良位址资讯；以及

多个不良资讯写入部，其分别对应于多个被测试存储器而设置且将第1不良资讯同时写入至多个被测试装置的多个通用缓冲存储器中所储存的不良位址资讯所示的不良位址中。

2.如权利要求1所述的多个被测试存储器同时测试用的测试装置，其中另外亦可具备多条第1总线，其分别用来连接多个失效存储器和多个存储器控制器；以及

多条第2总线，其分别用来连接多个存储器控制器和多个通用缓冲存储器。

3.如权利要求1所述的多个被测试存储器同时测试用的测试装置，其中存储器控制器亦可产生被测试存储器中固有的格式的不良位址资讯，以供给至通用缓冲存储器中。

4.如权利要求3所述的多个被测试存储器同时测试用的测试装置，其中存储器控制器应产生被测试存储器中固有的格式的不良位址资讯，且对应于被测试存储器的种类而依据已载入的程式来动作。

5.如权利要求1所述的多个被测试存储器同时测试用的测试装置，其中被测试存储器具备多个方块区，各方块区分别具有多个页区，各页区分别含有数据储存用的主区和第1不良资讯储存用的扩张区，

失效存储器储存着被测试存储器每个方块区中的失效数据，

存储器控制器参考各失效存储器以产生不良位址资讯，其显示被测试存储器所具有的不良的方块区的方块位址，

通用缓冲存储器储存着存储器控制器所产生的不良位址资讯，以及

不良资讯写入部亦可使第1不良资讯写入至通用缓冲存储器所储存的不良位址资讯所示的方块区所具有的扩张区中。

6.如权利要求5所述的多个被测试存储器同时测试用的测试装置，其中图样产生器产生页区显示用的页位址信号，以供给至多个不良资讯写入部中，以及

多个不良资讯写入部将第1不良资讯写入至各别对应于多个被测试存储器而设置的多个通用缓冲存储器所储存的不良位址资讯所示的方块区所具有的扩张区中，此扩张区亦是图样产生器所产生的页位址信号所示的页区的扩张区。

7.如权利要求1所述的多个被测试存储器同时测试用的测试装置，其中存储器控制器亦可具有：

数据读出部，其将失效存储器所定的位址中所储存的数据读出；

失效判断部，其用来判断数据读出部已读出的数据中是否含有失效数据；以及

不良位址资讯产生部，若失效判断部判断数据读出部已读出的数据中含有失效数据，则产生不良位址资讯。

8.如权利要求1所述的多个被测试存储器同时测试用的测试装置，其中多个存储器控制器依据多个失效存储器中所储存的失效数据以产生被测试存储器中固有的格式的第2不良资讯，

多个通用缓冲存储器储存着多个存储器控制器所产生的第2不良资讯，以及

多个不良资讯写入部亦可将多个通用缓冲存储器中所储存的第2不良资讯写入至多个被测试存储器中。

9.如权利要求8所述的多个被测试存储器同时测试用的测试装置，其中存储器控制器应产生被测试存储器中固有的格式的第2不良资讯，且对应于被测试存储器的种类而依据已载入的程式来动作。

10.如权利要求8所述的多个被测试存储器同时测试用的测试装置，其中该测试装置更可具备：

多个第1失效资讯存储器，其分别对应于多个被测试存储器而设置着且储存着多个存储器控制器所产生的第2不良资讯；

多个第2失效资讯存储器，其分别对应于多个被测试存储器而设置着且储存着多个被测试存储器所读出的第2不良资讯；以及

良否判定部，其藉由对第1失效资讯存储器所储存的第2不良资讯和第2失效资讯存储器所储存的第2不良资讯进行比较，以判定多个被测试存储器的良否。

11.如权利要求10所述的多个被测试存储器同时测试用的测试装置，其中该测试装置另外具备多条第1总线，其分别用来连接多个失效存储器和多个第1失效资讯存储器以及多个存储器控制器；以及

多条第2总线，其分别用来连接多个存储器控制器和多个通用缓冲存储器。

12.如权利要求11所述的多个被测试存储器同时测试用的测试装置，其中被测试存储器具备数据储存用的多个主区和第2不良资讯储存用的特殊区，以及

不良资讯写入部将第2不良资讯写入至被测试存储器所具备的特殊区中。

13.一种多个被测试存储器同时进行测试用的测试装置，其具备：

图样产生器，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于位址信号和数据信号而应输出的期待值信号；

多个逻辑比较器，其分别对应于多个被测试存储器而设置且对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；

多个失效存储器，其分别对应于多个被测试存储器而设置且将多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；

多个存储器控制器，其分别对应于多个被测试存储器而设置且依据多个失效存储器所储存的失效数据以产生该被测试存储器中固有的格式的不良资讯；

多个通用缓冲存储器，其分别对应于多个被测试存储器而设置且储存着多个存储器控制器所产生的不良资讯；以及

多个不良资讯写入部，其分别对应于多个被测试存储器而设置且将多个通用缓冲存储器中所储存的不良资讯写入至多个被测试存储器中。

14.一种多个被测试存储器同时进行测试用的测试方法，其包含以下各步骤：

一产生步骤，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于该位址信号和数据信号而应输出的期待值信号；

另一产生步骤，其藉由分别对应于多个被测试存储器而设置的多个逻辑比较器来对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；

一储存步骤，其对应于位址信号所示的位址而使失效数据储存于分别对应于多个被测试存储器而设置的多个失效存储器中；

一不良位址资讯产生步骤，其藉由分别对应于多个被测试存储器而设置的多个存储器控制器，且依据多个失效存储器所储存的失效数据以产生该被测试存储器的不良位址显示用的不良位址资讯；

另一储存步骤，其使多个存储器控制器所产生的不良位址资讯储存在分别对应于多个被测试存储器而设置的多个通用缓冲存储器中；以及

一写入步骤，其藉由分别对应于多个被测试存储器而设置的多个不良资讯写入部，将第1不良资讯同时写入至多个被测试存储器的多个通用缓冲存储器中所储存的不良位址资讯所示的不良位址中。

15.一种多个被测试存储器同时进行测试用的测试方法，其包含以下各步骤：

一产生步骤，其产生一种供给至多个被测试存储器中的位址信号和数据信号以及产生一种被测试存储器对应于该位址信号和数据信号而应输出的期待值信号；

另一产生步骤，其藉由分别对应于多个被测试存储器而设置的多个逻辑比较器来对多个被测试存储器对应于位址信号和数据信号而输出的输出信号和该期待值信号进行比较，在该输出信号和期待值信号不一致时产生失效数据；

一储存步骤，其藉由分别对应于多个被测试存储器而设置的多个失效存储器，使多个逻辑比较器所产生的失效数据对应地储存在位址信号所示的位址中；

一不良资讯产生步骤，其藉由分别对应于多个被测试存储器而设置的多个存储器控制器，且依据多个失效存储器所储存的失效数据以产生该被测试存储器中固有的格式的不良资讯；

另一储存步骤，其藉由分别对应于多个被测试存储器而设置的多个通用缓冲存储器来储存多个存储器控制器所产生的不良资讯；以及

一写入步骤，其藉由分别对应于多个被测试存储器而设置的多个不良资讯写入部，将多个通用缓冲存储器中所储存的不良资讯写入至多个被测试存储器中。

Images