CN1409323A - 用于存储存储器测试信息的方法和装置 - Google Patents

用于存储存储器测试信息的方法和装置 Download PDF

Info

Publication number
CN1409323A
CN1409323A CN02127244A CN02127244A CN1409323A CN 1409323 A CN1409323 A CN 1409323A CN 02127244 A CN02127244 A CN 02127244A CN 02127244 A CN02127244 A CN 02127244A CN 1409323 A CN1409323 A CN 1409323A
Authority
CN
China
Prior art keywords
row
storer
address
subclauses
clauses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02127244A
Other languages
English (en)
Other versions
CN100458743C (zh
Inventor
M·A·穆林斯
A·J·索瓦格奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1409323A publication Critical patent/CN1409323A/zh
Application granted granted Critical
Publication of CN100458743C publication Critical patent/CN100458743C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

用于存储存储器测试信息的方法和装置。所述方法包括存储与在测试存储器时检测到的故障存储器单元的位置和数目有关的信息部分的步骤；在检测到故障存储器单元时更新存储的信息的步骤，指示要分配第一类型存储器备件以修复一个故障存储器单元，要分配第二补充类型存储器备件以修复该故障存储器单元，或该存储器不可修复。第一类型存储器备件相应于存储器的行和列部分中的一个，第二补充类型存储器备件相应于存储器的行和列部分中的另一个。

Description

用于存储存储器测试信息的方法和装置
相关申请
本发明要求在35U.S.C.§119(e)下对美国专利申请No.60/296,789的优先权，所述申请的名称为“错误存储器”，2001年6月8日申请，其全部内容结合在此作为参考。
技术领域
所描述的是用于存储存储器测试信息的方法和装置。特别说明了为存储对具有冗余存储器电路的存储器的存储器测试信息的方法和装置。
背景技术
常规存储器测试包括识别存储器阵列的所有故障存储器地址和识别这些存储器地址的哪一个(一些)位故障。典型的存储器测试包括在一个存储器中写入数据模式，然后读出该存储器的输出并与期望值或模式比较。在期望的和实际读出的存储器值之间的不匹配存储在一个外部存储器映像中，通常位于存储器测试器自身内。
在执行所有测试模式和识别和存储故障地址(和位)后，然后测试器可以对存储的错误数据执行修复分析以决定哪一些故障地址行和/或列(或I/O)位(或单元)需要用可用的冗余(或备用)存储器单元替换而使存储器可完全操作。故障存储器信息通常在所有存储器测试结束时被分析。这允许修复算法考虑所有故障的存储器信息以便决定最优修复配置，它能最大化存储器操作和以最经济的方式使用冗余存储器单元。另外，同时考虑所有故障的存储器信息，可以在对不可修复的情形浪费珍贵的测试和修复时间之前，早期识别不可修复存储器条件和舍弃存储器。
与大多数常规测试器相关的限制是需要动态产生和使用修复信息。由于使用冗余存储器单元的效率低下，导致减少总的存储器产出。这些限制也使得存储器测试在开发更快更密的存储器中成为最昂贵耗时的处理。
例如，和用以进行测试的存储器单元的操作频率相比，常规存储器测试通常具有较慢的处理时钟速度。相对较慢的时钟速度使它不能决定在测试下的存储器能否在正常操作速度下正常运行。另外，在正常运行速度下收集错误信息不可能使用这些较慢的常规测试器。结果，测试器必须能够存储大量错误数据，然后使用一个“脱机”执行修复算法分析这一大量数据。使用常规测试器，错误存储器必须和总的期望的故障位数一样大。此外，随着存储器密度继续增加，已经受限制的测试器存储器也必须增加并且测试器的处理功率必须增加，以便能够处理更复杂的修复算法解决方案。
与常规测试器相关的另一个限制是它们通常受限的I/O容量。随着存储器变得更密，测试存储器所需要的I/O数目也必须增加。I/O受限的测试器将不能一次测试整个存储器，需要把测试程序分成几个较小的测试。存储器测试的细分导致总测试时间增加。这将显著增大与存储器制造相关的费用。
存储器设计者已经使用嵌入式自测试(或BITS)技术来解决这样一些关心的问题。使用BIST，在和存储器自身所在同一半导体芯片(或晶片)上制造用于测试存储器的模式产生器。这允许BIST电路在“使用速度”下测试存储器，消除了以低于运行速度的速度测试存储器而导致不能检测错误的担心。另外，BIST电路说明与今天I/O受限的测试器相关的担心。
另外，常规BIST技术存在限制。例如，大量错误存储器仍然必须结合到BIST电路中以便存储错误的存储器信息。另外，附加的存储器和处理器资源必须结合到存储器中以执行修复算法处理。因为空间和处理器限制，只有有限量的错误存储器和修复代码可以集成到BIST设计中。结果，常规BIST技术继续使用“抽点打印”来监测故障存储器位置。这需要修复算法“随机”处理故障的存储器信息，其如上所述导致无效使用包含在存储器芯片中的冗余存储器单元。
因此，需要改进存储从存储器测试产生的故障存储器信息的技术，它将释放对测试器提出的错误存储器需求和减少修复算法的复杂性使之成为一个简单得多的任务。特别是，需要一种改进的技术来只存储对完全分析和产生修复信息所需要的故障存储器信息。
发明内容
因此，一个目的是以高效方式对所有故障存储器信息提供一种芯片上存储。另一个目的是对所有故障存储器信息提供一种以运行速度的存储。再一个目的是支持具有大量I/O总线存储器的存储器测试。还有一个目的是在启动一们修复算法前检测确定的不可修复存储器故障条件。再一个目的是减少修复算法自身的复杂性。这些目的通过用压缩与故障存储器位置相关的信息的方法和装置来实现。
根据一个方面，一种用于存储存储器测试信息的方法包括存储一部分与在测试存储器时检测到的故障存储器单元的位置和数目有关的信息的步骤。在检测到故障存储器单元时更新存储的信息，以指示要分配第一类型存储器备件来修复故障存储器单元，要分配第二补充类型存储器备件以修复该故障存储器单元，或者存储器是不可修复的。第一类型存储器备件相应于存储器的行和列部分中的一个，第二类型补充类型存储器备件相应于存储器行和列部分中的另一个。
根据一个有关方面，更新存储的信息，以指示为修复故障存储器单元而要分配的那类存储器备件根据在故障存储器单元所在处的存储器的各个行或列部分的故障存储器单元的数目是否超过可用补充类型存储器备件的数目而定。
根据另一个有关方面，在一个具有行和列部分的表中存储信息，该表的每一行或列部分包含至少一个地址/错误计数条目对，用于存储故障存储器单元所在处的存储器的各个行或列部分的一个地址，和在该存储器的各个行或列部分中检测到的故障存储器单元的数目。
根据再一个有关方面，本方法进一步包括判断在故障存储器单元所在处的存储器的行和列部分的至少一个地址和在所述表中存储的一个地址条目之间是否存在匹配的步骤。
根据另一个有关方面，如果存在匹配，则本方法进一步包括，如果成对的错误计数条目等于可用补充类型存储器备件的数目，则增加与匹配地址条目配对的错误计数条目的步骤。如果在表的行和列部分都存在匹配，则本方法进一步包括，如果成对的错误计数条目小于可用补充类型存储器备件的各数目的话，增加与匹配地址条目配对的错误计数条目的步骤。
根据另一个有关方面，如果在表的行和列部分的一个中存在匹配，则本方法进一步包括判断不包括匹配地址条目的表的行或列部分是否已满的步骤。如果不包括匹配地址条目的表的行或列部分未满，则本方法进一步包括，如果成对的错误计数条目小于可用补充类型存储器备件的数目的话，增加与匹配地址条目配对的错误计数条目，和在不包括匹配地址条目的表的部分增加一个地址/错误计数条目对的步骤，增加的条目对包括故障存储器单元所在存储器的行和列部分不匹配表的一个地址条目与一个错误计数的地址。如果不包括匹配地址条目的表的行或列部分已满，则更新表中存储的信息以指示存储器不可修复。
根据另一个有关方面，如果不存在匹配，则本方法进一步包括判断表的行和列部分是否至少有一个已满的步骤。如果表的行或列部分哪一个都不满，则本方法进一步包括在表的行和列部分两者都增加一个地址/错误计数条目对的步骤，每一增加的条目对包括故障存储器单元所在处的存储器的行或列的各个地址和一个错误计数。如果表的行和列部分的至少一个已满，则更新表中存储的信息，指示存储器不可修复。
根据另一个有关方面，如果一类存储器备件的总数目大于补充类型存储器备件的总数目，则判断是否存在匹配的步骤包括，在比较相应于具有较小总备件数目的该类型存储器备件的存储器的行或列部分的地址与在表中的地址条目之前比较相应于具有较大总备件数目的该类型存储器备件的存储器的行或列部分的地址与在表中的地址条目的步骤。
根据另一个有关方面，如果第一和第二类型存储器备件的总数目相等，则判断是否存在匹配的步骤包括，随机选择故障存储器单元所在处的存储器的行和列部分的一个地址，在比较未随机选择的存储器的行或列地址与表中的地址条目之前比较该随机选择的存储器的行或列地址与表中的地址条目。
根据另一个有关方面，本方法进一步包括连接在表的行部分中包含的地址/错误计数条目对与在表的列部分中包含的相关的地址/错误计数条目对的步骤。给相应于具有较大总备件数目的那种类型存储器的表的行或列部分的每一地址/错误计数条目对增加一个用于存储一个唯一的连接ID的连接标识符条目，用于连接在表的行部分中包含的地址/错误计数条目对与在表的列部分中包含的相关的地址储误计数条目对。唯一的连接ID的数目等于具有较小总备件数目的那种类型的存储器备件的数目。
根据另一个有关方面，所述表表示第一类型存储器备件的至少一个与第二补充存储器类型的至少一个相交处的存储器部分。
应该强调，在说明书以及权利要求中所用的术语“包括”指所述特征、步骤或部件的存在，但是这一术语的使用不排除在其中存在或增加一个或者多个其它特征、步骤、部件或组。
附图说明
根据下面详细的说明，参考附图，上述目的、特征和优点显见，附图中相似的参考号码标识相似的或相同的元件。
图1表示一个一般化的错误存储器确定图；
图2A和2B表示使用可用存储器备件修复检测到的存储器单元错误；
图3A和3B表示一个错误存储器表的行和列部分。
图4A和4B表示具有一些检测到的故障存储器位置的例示存储器部分；
图5A、5B和5C表示为在图4A和4B所示例示存储器部分的错误存储器处理的各个阶段；
图6表示图4A和4B所示例示存储器部分的修复；
图7表示一个顶级流程图，表示一个错误存储器处理的实施例实例；
图8表示当只检测到一个存储器单元错误时，为处理错误的子例程实例的流程图；
图9表示当检测到多于一个存储器单元错误时，为处理错误的子例程实例的流程图；
图10表示具有R行和C列的一个存储器部分。
具体实施方式
下面参考附图说明优选实施例。在下面的说明中，不详细说明公知的功能和/或构造以避免由于不必要的细节模糊本说明。
冗余电路
如上面简要说明，为实现高效修复而包括进来的冗余电路由存储器阵列组成，这些阵列通过多路转换(或映射)备件存储器单元到识别的故障存储器位置可以替换故障存储器位置。来自修复算法的修复信息指示如何映射备件行或列单元到故障存储器位置。一个用于修复故障存储器位置的有效算法在待审美国专利申请No.60/296,793中说明，其名称为“适于芯片上实现的修复分析算法”，具有和本申请共同的受让人，相应的实用新型申请和本申请同一天递交。
只需要一个备件存储器单元来修复任何给定的故障存储器位。通常，用可寻址的行备件单元和列备件单元构造备件存储器单元电路。在这种构造中，与一个给定的行地址相关的所有存储器位在一个备件行被映射到该位置时都被置换。类似地，映射一个备件列到存储器将置换在该列中包含的所有存储器位。行和列地址的每一相交都选择一组存储器位(或多个单元)。
其它的冗余电路构造也能够映射备件I/O。这些配置把几个列存储器阵列组合到一个输出驱动器中。这允许在多个列地址中存在的个别数据位用单一备件列替换。备件列为一个列地址替换一组I/O。相应地，在通篇文献中使用术语“列”既指列也指I/O型冗余电路。
在具有几个存储器核的存储器芯片中，为修复各种存储器核包含的备件行和备件列可以个别配置。在一个给定的冗余电路中彼此相交的备件行和列的数目在判断与该冗余电路相关的错误存储器表的配置中是一个重要的设计准则。可以认为每一错误存储器表表示备件行与在一个特别核中的备件列相交处的一个子块。每一备件行和备件列可以修复行和列地址的一个范围。这一范围定义一个称为“分析块”的区域。一个分析块的行和列地址范围把存储器核分为较小的独立的区域。分析块的备件行和备件列可以在多个子块之间共享。共享数量取决于特定存储器核的冗余结构。
在能够修复一个相关的行和列地址的范围之外，子块还具有可以用于修复在子块自身内的所有故障位置的专用备件行和备件列。类似地，如果给子块配置备件行和备件I/O，则也具有这一能力-该子块具有可以用于修复在该子块内的所有故障位置的专用的备件行和备件I/O。
如上所述，每一子块的备件行和列单元或I/O的数目可以在驻留在存储器芯片上的不同存储器核上变化。虽然下面说明的实施例实例具有使用在每一子块有两个备件行和一个备件列(或I/O)的存储器核，但是熟悉本技术领域的人理解，其它使用每一子块有任何数目备件单元或I/O的构造也是可能的。
错误存储器表
使用错误存储器表只存储这样一些信息，修复分析算法需要这些信息为产生必需的修复代码以映射识别的故障存储器单元到备件位置。这与常规错误存储器技术不同，后者存储用于修复处理的所有故障信息。如上所述，每一存储器单元(或I/O)覆盖一个地址范围，因此可以一次修复一些地址。
例如，给定一个具有一个一次可以置换例如4行地址的备件单元的存储器核，该地址的最低两位(LSB)可以考虑为是一个地址。如果识别到存储器错误是一个存储器核的行地址1和行地址3，则备件行将置换行地址0、1、2、和3。错误存储器表于是解释行地址0、1、2、和3为同一地址。这只是减少可以存储并驱动修复分析算法的故障存储器信息的数量的一种方法。
图1表示一个一般化的错误存储器确定图。根据在任何给定的冗余电路结构中的可用备件行和列(或I/O)的数目可以从该一般化的图导出具体的决定图。对错误存储器表重要的是支配它的表条目的规则。这些规则基于在该表表示的子块中的可用备件的数目。
两个一般的规则支配图的条目。首先，如果在一个给定的列地址上故障数目超过可用备件行的数目，则必须使用备件列。这一情况在图2A中表示。第二，如果在一个给定的行地址上故障数目超过可用备件列(或I/O)的数目，则必须使用备件行。这一情况在图2B中表示。在备件I/O可用的情况下，需要另外一个表条目规则-当多个I/O在同一地址具有故障，并且超过可用备件I/O的数目，则必须使用备件行。
记住这些一般规则，一般安排图1所示图使具有在图上水平相间的I/O(或列)信息和垂直相间的行信息。垂直的标题102和水平的标题104分别说明相应行更新和列更新表的当前条件(见图3A和3B)。这些标题表示各表是否：1)不包含匹配正被处理的故障的当前行和/或列地址的条目且未满；2)包含一个匹配正被处理的故障的当前行和/或列地址的条目；和3)已满且不包含匹配正被处理的故障的当前行和/或列地址的条目。这些标题还包含为各个表条目指示当前行和列错误计数的信息。
在确定图中的每一块106包括定义怎样根据当前表条目和正被处理的故障的地址位置修改行更新和列更新表的信息。左下块条目108相应于行更新表命令；左上单元条目110表示列更新表命令；右下单元条目112或空或设定为“NG”，指示正被处理的存储器核“不好”或不可修复。
图3A和3B分别表示行更新和列更新(或I/O更新)表。表的大小和表条目的大小依赖于在一个给定的子块中的可用备件行和列(或I/O)的数目。继续具有两个备件行和一个备件I/O的子块的示例，表的行条目的数量为4——每个可用备件行2个条目，加上两个为由两个可用的备件行与单一可用的备件列每一相交的条目。相似地，表列条目的数目是3-一个条目为单一可用备件列，加上两个为该单一可用备件列与两个可用备件行的每一相交的条目。
每一行更新和列更新表包括为当前错误计数的条目。在图示例子中的错误计数条目的大小是两位。每一个表也具有为正被修复的行和列故障的地址的相应条目。最后，行更新表包括连接一个给定的行修复到相应列修复的条目。对于该例，列ID条目的长度也是两位。关于错误存储器表的大小和它的各个条目的大小的细节在下面名称为“错误表大小的计算”一节中详细说明。
通常，必须存储故障存储器单元的所有地址以便为修复分析算法恰当选择如何为确定子块安排备件行和列。通过使用这里说明的技术，每一备件单元或I/O可以同时修复几行，允许几个地址作为在错误表中的一个单地址表示。在后面的例子中，可以寻址每一备件行修复存储器中4个相邻的行。
为进一步减少错误存储器表需要的大小的其它技术包括不在该错误表中存储冗余错误，为一个给定地址具有错误的次数计数，不存储确定为在已经需要的备件行或备件列中的错误。组合这些技术在错误存储处理期间执行有限的修复分析以实现对为修复一个给定的存储器核必须使用的备件单元或I/O的预选。这些技术还允许在测试期间早期检测不可修复的存储器设备，节省珍贵的测试时间和资源。
说明例子
图4A和4B表示一个具有一些识别的故障存储器位置的子块的说明例子。图4A表示一个具有标以A到J的10个错误的子块。图4B中表示的表列出在该子块中错误存在的行和列位置。如前所述，在该例中的每一备件行能够置换子块中的4行。图5A到5D表示当实现上面关于在图4A所示例示子块说明的错误存储器技术时执行的各个步骤。
参考图5A，当检测到第一错误A时，为当前条目检查行和I/O表。如果不存在条目，则用相应行和列条目更新该表，如图中步骤1所示。因为错误A是就行地址4检测到的第一个错误，其映射到地址1，错误计数增加到1。使相应的列条目具有地址1和错误计数1。ID通过位置连接行地址到列地址。因为使相应的列地址条目在I/O表中的位置ID＝0，因此这一条目被连接到使用同样ID的行表条目。
在该表中的下一个错误是B。这一错误位于该子块的行地址2和列地址3。因为这些位置不匹配行或I/O更新表中的任何行和列条目，因此该表用当前错误信息再次更新。这在图中在步骤2表示。
图5B表示错误处理的下一阶段。在该例中下一个检测到的错误是C。这一错误位于行地址2和列地址1。这一错误的位置匹配行更新表中的一个当前条目，所以具有行地址2的行更新表条目的错误计数增加到2。这在图中的步骤3表示。应用上述一般规则，因为行2的错误计数超过了可用列备件的数目(在该例中是1)，因此该行必须用两个可用的备件行之一修复。因为行2的所有错误将通过分配一个行备件修复，因此为错误C的相应条目不需要增加到列表中。
下一个检测到的错误是错误D。该错误不与任何已存在的错误地址匹配，用新错误信息更新表。这在图中用步骤4表示。注意，在建立为错误D的条目后列条目表满。于是，任何检测到的不匹配任何当前列地址条目的另外的错误将使该设备不可修复，允许测试周期停止。
在该例中下一个检测到的错误是错误E。这一错误匹配I/O更新表中的一个当前列条目，但是不匹配任何当前行表条目。相应地，行表用新错误信息更新。注意，错误E行表条目的列ID设定为0，它相应于与列1关联的I/O表标识符。为ID＝0的错误计数增加到2以记录另外检测到的列错误。这些更新在图中用步骤5表示。
图5C表示错误存储器处理的下一阶段。在该例中下一检测到的错误是错误F。这一错误位于子块的行3和列1。该错误匹配具有2的一个错误计数的一个列条目(ID＝0)。该错误引起为列条目的错误计数超过可用行备件的数目。再次应用上面讨论的一般规则，分配单一可用列备件修复该错误。因为通过分配的列修复该错误，因此不需要在行条目表中增加相应条目。
重要的是要注意，如果增加的错误计数(3)不超过可用备件行(2)的数目，则该设备将决定为不可修复的。它的理由是行条目表已满，从而它不能更新行表来添加为行地址3的故障信息。这样确定表的大小，使得能容纳所有可修复的(和一些不可修复的)错误模式。这样，超过表条目的事实帮助确定在测试过程中早期识别不可修复的设备。
在存储器决定处理中忽略本例中的下3个错误，错误G、H、和I，它们都匹配已有条目。在修复分析处理中完全不需要考虑相同的错误。在该例中的最后一个错误，错误J，是一个新错误，但是它可以通过一个先前指定的行备件修复。这一事实可以用行表中的错误计数条目识别。具有值为2的行条目中的所有错误计数必须使用一个备件行，因为该值超过可用备件列。带有条目3的所有列条目必须用一个列备件修复，因为该值超过可用备件行的数目。
当处理完所有错误和完成错误存储器表时，修复分析算法解释表结果以决定是否可以实现成功修复。图6表示修复分析可以怎样解释错误存储器表以实现修复。检查错误存储器表的列更新部分，使用一个备件列C1来修复列地址1，因为为这一条目的错误计数(例如3)超过可用备件行的数目(例如2)。接着，使用两个可用备件行R1中的一个修复行地址2。再一次，分配备件行，因为为这一行地址的错误计数条目(例如2)超过可用备件列数目(例如1)。
最后，检查错误表的行更新部分以决定如何分配最后的可用行。回忆已经分配的备件列C1分配给列地址1，具有列ID＝0。相应地，具有列ID＝0的所有行地址错误条目将通过已经分配的备件列C1修复。行表的检查指示，除在行地址4记录的错误以外听有的错误要么通过分配的备件列C1修复，要么通过分配的备件行R1修复。相应地，分配最后可用的备件行R2以修复行4的错误D，在该子块中的所有错误用备件存储器单元或I/Os成功修复。
图示例子的处理流程图
图7是一个顶级流程图，表示一个错误存储器处理的实施例实例。该处理在一个定义为空运行的步骤702开始。接着，在步骤704进行判断是否从存储器例如在存储器芯片上包含的SRAM中取错误存储器(ES)表信息。如果没有作出取ES信息的决定，则处理返回到空运行状态702，但是如果作出取ES信息的决定，则转移到步骤706，在这里从SRAM中读取ES信息。在从SRAM读取ES信息后，处理转移到步骤708，在这里进行给SRAM写更新的ES信息的判断。如果作出给SRAM更新ES信息的决定，则在步骤710更新ES表，处理返回到702的空运行状态。如果不要更新ES表，则在步骤712开始错误检测和处理。
在步骤712测试一个子块以决定在I/O输入上活动的错误信号的数目，如果有的话。如果检测到多于一个错误信号的话，则处理转移到步骤720，并执行为处理多于一个错误信号的子例程。如果检测到一个或更少的错误信号，则处理转移到步骤714，在这里判断是否准确检测到一个错误信号。如果准确检测到一个错误信号，则处理转移到步骤718，并执行为处理准确一个错误信号的子例程。如果没有检测到错误信号，为当前周期不采取任何动作，处理通过步骤716转移到步骤708，在这里再次决定是否更新SRAM中的ES表。再次执行在步骤712到步骤720中的检测和处理错误信号处理。
图8表示为处理只检测到一个存储器单元错误时的错误的一个子例程实例的流程图。在该图中表示的一些步骤是对所示实例特定的，它包括一个具有一个备件列(或I/O)和两个备件行的冗余电路。应该理解，在该图中介绍的一般概念可以扩展到具有任何数目备件行和列的冗余电路。
该子例程在步骤802开始，例如从图7所示顶级处理中的步骤708被调用。在步骤804，把该错误的地址与在行更新表中的条目比较以决定是否存在行匹配。如果的确存在行匹配，则子例程前进到步骤806直到步骤822。在这些步骤中，在步骤808和814判断是否存在一个相应的I/O地址，如果是，则在步骤810和816判断I/O计数是否等于2。如果I/O计数等于2，然后如果行计数等于1，其在步骤806判定，则在步骤812增量行计数并设定I/O计数等于3。然而，如果在步骤806行计数不等于1，则在步骤818只增量I/O计数。
如果在步骤808和814未发现I/O匹配，或者如果在步骤810和816I/O计数不等于2，则如果在步骤806行计数等于1，则在步骤822只增量行计数。然而，如果在步骤806行计数不等于1，则在步骤820不采取动作。
如果在步骤804不存在行匹配，则在步骤838子例程判断行更新表是否已满。如果行表不满，则子例程在步骤824为I/O地址匹配检查I/O更新表。如果发现一个I/O地址匹配，则在步骤826检查I/O计数。如果I/O计数大于2(在该例中备件行的数目)，则在步骤828设定I/O计数为3，否则在步骤830增加一个新行条目并且相应I/O计数增量。如果在步骤824没有发现I/O匹配，则在步骤832判断I/O表是否已满。如果该表已满，则在步骤834把正被检查的存储器核标记为不可修复，否则在步骤836建立新行和I/O表条目。
如果在步骤838发现行表已满，则子例程在步骤840寻找一个相应的(I/O)地址匹配。如果未发现匹配，则在步骤834再次给存储器核标记为不可修复。如果发现一个I/O匹配，则在步骤842检查相应的错误计数。如果I/O错误计数是1，则将存储器核标记为不可修复，因为在行更新表中没有更多的附加空间可用。但是，如果在步骤842I/O计数不等于1，则设定I/O计数为3。在完成每一个表的更新后，在步骤846控制返回到图7所示主错误处理子例程。
图9是表示当检测到多于一个存储器单元错误时为处理错误的一个子例程实例的流程图。再一次，在该图中表示的一些步骤是对所示实例特定的，它包括一个具有一个备件列(或I/O)和两个备件行的冗余电路。如上所述，应该理解，在该图中介绍的一般概念可以扩展到具有任何数目备件行和列的冗余电路。
该子例程在步骤902开始，例如从图7所示顶级处理中的步骤718被调用。在步骤904检查行更新表。如果发现一个行匹配，则在步骤906设定行错误计数为2。然而，如果没有发现行匹配，则在步骤908判断行更新表是否已满。如果该表已满，则在步骤910标记正被测试的存储器核为不可修复。如果在步骤908判定该表未满，则建立一个新的表条目，其列ID值设定为3，并且错误计数设定为2。在步骤914控制返回到图7所示主错误处理子例程。
错误表大小的计算
从上述可以想起，这样确定错误表的大小，使得能够存放所有可修复的(和一些不可修复的)错误模式。下面说明可以计算错误表的大小以实现这一目的的一种方式。图10表示具有R行和C列的一个存储器子块。该子块包括为修复在一个分析块内的故障存储器单元的备件列SC和备件行SR。
如上所述，为在一个分析块内包括的每一子块需要一个单独的错误存储器表。图3A和图3B分别表示该错误表的行更新和列(或I/O)更新部分。表条目的格式包括地址/错误计数对。在具有最多备件的更新表(行或列)中包括一个附加的ID条目。该ID条目提供在错误存储器表的行和列部分之间的连接。
可以使用下面的等式计算行和列更新表中的计数/地址对的大小。
         RowCnt(行计数)＝[log2(Sc+2)]
         RowAddr(行地址)＝[log2(R)]
         ColumnCnt(列计数)＝[log2(SR+2)]
         ColumnAddr(列地址)＝[log2(C)]式中：Sc＝备件列(或I/O)的数目，
  R＝子块内的行的数目，
  SR＝备件行的数目，
  C＝子块内的列的数目。
可以使用下面的等式计算连接ID的值和所需要的连接ID的数目NID：
Figure A0212724400192
式中：CE＝列(或I/O)条目的数目＝SR*(SC+1)，
  RE＝行条目的数目＝SC*(SR+1)，
  NID＝连接ID的数目。
使用上述等式，可以如下计算错误存储器表的大小。
Figure A0212724400201
在对例示实施例的说明中为方便起见已经使用了一定的术语，但是不应该用它们限制这里说明的一般概念。例如，对于存储器或者存储器备件类型的“行”或“列”部分的任何特定参考都可以解释为包含存储器的这些部分或者存储器备件类型。在存储器备件类型的情况下，特定的术语在下面的意义上表示补充类型存储器备件，即如果不使用一种类型的存储器备件来修复一个给定的存储器单元位置的话，则可以使用另外的补充类型的存储器备件修复该位置。此外，术语“单元”或“存储器单元”可以解释为表示一个或多个存储器单元或在存储器中的一个或多个位置。
结合一些实施例实例说明了各个方面。为方便理解这些实施例，许多方面根据可以由一个计算机系统或微控制器的元件执行的动作序列加以说明。例如，可以看出，在每一个实施例中，可以用专门的电路(例如互连执行专门功能的分立逻辑门)、由一个或者多个处理器执行的指令、或由两者的结合来执行各种动作。
此外，例示实施例可以被认为部分任何形式的计算机可读存储介质，其内存储有适当的一组计算机指令，这些指令将使一个处理器执行这里说明的技术。因此，所述各个方面可以以许多不同形式实现，所有这些形式都被认为在已经说明的范围之内。对于各个方面中的每一个，任何这种实施形式都可以在这里被称为“配置”为执行一个说明的动作的“逻辑”，或另外可称为执行一个说明的动作的“逻辑”。
虽然已经说明了各种实施例实例，但是熟悉本技术领域的人理解，这些实施例仅是说明性的，许多其它的实施例也是可能的。本发明预期的范围由下面的权利要求定义，而不是前面的说明，落入权利要求范围内的所有改变都认为被包含在其中。

Claims (39)

1.一种存储存储器测试信息的方法，所述方法包括步骤：
存储与在测试存储器时检测到的故障存储器单元的位置和数目有关的信息部分；和
在检测到故障存储器单元时更新存储的信息，指示要分配第一类型存储器备件以修复一个故障存储器单元，要分配第二补充类型存储器备件以修复该故障存储器单元，或该存储器不可修复；
其中，第一类型存储器备件相应于存储器的行和列部分中的一个，第二补充类型存储器备件相应于存储器的该行和列部分中的另一个。
2.权利要求1的方法，其中，更新存储的信息以指示，要分配修复故障存储器单元的存储器备件的类型部分基于在故障存储器单元所在的存储器的各个行或列部分中的故障存储器单元的数目是否超过可用补充类型存储器备件的数目。
3.权利要求2的方法，其中，所述信息存储在具有行和列部分的一个表中，该表的每一行和列部分包括至少一个地址/错误计数条目对，用于存储故障存储器单元所在存储器的各个行或列部分的地址和在存储器的各个行或列部分中检测到的故障存储器单元的数目。
4.权利要求3的方法，进一步包括步骤：
判断在故障存储器单元所在处的存储器的行和列部分的至少一个地址和在所述表中存储的一个地址条目之间是否存在匹配。
5.权利要求4的方法，其中，如果存在匹配，则所述方法进一步包括步骤：
如果成对的错误计数条目等于可用补充类型存储器备件数目，则增加与匹配地址条目配对的错误计数条目。
6.权利要求4的方法，其中，如果在所述表的行和列部分都存在匹配，则所述方法进一步包括步骤：
如果成对的错误计数条目每一个都小于可用补充类型存储器备件的各数目，则增加与匹配地址条目配对的错误计数条目。
7.权利要求4的方法，其中，如果在所述表的行和列部分的一个中存在匹配的话，则所述方法进一步包括步骤：
决定不包括匹配地址条目的所述表的行或列部分是否已满。
8.权利要求7的方法，其中，如果不包括匹配地址条目的所述表的行或列部分不满，则所述方法进一步包括步骤：
如果成对的错误计数条目小于可用补充类型存储器备件的数目，则增加与匹配地址条目配对的错误计数条目；
在不包括匹配地址条目的表的部分增加一个地址/错误计数条目对，增加的条目对包括故障存储器单元所在处的存储器的行或列部分的不匹配表中一个地址条目的地址和一个错误计数。
9.权利要求7的方法，其中，如果不包括匹配地址条目的所述表的行或列部分已满，则更新表中存储的信息，以指示所述存储器不可修复。
10.权利要求4的方法，其中，如果不存在匹配，则所述方法进一步包括步骤：
判断所述表的行和列部分中的至少一个是否已满。
11.权利要求10的方法，其中，如果所述表的无论行还是列部分都不满，则所述方法进一步包括步骤：
在所述表的行和列部分上都增加一个地址/错误计数条目对，每一增加的条目对包括故障存储器单元所在存储器的行或列部分的各个地址和一个错误计数。
12.权利要求10的方法，其中，如果所述表的行和列部分中至少一个已满，则更新表中存储的信息，指示所述存储器不可修复。
13.权利要求4的方法，其中，如果一类存储器备件的总数目大于补充类型存储器备件的总数目，则决定是否存在匹配的步骤包括步骤：
在比较相应于具有较小总备件数目的那类存储器备件的存储器的行或列部分的地址与在所述表中的地址条目之前比较相应于具有较大总备件数目的那类存储器备件的存储器行或列部分的地址与在所述表中的地址条目。
14.权利要求4的方法，其中，如果第一和第二类型存储器备件的总数目相等，则决定是否存在匹配的步骤包括步骤：
随机选择故障存储器单元所在处的存储器的行和列部分的一个地址；
在比较未随机选择的存储器的行或列部分的地址与在所述表中的地址条目之前比较随机选择的存储器的行或列部分的地址与在所述表中的地址条目。
15.权利要求3的方法，进一步包括步骤：
连接在所述表的行部分中包含的地址/错误计数条目对和在所述表的列部分中包含的相关地址/错误计数条目对。
16.权利要求15的方法，其中，给相应于具有较大备件总数目的那类存储器备件的所述表的行或列部分的每一地址/错误计数条目对添加一个用于存储一个唯一的连接ID的连接标识符条目，用于连接在所述表的行部分中包含的地址/错误计数条目对和在所述表的列部分中包含的相关地址/错误计数条目对。
17.权利要求16的方法，其中，唯一的连接ID的数目等于具有较小备件总数目的那类存储器备件的数目。
18.权利要求3的方法，其中，所述表说明第一类型存储器备件的至少一个与第二补充类型存储器备件的至少一个相交处的一部分存储器。
19.权利要求3的方法，其中，所述表的大小用下述等式计算决定：式中
CE       ＝表的列部分中的条目数＝SR*(SC+1)；
RE       ＝表的行部分中的条目数＝SC*(SR+1)；
RowCnt    ＝表的行部分中的错误计数的大小＝[log2(Sc+2)]；
RowAddr   ＝表的行部分中的地址的大小＝[log2(R)]；
ColumnCnt ＝表的列部分中的错误计数的大小＝[log2(SR+2)]；
ColumnAddr＝表的列部分中的地址的大小＝[log2(C)]；
R         ＝存储器的行部分中的行数；
R         ＝第一或者第二类存储器备件的数目；
Sc       ＝补充类存储器备件的数目；
C         ＝存储器的列部分中的列数；和
ID        ＝连接ID的大小＝如果RE≥CE：[log2(CE)]；如果CE＞RE：[log2(RE)]。
20.权利要求1的方法，其中，存储器的行部分包括至少一行存储器和存储器的列部分包括至少一列存储器。
21.权利要求1的方法，其中，存储器的列部分包括至少一个输入/输出(I/O)设备，该至少一个I/O设备为至少一列存储器提供输入和输出路径。
22.一个用于存储存储器测试信息的装置，包括：
存储与在测试存储器时检测到的故障存储器单元的位置和数目有关信息部分的逻辑；
在检测到故障存储器单元时更新存储的信息的逻辑，所述更新指示，要分配第一类型存储器备件以修复一个故障存储器单元，要分配第二补充类型存储器备件以修复所述故障存储器单元，或所述存储器不可修复；
其中，第一类型存储器备件相应于存储器的行和列部分中的一个，第二补充类型存储器备件相应于存储器的行和列部分中的另一个。
23.权利要求22的装置，其中，更新存储的信息以指示，要分配修复故障存储器单元的存储器备件的类型部分基于在故障存储器单元所在处的存储器的各个行或列部分中的故障存储器单元的数目是否超过可用补充类型存储器备件的数目。
24.权利要求23的装置，进一步包括：
一个用于存储信息的表，它具有行和列部分，该表的每一行和列部分包括至少一个地址/错误计数条目对，用于存储故障存储器单元所在处的存储器的各个行或列部分的地址和在存储器的各个行或列部分中检测到的故障存储器单元的数目。
25.权利要求24的装置，进一步包括：
决定在故障存储器单元所在处的存储器的行和列部分的至少一个地址和在所述表中存储的一个地址条目之间是否存在匹配的逻辑。
26.权利要求25的装置，进一步包括：
如果成对的错误计数条目等于可用补充类型存储器备件的话，当匹配存在时，增加与匹配地址条目配对的错误计数条目的逻辑。
27.权利要25的装置，进一步包括：
当在所述表的行和列部分两者中都存在匹配时，如果成对的错误计数条目每一个都小于可用补充类型存储器备件的各数目的话，增加与匹配地址条目配对的错误计数条目的逻辑。
28.权利要求25的设置，进一步包括：
当在所述表的行和列部分的一个中存在匹配时，判断不包括匹配地址条目的所述表的行或列部分是否已满的逻辑。
29.权利要求28的装置，进一步包括：
当在所述表的行和列部分的一个中存在匹配时如果成对的错误计数条目小于可用补充类型存储器备件的数目，则增加与匹配地址条目配对的错误计数条目的逻辑；以及
当在所述表的行和列部分的一个中存在匹配时，在不包括匹配地址条目的表的部分增加一个地址/错误计数条目对的逻辑，该增加的条目对包括故障存储器单元所在处的存储器的行或列部分的不匹配表中一个地址条目的地址和一个错误计数。
30.权利要求28的装置，进一步包括：
当不包括匹配地址条目的所述表的行或列部分已满时，指示所述存储器不可修复的逻辑。
31.权利要求25的装置，进一步包括：
当不存在匹配时，判断所述表的行和列部分中的至少一个是否已满的逻辑。
32.权利要求31的装置，进一步包括：
当不存在匹配时，在所述表的行和列部分都加一个地址/错误计数条目对的逻辑，每一增加的条目对包括故障存储器单元所在处的存储器的行或列部分的各个地址和一个错误计数。
33.权利要求31的装置，进一步包括：
当所述表的行和列部分中至少一个已满时，指示所述存储器不可修复的逻辑。
34.权利要求25的装置，其中，判断是否存在匹配的逻辑包括：
当一类存储器备件的总数目大于补充类型存储器备件的总数目时比较相应于具有较小总备件数目的那类存储器备件的存储器的行或列部分的地址与在所述表中的地址条目之前，比较相应于具有较大总备件数目的那类存储器备件的存储器行或列部分的地址与在所述表中的地址条目的逻辑。
35.权利要求25的装置，其中，决定是否存在匹配的逻辑包括：
当第一和第二类型存储器备件的总数目相等时随机选择故障存储器单元所在处的存储器的行和列部分的一个地址的逻辑；以及
当第一和第二类型存储器备件的总数目相等时在比较未随机选择的存储器的行或列部分的地址与在所述表中的地址条目之前，比较随机选择的存储器的行或列部分的地址与在所述表中的地址条目的逻辑。
36.权利要求24的装置，进一步包括：
连接在所述表的行部分中包含的地址/错误计数条目对和在所述表的列部分中包含的相关地址/错误计数条目对的逻辑。
37.权利要求36的装置，进一步包括：
给相应于具有较大备件总数目的的那类存储器备件的所述表的行或列部分的每一地址/错误计数条目对添加一个用于存储一个唯一的连接ID的连接标识符条目的逻辑，用于连接在所述表的行部分中包含的地址/错误计数条目对和在所述表的列部分中包含的相关地址/错误计数条目对。
38.权利要求37的装置，其中，唯一的连接ID的数目等于具有较小备件总数目的那类存储器备件的数目。
39.权利要求24的装置，其中，所述表说明第一类型存储器备件的至少一个与第二补充类型存储器备件的至少一个相交处的一部分存储器。
CNB021272441A 2001-06-08 2002-06-08 用于存储存储器测试信息的方法和装置 Expired - Fee Related CN100458743C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US29678901P 2001-06-08 2001-06-08
US60/296789 2001-06-08
US10/160,640 US7178072B2 (en) 2001-06-08 2002-05-31 Methods and apparatus for storing memory test information
US10/160640 2002-05-31

Publications (2)

Publication Number Publication Date
CN1409323A true CN1409323A (zh) 2003-04-09
CN100458743C CN100458743C (zh) 2009-02-04

Family

ID=26857078

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021272441A Expired - Fee Related CN100458743C (zh) 2001-06-08 2002-06-08 用于存储存储器测试信息的方法和装置

Country Status (6)

Country Link
US (1) US7178072B2 (zh)
JP (1) JP3878062B2 (zh)
KR (2) KR20020093642A (zh)
CN (1) CN100458743C (zh)
DE (1) DE10225381A1 (zh)
TW (1) TW561490B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866307A (zh) * 2010-06-24 2010-10-20 杭州华三通信技术有限公司 一种基于镜像技术的数据存储方法及装置
CN104658612A (zh) * 2013-11-15 2015-05-27 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN112885398A (zh) * 2021-03-26 2021-06-01 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN113835970A (zh) * 2021-10-09 2021-12-24 南阳理工学院 一种计算机存储器优化装置及其优化方法
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020196687A1 (en) * 2001-06-08 2002-12-26 Sauvageau Anthony J. Methods and apparatus for analyzing and repairing memory
US6968479B2 (en) * 2002-03-06 2005-11-22 Hewlett-Packard Development Company, L.P. Verifying data in a data storage device
US7734966B1 (en) 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
EP1447813B9 (en) * 2003-02-12 2008-10-22 Infineon Technologies AG Memory built-in self repair (MBISR) circuits / devices and method for repairing a memory comprising a memory built-in self repair (MBISR) structure
US6937531B2 (en) * 2003-07-21 2005-08-30 Infineon Technologies Ag Memory device and method of storing fail addresses of a memory cell
KR100684471B1 (ko) * 2005-02-25 2007-02-22 장훈 내장 에스램의 자체 복구 방법 및 장치
US7774643B2 (en) * 2006-01-06 2010-08-10 Dot Hill Systems Corporation Method and apparatus for preventing permanent data loss due to single failure of a fault tolerant array
US8612797B2 (en) * 2006-03-31 2013-12-17 Hewlett-Packard Development Company, L.P. Systems and methods of selectively managing errors in memory modules
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
JP5319387B2 (ja) * 2009-05-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体チップの救済設計方法
KR101133689B1 (ko) 2010-11-23 2012-04-24 에스케이하이닉스 주식회사 리페어 분석 장치 및 방법
KR101211042B1 (ko) 2010-11-23 2012-12-13 에스케이하이닉스 주식회사 고장 정보 저장장치 및 저장방법
DE112011105326T5 (de) 2011-06-30 2014-02-27 Hewlett-Packard Development Company, L.P. Speichermodul, umfassend eine Kopierroutine zum Kopieren von Daten aus einen aktiven Speicherwürfel in einen Reservespeicherwürfel
KR101373668B1 (ko) * 2012-06-22 2014-03-13 연세대학교 산학협력단 메모리 수리 장치 및 방법
US10388396B2 (en) * 2014-08-25 2019-08-20 Rambus Inc. Buffer circuit with adaptive repair capability
KR101548875B1 (ko) 2014-08-28 2015-09-01 성균관대학교산학협력단 메모리의 오류검사정정 성능 향상방법
KR101545716B1 (ko) 2015-01-19 2015-08-20 연세대학교 산학협력단 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
KR102487553B1 (ko) * 2016-12-07 2023-01-11 삼성전자주식회사 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10452468B2 (en) 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
US11380415B2 (en) * 2020-02-27 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic error monitor and repair
DE102020134945A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamische fehlerüberwachung und -reparatur
US20230229560A1 (en) * 2022-01-19 2023-07-20 Micron Technology, Inc. Method and system for off-line repairing and subsequent reintegration in a system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US164513A (en) * 1875-06-15 Improvement in sad-iron heaters
JPH10222999A (ja) 1997-02-03 1998-08-21 Fujitsu Ltd 半導体試験方法及び装置
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
US6011734A (en) * 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
JP2000348498A (ja) 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体試験装置
JP2001006388A (ja) * 1999-06-23 2001-01-12 Toshiba Corp 冗長回路内蔵半導体記憶装置
JP2001043698A (ja) 1999-08-03 2001-02-16 Hitachi Ltd 内蔵メモリアレイの自己検査回路および自己検査方法
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
US6795942B1 (en) * 2000-07-06 2004-09-21 Lsi Logic Corporation Built-in redundancy analysis for memories with row and column repair

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866307A (zh) * 2010-06-24 2010-10-20 杭州华三通信技术有限公司 一种基于镜像技术的数据存储方法及装置
CN104658612A (zh) * 2013-11-15 2015-05-27 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104658612B (zh) * 2013-11-15 2019-07-23 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
CN112885398A (zh) * 2021-03-26 2021-06-01 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
CN113835970A (zh) * 2021-10-09 2021-12-24 南阳理工学院 一种计算机存储器优化装置及其优化方法

Also Published As

Publication number Publication date
US7178072B2 (en) 2007-02-13
JP3878062B2 (ja) 2007-02-07
CN100458743C (zh) 2009-02-04
KR20020093642A (ko) 2002-12-16
US20030005353A1 (en) 2003-01-02
TW561490B (en) 2003-11-11
DE10225381A1 (de) 2003-02-13
JP2003059292A (ja) 2003-02-28
KR20080110710A (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
CN1409323A (zh) 用于存储存储器测试信息的方法和装置
CN1302388C (zh) 用于芯片内系统的设计的分级内置自测试
CN1230830C (zh) Ram高速测试控制电路及其测试方法
CN1224973C (zh) 集成电路半导体器件以及存储器的内置自修复电路和方法
CN1956101A (zh) 用于处理存储阵列中的缺陷的方法和系统
US6408401B1 (en) Embedded RAM with self-test and self-repair with spare rows and columns
CN1183547C (zh) 具有冗余存储电路的半导体存储器件
US7149924B1 (en) Apparatus, method, and system having a pin to activate the self-test and repair instructions
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
US8724408B2 (en) Systems and methods for testing and assembling memory modules
CN102479555B (zh) 储存存储器的错误信息的装置和方法
JP2010165456A (ja) 消去／プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
CN1499532A (zh) 非易失性存储器系统内纠错码的混合实现
US8667348B2 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
CN1183549C (zh) 用于检测存储器的测试装置
JP2000311497A (ja) 半導体記憶装置
KR100757128B1 (ko) 플래시 메모리를 이용한 메모리 카드 및 그 제어 방법
CN1489766A (zh) 分析和修复存储器的方法和装置
US10726939B2 (en) Memory devices having spare column remap storages
CN112133360B (zh) 存储器管理设备、系统和方法
JP2013131273A (ja) 半導体集積回路及び半導体集積回路の試験方法
US7565585B2 (en) Integrated redundancy architecture and method for providing redundancy allocation to an embedded memory system
CN1218321C (zh) 存储器装置
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
JP2007094765A (ja) メモリシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20140608

EXPY Termination of patent right or utility model