CN1218321C

CN1218321C - 存储器装置

Info

Publication number: CN1218321C
Application number: CN001310585A
Authority: CN
Inventors: G·赛尔麦尔
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-11-11
Filing date: 2000-11-11
Publication date: 2005-09-07
Anticipated expiration: 2020-11-11
Also published as: KR20010070202A; EP1113453A2; CN1308336A; DE19954346A1; KR100410816B1; EP1113453A3; JP2001202791A; US6978405B1

Abstract

本发明涉及一种存储器装置，具有多个存储数据的存储单元和比较单元，通过所述比较单元检验存储在所述存储器装置中的地址是否对应于某个不能正常写入或读出的存储单元，或者该地址处在包含某个不能正常写入或读出的存储单元的存储单元区段内。所述比较单元在存储器装置的测试过程中，可以转换到一种状态，该状态与所述比较单元在存储器装置的正常工作过程中所处的状态不同。

Description

存储器装置

技术领域

本发明涉及一种存储器装置，它具有多个存储数据的存储单元和比较单元的存储器装置，通过所述比较单元检验存储在所述存储器装置中的地址是否对应于某个不能正常写入或读出的存储单元，或者该地址处在包含某个不能正常写入或读出的存储单元的存储单元区段内。

背景技术

这样一种存储器装置见图5所示。关于其整体性应当指出的是，图5中所示的只是该存储器装置的特别重要的组成部分。

图5中的存储器装置用标号S表示。

该存储器装置S在所示的实例中，可被设计成可存储16MBit的数据，即具有至少16M存储单元。在所示的实例中，所述存储单元分配在16个相同大小的、分别用于存储1MBit数据的存储块SB1至SB16。这些存储块SB1至SB16在所示实例中又分成4个同样大小的存储体SBankA、SBankB、SBankC和SBankD。

每个存储块的存储单元在所示实例中被设置成具有512行和2048列的存储单元矩阵，也就是说，可通过512条字线和2048条位线访问。为了对选择出的存储单元进行写或读而需采取的措施是公知的，这里不再详细说明。

分别需要进行写入或读出的存储单元通过一个施加在所述存储器装置上的地址确定，准确地说是施加在存储器装置的引线A1至An上的地址；需要写入相应存储单元的数据或需要从相应存储单元读出的数据，被加到所述存储器装置的引线D1至Dm上，并准备被取走。

图中所示的存储器装置具有多于16M的存储单元，以满足存储16MBit数据。这样做的目的在于，能够通过其他存储单元或存储单元区段替换那些不能正常写入或读出的存储单元或存储单元区段。

所述不能正常写入或读出的存储单元或存储单元区段，准确地说是与这些存储单元或存储单元区段对应的地址，在所述存储器装置的测试中将被检测出来，例如采用所谓的熔丝F记录在所述存储器装置中。

在所述存储器装置正常工作时，经存储器装置的引线A1至An施加的地址通过比较单元VE与所述存储器装置中寄存的不能正常写入或读出的存储单元或存储单元区段的地址进行比较。如果在这种比较中得到了一致结果，则向一个选择装置AE发出信号，后者的作用是，需要写入存储器装置中的数据不能被写入由施加在存储器装置的地址所标出的存储单元中，而是写入没有使用的存储单元所对应的(备份)存储单元中，或者需要从存储器装置中读出的数据不能从由施加在存储器装置的地址所标出的存储单元中读出，而是从没有使用的存储单元所对应的(备份)存储单元中读出。

通过上述方式可以使那些并不是所有存储单元都能正常写入和读出的存储器装置与完全无缺陷的存储器装置一样使用；该存储器装置的使用者不会察觉到特定的存储单元或存储单元区段已经通过备份存储单元或备份存储单元区段所替换。

这种类型的存储器装置的测试、配置和工作是与高开销相联系的，而且不能在所有情况中顺利实施。

发明内容

本发明的任务是，对本文首段所述的存储器装置加以改进，用最小的开销对所述存储器装置进行可靠的测试，配置和使用。

以上任务由具有以下特征部分的技术方案解决。

根据本发明的一种存储器装置，具有多个存储数据的存储单元和比较单元，通过所述比较单元检验存储在所述存储器装置中的地址是否对应于某个不能正常写入或读出的存储单元，或者该地址处在包含某个不能正常写入或读出的存储单元的存储单元区段内，其特征在于，所述比较单元在存储器装置的测试过程中，可以转换到一种状态，该状态与所述比较单元在存储器装置的正常工作过程中所处的状态不同，其中，使用适于对所述存储器装置进行测试的测试地址作为参考地址，其中在所述存储器装置的测试时使用所述测试地址，和/或在存储器装置的测试过程中，只有选出的比较单元被激活，其他所有比较单元去激活。

根据该方案，所述比较单元在存储器装置的测试过程中，可以转换到一种状态，该状态与所述比较单元在存储器装置的正常工作过程中所处的状态不同。

通过该方案可使所述存储器装置以前所未有的最小开销进行测试。在这种广泛的测试中，特别能可靠地识别出所有存在于比较单元内的缺陷。通过这种方式还可对所述存储器装置进行最佳化配置，并做到绝无缺陷地工作。

因此可以用最小的开销对所述存储器装置进行可靠的测试，配置和使用。

参见本发明的有利改进、以下说明书和附图。

附图说明

下面对照附图所示实施例对本发明作进一步的说明。

图1表示设置在所述存储器装置内的比较单元的结构，它用于将所述存储器装置中的地址与不能正常写入或读出的存储单元的地址进行比较，该结构在下面将加以详细说明，

图2表示一个激活/去激活装置的结构，通过该装置，图1所示比较单元可以选择性地激活和去激活，

图3表示图2所示用于激活和去激活比较单元的激活/去激活装置的输出信号的应用，

图4表示一个参考地址选择装置，用该装置可确定，在多个可能的地址中比较装置用哪个地址与处在存储装置中的地址进行比较，

图5表示上述种类存储器装置的原理结构。

具体实施方式

本发明所述的存储器装置涉及一种RAM器件，准确地说涉及一种DRAM器件。但是此处应当指出的是并不限于这类器件。该存储器装置也可以是其他任意一种用于存储数据的存储器装置。

下面将详细描述的存储器装置，其原理结构和前面对照附图5所述的存储器装置相同。

所述的存储器装置具有多个存储单元，用于存储与其所使用的存储容量所对应的数据量，其中采用了附加的存储单元作为备用存储单元或备用存储单元区段，用于没有按照正常方式写入或读出的存储单元或存储单元区段。

所述不能正常写入或读出的存储单元或存储单元区段可通过对存储单元的测试得知。该存储单元或存储单元区段的地址可通过使用熔丝，在所示实例中使用可由激光破坏的熔丝F记录在所述存储器装置中。

在所述存储器装置的正常工作中，加在其中的地址可采用比较单元VE与记录在存储器装置中的不能正常写入或读出的存储单元或存储单元区段的地址进行比较，所述比较单元VE使用不能正常写入或读出的存储单元或存储单元区段的地址作为参考地址，并将该参考地址与加在存储器装置上的地址进行比较。

如果比较单元确认被比较的地址是一致的，则比较单元将向选择装置AE发出信号，此时该选择装置的作用是，避免将需写入所述存储器装置中的数据写到那些与存储器装置的地址所对应的存储单元内，而是写入对应于不能使用的存储单元的(备用)存储单元内，或者避免将需从存储器装置中读出的数据从那些与存储器装置的地址所对应的存储单元中读出，而是从不能使用的存储单元所对应的(备用)存储单元中读出。

在所示实例中，每个存储块具有16个比较单元。该比较单元分布在分别由4个比较单元组成的比较单元体中。如后面将详细说明的那样，所述比较单元体分别对应一个特定的存储块。

此处应当指出的是，也可以设置更多或更少的比较单元，并且所述比较单元也可以分布在包含更多或更少的比较单元的比较单元体中，或者根本不划分成比较单元体。

每个比较单元都对应着一个自己的参考地址。

其中的比较单元采用并行方式工作，所以施加在存储器装置上的地址同时由所有比较单元与对应于该单元的参考地址进行比较，即同时与所有参考地址进行比较。

一个由4个比较单元组成的比较单元体见图1所示。

所述比较单元用标号VE1、VE2、VE3和VE4表示，并且包含这些比较单元的比较单元体用标号VB1表示。

所述比较单元体VB1除了含有比较单元VE1至VE4外，还有两个比较器K1和K2，其中：

-所述比较器K1检测通过向存储器装置输入的地址而访问的存储单元体是否就是那些容纳所述存储块的存储单元体，所述存储块对应于相应的比较单元体(通过对应于其中所包含的比较单元的参考地址实现)，

-所述比较器K2检测通过向存储器装置输入的地址而访问的存储单元块(位于一个存储单元体内)是否就是对应于相应的比较单元体的存储块(通过对应于其中所包含的比较单元的参考地址实现)。

比较单元VE1至VE4具有统一的结构。下面将会更好理解的一点是，所述统一结构并不是强制要求的，它甚至会导致存储器装置制造开销的增加，但是具有这种结构的存储器装置，其设计、修改和测试的开销最小。

所述比较单元VE1至VE4分布包括两个比较器K3和K4和一个与电路AND1，其中

-所述比较器K3分别检测对应于输入存储器装置的地址的存储单元列是否就是那些特定的存储单元列或至少部分位于那些特定的存储单元列内，这些特定的存储列对应于相应比较单元所对应的参考地址，

-所述比较器K4分别检测对应于输入存储器装置的地址的存储单元行是否就是那些特定的存储单元行或至少部分位于那些特定的存储单元行内，这些特定的存储行对应于相应比较单元所对应的参考地址，

-所述与电路AND1对位于相应比较单元内的本地比较器K3和K4的输出信号以及全局比较器K1和K2的输出信号进行与运算。

所述与电路AND1的输出信号可显示加在存储器装置上的地址是否与对应于相应比较单元的参考地址一致。在确认一致的情况下将发出信号，表示施加在存储器装置上的地址代表一个存储单元，该单元不能正常写入或读出，或者处在一个包含不能正常写入或读出的存储单元的存储单元区段内。

一个比较单元体的所有与电路AND1的输出信号被送入一个图中未画出的逻辑电路内，该逻辑电路的输出信号控制上述选择装置AE，该装置在需要时可起到的作用是，对没有使用的存储单元所对应的备用存储单元进行存取；当AND1的输出信号之一发出信号，告知相应的比较单元确认了送入存储器装置的地址与比较单元所对应的参考地址之间的一致性时，所述选择装置AE将发出指令，将不能使用的存储单元或存储单元区段用备用存储单元或备用存储单元区段代替，并且当确认了比较单元所比较的地址之间的不一致性时，所述选择装置AE将不发出进行存储单元或存储单元区段的代替指令。

以上所述比较器K1至K4得到的输入信号是Ad1和Ref1(比较器K1)，Ad2和Ref2(比较器K2)，Ad3和Ref3(比较器K3)以及Ad4和Ref4(比较器K4)，其中

-Ad1至Ad4是存在所述存储器装置中的地址的一部分或者是从该地址中提取的一部分，

-Ref1至Ref3是对应于所述比较单元的参考地址的一部分或者是从该地址中提取的一部分，并且在所示的实例中，在存储器装置中使用熔丝F设定，

-Ref4是对应于所述比较单元的参考地址的一部分或者是从该地址中提取的一部分，并且在所示的实例中，在制造所述存储器装置时固定(不可变的)设置在存储器装置内。

输入信号Ad1和Ref1给定了相应地址所对应的存储体，而且在所示实例中分别包括2Bits(因为所示的存储器装置含有或能够含有4个存储体)。

输入信号Ad2和Ref2给定了相应地址所对应的处在所选出的存储体内部的存储块，而且在所示实例中同样分别包括2Bits(因为在所示的实例中，存储体分别含有或能够含有4个存储块)。

输入信号Ad3和Ref3给定了相应地址所对应的存储单元列，而且在所示实例中分别包括2Bits，精确地说是列地址的2个最高值Bits。

输入信号Ad4和Ref4给定了相应地址所对应的存储单元行(n)，而且在所示实例中同样分别包括2Bits，精确地说是行地址的2个最高值Bits。

输入信号Ref4在所示实例中的设定方式是，与输入存储器装置中的地址无关，每个比较单元体刚好由一个比较器K4发出一致性的信号，例如对VE1设定00，对VE2设定01，对VE3设定10，对VE4设定11。

执行列地址和行地址的比较时，分别仅考虑了2个最高值Bits，通过这种方式可做到“仅”检测存在于所述存储器装置中的地址是否代表一个位于含有不能正常写入或读出的存储单元的存储单元区段内的存储单元。在所示的实例中，不仅仅是单个的存储单元被备用存储单元所取代，而且较大的存储单元区段也可被备用存储单元区段所取代。

所述比较单元在存储器装置的测试过程中进入一种状态，该状态与所述比较单元在存储器装置的正常工作过程中所处的状态不同。

其不同之处特别在于，

-在存储器装置的测试过程中，独立于存储器装置的正常工作中存在的关系而选择出的比较单元被激活，然而所有其他比较单元则去激活，和/或

-在存储器装置的测试过程中，可将存在其中的地址与参考地址进行比较，该参考地址和存储器装置在正常工作中所使用的地址不同。

为此所需要的在比较单元内的转换可通过输入到比较单元内的控制信号TEST引导。

该控制信号TEST可控制一个或多个激活/去激活装置，用于对已有的比较单元进行选择性激活或者去激活。

在所示实例中，每个比较单元均包含一个激活/去激活装置。只要是对一个比较单元体的所有比较单元进行统一的处理，则也可规定对一个比较单元体的所有比较单元设置一个共用的激活/去激活装置。

图2表示的是一个所述激活/去激活装置。

如图2所示，所述激活/去激活装置由一个多路复用器MUX1构成，它根据控制信号TEST，或者将输入信号TESTCONTROL导通，或者将输入信号NORMCONTROL导通。该多路复用器MUK1的输出信号MUX1OUT被送入比较单元，其条件是所述激活/去激活装置不属于比较单元的组成部分，然后比较单元根据该输出信号被激活或去激活。

在所示实例中，所述激活/去激活装置的配置方式是，多路复用器MUX1在存储器装置的正常工作状态下，主要是在TEST＝0的状态下导通信号NORMCONTROL，在存储器装置的测试工作状态下，主要是在TEST＝1的状态下导通信号TESTCONTROL。

不仅信号TESTCONTROL，而且信号NORMCONTROL可以选择接受电平0或1。

在所示实例中，传输信号TESTCONTROL的引线在制造所述存储器装置时持续与一个代表低电平的电位或与一个代表高电平的电位相连。但是也可以规定对TESTCONTROL电平可进行静态或动态调整。

传输信号NORMCONTROL的引线经一个熔丝F与一个电位相连，

-该电位在通向MUX1OUT导通时(此时TEST＝0，并且熔丝F未熔断)，作用于按照该信号工作的比较单元，使相应的比较单元去激活，并且

-该电位不接通时(此时TEST＝0，并且熔丝F熔断)，作用于按照多路复用器MUX1的输出信号MUX1OUT工作的比较单元，使相应的比较单元激活。

在所示实例中，多路复用器MUX1的信号MUX1OUT反相，随后，与比较器K4的输出信号进行逻辑运算(例如通过一个与电路AND2实现的与逻辑运算)，所述比较器是根据MUX1OUT工作的比较单元的比较器，该逻辑运算的结果代替比较器K4的输出信号进入与电路AND1；见图3所示。

由多路复用器MUK1导通的信号只要具有电平1，而且持续保持时，与电路AND2的输出信号电平以及与电路AND1的电平可与比较器K4的输出信号电平无关，而始终保持在数值0上，从而使相应的比较单元不发出存储器装置中的地址与比较单元对应的参考地址相一致的信号。

由多路复用器MUX1导通的信号只要具有电平0，而且持续保持时，此时熔丝F被熔断，与电路AND2的输出信号电平等于比较器K4的输出信号电平，从而使相应的比较单元发出存储器装置中的地址与比较单元对应的参考地址相一致的信号。

通过上述方式，比较单元不仅在存储器装置的测试状态下，而且也可在正常状态下有选择地被激活和去激活。其中，比较单元在测试状态下的激活和去激活并不依赖于以下情况，即比较单元在存储器装置的正常状态下是否以及哪些被激活或去激活；比较单元是否被激活或去激活，以及在必要情况下哪些被激活或去激活，在测试状态中(TEST＝1)取决于信号TESTCONTROL，在正常状态中(TEST＝0)取决于信号NORMCONTROL，并且该信号对于每个比较单元或者对于包括多个比较单元的比较单元组(例如比较单元体)是可以相互独立确定的。

所述存储器装置的结构是，其比较单元在存储器装置制成后(激活/去激活装置的熔丝F尚未熔断)，在存储器装置的正常工作状态中不被激活。所述比较单元在正常工作状态下，优先仅在以下情况中投入使用，即在存储器装置的测试中确认并不是所有存储单元均能正常写入或读出。所述比较单元进入工作状态可通过熔丝F的熔断实现，所述熔丝是相应比较单元所对应的激活/去激活装置的熔丝。

在存储器装置的测试中，比较单元可相互独立地任意被激活和去激活；各个激活/去激活装置的信号TESTCONTROL的电平可以相互独立地任意调整和/或改变。

以上情况在所示实例中得到了充分利用，特别是在测试存储器装置的组成部分时，采用备用存储单元或备用存储单元区段来代替不能正常写入或读出的存储单元或存储单元区段，仅选择出很少的比较单元进行激活和测试。

优选对以下数量和类型的比较单元进行激活：

-一方面，对每个存在存储器装置上的地址可由被激活的比较单元确认最多一个一致性地址，和/或

-另一方面，被激活的比较单元通过其参考地址所对应或可对应的存储器区段包含的所有存储单元可通过存在存储器装置上的地址寻址。

以上方案在所示实例中的实现方式是，对每个存储块分别所激活的比较单元仅仅是精确与相应存储块之一所对应的比较单元体中的比较单元。也就是说，在每个存储块所对应的相应4个比较单元体中，仅选择出一个比较单元体，并且按照这种每个存储块对应一个比较单元体的方式分别激活所有的比较单元。

这种做法的优点是可以排除以下情况，即有多个比较单元发出存储器装置中的地址与比较单元所对应的参考地址相一致的信号，所以可将测试运行开销保持在最小程度。

特别是在测试存储器装置的组成部分时，采用备用存储单元或备用存储单元区段来代替不能正常写入或读出的存储单元或存储单元区段，仅选择出很少的比较单元进行激活和测试，这并不表示测试是不完整的。现有比较单元中部分存在缺陷、部分不存在缺陷的概率是极小的。如果在上述存储器装置这样的集成电路中出现了缺陷，则该缺陷通常会扩展到更大的范围，或者扩展到所有结构相同的电路部分中，所以从没有缺陷的各个比较单元出发，可以认为那些没有测试过的(去激活的)比较单元也没有缺陷。

在所示实例中，以上所述的控制信号TEST不仅用于控制所述激活/去激活装置。它还可用于确认，所激活的比较单元是否需将存储器装置中的地址与不能正常写入或读出的存储单元或存储单元区段的地址进行比较，或者与一个适于或用于存储器装置测试的测试地址进行比较(是否将不能正常写入或读出的存储单元或存储单元区段的地址或测试地址作为参考地址)。

在所示实例中实现以上功能的方式是，比较器K3的输入信号Ref3在存储器装置的测试期间是从另外一个信号源发出的，不同于存储器装置的正常工作状态的信号源。为此在所示实例中设置了一个由控制信号TEST控制的多路复用器MUX2。在该多路复用器的输入端加有所对应的不能正常写入或读出的存储单元或存储单元区段的地址FAULTADR的Bits(使用熔丝F记录到存储器装置内)，以及加有对应的测试地址TESTADR的Bits。这种装置见图4所示。

在所示实例中，传输测试地址TESTADR的引线持续与表示一个低电平的电位或与一个表示高电平的电位相连。但是也可以规定该测试地址TESTADR可以进行静态或动态调整或改变。

当TEST＝0时，即在存储器装置的正常工作状态下，多路复用器MUX2将加在其上的FAULTADR-Bits导通，使得相应的比较单元能够将存在存储器装置中的地址与不能正常写入或读出的存储单元或存储单元区段的地址之一进行比较。当TEST＝1时，即在存储器装置的测试工作状态下，多路复用器MUX2将加在其上的TESTADR-Bits导通，使得相应的比较单元能够将存在存储器装置中的地址与对应于比较单元的测试地址进行比较。

按以上所述方式连接和工作的多路复用器MUX2在所示实例中位于所有比较器K3之前；当然也可以规定只有所选择出的比较器K3设置在这种多路复用器之前。

需要指出的是，参考地址Ref1、Ref2和/或Ref4也可按照以上方式生成或者转换。

这样便可在所述存储器的测试状态中，将存在其中的地址与可自由选择的测试地址进行比较，而且该测试地址的确认与相应比较单元在所述存储器的正常状态下的地址完全无关。

当然也可在所述存储器的测试过程中，按照所述方式或者其他方式，对比较单元或存储器的其他部分的进行任意的其他控制或调整，这种控制或调整可以是附加的或者是选择性的。

对具有以上结构的存储器装置，可采用最小的开销进行可靠的测试，配置和使用。

Claims

1.一种存储器装置，具有多个存储数据的存储单元和比较单元(VE)，通过所述比较单元检验存储在所述存储器装置(S)中的地址是否对应于某个不能正常写入或读出的存储单元，或者该地址处在包含某个不能正常写入或读出的存储单元的存储单元区段内，

其特征在于，所述比较单元在存储器装置的测试过程中，可以转换到一种状态，该状态与所述比较单元在存储器装置的正常工作过程中所处的状态不同，其中，使用适于对所述存储器装置(S)进行测试的测试地址作为参考地址，其中在所述存储器装置(S)的测试时使用所述测试地址，和/或在存储器装置(S)的测试过程中，只有选出的比较单元(VE)被激活，其他所有比较单元去激活。

2.如权利要求1所述的存储器装置，其特征是，所述比较单元(VE)将处在所述存储器装置(S)中的地址与对应于所述比较单元的参考地址进行比较。

3.如权利要求2所述的存储器装置，其特征是，每个所述比较单元(VE)都对应一个自有的参考地址。

4.如权利要求2或3所述的存储器装置，其特征是，所述比较单元(VE)并行工作，并且同时将处在所述存储器装置(S)中的地址与所有参考地址进行比较。

5.如权利要求2或3所述的存储器装置，其特征是，所述比较单元(VE)通过所述参考地址分别对应所述存储器装置(S)的一个特定的存储范围，并且通过由所述比较单元执行的比较检测处在所述存储器装置内的地址是否位于其所对应的存储范围内。

6.如权利要求2或3所述的存储器装置，其特征是，采用不能正常写入或读出的存储单元或者包含某个不能正常写入或读出的存储单元的存储单元区段的地址作为参考地址。

7.如权利要求1所述的存储器装置，其特征是，所述测试地址可独立于所述参考地址确定，所述比较单元(VE)将处在所述存储器装置(S)中的地址与该参考地址进行比较。

8.如权利要求1所述的存储器装置，其特征是，所述参考地址至少有一部分持续寄存在所述存储器装置中。

9.如权利要求8所述的存储器装置，其特征是，所述寄存地址的寄存使用熔丝(F)实现。

10.如权利要求1所述的存储器装置，其特征是，在存储器装置(S)的测试过程中，所述比较单元(VE)的激活或去激活与其是否在存储器装置(S)的正常工作中的激活或去激活无关。

11.如权利要求1或10所述的存储器装置，其特征是，仅激活一定数量或特定的比较单元(VE)，从而能为每个处在所述存储器装置(S)中的地址确定最多一个一致的激活比较单元。

12.如权利要求1或10所述的存储器装置，其特征是，仅激活一定数量或特定的比较单元(VE)，使得包括所有存储单元的、通过其参考地址与激活的比较单元对应或可对应的存储范围可以通过处在所述存储器装置(S)中的地址寻址。