KR20010070202A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20010070202A
KR20010070202A KR1020000066724A KR20000066724A KR20010070202A KR 20010070202 A KR20010070202 A KR 20010070202A KR 1020000066724 A KR1020000066724 A KR 1020000066724A KR 20000066724 A KR20000066724 A KR 20000066724A KR 20010070202 A KR20010070202 A KR 20010070202A
Authority
KR
South Korea
Prior art keywords
memory device
address
comparison unit
memory
memory cell
Prior art date
Application number
KR1020000066724A
Other languages
English (en)
Other versions
KR100410816B1 (ko
Inventor
게랄트 젤마이어
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010070202A publication Critical patent/KR20010070202A/ko
Application granted granted Critical
Publication of KR100410816B1 publication Critical patent/KR100410816B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 따른 메모리 장치는 메모리 장치에 인가되는 어드레스에 정상적으로 기록 또는 판독될 수 없는, 또는 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역에 놓인, 메모리 셀이 할당되는지를 체크하는 비교 유닛을 포함한다. 상기 비교 유닛은 메모리 장치의 테스트 동안, 비교 유닛이 메모리 장치의 정상 모드 동안 취하는 상태와는 다른 상태로 바뀔 수 있다.

Description

메모리 장치 {MEMORY DEVICE}
본 발명은 청구항 제 1항의 전제부에 따른 장치, 즉 데이터를 저장시키기 위한 다수의 메모리 셀, 및 정상적으로 기록 또는 판독될 수 없는, 또는 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역에 놓인, 메모리 셀이 메모리 장치에 인가된 어드레스에 할당되는지의 여부를 체크하는 비교 유닛을 포함하는 메모리 장치에 관한 것이다.
이러한 방식의 메모리 장치는 도 5에 개략적으로 도시된다. 편의상, 도 5에는 메모리 장치 중 여기서 매우 중요한 구성 부분만이 도시된다.
메모리 장치는 도 5에 도면 부호 (S)로 표시된다.
도시된 실시예에서 메모리 장치(S)는 16 MBit 데이터를 저장하도록 설계된다. 즉, 적어도 16 M 메모리 셀을 포함한다. 상기 메모리 셀은 1 MBit 데이터를 저장하도록 설계된 동일한 크기의 메모리 블록(SB1) 내지 (SB16)으로 세분된다. 상기 메모리 블록(SB1) 내지 (SB16)은 4개의 동일한 크기의 메모리 뱅크(SBankA), (SBankB), (SBankC) 및 (SBankD)로 세분된다.
각각의 메모리 블록의 메모리 셀은 512 행 및 2048 열을 포함하는 메모리 셀 매트릭스에 배치된다. 즉, 512 워드 라인 및 2048 비트 라인을 통해 동작할 수 있다. 선택된 메모리 셀을 기록 또는 판독하기 위해 개별적으로 취해지는 조치는 일반적으로 공지되어 있기 때문에 상세히 설명하지 않는다.
기록 또는 판독될 메모리 셀은 메모리 장치에 인가되는, 보다 정확히 말하면 메모리 장치의 단자(A1) 내지 (An)에 인가되는 어드레스에 의해 결정된다; 관련 메모리 셀에 기록되는 또는 관련 메모리 셀로부터 판독되는 데이터가 메모리 장치의단자(D1) 내지 (Dm)에 인가되거나 페치를 위해 제공된다.
메모리 장치는 16 MBit 데이터를 저장하기 위해 필요한 16 M 메모리 셀 이상을 포함한다. 이것은 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 영역을 다른 메모리 셀 또는 메모리 셀 영역으로 대체하기 위해 이루어진다.
정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역, 보다 상세히 말하면, 상기 메모리 셀 또는 메모리 셀 영역에 할당된 어드레스는 메모리 장치의 테스트시 검출되고 예컨대 소위 퓨즈(F)의 사용에 의해 메모리 장치에 레지스트된다.
메모리 장치의 정상 동작시, 비교 유닛(VE)에 의해 단자(A1) 내지 (An)를 통해 메모리 장치에 인가되는 어드레스는 메모리 장치에 레지스트된, 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스와 비교된다. 이러한 비교에서 일치가 주어지면, 이것이 선택 장치(AE)에 신호로 전달됨으로써, 메모리 장치에 기록될 데이터가 메모리 장치에 인가된 어드레스로 표시된 메모리 셀에 기록되지 않고 사용될 수 없는 메모리 셀에 할당된 (대체) 메모리 셀에 기록되거나, 또는 메모리 장치로부터 판독될 데이터가 메모리 장치에 인가된 어드레스로 표시된 메모리 셀로부터 판독되지 않고 사용될 수 없는 메모리 셀에 할당된 (대체) 메모리 셀로부터 판독된다.
상기 방식에 의해, 모든 메모리 셀이 정상적으로 기록 및 판독될 수 없는 메모리 장치가 전혀 에러 없는 메모리 장치와 마찬가지로 사용될 수 있다; 메모리 장치의 사용자는 특정 메모리 셀 또는 메모리 셀 영역이 대체 메모리 셀 또는 대체메모리 셀 영역으로 대체된 것을 전혀 알지 못한다.
그러나, 이러한 방식의 메모리 장치의 테스트, 구성 및 동작은 높은 비용을 수반하고 어떤 경우에도 에러 없이 수행될 수 없다.
본 발명의 목적은 최소 비용으로 확실하게 테스트, 구성 및 동작될 수 있는 메모리 장치를 제공하는 것이다.
도 1은 메모리 장치에 공급된 어드레스와 정상적으로 기록 또는 판독될 수 없는 메모리 셀의 어드레스를 비교하기 위한 비교 유닛의 구성을 나타낸 개략도.
도 2는 도 1에 따른 비교 유닛을 선택적으로 활성화 또는 비활성화시킬 수 있는 활성화/비활성화 장치의 구성을 나타낸 개략도.
도 3은 도 2에 따른 활성화/비활성화 장치의 출력 신호가 비교 유닛의 활성화 및 비활성화에 사용되는 것을 나타낸 개략도.
도 4는 비교 유닛이 메모리 장치에 인가된 어드레스를 다수의 가능한 어드레스 중 어떤 어드레스와 비교해야 하는지를 검출할 수 있는 기준 어드레스 선택 장치를 나타낸 개략도.
도 5는 본 발명에 따른 메모리 장치의 기본적인 구성을 나타낸 개략도.
*도면의 주요 부분에 대한 부호의 설명*
F: 퓨즈 S: 메모리 장치
VE: 비교 유닛
상기 목적은 본 발명에 따라 청구항 제 1항의 특징에 의해 달성된다.
본 발명에 따라 비교 유닛은 메모리 장치의 테스트 동안, 비교 유닛이 메모리 장치의 정상 모드 동안 취하는 상태와는 다른 상태로 바뀔 수 있다.
이로 인해, 메모리 장치가 최소 비용으로 지금까지 불가능했던 범위로 테스트될 수 있다. 이러한 광범위한 테스트는 특히 비교 유닛에 존재하는 모든 에러를 활실하게 검출할 수 있게 한다. 이것은 또한 메모리 장치를 최상으로 구성하고 절대적으로 에러 없이 동작할 수 있게 한다.
즉, 메모리 장치는 최소 비용으로 확실하게 테스트, 구성 및 동작될 수 있다.
본 발명의 바람직한 실시예는 종속항, 하기 설명 및 도면에 제시된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
본 발명의 메모리 장치로는 RAM 모듈, 보다 상세히 말하면, DRAM 모듈이 사용된다. 그러나, 본 발명이 이것에 국한되는 것은 아니다. 메모리 장치는 데이터를 저장시키기 위한 임의의 메모리 장치일 수 있다.
하기에 설명된 메모리 장치는 도 5을 참고로 설명되는 메모리 장치와 동일한 구성을 갖는다.
메모리 장치는 사용될 수 있는 메모리 용량에 상응하는 데이터 양을 저장하기 위해 필요한 것 보다 더 많은 메모리 셀을 갖는다. 부가의 메모리 셀은 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역에 대한 대체 메모리 셀 또는 대체 메모리 셀 영역으로 사용될 수 있다.
정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역은 메모리 셀의 테스트에 의해 검출된다. 상기 메모리 셀 또는 메모리 셀 영역의 어드레스는 퓨즈의 사용에 의해, 본 실시예에서는 레이저에 의해 파괴될 수 있는 퓨즈(F)의 사용에 의해 메모리 장치에 레지스트된다.
메모리 장치의 정상 동작 동안, 상기 메모리 장치에 인가되는 어드레스는 비교 유닛(VE)에 의해 메모리 장치에 레지스트된, 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스와 비교된다; 비교 유닛(VE)은 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스를 기준 어드레스로 사용하고, 상기 어드레스를 메모리 장치에 인가된 어드레스와 비교한다.
비교 유닛이 비교될 어드레스의 일치를 검출하면, 비교 유닛은 이것을 선택 장치(AE)에 신호로 알린다. 상기 선택 장치는 메모리 장치에 기록될 데이터가 메모리 장치에 인가된 어드레스에 할당된 메모리 셀에 기록되지 않고, 사용될 수 없는 메모리 셀에 할당된 대체 메모리 셀에 기록되거나, 또는 메모리 장치로부터 판독될 데이터가 메모리 장치에 인가된 어드레스에 할당된 메모리 셀로부터 판독되지 않고, 사용될 수 없는 메모리 셀에 할당된 (대체) 메모리 셀로부터 판독되게 한다.
본 실시예에서는 메모리 블록(16) 마다 비교 유닛이 제공된다. 상기 비교 유닛은 각각 4개의 비교 유닛을 포함하는 비교 유닛 뱅크로 분할된다. 나중에 보다 잘 이해되는 바와 같이, 비교 유닛 뱅크는 각각 일정한 메모리 블록에 할당된다.
다수의 비교 유닛이 제공될 수 있고, 상기 비교 유닛은 다수의 비교 유닛을 포함하는 비교 유닛 뱅크로 세분될 수 있거나 또는 비교 유닛 뱅크로 세분될 수 없다.
각각의 비교 유닛에는 고유의 기준 어드레스가 할당된다.
비교 유닛은 병렬로 동작하므로, 메모리 장치에 인가된 어드레스가 동시에 모든 비교 유닛에 의해 이것에 할당된 기준 어드레스와, 즉 동시에 모든 기준 어드레스와 비교된다.
4개의 비교 유닛으로 이루어진 비교 유닛 뱅크가 도 1에 도시된다.
비교 유닛은 도면 부호 (VE1), (VE2), (VE3) 및 (VE4)로, 그리고 상기 비교 유닛을 포함하는 비교 유닛 뱅크는 도면 부호 (VB1)로 표시된다.
비교 유닛 뱅크(VB1)는 비교 유닛(VE1) 내지 (VE4)과 더불어 2개의 비교기(K1) 및 (K2)를 포함하고,
- 상기 비교기(K1)는 메모리 장치에 공급되는 어드레스에 의해 동작하는 메모리 뱅크가 관련 비교 유닛 뱅크(그 안에 포함된 비교 유닛에 할당된 기준 어드레스에 의해)가 할당되는 메모리 블록이 있는 메모리 뱅크인지의 여부를 체크하고,
- 상기 비교기(K2)는 메모리 장치에 공급된 어드레스에 의해 동작하는 메모리 블록(메모리 뱅크 내의)이 관련 비교 유닛 뱅크(그 안에 포함된 비교 유닛에 할당된 기준 어드레스에 의해)가 할당되는 메모리 블록인지의 여부를 체크한다.
비교 유닛(VE1) 내지 (VE4)은 동일한 구성을 갖는다. 나중에 보다 잘 이해되는 바와 같이, 이것은 반드시 필요하지 않으며 메모리 장치의 제조시 많은 비용을 야기시키지만, 이렇게 구성된 메모리 장치는 최소 비용으로 설계, 변경 및 테스트될 수 있다.
상기 비교 유닛(VE1) 내지 (VE4)은 각각 비교기(K3) 및 (K4) 및 AND 소자(AND1)를 포함하고,
- 상기 비교기(K3)는 메모리 장치에 공급된 어드레스에 할당된 메모리 셀 열이 관련 비교 유닛에 할당된 기준 어드레스에 할당된 메모리 셀 열인지 또는 비교 유닛에 할당된 기준 어드레스에 할당된 메모리 셀 열 아래 적어도 부분적으로 있는지의 여부를 체크하고,
- 상기 비교기(K4)는 메모리 장치에 공급된 어드레스에 할당된 메모리 셀 행이 비교 유닛에 할당된 기준 어드레스에 할당된 메모리 셀인지 또는 비교 유닛에 할당된 기준 어드레스에 할당된 메모리 셀 아래 있는지의 여부를 체크하고,
- 상기 AND 소자(AND1)는 관련 비교 유닛에 제공된 로컬 비교기(K3) 및 (K4)의 출력 신호와 글로벌 비교기(K1) 및 (K2)의 출력 신호를 AND 연산한다.
AND 소자(AND1)의 출력 신호는 메모리 장치에 인가된 어드레스가 관련 비교 유닛에 할당된 기준 어드레스와 일치하는지를 지시한다. 검출된 일치는 메모리 장치에 인가된 어드레스에 정상적으로 기록 또는 판독될 수 없는, 또는 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역에 놓인, 메모리 셀이 할당되는 것을 신호로 알린다.
각각의 비교 유닛 뱅크의 모든 AND 소자(AND1)의 출력 신호는 도면에 도시되지 않은 로직에 공급되고, 그 출력 신호는 전술한 선택 장치(AE)를 제어한다. 상기 선택 장치(AE)는 필요한 경우 사용될 수 없는 메모리 셀에 할당된 대체 메모리 셀이 액세스되게 하기 위해 제공된다; AND1 출력 신호 중 하나가 관련 비교 유닛이 메모리 장치에 공급된 어드레스와 비교 유닛에 할당된 기준 어드레스의 일치를 검출했다는 것을 신호로 알리면, 선택 장치(AE)는 사용될 수 없는 메모리 셀 또는 메모리 셀 영역이 대체 메모리 셀 또는 대체 메모리 셀 영역으로 대체되게 한다. 비교 유닛에 의해 비교될 어드레스들의 불일치가 검출되면, 선택 장치(AE)는 메모리 셀 대체 또는 메모리 셀 영역 대체가 이루어지지 않게 한다.
전술한 비교기(K1) 내지 (K4)는 입력 신호로서 Ad1 및 Ref1(비교기 K1), Ad2 및 Ref2(비교기 K2), Ad3 및 Ref3(비교기 K3), 또는 Ad4 및 Ref4(비교기 K4)를 얻으며,
- 상기 Ad1 내지 Ad4는 메모리 장치에 인가되는 어드레스의 일부이거나 또는 그것으로부터 추출되고,
- Ref1 내지 Ref3는 비교 유닛에 할당된 기준 어드레스의 일부이거나 또는그것으로부터 추출되고, 본 실시예에서는 퓨즈(F)의 사용에 의해 메모리 장치에 세팅되고,
- Ref4는 비교 유닛에 할당된 기준 어드레스의 일부이거나 또는 그것으로부터 추출되고, 본 실시예에서는 메모리 장치의 제조시 고정적으로(변할 수 없게) 메모리 장치에 세팅된다.
입력 신호(Ad1) 및 (Ref1)는 어드레스가 관련되는 메모리 뱅크를 지정하고, 본 실시예에서는 각각 2 비트를 포함한다(관련 메모리 장치는 4개의 메모리 뱅크를 포함하거나 포함할 수 있기 때문에).
입력 신호(Ad2) 및 (Ref2)는 어드레스가 관련되는, 선택된 메모리 뱅크 내의 메모리 블록을 지정하고, 본 실시예에서 각각 2 비트를 포함한다(메모리 뱅크가 각각 4 메모리 블록을 포함하거나 또는 포함할 수 있기 때문에).
입력 신호(Ad3) 및 (Ref3)는 어드레스에 할당된 메모리 셀 열을 지정하고, 본 실시예에서는 각각 2 비트, 보다 정확히 말하면 열 어드레스의 2개의 최상위 비트를 포함한다.
입력 신호(Ad4) 및 (Ref4)는 어드레스에 할당된 메모리 셀 행을 지정하고, 본 실시예에서는 각각 2 비트, 보다 정확히 말하면 행 어드레스의 2개의 최상위 비트를 포함한다.
입력 신호(Ref4)는 본 실시예에서 메모리 장치에 공급된 어드레스와 무관하게 각각의 비교 유닛 뱅크의 정확히 하나의 비교기(K4)가 일치를 신호로, 예컨대 VE1에 대해 00으로, VE2에 대해 01로, VE3에 대해 10으로, VE4에 대해 11로 알리도록 세팅된다.
열 어드레스와 행 어드레스를 비교할 때 2개의 최상위 비트가 고려됨으로써, 비교시 메모리 장치에 인가되는 어드레스가 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역의 내부에 놓인 메모리 셀을 표시하는지의 여부만이 체크된다. 본 실시예에서는 단 하나의 메모리 셀이 대체 메모리 셀로 대체되지 않고 다소 큰 메모리 셀 영역이 대체 메모리 셀 영역으로 대체된다.
비교 유닛은 메모리 장치의 테스트 동안, 상기 비교 유닛이 메모리 장치의 정상 모드 동안 취하는 상태와는 다른 상태로 바뀔 수 있다.
상기 차이는 특히 하기와 같다. 즉,
- 메모리 장치의 테스트 동안 메모리 장치의 정상 모드에서 취하는 특성과는 무관하게 선택된 비교 유닛이 활성화되고, 다른 모든 비교 유닛은 비활성화되며, 및/또는
- 메모리 장치의 테스트 동안 상기 메모리 장치에 인가된 어드레스가 기준 어드레스와 비교될 수 있으며, 상기 기준 어드레스는 메모리 장치의 정상 모드 동안 사용된 기준 어드레스와는 다르다.
이것을 위해 필요한 비교 유닛으로의 전환은 비교 유닛에 공급된 제어 신호(TEST)에 의해 야기된다.
상기 제어 신호(TEST)는 상기 비교 유닛의 선택적인 활성화 또는 비활성화를 위한 하나 이상의 활성화/비활성화 장치를 제어한다.
본 실시예에서, 각각의 비교 유닛은 하나의 활성화/비활성화 장치를 포함한다. 비교 유닛 뱅크의 모든 비교 유닛이 균일하게 처리되면, 상기 비교 유닛 뱅크의 모든 비교 유닛에 하나의 공동 활성화/비활성화 장치가 제공될 수 있다.
활성화/비활성화 장치 중 하나가 도 2에 도시된다.
도 2에 도시된 바와 같이, 상기 활성화/비활성화 장치는 멀티플렉서(MUX1)로 이루어지며, 상기 멀티플렉서(MUX1)는 제어 신호(TEST)에 따라 입력 신호(TESTCONTROL) 또는 입력 신호(NORMCONTROL)를 접속시킨다. 상기 멀티플렉서(MUX1)의 출력 신호(MUX1OUT)는 -활성화/비활성화 장치가 비교 유닛의 구성 부품이 아닐 경우에- 비교 유닛으로 공급되며, 상기 비교 유닛은 상기 출력 신호에 따라 활성화되거나 또는 비활성화된다.
본 실시예에서, 상기 활성화/비활성화 장치는 멀티플렉서(MUX1)가 주로 TEST=0 인 경우, 즉 메모리 장치의 정상 모드에서는 신호(NORMCONTROL)를 접속시키고, 그리고 주로 TEST=1인 경우, 즉 메모리 장치의 테스트 모드에서는 신호(TESTCONTROL)를 접속시키도록 구성된다.
상기 신호(TESTCONTROL) 및 신호(NORMCONTROL)는 선택적으로 레벨 0 또는 1을 가질 수 있다.
본 실시예에서, 상기 신호(TESTCONTROL)를 안내하는 라인은 메모리 장치의 제조시 저레벨을 나타내는 전위, 또는 고레벨을 나타내는 전위에 영구 접속된다. 그러나, TESTCONTROL-레벨이 정적 또는 동적으로 세팅될 수도 있다.
상기 신호(NORMCONTROL)를 안내하는 라인은 퓨즈(F)를 통해 한 전위에 접속되고,
- 전위(TEST=0이고 퓨즈(F)가 파괴되지 않은 경우)가 MUX1OUT에 따라 접속되면, 상기 전위에 의해 상기 신호에 따라 동작하는 비교 유닛에서 관련 비교 유닛이 비활성화되고, 및
- 상기 전위가 생기지 않게 되면(TEST=0이고 퓨즈(F)가 파괴된 경우), 멀티플렉서(MU1X)의 출력 신호(MUX1OUT)에 따라 동작하는 비교 유닛에서 관련 비교 유닛을 활성화된다.
본 실시예에서, 상기 멀티플렉서(MUX1)의 신호(MUX1OUT)가 반전된 다음, MUX1OUT에 따라 동작하는 비교 유닛의 비교기(K4)의 출력 신호와 논리 연산된다(예컨대, AND 소자(AND2)에 의해 이루어지는 AND 연산). 논리 연산의 결과는 비교기(K4)의 출력 신호 대신에 AND 소자(AND1)에 공급되며, 이는 도 3에 도시된다.
멀티플렉서(MUX1)에 의해 접속된 신호가 레벨 1을 가지면, 상기 AND 소자(AND2)의 출력 신호의 레벨 및 AND 소자(AND1)의 레벨은 비교기(K4)의 출력 신호의 레벨과는 무관하게 항상 0이다. 따라서, 관련 비교 유닛은 메모리 장치에 인가된 어드레스와 비교 유닛에 할당된 기준 어드레스와의 일치를 신호로 알릴 수 없다.
퓨즈(F)가 파괴되는 경우 멀티플렉서(MUX1)에 의해 접속된 신호가 레벨 0을 가지면, 상기 AND 소자(AND2)의 출력 신호의 레벨은 비교기(K4)의 출력 신호의 레벨에 상응한다. 따라서, 관련 비교 유닛은 메모리 장치에 인가된 어드레스와 비교 유닛에 할당된 기준 어드레스와의 일치를 신호로 전달할 수 있다.
이러한 방식으로, 상기 비교 유닛은 메모리 장치의 테스트 모드 및 정상 모드 동안 선택적으로 활성화 및 비활성화될 수 있다. 테스트 모드 동안 비교 유닛의 활성화 및 비활성화는 메모리 장치의 정상 모드에서 비교 유닛이 활성화되는지 또는 비활성화되는지 그리고 경우에 따라 어떤 비교 유닛이 활성화 또는 비활성화되는지와는 상관없이 이루어진다. 왜냐하면, 비교 유닛이 활성화되는지 또는 비활성화되는지 그리고 경우에 따라 어떤 비교 유닛이 활성화 또는 비활성화되는지는 테스트 모드(TEST=1) 동안에는 신호(TESTCONTROL)에, 그리고 정상 모드(TEST=0) 동안에는 신호(NORMCONTROL)에 따라 좌우되기 때문이고, 그리고 상기 신호들은 각각의 비교 유닛 또는 다수의 비교 유닛을 포함하는 비교 유닛 그룹(예컨대 비교 유닛 뱅크)에 대해 서로 독립적으로 정해질 수 있기 때문이다.
상기 메모리 장치는 비교 유닛이 메모리 장치의 제조 후 (활성화/비활성화 장치의 퓨즈(F)가 파괴되지 않음) 메모리 장치의 정상 모드에서 활성화되지 않도록 설계된다. 상기 비교 유닛은 메모리 장치의 테스트시 모든 메모리 셀이 정상적으로 기록 또는 판독되지 않다는 사실이 밝혀질 경우에만 바람직하게는 정상 모드로 동작된다. 상기 비교 유닛의 초기 동작은 관련 비교 유닛에 할당된 활성화/비활성화 장치의 퓨즈(F)가 파괴됨으로써 실행될 수 있다.
상기 메모리 장치의 테스트시 상기 비교 유닛은 서로 독립적으로 임의로 활성화 및 비활성화될 수 있다; 개별 활성화/비활성화 장치의 신호들(TESTCONTROL)의 레벨은 서로 독립적으로 임의로 세팅되고 및/또는 변경될 수 있다.
이것은 본 실시예에서 특히 정상적으로 기록 또는 판독될 수 없는 메모리 셀또는 메모리 셀 영역을 대체 메모리 셀 또는 대체 메모리 셀 영역으로 대체시키는, 메모리 장치의 구성 부품을 테스트 할 때, 극소수의 선택된 비교 유닛이 활성화되어 테스트되도록 이용된다.
바람직하게는
- 한편으로는 메모리 장치로 인가된 각각의 어드레스에 대해, 활성화된 비교 유닛 중 최대 하나의 비교 유닛이 일치를 검출할 수 있도록, 및/또는
- 다른 한편으로는 활성화된 비교 유닛이 그것의 기준 어드레스에 의해 할당되거나 할당될 수 있는 메모리 영역이 메모리 장치에 인가된 어드레스에 의해 어드레싱될 수 있는 모든 메모리 셀을 포함하도록, 비교 유닛이 활성화된다.
본 실시예에서, 이것은 개별 메모리 블록에 대해 각각 관련 메모리 블록에 할당된 비교 유닛 뱅크의 비교 유닛 중 정확히 하나의 비교 유닛만이 활성화됨으로써 구현된다. 즉, 각각의 메모리 블록에 할당되는 4 개의 비교 유닛 뱅크 중 정확히 하나의 비교 유닛 뱅크가 선택되고, 메모리 블록 당 하나의 상기 비교 유닛 뱅크에 의해 모든 비교 유닛이 활성화된다.
이것은 이로 인해 다수의 비교 유닛이 메모리 장치에 공급된 어드레스와 비교 유닛에 할당된 기준 어드레스와의 일치를 신호로 알리는 것이 배제되기 때문에 바람직하고, 이로 인해 테스트를 위한 비용이 최소로 유지될 수 있기 때문에 바람직하다.
정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역을 대체 메모리 셀 또는 메모리 셀 영역으로 대체시킬 수 있는, 메모리 장치의 구성 부품을 테스트할 때, 극소수의 선택된 비교 유닛이 활성되어 테스트된다는 것은 테스트가 불완전하다는 것을 의미하지 않는다. 비교 유닛이 부분적으로 에러를 갖고 부분적으로 에러를 갖지 않을 확률은 무시될 수 있을 정도로 미미하다. 본 메모리 장치와 같은 집적 회로에서 에러가 발생하면, 상기 에러는 일반적으로 큰 범위로 또는 동일한 구성을 가진 모든 회로 부품으로 연장되기 때문에, 개별 비교 유닛의 에러가 없다는 것으로부터, 테스트되지 않은 (비활성화된) 비교 유닛이 에러를 갖지 않는다는 것이 전제될 수 있다.
전술한 제어 신호(TEST)는 본 실시예에서 활성화/비활성화 장치의 제어를 위해 사용될 뿐만 아니라, 활성화된 비교 유닛이 메모리 장치에 인가된 어드레스를 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스와, 또는 메모리 장치의 테스트를 위해 적합한 또는 필요한 테스트 어드레스와 비교하는지의 여부를 확인하기 위해서도 사용된다(기준 어드레스로서 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스 또는 테스트 어드레스가 사용되는지의 여부).
본 실시예에서는 이것을 위해, 비교기(K3)의 입력 신호(Ref3)가 메모리 장치의 테스트 동안 메모리 장치의 정상 모드에서와는 다른 신호 소오스로부터 나온다. 이것을 위해, 본 실시예에서는 제어 신호(TEST)에 의해 제어되는 멀티플렉서(MUX2)가 제공된다. 상기 멀티플렉서의 입력 단자에는 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 (퓨즈(F)의 사용에 의해 메모리 장치에 레지스트된) 어드레스(FAULTADR)의 관련 비트 및 테스트 어드레스(TESTADR)의 관련비트가 인가된다. 이러한 장치는 도 4에 도시된다.
본 실시예에서 테스트 어드레스(TESTADR)를 안내하는 라인은 저레벨 전위에 또는 고레벨 전위에 영구 접속된다. 그러나, 상기 테스트 어드레스(TESTADR)가 정적으로 또는 동적으로 세팅되거나 변경될 수도 있다.
TEST = 0 일 때, 즉 메모리 장치의 정상 모드 동안, 멀티플렉서(MUX2)는 그것에 인가된 FAULTADR 비트를 접속시킴으로써, 관련 비교 유닛이 메모리 장치에 인가된 어드레스를 정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 메모리 셀 영역의 어드레스 중 하나와 비교한다. TEST = 1 일 때, 즉 메모리 장치의 테스트시, 멀티플렉서(MUX2)는 그것에 인가된 TESTADR 비트를 접속시킴으로써, 관련 비교 유닛이 메모리 장치에 인가된 어드레스를 비교 유닛에 할당된 테스트 어드레스와 비교한다.
전술한 바와 같이 접속되어 동작하는 멀티플렉서(MUX2)는 본 실시예에서 모든 비교기(K3) 앞에 접속된다. 그러나, 선택된 비교기(K3) 앞에만 상기 멀티플렉서가 접속될 수도 있다.
기준 어드레스(Ref1), (Ref2) 및/또는 (Ref4)가 전술한 방식으로 발생되거나 또는 전환 스위칭될 수 있다.
따라서, 메모리 장치의 테스트 동작 동안 이것에 인가된 어드레스가 자유로이 선택 가능한 테스트 어드레스와 비교될 수 있고, 상기 테스트 어드레스의 결정은 정상 모드에서 관련 비교 유닛에 할당된 어드레스와는 완전히 무관하게 이루어질 수 있다.
메모리 장치의 테스트 동안 부가로 또는 대안으로 비교 유닛 또는 메모리 장치의 그밖의 구성 부품의 임의의 다른 제어 또는 세팅이 전술한 바와 같이 또는 달리 변경될 수 있다.
본 발명에 따른 메모리 장치는 최소의 비용으로 확실하게 테스트, 구성 및 동작될 수 있다.

Claims (15)

  1. 데이터를 저장시키기 위한 다수의 메모리 셀, 및 정상적으로 기록 또는 판독될 수 없는, 또는 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역에 놓인, 메모리 셀이 메모리 장치(S)에 인가된 어드레스에 할당되는지를 체크하는 비교 유닛(VE)을 포함하는 메모리 장치에 있어서,
    상기 비교 유닛은 메모리 장치의 테스트 동안, 비교 유닛이 메모리 장치의 정상 모드 동안 취하는 상태와는 다른 상태로 바뀔 수 있는 것을 특징으로 하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 비교 유닛(VE)는 메모리 장치(S)에 인가된 어드레스와 비교 유닛에 할당된 기준 어드레스를 비교하는 것을 특징으로 하는 메모리 장치.
  3. 제 2항에 있어서,
    상기 각각의 비교 유닛(VE)에 고유의 기준 어드레스가 할당되는 것을 특징으로 하는 메모리 장치.
  4. 제 2항 또는 3항에 있어서,
    상기 비교 유닛(VE)이 병렬로 동작하고 상기 메모리 장치(S)에 인가된 어드레스를 동시에 모든 기준 어드레스와 비교하는 것을 특징으로 하는 메모리 장치.
  5. 제 2항 내지 4항 중 어느 한 항에 있어서,
    상기 비교 유닛(VE)이 기준 어드레스에 의해 메모리 장치의 일정한 메모리 영역에 할당되고, 그것에 의해 수행된 비교에 의해, 메모리 장치에 인가된 어드레스가 그것이 할당된 메모리 영역 내부에 있는지를 체크하는 것을 특징으로 하는 메모리 장치.
  6. 제 2항 내지 5항 중 어느 한 항에 있어서,
    정상적으로 기록 또는 판독될 수 없는 메모리 셀 또는 정상적으로 기록 또는 판독될 수 없는 메모리 셀을 포함하는 메모리 셀 영역의 어드레스가 기준 어드레스로 사용되는 것을 특징으로 하는 메모리 장치.
  7. 제 2항 내지 6항 중 어느 한 항에 있어서,
    상기 메모리 장치(S)의 테스트에 적합한 테스트 어드레스가 기준 어드레스로 사용되는 것을 특징으로 하는 메모리 장치.
  8. 제 7항에 있어서,
    상기 테스트 어드레스가 메모리 장치(S)의 테스트시 사용되는 것을 특징으로 하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 테스트 어드레스가 기준 어드레스와 무관하게 결정될 수 있고, 비교 유닛(VE)은 메모리 장치(S)에 인가되는 어드레스를 상기 기준 어드레스와 비교하는 것을 특징으로 하는 메모리 장치.
  10. 상기 항들 중 어느 한 항에 있어서,
    상기 기준 어드레스가 적어도 부분적으로 메모리 장치에 영구히 레지스트될 수 있는 것을 특징으로 하는 메모리 장치.
  11. 제 10항에 있어서,
    상기 레지스트될 어드레스의 레지스트가 퓨즈(F)의 사용에 의해 이루어지는 것을 특징으로 하는 메모리 장치.
  12. 제 1항 내지 11항 중 어느 한 항에 있어서,
    상기 메모리 장치(S)의 테스트 동안에는 선택된 비교 유닛(VE)만이 활성화되고, 다른 모든 비교 유닛은 비활성화되는 것을 특징으로 하는 메모리 장치.
  13. 제 12항에 있어서,
    상기 비교 유닛(VE)은 메모리 장치(S)의 테스트 동안 그것이 메모리 장치의정상 모드에서 활성화되는지 비활성화되는지와 상관 없이 활성화 및 비활성화될 수 있는 것을 특징으로 하는 메모리 장치.
  14. 제 12항 또는 13항에 있어서,
    상기 메모리 장치(S)에 인가되는 각각의 어드레스에 대해, 활성화된 비교 유닛 중 최대 하나가 일치를 검출할 수 있도록, 비교 유닛(VE)이 활성되는 것을 특징으로 하는 메모리 장치.
  15. 제 12항 내지 14항 중 어느 한 항에 있어서,
    상기 활성화된 비교 유닛이 그 기준 어드레스에 의해 할당되는 메모리 영역이 메모리 장치(S)에 인가되는 어드레스에 의해 어드레싱되는 모든 메모리 셀을 포함하도록, 비교 유닛(VE)이 활성화되는 것을 특징으로 하는 메모리 장치.
KR10-2000-0066724A 1999-11-11 2000-11-10 메모리 장치 KR100410816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19954346.1 1999-11-11
DE19954346A DE19954346A1 (de) 1999-11-11 1999-11-11 Speichereinrichtung

Publications (2)

Publication Number Publication Date
KR20010070202A true KR20010070202A (ko) 2001-07-25
KR100410816B1 KR100410816B1 (ko) 2003-12-18

Family

ID=7928738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0066724A KR100410816B1 (ko) 1999-11-11 2000-11-10 메모리 장치

Country Status (6)

Country Link
US (1) US6978405B1 (ko)
EP (1) EP1113453A3 (ko)
JP (1) JP2001202791A (ko)
KR (1) KR100410816B1 (ko)
CN (1) CN1218321C (ko)
DE (1) DE19954346A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4229715B2 (ja) * 2003-01-29 2009-02-25 Ｎｅｃエレクトロニクス株式会社 テスト回路及び半導体装置
DE10318771B4 (de) 2003-04-25 2007-12-27 Infineon Technologies Ag Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs
DE10343388A1 (de) * 2003-09-19 2005-02-10 Infineon Technologies Ag Integrierte Schaltung mit einem Fuse-Speicher und Verfahren zum Betreiben einer integrierten Schaltung mit einem Fuse-Speicher
DE102004027423A1 (de) * 2004-06-04 2006-07-20 Infineon Technologies Ag Speicherschaltung mit redundanten Speicherbereichen
DE102006038678A1 (de) * 2006-08-17 2008-02-21 Bayerische Motoren Werke Ag Verfahren zur Vergabe von Adressen an die Speicherzellen eines wiederaufladbaren Energiespeichers
CN101714407B (zh) * 2009-11-12 2012-08-08 钰创科技股份有限公司 行地址保留存储单元触发电路及行地址保留存储单元装置
CN101763227B (zh) * 2010-01-28 2012-01-04 成都市华为赛门铁克科技有限公司 数据处理方法和虚拟硬盘

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499556A (en) * 1979-09-07 1985-02-12 Paperless Accounting Inc Security arrangements in data transfer equipment
US4639915A (en) * 1983-10-06 1987-01-27 Eaton Corporation High speed redundancy processor
FR2629248B1 (fr) 1988-03-25 1992-04-24 Sgs Thomson Microelectronics Procede de test de memoire a programmation unique et memoire correspondante
JPH07105159B2 (ja) 1989-11-16 1995-11-13 株式会社東芝 半導体記憶装置の冗長回路
US5299202A (en) * 1990-12-07 1994-03-29 Trw Inc. Method and apparatus for configuration and testing of large fault-tolerant memories
US5325365A (en) * 1991-10-04 1994-06-28 John Fluke Mfg. Co., Inc. In a memory emulation test apparatus, a method of and system for fast functional testing of memories in microprocessor-based units
JPH06164704A (ja) 1992-11-24 1994-06-10 Funai Techno Syst Kk 留守番電話におけるテープ位置決め方法
JP3274332B2 (ja) * 1995-11-29 2002-04-15 株式会社東芝 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
JPH117761A (ja) * 1997-06-13 1999-01-12 Toshiba Corp 画像用メモリ
JPH1186569A (ja) 1997-09-04 1999-03-30 Mitsubishi Electric Corp 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン
DE19745678A1 (de) 1997-10-07 1999-04-08 Optosys Gmbh Berlin Verfahren zur Fertigung von Multi-Chip-Modulen in COB-Bauweise, insbesondere von Speichermodulen auf Leiterplattenboards
DE19954345A1 (de) * 1999-11-11 2001-05-31 Infineon Technologies Ag Speichereinrichtung

Also Published As

Publication number Publication date
KR100410816B1 (ko) 2003-12-18
CN1218321C (zh) 2005-09-07
EP1113453A3 (de) 2004-08-25
EP1113453A2 (de) 2001-07-04
CN1308336A (zh) 2001-08-15
US6978405B1 (en) 2005-12-20
DE19954346A1 (de) 2001-05-23
JP2001202791A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
US5959911A (en) Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices
US6085334A (en) Method and apparatus for testing an integrated memory device
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US5841711A (en) Semiconductor memory device with redundancy switching method
GB2129585A (en) Memory system including a faulty rom array
US5278793A (en) Memory defect masking device
US5109360A (en) Row/column address interchange for a fault-tolerant memory system
EP0689695B1 (en) Fault tolerant memory system
KR960019323A (ko) 신호에 따라 선택적으로 불량 일반 메모리 셀 링크를 용장 메모리 셀 링크로 대체시키는 반도체 메모리
KR920001104B1 (ko) 어드레스 라인 오류 테스트 방법
US9978463B2 (en) Semiconductor apparatus and repair method thereof
KR100410816B1 (ko) 메모리 장치
US7549098B2 (en) Redundancy programming for a memory device
KR100383479B1 (ko) 디지털 반도체 회로를 테스트하기 위한 회로 및 방법
US6961273B2 (en) RAM memory circuit having a plurality of banks and an auxiliary device for testing
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
KR100449218B1 (ko) 메모리 장치
KR20010014986A (ko) 반도체 기억 장치 및 번인 테스트 방법
GB2366890A (en) Testing a memory with redundant cells
US7414905B2 (en) Semiconductor integrated circuit and testing method therefor
US6076176A (en) Encoding of failing bit addresses to facilitate multi-bit failure detect using a wired-OR scheme
KR100579049B1 (ko) 메모리 테스트 장치 및 이를 수행하는 방법
CN114596908A (zh) 存储器电路、用于存储器电路的自我修复的系统及方法
US11080183B2 (en) Memory chip, memory module and method for pseudo-accessing memory bank thereof
US6570793B2 (en) Semiconductor memory having a redundancy circuit for word lines and method for operating the memory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001110

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010416

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001110

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030203

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030908

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061129

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20071128

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20071128

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee