CN1379409A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN1379409A
CN1379409A CN01130510A CN01130510A CN1379409A CN 1379409 A CN1379409 A CN 1379409A CN 01130510 A CN01130510 A CN 01130510A CN 01130510 A CN01130510 A CN 01130510A CN 1379409 A CN1379409 A CN 1379409A
Authority
CN
China
Prior art keywords
sub
piece
data
address
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01130510A
Other languages
English (en)
Inventor
柳下良昌
内田敏也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1379409A publication Critical patent/CN1379409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Abstract

可在即使是进行刷新作业时也能存取且功率消耗低的半导体存储器件,它包括接收输入地址的地址输入电路、从依列或依行的方向排列且通过由此地址输入电路输入的地址所确定的子块组的至少一部分中来读出数据的读出电路、用以将排设于行或列方向中且与由上述读出电路读出数据的子块组相交的子块组的至少一部分刷新的刷新电路。此外尚包括有数据恢复电路,它根据其他子块的数据和奇偶校验块的数据来恢复同时进行刷新作业与读出作业的数据。

Description

半导体存储器件
技术领域
本发明涉及半导体存储器件，具体涉及到其中的各子块是由一或二或多个存储单元排成矩阵形式构成的半导体存储器件。
背景技术
在所谓的DRAM(动态随机存取存储器)中，必须对存储单元进行刷新，因而按惯例为进行刷新要暂停从外部进行存取。
但如果暂停从外部进行存取，就会相应地延长响应外部存取所需的时间，这将不便于要求高速存取的应用。
申请人以前提交的一项专利申请(日本专利申请No.2000-368423)涉及到一种半导体存储器件(以后称之为先有申请的半导体存储器件)，它允许即使是在刷新过程中也能进行外部存取。
图22示明了该先有申请的半导体存储器件的工作原理。如此图所示，该先有申请的半导体存储器件包括由16个子块组成的存储阵列和由四个子块组成的奇偶校验阵列。
各个子块包括一单元阵列，此单元阵列具有排列成矩阵形式的存储单元、S/A(读出放大器)与译码器。
构成此存储阵列的子块存储着普通数据，而构成奇偶校验阵列的子块则存储奇偶校验数据。
图23示明用于从此存储阵列读出数据的作业。如此图所示，在读出数据时是沿着一行选择一系列子块(带阴影的子块)来读出数据D1～D4。
图24示明刷新作业。在前述先有申请的半导体存储器件中，子块是依序逐一刷新的。在图示的例子中，加阴影标出的子块2-3是刷新的对象。为了较详细地说明这项作业，例如从左到右来刷新一行子块，而当一行中包括的所有子块均已刷新时，再刷新下一行。
图25示明在彼此并行进行刷新作业与数据读取作业的情形，当刷新的子块与由其中读出数据的子块相重叠时所进行的作业。
在所示的这一例子中，存储阵列中的子块2-1～2-4是进行数据读取的对象而子块2-3则是刷新的对象。
在此情形下，不能从子块2-3读取数据，因而该先有申请的半导体存储器件构造成使得从子块2-1、2-2与2-4输出的数据以及从子块2P读出的奇偶校验数据都提供给数据恢复电路200，用以根据这些数据项来恢复子块2-3的数据。
但当采用这种方法时由于子块是逐一刷新的，例如与整个存储器阵列共同刷新的情形相比，就会产生功率消耗大的问题。
发明内容
本发明是在考虑到上述情形下而提出的，其目的在于提供即使是在刷新作业中也能存取同时使功率消耗低的半导体存储器件。
为了实现上述目的提供了这样的半导体存储器件，其中的各个子块是由一或二或更多个存储单元组成且排列成矩阵形式。此半导体存储器件包括：地址输入电路，用以接收输入的地址；读出电路，用以从依列或依行的方向排列且通过由此地址输入电路输入地址所确定的子块组的至少一部分中来读出数据；以及刷新电路，用以将排设于行或列方向中且与由上述读出电路从中读出数据的子块组相交的子块组的至少一部分刷新。
通过下面结合以举例方式阐明本发明最佳实施形式的附图所作的描述，可以弄清本发明上述的和其他的目的、特点与优点。
附图说明
图1概示本发明一实施形式的典型构型；
图2概示图1所示实施形式的读取作业；
图3概示图1所示实施形式的刷新作业；
图4概示刷新作业的对象与读取作业的对象相重叠时的作业；
图5详示其中的S/A为单存取型而译码器为双存取型的子块的典型排列；
图6详示图5中以虚线圆标明的一部分子块的配置；
图7详示单存取型S/A；
图8详示双存取型译码器；
图9概示图5中子块阵列的刷新作业；
图10概示图5中子块阵列的正常存取作业。
图11概示图5中子块间所排列的Y方向块选择信号与字线选择信号；
图12概示与被刷新的子功能块有关的Y方向块选择信号和字线选择信号二者的激活态；
图13概示与未被刷新的子块有关的Y方向块选择信号和字线选择信号二者的激活态；
图14概示与正常存取的子块有关的Y方向块选择信号和字线选择信号二者的激活态；
图15概示相对于图5中的子块同时进行刷新与正常存取的情形；
图16详示单存取型译码器；
图17详示其中的S/A与译码器均为单存取型的子块的典型排列；
图18详示图17中由虚线圆标明的子块阵列的一部分；
图19概示图17中子块阵列的刷新作业；
图20概示图17中子块阵列的正常存取作业；
图21概示相对于图17中子块同时进行刷新与正常存取的情形；
图22概示原先应用的半导体存储器件的作业原理；
图23概示从图22中半导体存储器件的存储阵列读出数据的作业；
图24概示刷新图22中半导体存储器件的存储阵列的作业；
图25概示相对于图22中所示半导体存储器件同时进行刷新与正常存取作业的情形。
具体实施方式
下面参看附图说明本发明的实施形式。
图1概示本发明一实施形式的典型结构。如此图所示，本发明的半导体存储器件包括地址输入电路1、刷新电路2、子块阵列3、数据恢复电路4以及读出电路5。
地址输入电路1接收从半导体存储器件外输入的地址。
刷新电路2产生指定待刷新的一组子块的地址同时刷新由此地址指定的子块。
子块阵列3包括多个子块，每个子块都由S/A、译码器与单元阵列组成。
子块1-1～4-1、1-2～4-2、1-3～4-3与1-4～4-4组成存储阵列并存储普通数据。子块1P～4P组成奇偶校验阵列并存储奇偶校验数据。
数据恢复电路4应用奇偶校验数据和从其他子块读出的数据恢复由于刷新不能读出的子块的数据。
读出电路5请求恢复数据电路4读出经地址输入电路1输入的地址所指定的数据，并将该请求所得到的数据输出到外部。
下面说明上述实施形式的作业。
刷新电路2顺序产生地址a1～a5以在子块阵列3中指定一列而刷新所指定的这一列中包括的子块。结果，例如依照子块1-1～4-1、1-2～4-2、1-3～4-3、…，的顺序顺次地进行刷新。
刷新电路2所产生的地址a1～a5与通过地址输入电路1输入的地址无关，因而可以与地址A1～A4无关地指定一列子块。
地址输入电路1根据输入的地址产生指定一行子块的地址A1、A2、A3或A4，并将这样产生的地址提供给子块阵列3中所指定的行。
数据恢复电路4根据由其他子块读出的数据和奇偶校验数据恢复由于正在进行刷新作业而不能读出的子块的数据。在图1中，例如在刷新子块1-3～4-3的同时从子块2-1～2-4读出数据，而不能从正刷新的列和正读取的行相交处的子块2-3读取数据。
于是，根据来自子块2-1、2-2与2-4的数据D1、D2与D4和来自子块2P的奇偶校验数据P，此数据恢复电路4恢复子块2-3的数据D3并与其他数据D1、D2与D4一起输出此恢复的数据。
读出电路5请求数据恢复电路4读出数据，并将作为此请求结果而获得的数据D1～D4输出到半导体存储器件之外。
在完成子块1-3～4-3的刷新后，刷新电路2产生下一个地址a4来刷新与此地址对应的子块1-4～4-4。将上面说明的作业顺次相对于所有子块进行，于是各个子块以固定的周期刷新。
对于刷新作业与读取作业重叠的子块，此数据恢复电路4通过应用奇偶校验数据和其他数据恢复不可读的数据。
即，在此实施例中，将一行子块指定为读取作业对象，如图2所示，同时将一列子块指定为刷新作业对象，如图3所示。对于因为刷新而不能从其中读出数据的子块，如图4所示，此数据恢复电路4通过应用其他子块的数据和奇偶校验阵列的奇偶校验数据恢复不可读子块的数据。
如上所述，根据此实施例，此刷新是逐列进行的，因而与由子块逐块进行刷新的方式相比，可以减少进行刷新作业的次数，从而能够减少因刷新作业所消耗的电力。
此外，在此实施例中，待刷新的子块对象与从中读出数据的子块对象相交，因而刷新作业与读取作业重叠的子块的个数总是1个，于是能应用奇偶校验数据恢复不可读数据。
下面详述子块阵列3的例子。
图5详示了子块阵列3。在图示的这一例子中，对一组数据提供了两个子块，也就是对DQ0至DQ3的每个设置了两列子块。此外，如稍后所述，两个单元阵列共享一个译码器。
图6是图5中用圆圈标出的部分的放大图。如此图所示，由单元阵列100、S/A 101与102、译码器103组成一个子块。此单元阵列100包括多个存储单元并存储数据。S/A 101与102各放大从单元阵列100读出的信号。译码器103在由单元阵列100读出数据时于其中指定一特定的存储单元。
如图7所示，S/A 101包括S/A 101a与101b，它们为单元阵列100与110共享。
类似地，S/A 102包括为单元阵列100与120共享的S/A 102a与102b。以后将这种S/A及其相关的布线称作“单存取型”。
为了从上下毗邻的单元阵列110与100中的某个读出数据，此S/A101a与101b构造成使得例如当单元阵列100是要从其中读出数据的对象时中止从单元阵列110读出数据。
类似地，为了从上下毗邻的单元阵列100与120中的某个读出数据，此S/A 102a与102b构造成使得例如当单元阵列100是从其中读出数据的对象时中止从单元阵列120读出数据。
如图8所示，译码器103为单元阵列100与130共享。因此，在要读出数据时，就指定从左右毗邻的单元阵列100与130读出数据，而当输出到半导体存储器件之外时，可选择以上两单元阵列任一个之中读出的数据。这种译码器及其相关的布线以后称作“双存取型”。
这样，各个S/A与译码器便为多个单元阵列共享，而这样就能减小用来安装S/A与译码器的面积，从而减小了半导体存储器件的总体尺寸。
图9示明其中S/A为单存取型而译码器为双存取型的刷新作业。在图示的例子中，构成DQ2的子块32至47选为刷新对象。实际上，这些在列方向上交替定位的子块被激活(带阴影的块表明被激活的功能块)，这是由于单存取型S/A如上所述一次只能在上下毗邻的两个子块中选择一个。
图10示明在正常存取情形中被激活的区域。如图所示，在正常存取情形，选择和激活了一行子块(带阴影的子块表明被激活的子功能块)。
图11示明了用于沿Y方向指定某些块的Y方向块选择信号和用于选择某种字线的字线选择信号。如此图所示，Y方向块选择信号与字线选择信号是排列于译码器上的。
图12示明了排列在与被激活用于刷新的子块有关的译码器上的Y方向块选择信号与字线选择信号的状态。如此图所示，相对于与被激活用于刷新的子块(例如属于图9所示DQ2的那些子块)有关的译码器上所排列的Y方向块选择信号，只是对应于奇数号子块(沿列方向交替排列的子块)的那些信号线才被激活。至于字线选择信号，只是对应于DQ2的信号线才被激活。
图13示明了排列在与未被激活用于刷新的子块有关译码器上的Y方向块选择信号与字线选择信号的典型状态。如此图所示，对于排列在与未激活子块有关的译码器上的Y方向块选择信号与字线选择信号的情形，任何一种信号都不会被激活。
图14示明了正常存取情形下Y方向块选择信号与字线选择信号的典型状态。如此图所示，在正常存取时刻，对应于从其中读出数据的列的Y方向块选择信号线被激活，同时对应于这种列的字线选择信号线也被激活。
图15例示了同时进行刷新与正常存取的作业。在所示例子中，属于DQ2的子块的列是刷新对象，而第四行子块则是数据读取对象。
在这一实施形式中，如上所述，在逐个译码器列的基础上进行了控制操作，因而要是读取作业与刷新作业重叠，则优先于读取作业之前进行刷新。具体地说，在图15所示例子中，相对于子块35与43先进行刷新，结果这些子块就排除到读取对象之外。
因此从子块35与43得不到数据，但由于数据恢复电路4根据属于奇偶校验阵列的子块67与75的奇偶校验数据以及来自其他子块的数据恢复了遗漏的数据，就能够无障碍地进行前述作业。
在图15所示的刷新作业中，沿列方向交替排列的那些子块被刷新，而使其他子块保持未被刷新。这些未被刷新的子块可以在第一组子块刷新后或在下一个周期的刷新作业之前立即刷新。具体地说，例如在DQ2的情形，属于DQ2的两组子块可以相继地分别刷新。或者可以首先刷新一组子块，而在其他列刷新后可以刷新另一组子块。
在上述实施例中，译码器是双存取型而S/A是单存取型。下面描述其中的译码器与S/A都是单存取型的实施形式。
图16示明了单存取型译码器的排列。在图示的例子中，译码器150为存储阵列160与161共享，译码器151为存储阵列161与162共享而译码器152为存储器162与163共享。
图17示明了包括单存取型译码器的子块的典型排列。在所示例子中，这种子块的排列是由存储阵列DQ0～DQ3与奇偶校验阵列组成。由图17中圆圈标明的部分(子块)则如图18所示为单元阵列170、S/A171与172以及译码器173与174组成。
下面说明上述实施例的作业。
图19阐明刷新作业。如此图所示，在进行刷新时，属于指定的列中交替排列的子块被激活(带阴影的块表明被激活的子块)，由于S/A为上下毗邻的子块共享，因而一次只激活这两个子块中的一个。
图20示明正常存取作业。如此图所示，在正常存取时，属于指定的行中交替排列的子块被激活(带阴影的块表明被激活的子块)，由于译码器为左右毗邻的子块共享，因而一次只激活这两个子块中的一个。
图21示明其中同时进行刷新与正常存取的作业。如此图所示，在刷新对象与正常存取对象重叠时，先进行刷新。具体地说，在此图所示例子中，子块35位于刷新与正常存取重叠处，于是优先进行刷新。
在优先进行刷新时，不能从有关子块读取数据。但与前述情形相同，数据恢复电路4通过应用来自其他子块的数据和奇偶校验数据恢复了遗漏的数据，就能够无障碍地进行前述作业。
这样，本发明也可用于其中的译码器与S/A都是单存取型的形式。
如上所述，在本发明的半导体存储器件中，刷新的对象与正常存取的对象经选择成相交叉来同时进行刷新与正常存取。对于不能从中读取数据的子块，则根据奇偶校验阵列来恢复遗漏的数据，从而与传统电路相比可以减少刷新作业所消耗的功率。
在上述实施例中，由许多存储单元组成的子块便选择为刷新或正常存取的单位。或者可把单个存储单元选择为进行类似上述作业的单位。
同样，在上述子块阵列的例子中，S/A与译码器分别为子块所共享。显然，本发明也能用于S/A和译码器都不为子块共享的子块阵列中。
此外，在上述实施例中，属于指定的列的子块是一起刷新的。这些子块可以交替地分成许多分别被刷新的组。
如上所述，根据本发明，其中由一或两个或更多个存储单元组成的各个子块排成了矩阵形式的半导体存储器件包括：地址输入电路，用以接收输入的地址；读出电路，用以从依列或依行的方向排列成且通过由此地址输入电路输入地址所确定的子块组的至少一部分中来读出数据；以及刷新电路，用以将排设于行或列方向中且与由上述读出电路从中读出数据的子块组相交的子块组的至少一部分刷新。
以上所述应视作为只是用于例释本发明的原理。还由于内行的人可以立即由此掌握许许多多的改进与变更形式，因而不希望将本发明局限于前面所示和所述的严格结构及其应用中，为此，所有适当的更改形式和等效结构都应视作属于本发明后附权利要求书与其等效内容确定的范围内。

Claims (9)

1.半导体存储器件，其中的各个子块是由一或二或更多个存储单元组成且排列成矩阵形式，此半导体存储器件包括：地址输入电路，用以接收输入地址；读出电路，用以从依列或依行的方向排列且通过由此地址输入电路输入的地址指定的子块组的至少一部分中读出数据；以及刷新电路，用以将排设于行或列方向中且与由上述读出电路从中读出数据的子块组相交叉的子块组的至少一部分刷新。
2.权利要求1所述的半导体存储器，其中由所述读出电路从中读出数据的子块组包括存储有用于恢复数据的奇偶校验数据的子块，而所述半导体存储器件还包括数据恢复电路，它根据奇偶校验数据和其他子块中的数据，恢复由所述读出电路从中读出数据的子块组与由所述刷新电路刷新的子块组相交处的子块中的数据。
3.权利要求1所述的半导体存储器，还包括地址产生电路，用于产生地址以指定为所述刷新电路刷新的子块组。
4.权利要求3所述的半导体存储器，其中所述地址产生电路产生出与经由上述地址输入电路输入的地址无关的地址。
5.权利要求3所述的半导体存储器，其中所述地址产生电路产生出指定待刷新的一部分子块组的地址，同时能相互独立地控制此子块组的各个部分。
6.权利要求3所述的半导体存储器，其中所述地址产生电路产生地址以指定沿DQ方向排列的任一子块组作为待刷新的子块组。
7.权利要求1所述的半导体存储器，其中各个所述子块包括读出放大器与译码器，而此读出放大器或译码器为多个子块所共享。
8.权利要求5所述的半导体存储器，其中所述读出电路从交替地位于列或行方向的所述子块组的这些部分读出数据。
9.权利要求5所述的半导体存储器，其中所述刷新电路刷新交替地位于行或列方向的所述子块组的这些部分。
CN01130510A 2001-03-29 2001-11-20 半导体存储器件 Pending CN1379409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP096343/2001 2001-03-29
JP2001096343A JP4001724B2 (ja) 2001-03-29 2001-03-29 半導体記憶装置

Publications (1)

Publication Number Publication Date
CN1379409A true CN1379409A (zh) 2002-11-13

Family

ID=18950267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01130510A Pending CN1379409A (zh) 2001-03-29 2001-11-20 半导体存储器件

Country Status (7)

Country Link
US (1) US6529435B2 (zh)
EP (1) EP1246194B1 (zh)
JP (1) JP4001724B2 (zh)
KR (1) KR100793669B1 (zh)
CN (1) CN1379409A (zh)
DE (1) DE60141945D1 (zh)
TW (1) TW525164B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461296C (zh) * 2004-08-23 2009-02-11 恩益禧电子股份有限公司 半导体存储装置、测试电路和方法
CN102567242A (zh) * 2010-11-16 2012-07-11 美光科技公司 执行同时读取与写入存储器操作的方法及设备
CN102760485A (zh) * 2006-04-28 2012-10-31 莫塞德技术公司 具有完全独立的部分阵列刷新功能的动态随机存取存储器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712214B2 (ja) * 2001-04-09 2011-06-29 富士通セミコンダクター株式会社 半導体メモリの動作制御方法および半導体メモリ
JP4782302B2 (ja) * 2001-04-18 2011-09-28 富士通セミコンダクター株式会社 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
KR100481820B1 (ko) * 2002-09-26 2005-04-11 (주)실리콘세븐 패러티로서 비유효한 출력 데이터를 보정하는 에스램 호한메모리와 그 구동방법
JP4664208B2 (ja) * 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
KR100852191B1 (ko) 2007-02-16 2008-08-13 삼성전자주식회사 에러 정정 기능을 가지는 반도체 메모리 장치 및 에러 정정방법
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
US5430681A (en) * 1989-05-08 1995-07-04 Hitachi Maxell, Ltd. Memory cartridge and its memory control method
EP0424301A3 (en) * 1989-10-18 1992-09-16 International Business Machines Corporation Overlapped data scrubbing with data refreshing
US6108229A (en) * 1996-05-24 2000-08-22 Shau; Jeng-Jye High performance embedded semiconductor memory device with multiple dimension first-level bit-lines
JP3862333B2 (ja) * 1996-12-10 2006-12-27 株式会社ルネサステクノロジ 半導体記憶装置
JP2000067595A (ja) * 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
JP4270707B2 (ja) * 1999-04-09 2009-06-03 株式会社東芝 ダイナミック型半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461296C (zh) * 2004-08-23 2009-02-11 恩益禧电子股份有限公司 半导体存储装置、测试电路和方法
CN102760485A (zh) * 2006-04-28 2012-10-31 莫塞德技术公司 具有完全独立的部分阵列刷新功能的动态随机存取存储器
CN102760485B (zh) * 2006-04-28 2017-08-01 考文森智财管理公司 具有完全独立的部分阵列刷新功能的动态随机存取存储器
CN102567242A (zh) * 2010-11-16 2012-07-11 美光科技公司 执行同时读取与写入存储器操作的方法及设备
CN102567242B (zh) * 2010-11-16 2015-05-06 美光科技公司 执行同时读取与写入存储器操作的方法及设备
US9208019B2 (en) 2010-11-16 2015-12-08 Micron Technology, Inc. Method and apparatus to perform concurrent read and write memory operations
US9513992B2 (en) 2010-11-16 2016-12-06 Micron Technology, Inc. Method and apparatus to perform concurrent read and write memory operations

Also Published As

Publication number Publication date
EP1246194A3 (en) 2003-09-03
EP1246194B1 (en) 2010-04-28
KR100793669B1 (ko) 2008-01-10
US20020141270A1 (en) 2002-10-03
EP1246194A2 (en) 2002-10-02
TW525164B (en) 2003-03-21
DE60141945D1 (de) 2010-06-10
JP4001724B2 (ja) 2007-10-31
JP2002298578A (ja) 2002-10-11
US6529435B2 (en) 2003-03-04
KR20020077021A (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
US7990765B2 (en) Least significant bit page recovery method used in multi-level cell flash memory device
CN1283005C (zh) 半导体存储设备
JP5749860B2 (ja) メモリデバイスおよびメモリデバイスのための構成方法
CN1113294C (zh) 利用错误定位码校正一个多级单元存储器的方法和装置
US9323662B2 (en) Flash memory using virtual physical addresses
CN1838313A (zh) 用以感测一存储单元的输出的方法及电路
CN1379409A (zh) 半导体存储器件
CN1409323A (zh) 用于存储存储器测试信息的方法和装置
CN1881478A (zh) 存储器件
CN1924831A (zh) 非易失性存储器系统及操作非易失性存储器系统的方法
CN1612265A (zh) 半导体存储设备及其制造方法
CN1873619A (zh) 存储装置
CN1745433A (zh) 对非易失性存储器中缺陷的区界调整
CN1801395A (zh) 修复和运行存储器件的方法
CN1525488A (zh) 防止由干扰的累积引起的数据变化的半导体记忆装置
CN1967720A (zh) 半导体存储器件及其控制方法
CN1197986A (zh) 具有冗余电路的半导体存储装置
CN1677573A (zh) 半导体存储器及其制造方法
CN1396600A (zh) 半导体存储器
CN1399281A (zh) 容错固态存储器
CN1146919C (zh) 具有替换编程电路的半导体存储装置
CN1542862A (zh) 动态随机存取存储器存储芯片的测试方法及电路
CN1643613A (zh) 数据存储电路及其中的数据写入方法,以及数据存储设备
CN1218321C (zh) 存储器装置
CN1405778A (zh) 半导体存储器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication