KR100793669B1 - 반도체 기억 장치 - Google Patents

Abstract

어드레스 입력 수단(1)에는 어드레스가 입력된다. 독출 수단(5)은 어드레스 입력 수단(1)을 통해 입력된 어드레스에 의해 지정되는 열 또는 행 방향의 서브블록군(3)의 적어도 일부로부터 데이터를 독출한다. 리프레시 수단(2)은 독출 수단(5)의 독출 대상이 되는 서브블록군과 직교하는 행 또는 열 방향의 서브블록군의 적어도 일부를 리프레시한다. 데이터 복원 수단(4)은 리프레시와 독출의 쌍방 대상이 되고 있는 서브블록으로부터의 데이터를 다른 블록 및 패리티 블록으로부터의 데이터를 참조하여 복원한다.

Description

반도체 기억 장치{SEMICONDUCTOR MEMORY DEVICE}

도 1은 본 발명의 실시 형태의 구성예를 도시한 도면.

도 2는 도 1에 도시된 실시 형태에 있어서의 독출 동작을 도시한 도면.

도 3은 도 1에 도시된 실시 형태에 있어서의 리프레시 동작을 도시한 도면.

도 4는 리프레시와 독출 대상이 중복된 경우에 있어서의 동작을 설명한 도면.

도 5는 S/A가 싱글 액세스형이고, 또한, 디코더가 더블 액세스형인 경우에 있어서의 서브블록군의 상세한 구성예를 도시한 도면.

도 6은 도 5에 도시된 점선으로 둘러싸인 부분의 상세한 구성예를 도시한 도면.

도 7은 싱글 액세스형 S/A의 상세한 내용을 설명한 도면.

도 8은 더블 액세스형 디코더의 상세한 내용을 설명한 도면.

도 9는 도 5에 도시된 서브블록군의 리프레시 동작을 설명한 도면.

도 10은 도 5에 도시된 서브블록군의 통상 액세스 동작을 설명한 도면.

도 11은 도 5에 도시된 서브블록 사이에 배치되는 Y 방향 블록 선택 신호와 워드선 선택 신호를 도시한 도면.

도 12는 리프레시의 대상이 되는 서브블록에 배치되는 Y 방향 블록 선택 신 호와 워드선 선택 신호의 활성화 모습을 도시한 도면.

도 13은 리프레시 대상 이외의 서브블록에 배치되는 Y 방향 블록 선택 신호와 워드선 선택 신호의 활성화 모습을 도시한 도면.

도 14는 통상 액세스의 대상이 되는 서브블록에 배치되는 Y 방향 블록 선택 신호와 워드선 선택 신호의 활성화 모습을 도시한 도면.

도 15는 도 5에 도시된 서브블록에 있어서, 리프레시와 통상 액세스를 동시에 실행한 경우의 모습을 도시한 도면.

도 16은 싱글 액세스형 디코더의 상세한 내용을 설명한 도면.

도 17은 S/A가 싱글 액세스형이고, 또한, 디코더가 싱글 액세스형인 경우에 있어서의 서브블록군의 상세한 구성예를 도시한 도면.

도 18은 도 17에 도시된 점선으로 둘러싸인 부분의 상세한 구성예를 도시한 도면.

도 19는 도 17에 도시된 서브블록군의 리프레시 동작을 설명한 도면.

도 20은 도 17에 도시된 서브블록군의 통상 액세스 동작을 설명한 도면.

도 21은 도 17에 도시된 서브블록에 있어서, 리프레시와 통상 액세스를 동시에 실행한 경우의 모습을 도시한 도면.

도 22는 종래 출원과 관련된 반도체 기억 장치의 동작 원리를 도시한 도면.

도 23은 도 22에 도시된 반도체 기억 장치의 메모리 어레이로부터 데이터를 독출할 때의 동작을 설명한 도면.

도 24는 도 22에 도시된 반도체 기억 장치의 메모리 어레이를 리프레시할 때의 동작을 설명한 도면.

도 25는 도 22에 도시된 반도체 기억 장치의 메모리 어레이에 대하여 리프레시와 통상 액세스를 동시에 실행했을 때의 동작을 설명한 도면.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 어드레스 독출 수단

2 : 리프레시 수단

3 : 서브블록군

4 : 데이터 복원 수단

5 : 독출 수단

100 : 셀 어레이

101, 102 : S/A

103 : 디코더

110, 120 : 셀 어레이

150∼152 : 디코더

160∼163 : 메모리 어레이

170 : 셀 어레이

171, 172 : S/A

173, 174 : 디코더

본 발명은 반도체 기억 장치에 관한 것으로, 특히, 1 또는 2 이상의 메모리 셀로 구성되는 서브블록이 매트릭스 형태로 배치되어 이루어지는 반도체 기억 장치에 관한 것이다.

소위 DRAM(Dynamic Random Access Memory)은 메모리 셀을 리프레시해야 하기 때문에, 종래에는 외부로부터의 액세스를 일단 정지하고, 리프레시를 행하고 있었다.

그러나, 외부로부터의 액세스를 일단 정지하면, 그 만큼 외부로부터의 액세스에 대한 응답 시간이 연장되어 버리기 때문에, 고속의 액세스가 요구되는 경우에는 불리하게 되어 버렸다.

그래서, 본 출원인은 리프레시 중에도 외부로부터 액세스가 가능해지는 반도체 기억 장치(이하, 종래 출원과 관련된 반도체 기억 장치라 칭함)를 제안하고 있다.

도 22는 종래 출원과 관련된 반도체 기억 장치의 동작 원리를 도시한 도면이다. 이 도면에 도시된 바와 같이, 종래 출원과 관련된 반도체 기억 장치는 16개의 서브블록으로 이루어지는 메모리 어레이와, 4개의 서브블록으로 이루어지는 패리티 어레이로 구성되어 있다.

여기서, 각 서브블록은 메모리 셀이 매트릭스 형태로 배치되어 이루어지는 셀 어레이, S/A (Sense Amplifier) 및 디코더에 의해 구성되어 있다.

또한, 메모리 어레이를 구성하는 서브블록은 통상의 데이터를 저장하고 있고, 패리티 어레이를 구성하는 서브블록은 패리티 데이터를 저장하고 있다.

도 23은 메모리 어레이로부터의 데이터 독출 동작을 설명하는 도면이다. 이 도면에 도시된 바와 같이, 데이터를 독출할 때에는, 행 방향으로 연속하는 서브블록(전부 칠해져 있는 서브블록)을 대상으로 하여 데이터(D1∼D4)를 독출한다.

도 24는 리프레시 동작에 대해서 설명하는 도면이다. 이와 같이, 종래 출원과 관련된 반도체 기억 장치에서는, 서브블록을 1개씩 순서대로 리프레시한다. 이 도면의 예에서는, 해칭이 실시되어 있는 서브블록(2-3)이 리프레시의 대상으로 되어 있다. 또, 구체적인 동작예로서는, 예컨대 서브블록을 1행씩 좌측에서 우측으로 리프레시하고, 1행에 포함되는 모든 서브블록의 리프레시가 종료되었을 경우에는 다음 행의 리프레시를 실행한다.

도 25는 리프레시 동작과, 데이터의 독출 동작을 병행하여 실행하는 경우에 있어서, 리프레시하는 서브블록과 데이터의 독출 대상이 되는 서브블록이 중복된 경우의 동작을 도시한 도면이다.

이 도면의 예에서는, 메모리 어레이의 서브블록(2-1∼2-4)이 데이터의 독출 대상이 되고 있고, 또한, 서브블록(2-3)이 리프레시의 대상이 되고 있다.

이러한 경우에는, 서브블록(2-3)으로부터는 데이터를 독출할 수 없기 때문에, 종래 출원과 관련된 반도체 기억 장치에서는, 서브블록(2-1, 2-2, 2-4)으로부터 출력되는 데이터와, 서브블록(2P)으로부터 독출된 패리티 데이터를 데이터 복원 회로(200)에 공급하고, 이들로부터 서브블록(2-3)의 데이터를 복원하도록 구성하고 있었다.

그러나 이러한 방법에서는, 각 서브블록을 하나씩 리프레시하기 때문에, 예컨대, 메모리 어레이 전체를 일괄하여 리프레시하는 경우에 비하면, 소비 전력이 증대한다고 하는 문제점이 있었다.

본 발명은, 이러한 점을 감안하여 이루어진 것으로, 리프레시 동작중이라도 액세스가 가능한 동시에, 소비 전력이 적은 반도체 기억 장치를 제공하는 것을 목적으로 한다.

본 발명에서는 상기 과제를 해결하기 위해서, 도 1에 도시된 1 또는 2 이상의 메모리 셀로 구성되는 서브블록이 매트릭스 형태로 배치되어 이루어지는 반도체 기억 장치에 있어서, 어드레스가 입력되는 어드레스 입력 수단(1)과, 어드레스 입력 수단(1)을 통해 입력된 어드레스에 의해 지정되는 열 또는 행 방향의 서브블록군(3)의 적어도 일부로부터 데이터를 독출하는 독출 수단(5)과, 독출 수단(5)의 독출 대상이 되는 서브블록군과 직교하는 행 또는 열 방향의 서브블록군의 적어도 일부를 리프레시하는 리프레시 수단(2)을 구비하는 것을 특징으로 하는 반도체 기억 장치가 제공된다.

여기서, 어드레스 입력 수단(1)에는 어드레스가 입력된다. 독출 수단(5)은 어드레스 입력 수단(1)을 통해 입력된 어드레스에 의해 지정되는 열 또는 행 방향의 서브블록군(3)의 적어도 일부로부터 데이터를 독출한다. 리프레시 수단(2)은 독 출 수단(5)의 독출 대상이 되는 서브블록군과 직교하는 행 또는 열 방향의 서브블록군의 적어도 일부를 리프레시한다.

이하, 본 발명의 실시 형태를 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 실시 형태의 구성예를 설명하는 도면이다. 이 도면에 도시된 바와 같이, 본 발명의 반도체 기억 장치는 어드레스 입력 수단(1), 리프레시 수단(2), 서브블록군(3), 데이터 복원 수단(4) 및 독출 수단(5)에 의해 구성되어 있다.

여기서, 어드레스 입력 수단(1)은 반도체 기억 장치의 외부로부터 어드레스가 입력된다.

리프레시 수단(2)은 리프레시의 대상으로 하는 서브블록군을 지정하기 위한 어드레스를 발생하는 동시에, 그 어드레스에 의해 특정된 소정의 서브블록을 리프레시한다.

서브블록군(3)은 S/A, 디코더 및 셀 어레이에 의해 구성된 복수의 서브블록으로 구성되어 있다.

여기서, 서브블록(1-1∼4-1, 1-2∼4-2, 1-3∼4-3, 1-4∼4-4)은 메모리 어레이를 구성하고 있고, 통상의 데이터를 기억한다. 또한, 서브블록(1P∼4P)은 패리티 블록을 구성하고 있으며, 패리티 데이터를 기억한다.

데이터 복원 수단(4)은 리프레시 동작의 영향에 의해 독출할 수 없는 서브블록의 데이터를, 패리티 데이터와 다른 서브블록의 데이터를 이용하여 복원한다.

독출 수단(5)은 데이터 복원 수단(4)에 대하여 어드레스 입력 수단(1)을 통 해 입력된 어드레스에 의해 지정되는 데이터의 독출을 행하도록 요청하는 동시에 그 결과로서 얻어진 데이터를 외부로 출력한다.

다음에, 전술한 실시 형태의 동작에 대해서 설명하기로 한다.

리프레시 수단(2)은 어드레스(a1∼a5)를 순차 발생하고, 서브블록군(3)의 소정의 열에 관한 서브블록을 지정하며, 그 열에 포함되어 있는 서브블록에 대하여 리프레시를 실행시킨다. 그 결과, 예컨대, 서브블록(1-1∼4-1), 서브블록(1-2∼4-2), 서브블록(1-3∼4-3), ···, 이라는 순서로 리프레시가 순차 실행되게 된다.

또, 리프레시 수단(2)이 발생하는 어드레스(a1∼a5)는 어드레스 입력 수단(1)을 통해 입력되는 어드레스와는 독립된 별도의 계통의 어드레스이기 때문에, 어드레스(A1∼A4)와는 독립적으로 소정의 열을 지정할 수 있다.

어드레스 입력 수단(1)은 입력된 어드레스로부터, 행을 지정하기 위한 어드레스(A1∼A4)를 생성하여 서브블록군(3)에 공급한다.

데이터 복원 수단(4)은 리프레시 중이기 때문에 독출할 수 없는 서브블록의 데이터를, 다른 서브블록으로부터의 데이터와 패리티 데이터로부터 복원한다. 예컨대, 도 1의 예에서는, 서브블록(1-3∼4-3)이 리프레시 중이며, 또한, 서브블록(2-1∼2-4)이 독출 중이기 때문에, 이들이 중복되는 서브블록(2-3)으로부터 데이터를 독출할 수 없는 상태이다.

따라서, 데이터 복원 수단(4)은 서브블록(2-1, 2-2, 2-4)으로부터의 데이터(Dl, D2, D4)와, 서브블록(2P)으로부터의 패리티 데이터(P)에 의해 서브블록(2-3)으로부터의 데이터(D3)를 복원하고, 다른 데이터(D1, D2, D4)와 통합 하여 출력한다.

독출 수단(5)은 데이터 복원 수단(4)에 대하여 데이터의 독출을 요구하는 동시에, 그 결과로서 얻어진 데이터(D1∼D4)를 반도체 기억 장치의 외부로 출력한다.

리프레시 수단(2)은 서브블록(1-3∼4-3)에 대한 리프레시가 종료되었을 경우에는, 다음 어드레스(a4)를 생성하고, 이 어드레스에 대응하는 서브블록(1-4∼4-4)의 리프레시를 실행한다. 이러한 동작은 모든 서브블록에 대하여 순차 실행되기 때문에, 각 서브블록은 일정 주기로 리프레시가 이루어진다.

또, 리프레시 동작 중에 있어서, 독출과 리프레시의 대상이 중복된 경우에는, 패리티 데이터와 그 밖의 데이터를 이용하여 데이터 복원 수단(4)이 독출할 수 없는 데이터를 복원한다.

즉, 본 실시 형태에서는, 도 2에 도시된 바와 같이 행 방향의 서브블록을 독출 대상으로 하여 지정하는 동시에, 도 3에 도시된 바와 같이 열 방향의 서브블록을 리프레시의 대상으로 한다. 그리고, 데이터 복원 수단(4)은 도 4에 도시된 바와 같이, 리프레시에 의해 독출할 수 없는 서브블록의 데이터를, 다른 서브블록으로부터의 데이터와 패리티 어레이로부터의 패리티 데이터를 이용함으로써 복원한다.

전술한 바와 같이, 본 실시 형태에서는, 리프레시를 열 단위로 실행하도록 하였기 때문에, 서브블록 단위로 실행하는 경우에 비하여 리프레시의 횟수를 감소시킬 수 있고, 그 결과, 리프레시로 소비되는 전력을 삭감할 수 있게 된다.

또한, 전술한 실시 형태에서는, 리프레시의 대상이 되는 서브블록과, 데이터의 독출 대상이 되는 서브블록이 직교하도록 설정하였기 때문에, 리프레시와 독출 이 중복되는 서브블록은 항상 1개이기 때문에, 패리티 데이터를 이용함으로써 데이터를 복원할 수 있게 된다.

다음에, 서브블록군(3)의 상세한 구성예에 대해서 설명한다.

도 5는 서브블록군(3)의 상세한 구성예를 도시한 도면이다. 이 예에서는, 하나의 데이터에 대하여 2개의 서브블록이 구비되어 있다. 즉, DQ0∼DQ3의 각각에 대하여 2열의 서브블록이 구비되어 있다. 또한, 후술하는 바와 같이 디코더가 2개의 셀 어레이로 공용되어 있다.

도 6은 도 5에 도시된 원에 의해 둘러싸여 있는 부분을 확대하여 도시한 도면이다. 이 도면에 도시된 바와 같이, 서브블록은 셀 어레이(100), S/A(101, 102) 및 디코더(103)에 의해 구성되어 있다. 여기서, 셀 어레이(100)는 복수의 메모리 셀에 의해 구성되어 있고, 데이터를 기억한다. S/A(101, 102)는 셀 어레이(100)로부터 독출된 신호를 증폭한다. 디코더(103)는 데이터를 독출할 때에 셀 어레이(100)의 특정한 메모리 셀을 지정한다.

도 7에 도시된 바와 같이, S/A(101)는 S/A(101a) 및 S/A(101b)에 의해 구성되고, 이들 S/A(101a, 101b)는 셀 어레이(100) 및 셀 어레이(110)에 의해 공용되어 있다.

S/A(102)도 마찬가지로 S/A(102a) 및 S/A(102b)에 의해 구성되고, 셀 어레이(100) 및 셀 어레이(120)에 의해 공용되어 있다. 또, 이러한 S/A 및 그 배선의 실장 형태를 이하에서는 "싱글 액세스형"으로 부르기로 한다.

그런데, S/A(101a, 101b)는 상하로 병렬 배치되어 있는 셀 어레이(110, 100) 의 어느 한쪽으로부터 데이터를 독출하기 위해서, 예컨대, 셀 어레이(100)가 데이터를 독출하는 대상으로 되어 있는 경우에는, 셀 어레이(110)로부터의 데이터 독출을 정지하도록 구성되어 있다.

마찬가지로, S/A(102a, 102b)는 상하로 병렬 배치되어 있는 셀 어레이(100, 120)의 어느 한쪽으로부터 데이터를 독출하기 위해서, 예컨대, 셀 어레이(100)가 데이터를 독출하는 대상으로 되어 있는 경우에는, 셀 어레이(120)로부터의 데이터 독출을 정지하도록 구성되어 있다.

도 8에 도시된 바와 같이, 디코더(103)는 셀 어레이(100) 및 셀 어레이(130)에 의해 공용되어 있다. 따라서, 데이터를 독출할 때에는, 좌우로 인접하는 셀 어레이(100) 및 셀 어레이(130)의 쌍방이 지정되어 데이터가 독출되고, 반도체 기억 장치의 외부에 대하여 출력되는 시점에서 이들 중 어느 하나가 선택되게 된다. 또, 이러한 타입의 디코더 및 배선의 실장 형태를 이하에서는 "더블 액세스형"으로 부르기로 한다.

또, S/A 및 디코더를 복수의 셀 어레이로 공용함으로써, S/A 및 디코더의 실장 면적을 축소하고, 반도체 기억 장치 전체의 사이즈를 축소하는 것이 가능하게 된다.

이와 같이, S/A가 싱글 액세스형이고, 또한 디코더가 더블 액세스형인 경우 리프레시시의 동작을 도 9에 도시한다. 이 도면의 예에서는, DQ2를 구성하는 서브블록(32∼47)이 리프레시의 대상으로 되어 있고, 실제로는 열 방향으로 하나 걸러 하나씩 서브블록이 활성화되어 있다(해칭을 실시한 부분이 활성화된 서브블록을 나타내고 있음). 이것은 싱글 액세스형의 S/A에서는, 전술한 바와 같이, 상하로 병렬 배치되는 서브블록의 어느 한 쪽밖에 선택할 수 없기 때문이다.

도 10은 통상 액세스의 경우의 활성 영역을 도시한 도면이다. 이 도면에 도시된 바와 같이, 통상 액세스의 경우에는 가로방향으로 1행의 서브블록이 선택되어 활성화된다(전부 칠해진 부분이 활성화된 서브블록을 나타내고 있음).

도 11은 Y 방향의 소정의 서브블록을 지정하기 위한 Y 방향 블록 선택 신호와, 소정의 워드 신호를 선택하기 위한 워드선 선택 신호를 도시한 도면이다. 이 도면에 도시된 바와 같이, Y 방향 블록 선택 신호와 워드선 선택 신호는 디코더상에 배치되어 있다.

도 12는 리프레시에 의해 활성화되어 있는 서브블록의 디코더상에 배치되어 있는 Y 방향 블록 선택 신호와, 워드선 선택 신호의 상태의 일례를 도시한 도면이다. 이 도면에 도시된 바와 같이, 리프레시에 의해 활성화되어 있는 서브블록(예컨대, 도 9에 도시된 DQ2에 속하는 서브블록)의 디코더상에 배치되어 있는 Y 방향 블록 선택 신호는 홀수 번째의 서브블록(열 방향의 서브블록)에 대응하는 신호선만이 활성화되어 있다. 또한, 워드선 선택 신호는 DQ2에 대응하는 신호선만이 활성화되어 있다.

도 13은 리프레시에 의해 활성화되지 않는 서브블록의 디코더상에 배치되어 있는 Y 방향 블록 선택 신호와, 워드선 선택 신호의 상태의 일례를 도시한 도면이다. 이 도면에 도시된 바와 같이, 활성화되어 있지 않은 서브블록의 디코더상에 배치되어 있는 Y 방향 블록 선택 신호와, 워드선 선택 신호는 쌍방 모두 전혀 활성화 되어 있지 않은 상태로 되어 있다.

도 14는 통상 액세스시에 있어서의 Y 방향 블록 선택 신호와, 워드선 선택 신호의 상태의 일례를 도시한 도면이다. 이 도면에 도시된 바와 같이, 통상 액세스시에 있어서는, Y 방향 블록 선택 신호는 데이터를 독출하고자 하는 열에 대응하는 신호선이 활성화되고, 또한 워드선 선택 신호는 그 열에 대응하는 워드선 선택 신호가 활성화된다.

도 15는 리프레시와 통상 액세스를 동시에 실행한 경우에 있어서의 동작예를 도시한 도면이다. 이 도면의 예에서는, DQ2에 속하는 서브블록열이 리프레시의 대상이 되고 있고, 또한 제4 번째의 서브블록행이 데이터의 독출 대상이 되고 있다.

전술한 바와 같이, 본 실시 형태에서는, 디코더열 단위로 제어가 이루어지기 때문에, 독출과 리프레시가 중복된 경우에는 리프레시가 우선되게 된다. 즉, 도 15의 예에서는, 서브블록(35, 43)은 리프레시가 우선된 결과, 데이터의 독출 대상으로부터는 제외되어 있다.

따라서, 이들 서브블록(35, 43)으로부터의 데이터는 얻어지지 않게 되지만, 패리티 어레이에 속하는 서브블록(67, 75)으로부터의 패리티 데이터와, 그 밖의 서브블록으로부터의 데이터에 의해 데이터 복원 수단(4)이 데이터를 복원하기 때문에, 문제없이 동작하는 것이 가능하게 된다.

또, 도 15에 도시된 리프레시 동작에서는, 열 방향으로 하나 걸러 하나씩 서브블록이 리프레시되기 때문에, 리프레시되지 않는 서브블록도 생기지만, 이들 서브블록에 대해서는, 직후의 리프레시 동작에 의해 리프레시하거나, 또는 일주한 후의 리프레시 동작에 의해 리프레시하도록 하면 좋다. 즉, DQ2를 예를 들면, DQ2에 속하는 서브블록을 2회로 나누어 동시에 리프레시하거나, 한쪽을 최초로 리프레시하고, 다른 열의 리프레시가 종료된 후에 다른 쪽을 계속해서 리프레시할 수 있다.

전술한 경우는 디코더가 더블 액세스형이고, S/A가 싱글 액세스형인 경우의 실시 형태였지만, 다음에는 디코더 및 S/A의 쌍방이 싱글 액세스형인 경우의 실시 형태에 대해서 설명하기로 한다.

도 16은 싱글 액세스형 디코더의 배치 상태를 도시한 도면이다. 이 도면의 예에서는, 디코더(150)는 메모리 어레이(160, 161)로 공용되어 있다. 디코더(151)는 메모리 어레이(161, 162)로 공용되어 있다. 디코더(152)는 메모리 어레이(162, 163)로 공용되어 있다.

도 17은 싱글 액세스형 디코더를 구비하는 서브블록군의 구성예를 도시한 도면이다. 이 도면의 예는 메모리 어레이(DQ0∼DQ3)와, 패리티 어레이에 의해 구성되어 있다. 또한, 도 17에 있어서 둘러싸여 있는 부분(서브블록)은 도 18에 도시된 바와 같이, 셀 어레이(170), S/A(171, 172) 및 디코더(173, 174)에 의해 구성되어 있다.

다음에, 전술한 실시 형태의 동작에 대해서 설명하기로 한다.

도 19는 리프레시 동작에 대해서 설명하는 도면이다. 이 도면에 도시된 바와 같이, 리프레시시에는 소정의 열에 속하는 서브블록이 하나 걸러 하나씩 활성화된다(해칭이 실시되어 있는 부분이 활성화되어 있는 서브블록임). S/A가 상하의 서브블록으로 공용되어 있기 때문에, 상하의 서브블록의 어느 한쪽 밖에만 활성화할 수 없기 때문이다.

도 20은 통상 액세스 동작에 대해서 설명하는 도면이다. 이 도면에 도시된 바와 같이, 통상 액세스의 경우에는, 소정의 행에 속하는 서브블록이 하나 걸러 하나씩 활성화된다(전부 칠해져 있는 부분이 활성화되어 있는 서브블록임). 디코더가 좌우의 서브블록으로 공용되어 있기 때문에, 좌우의 서브블록 중 어느 한쪽 밖에만 활성화할 수 없기 때문이다.

도 21은 리프레시와 통상 액세스를 동시에 행한 경우의 동작을 설명한 도면이다. 이 도면에 도시된 바와 같이, 리프레시와 통상 액세스의 대상이 중복된 경우에는, 리프레시쪽이 우선되게 된다. 즉, 이 도면의 예에서는, 서브블록(35)에 있어서 리프레시와 통상 액세스가 중복되어 있고, 리프레시가 우선적으로 실행되어 있다.

또, 리프레시가 우선된 경우에는, 그 서브블록으로부터는 데이터를 독출하는 것은 불가능하지만, 전술한 경우와 마찬가지로 다른 서브블록으로부터의 데이터와, 패리티 데이터를 이용하여 데이터 복원 수단(4)이 복원되기 때문에 문제없이 동작할 수 있다.

이와 같이, 디코더 및 S/A의 쌍방이 싱글 액세스형인 경우에도, 본 발명을 적용하는 것이 가능하다.

전술한 바와 같이, 본 발명의 반도체 기억 장치에 따르면, 리프레시의 대상과 통상 액세스의 대상이 직교하도록 선택하여 이들을 동시에 실행하고, 독출할 수 없는 서브블록에 대해서는 패리티 어레이로부터의 데이터를 이용하여 복원하도록 하였기 때문에, 종래의 회로에 비하여 리프레시 동작에 필요한 소비 전력을 삭감하는 것이 가능하게 된다.

또, 전술한 실시 형태에서는, 리프레시 또는 통상의 액세스 단위로서 복수의 메모리 셀로 구성되는 서브블록을 대상으로 하도록 하였지만, 단일 메모리 셀을 단위로서 이들 동작을 실행하도록 하는 것도 가능하다.

또한, 서브블록군으로서, S/A 및 디코더가 공용되는 경우를 예로 들어 설명하였지만, 이들을 공용하지 않는 경우에 대해서도 본 발명을 적용할 수 있는 것은 물론이다.

더욱이 본 실시 형태에서는, 소정의 열에 속하는 서브블록을 일괄하여 리프레시하도록 하였지만, 이들을 복수 회로 나누어 리프레시하는 것도 가능하다.

이상 설명한 바와 같이 본 발명에서는, 1 또는 2 이상의 메모리 셀로 구성되는 서브블록이 매트릭스 형태로 배치되어 이루어지는 반도체 기억 장치에 있어서, 어드레스가 입력되는 어드레스 입력 수단과, 상기 어드레스 입력 수단을 통해 입력된 어드레스에 의해 지정되는 열 또는 행 방향의 서브블록군의 적어도 일부로부터 데이터를 독출하는 독출 수단과, 상기 독출 수단의 독출 대상이 되는 서브블록군과 직교하는 행 또는 열 방향의 서브블록군의 적어도 일부를 리프레시하는 리프레시 수단을 설치하도록 하였기 때문에, 리프레시 동작에 의해 소비되는 전력을 감소시킬 수 있게 된다.

Claims (9)

1 또는 2 이상의 메모리 셀로 구성되는 서브블록이 매트릭스 형태로 배치되어 이루어지는 반도체 기억 장치에 있어서,

어드레스가 입력되는 어드레스 입력 수단과,

상기 어드레스 입력 수단을 통해 입력된 어드레스에 의해 지정되는 행 방향의 서브블록군으로부터 데이터를 독출하는 독출 수단과,

상기 독출 수단의 독출 대상이 되는 서브블록군의 독출 방향과 직교하는 열 방향의 서브블록군을 열 단위로 리프레시하는 리프레시 수단

을 구비하는 것을 특징으로 하는 반도체 기억 장치.

제1항에 있어서, 상기 독출 수단이 독출의 대상으로 하는 서브블록군은 데이터를 복원하기 위한 패리티 데이터를 저장한 서브블록을 포함하고,

상기 독출 수단이 독출의 대상으로 하는 서브블록군과, 상기 리프레시 수단이 리프레시의 대상으로 하는 서브블록군이 중복되는 경우에는, 그 서브블록의 데이터를, 상기 패리티 데이터와 다른 서브블록의 데이터로부터 복원하는 데이터 복원 수단을 더 구비하는 것을 특징으로 하는 반도체 기억 장치.

제1항에 있어서, 상기 리프레시 수단이 리프레시의 대상으로 하는 서브블록군을 지정하기 위한 어드레스를 발생하는 어드레스 발생 수단을 더 구비하는 것을 특징으로 하는 반도체 기억 장치.

제3항에 있어서, 상기 어드레스 발생 수단은 상기 어드레스 입력 수단을 통해 입력되는 어드레스와는 독립된 별도 계통의 어드레스를 발생하는 것을 특징으로 하는 반도체 기억 장치.

제3항에 있어서, 상기 어드레스 발생 수단은 상기 리프레시의 대상으로 하는 서브블록군의 어느 하나를 지정하는 어드레스를 발생하고, 각 서브블록군을 독립적으로 제어 가능한 것을 특징으로 하는 반도체 기억 장치.

제3항에 있어서, 상기 어드레스 발생 수단은 열 방향의 서브블록군을 상기 리프레시의 대상으로 하는 서브블록군으로 하고, 이들 중 어느 하나를 지정하는 어드레스를 발생하는 것을 특징으로 하는 반도체 기억 장치.

제1항에 있어서, 각 서브블록은 S/A(Sense Amplifier) 및 디코더를 구비하고 있고,

상기 S/A 또는 상기 디코더는 복수의 서브블록에 의해 공용되어 있는 것을 특징으로 하는 반도체 기억 장치.

제5항에 있어서, 상기 독출 수단은 상기 행 방향의 서브블록군을 하나 걸러 하나씩 독출의 대상으로 하는 것을 특징으로 하는 반도체 기억 장치.

제5항에 있어서, 상기 리프레시 수단은 상기 열 방향의 서브블록군을 하나 걸러 하나씩 리프레시의 대상으로 하는 것을 특징으로 하는 반도체 기억 장치.

Images