TW525164B - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
TW525164B
TW525164B TW090126620A TW90126620A TW525164B TW 525164 B TW525164 B TW 525164B TW 090126620 A TW090126620 A TW 090126620A TW 90126620 A TW90126620 A TW 90126620A TW 525164 B TW525164 B TW 525164B
Authority
TW
Taiwan
Prior art keywords
sub
data
block
address
renewal
Prior art date
Application number
TW090126620A
Other languages
English (en)
Inventor
Yoshimasa Yagishita
Toshiya Uchida
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW525164B publication Critical patent/TW525164B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

525164 A7 ______B7 五、發明説明（！） [技術領域] 本發明係有關於一種半導體裝置，特別是有關於一種 半導體裝置，其係配置有矩陣狀之由1或2個以上之記憶 胞構成之副塊者。 [習知背景] 所謂的 DRAM(Dynamic Random Access Memory)係有 必要將記憶胞再新，因此在以往，係先暫時停止來自外部 之存取後，再進行再新者。 惟’將來自外部之存取暫時停止時，則使該部分之來自 外部之存取所對應之響應時間延長，對要求高速存取之形 態造成不利之狀態。 在此，本申請人係曾提出一種即使在再新中也可由外部 進行存取之半導體記憶裝置（以下稱為已申請之半導體記 憶裝置）。 第22圖係該顯示已申請之半導體記憶裝置之動作原理 之圖。如該圖所示，該已申請之半導體記憶裝置係經由16 個副塊構成之記憶體陣列及由4個副塊構成之同位陣列所 構造成者。 在此’各副塊係藉由配置有矩陣狀記憶胞之胞陣列、 S/A(感應放大器Sense Amplifier)及解碼器所構成。 又’用以構成記憶體陣列之副塊係儲存有通常之資料， 而用以構成同位陣列之副塊則儲存有同位資料。 第23圖係用以說明由記憶體陣列讀出資料之讀出動作 之圖。如該圖所示，在讀出資料時，以於行方向連續之副 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ::4:: (請先閱讀背面之注意事項再填寫本頁) 訂— -4- 525164 A7 —--------------B7 五、發明説明（2 ) " -- 塊（被塗黑之田丨j塊）為對象，讀出資料d i至D4。 第24圖係針對再新動作進行說明之圖。如此，在已申 凊之半導體記憶裝置中，對副塊—個—個照順序進行再 新。在该圖例中，業經筛選之副塊2_3係成為再新對象。 此外、，具體之動作例，係諸如將副塊一行一行地自左侧朝 右側進行再新，俟-行中所含之全部的副塊之再新結束 時’再執行下一行之再新。 第25圖係顯示再新動作與資料讀出動作並行執行時， 欲打再新之副塊與成為資料讀出對象之副塊重複時之動作 圖。 該圖例中，係記憶體陣列之副塊2-1至2_4成為資料讀 出對象，又，副塊2_3成為再新對象。 、 在如此形態下，由於無法由副塊…賣出資料，所以 令已申請之半導體記憶裝置構造成，將由副塊2_丨、、 2-4輸出之資料及由副塊2p讀出之同位資料供給於資料復 原電路200，由其等復原副塊2-3之資料者。 [發明欲解決之課題] 惟，以如此方法時，係將各副塊一個一個進行再新，例 如與將記憶體陣列彙總後再進行再新之形態相比，具有使 消費電力增加的問題點存在。 本發明係有鑑於上述問題點而所構建成者，目的在於 提供一種半導體記憶裝置，其係於再新動作中也可進行再 新，且消費電力少者。 [解決課題之手段] 本紙張尺度適用中國國家標準（CNS) A4規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁)
525164 A7 B7 五 、發明説明（ f (請先閲讀背面之注意事項再填寫本頁) 本發明中為解決上述課題，係提供一種半導體記憶裝 置，於第1圖所示，且配置有呈矩陣狀且由i或2以上之 記憶胞所構成之副塊而成者，其係具有：位址輸入機構1， 係用以接收位址輸入者；讀出機構5，係用以由經由位址 輪入機構1輸入之位址而受指定之列或行方向之副塊群3 之至少一部分讀出資料者；及，再新機構2，係用以將與 成為1買出機構5之讀出對象之副塊群垂直相交之行或列方 向之副塊群之至少一部分進行再新者。 .訂— 在此，位址輸入機構1係接收位址輸入。讀出機構5 係經由位址輸入機構1輸入之位址而被指定之列或行方向 之副塊群3之至少-部分讀出資料。再新機構2係將與成 為項出機構5之讀出#象之副塊群垂直相&之行或列方向 之副塊群之至少1部分進行再新。 [發明之實施形態] 以下’參照圖式說明本發明之實施形態。 如第1圖所示，本發明之半導體記憶裝置係由位址輸入 機構1、再新機構2、副塊群3、資料復原機構4，及讀出 機構5所構造成者。 在此，位址輸入機構1係由半導體記憶裝置之外部接收 位址輸入。 再新機構2係產生用以指定成為再新對象之副塊群之 位址，並將藉該位址特定之特定副塊再新。 田J塊群3係由S/A、解碼器，及，藉胞陣列構成之多數 副塊所構成者。
-6 - 525164 五、發明説明（4 在此，副塊W〜4] 4 ---------------------— (請先閱讀背面之注意事項再填寫本頁) 係構造成記憶體陣列，且記憶通常資料。又，副塊1P〜4P 係構造成同位區塊，且記憶有同位資料。 卜貝料復原機構4係使用同位資料及其他副塊之資料，以 復原因復原動作之影響而無法讀出之副塊之資料。 讀出機構5係對資料復原機構4要求進行經由位址輸入 機構1輸入之位址而被指定之資料讀出，並將其結果所得 到之資料向外部輸出。 八人針對上之實施形態之動作進行說明。 訂— —再新機構2係依序產生位址al〜a5,指定與副塊群3特 疋之列有關之田J塊，對於該列中所含之副塊執行再新。結 果形成以諸如副塊Μ〜q、副塊…4_2、副塊卜3〜 4-3、…等順序依次執行再新者。 此外，再新機構2產生之位址al~a5係與經由位址輸入 機構1輸入之位址無關而獨立之別系統的位址因此可指 定與位址A1〜A4無關而獨立之特定列。 位址輸入位址1係由業經輸入之位址，生成用以指定行 之位址A1〜A4後，再供給於副塊群3。 資料復原機構4由來自其他副塊之資料與同位資料以 復原在再新中無法讀出之副塊之資料。例如，在第i圖例 中，副塊W〜4-3係於再新中，又，副塊處於讀 出中，因此處於無法從其等重複之副塊2_3巾言資料之 狀態。 因此，資料復原機構4係藉來自副塊24、2_2、2_4之
5 525164 五、發明説明 資料Dl、D2、D4盥夾白％仏1 '、來自4塊2P之同位資料P以復原來 自副塊2-3之資料D3，與1 是原來 以輪出。 .”、他貝科HD4彙總後加 二出機構5係對於資料復原機構4要求資料讀 其結果所得到之資料D1〜D4朝半導體記憶裝置輸出。 再新機構2係結束相對於副塊1-3〜4-3之再新時，生 成下-位址a4，執行與該位址相對應之副塊Η〜Ο之 再新。如此動作係相對於所有的副塊依次執行，因此各副 塊係以一定周期進行再新。 此外，在再新動作中，讀出與再新對象重複時利用同 位資料與其他資料，來復原資料復原機構4無法讀出之資 料。 訂 即’在本實施形態中’如第2圖所示，指定行方向之副 塊為讀出對象’並如第3圖所示，將列方向之副塊為再新 對象。爾後’資料•復原機構4係如第4圖所示，將因再新 而無法讀出之副塊之資料藉用來自其他副塊之資料及來自 同位陣列之同位資料以進行復原。 如以上說明，本實施形態係構造成以列單位執行再新 者，與以副塊單位執行之形態相比，可減少再新的次數， 結果造成可削減在再新上所耗費之電力。 又，在以上實施形態中，由於將成為再新對象之副塊與 成為資料讀出對象之副塊設定成垂直相交之狀態，所以再 新與讀出相重複之副塊經常為1個，因此可藉用同位資料 將資料復原者。 本紙張尺度翻中關家標準（⑽）M規格⑵Q〉〈297公董） 525164 A7 B7 五 、發明説明（6 其次’針對副塊群3之詳細構造例進行說明。 (請先閲讀背面之注意事項再填寫本頁) 第5圖係顯示副塊群3之詳細構造例之圖。在該例中， 對於1個資料具有2個副塊。即，對於DQO〜DQ3之每一 個具有2列副塊。又，如後述，解碼器係於2個胞陣列共 用。 第6圖係顯示藉第5圖所示之圓所圍繞之部分之擴大 圖。如該圖所示，副塊係藉胞陣列1〇〇、S/A1〇i、1〇2及 解碼器103所構成。在此，胞陣列1〇〇係藉多數記憶胞所 構成’且ό己憶有資料。s/A101、102係將由記憶胞讀出之 信號放大者。解碼器103係於讀出資料時指定胞陣列1〇〇 之特定記憶胞。 .訂· 如第7圖所示，S/A1〇1係藉S/A101a及S/A101b所構 成，其等S/A101a及S/A101b係藉胞陣列1〇〇及胞陣列11〇 而共用者。 S/A102同樣也藉S/A102a及s/A1〇2b所構成，並藉胞 陣列100及胞陣列120而共用者。此外，將如此S/A及其 佈線之安裝態樣在以下稱為「串聯型」者。 准，S/A101 a、101 b係構造成：為使由上下並設之胞陣 歹J 110、10 0中任一方讀出資料時，例如胞陣列1⑼成為讀 出資料之對象時，則停止來自胞陣列丨1〇之資料讀出者。 Π樣，S/A102a、102b係構造成：為使由上下並設之胞 陣列100、120中任一方讀出資料時，例如胞陣列丄丨〇成為 讀出資料之對象時，則停止來自胞陣列12〇之資料讀出者。 如第8圖所示，解碼器103係藉胞陣列1〇〇及胞陣列 •9- 525164 A7 B7 五、發明説明（7 130而共用者。因此，在讀出資料時，係指定左右相鄰接 之胞陣列100及胞陣列130雙方後讀出資料，且在對半導 f (請先閱讀背面之注意事項再填寫本頁) 體記憶裝置外部輸出之時，形成選擇其中_者。此外，將 如此形態之解碼器及佈線之安裝態樣，以下稱為「擴展型」 者。 此外，藉使S/A與解碼器於多數胞陣列共用，使s/a 及解碼器之安裝面積縮小，可縮小半導體記憶裝置全體之 尺寸。 如此，將S/A為串聯型，又，解碼器為擴展型時之再 新時之動作示於第9圖。在該圖例中，用以構成dq2之副 塊32〜47《為再新對象，實際上於列方向上每隔一個使副
、一叮I 塊活化者（表示施有篩選之部分活化之副塊）。這是因為， 在串聯型S/A巾，如前述，只能從上下並設之副塊中選擇 一者而致的。 第10圖係顯示通常存取時之活性領域之圖。如該圖所 不，在通常存取時，選擇橫向1行副塊後加以活化（塗黑部 分係顯示業經活化副塊）。 第11圖係顯示用以指定γ方向之預定副塊之γ方向區 塊選擇信號及用以選擇預定字信號之字線選擇信號之圖。 如該圖所^ γ方向區塊選擇信？虎與字線選擇信號係配置 於解碼器上。 第12圖係顯示··藉再新而活化之副塊且配置於解碼器 上之γ方向區塊選擇信號及字線選擇信號之狀態的例圖。 如該圖所示，藉再新而活化之副塊（諸如第9圖所示之隸屬 本紙張尺度適用中國國家標準（CNS) Α4規格（210Χ297公着） -10 525164 A7 ___B7 _ 五、發明説明（8 ) 於DQ2之副塊）且配置於解碼器上之γ方向區塊選擇信號 係使只與奇數位之副塊（列方向之區塊）對應之信號線活 化。又，字線選擇信號係使只與DQ2對應之信號線活化。 第13圖係顯示··藉再新而未活化之副塊且配置於解碼 器上之Y方向區塊選擇信號及字線選擇信號之狀態的例 圖。如該圖所示，未活化之副塊且配置於解碼器上之γ方 向區塊選擇信號與字線選擇信號兩者形成完全未被活化之 狀態。 第14圖係顯示通常存取時之γ方向區塊選擇信號與字 線選擇#號之狀怨例之圖。如該圖所示，在通常存取時， Υ方向區塊選擇信號係使與欲將資料讀出之列對應之信號 線活化，又，字線選擇信號係使與該列對應之字線選擇信 万虎活化者。 第1 5圖係顯示同時執行再新與通常存取時之動作例之 圖。在該圖例中，使隸屬於Dq2之副塊列成為再新對象， 又’第4位之副塊行成為資料之讀出對象。 在此，如前述，在本實施形態中，為以解碼器列單位進 行控制，而當讀出與再新相重複時，則使再新優先。即， 在第15圖例中，副塊35、43係優先再新後，結果被排除 在資料讀出對象之外。 因此，造成不能得到來自其等副塊35、43之資料，但 猎^來自隸屬於同位資料之副塊67、75之同位資料及來自 八匕田]塊之:貝料，令資料復原機構4將資料復原，因此可 在耄無問題下進行動作。 ^"紙張尺度 ί^ϋϊΤ^^Τ21()Χ297^)~--- (請先閱讀背面之注意事項再填寫本頁) .訂— •11- 五、發明説明（9 ) 此外’如第15圖所示之再新叙 Μ… 新動作中，於列方向每隔- 個使刻塊再新，因此也產生有 5. · , ^ 再新之副塊，但針對JL等 副鬼，籍隨後之再新動作而進行 ’、 ^ 丹新或猎俟一循環後之 再新動作進行再新者即可。即， DOh \ 丨举DQ2為例，將隸屬於 DQ2之副塊分成2次而同時 新或，可將其中一個 再新’等其他列之再新結束後繼續另-者進行再新 以上是解碼器為擴展型且 ’
At 5/A為串聯型時之實施形 恶’接耆針對解碼器及S/A雙方Λ志庐剂性 ^ 芰万马串如型時之實施形態進 行說明。 第16圖係、顯示㈣型解碼器之配置狀態之圖。在該圖 例中，解碼器15〇係於胞陣列160、161共用。解碼器j5i 係以記憶體陣列16卜162共用。解碼器152係以記憶體陣 列162、163共用。 第17圖係顯不具有串聯型解碼器之副塊群之構造例之 圖。該圖例係藉記憶體陣列DQ0〜DQ3及同位陣列所構成。 又，在第17圖中所圍繞之部分（副塊），如第18圖所示， 藉胞陣列170、S/A171、172及解碼器173、174所構成。 其次，針對以上之實施形態之動作進行說明。
第19圖係用以針對再新動作進行說明之圖。如該圖所 示，進行再新時，使隸屬於預定列之副塊每隔一個施以活 化（施有篩選之部分為業經活化之副塊）。這是因為由於S/A 以上下副塊共用，所以上下副塊中只有其中一方可行活化 所致者。 第20圖係針對通常存取動作進行說明之圖。如該圖所 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -12- 525l64 五、發明説明（ 不’在通常存取時，使隸屬於預定行之副塊每隔—個進" 活化（塗黑部分為#經活化之副塊）。這是因為由於解: 以左右副塊共用，所以左右副塊中只有其中_方 2 所致者。 化 第21圖係用以說明同時進行再新與通常 圖。如該圖所示，在再新與通常存取之對象重 新這邊優先。即，在該圖中，在副塊35中再新與通常存取 相重複，使再新優先執行。 此外，使再新優先時，不能由該副塊讀出資料，但盘前 ?之形態同樣，使用來自其他副塊之資料及同位資料'、 資料復原機構4進行復原，可毫無問題地進行動作、。 如此，解碼器及S/A兩者為串聯型時，本發明也可適 用。 如以上說明，依本發明之半導體記憶裝置，構造成： 擇使再新對象與通f存取對象為垂直相交之狀態，並同 執行兩者，針對無法讀出之副塊，_來自同位陣列之 枓進行復原者，與習知電路相比，可減少再新 之消費電力。 此外，在以上之實施形態中，係構造成：再新或通常存 :早位係以由多數記憶胞構成之副塊為對象者但也以 一冗憶胞為單位來執行其等動作者。 /又’對於副塊群係以S/A及解碼器共用之形態為例 仃說明’但針對不共用其等構成時，當然不用說，本發 也可適用之。 由 選 時 資 需 單 進 (請先閱讀背面之注意事項再填寫本頁)
.訂I •%— 本紙張尺度翻巾關家標準（哪）A4規格⑵公楚、 -13- 525l64
發明説明（ 進而在本實施形態中，將隸屬於預定列之副塊彙總後再 進行再新，也可將其等劃分成數次後再進行再新者。 (請先閲讀背面之注意事項再填寫本頁) [發明之效果] 如以上說明，本發明中，係於一種配置有呈矩陣狀且由 或2以上之s己憶胞所構成之半導體記憶裝置中，設有： 位址輸入機構’係用以接收位址輸入；讀出機構，係用以 經由前述位址輸入機構輸入之位址而被指定之列或行方向 之副塊群中至少一部分讀出資料者；及，再新機構，係用 以將與成為前述讀出機構之讀出對象之副塊群垂直相交之 行或列方向之副塊群中至少一部分進行再新者；因此可將 因再新動作而消費之電力減少者。 訂— [圖示簡單說明] 第1圖係顯示本發明之實施形態之構造例之圖。 第2圖係顯示第i圖所示之實施形態中讀出動作圖。 第3圖係顯示第丨圖所示之實施形態中再新動作圖。 第4圖係用以說明再新與讀出之對象相重複時之動作 圖。 第5圖係顯示S/A為串聯型有解碼器為擴展型時之副 塊群之詳細構造例之圖。 第6圖係顯示以第5圖所示之假想線所圍繞之部分之詳 細構造例之圖。 第7圖係用以說明串聯型S/A之明細圖。 第8圖係用以說明擴展型解碼器之明細圖。 第9圖係用以說明第5圖所示之副塊群之再新動作圖。 -14- 525164 A7
第10圖係用以說明第5圖所示之副塊群之通常存取動 作之圖。 第11圖係顯示第5圖所示之副塊間所配置之γ方向區 塊選擇信號與字線選擇信號之圖。 第12圖係顯示配置於成為再新對象之副塊之γ方向區 塊選擇信號與字線選擇信號之活化之形態之圖。 第13圖係顯示配置於為再新對象之外之副塊之γ方向 區塊選擇信號與字線選擇信號之活化之形態之圖。 第14圖係顯示配置於成為通常存取對象之副塊之γ方 向區塊選擇信號與字線選擇信號之活化之形態之圖。 第1 5圖係顯示於第5圖所示之副塊中，同時執行再新 與通常存取時之形態之圖。 第16圖係用以說明串聯型解碼器之明細圖。 第17圖係顯示S/A為串聯型，又解碼器為串聯型時之 副塊群之詳細構造例之圖。 第1 8圖係顯示第17圖中所示之假想線所圍繞之部分之 詳細構造例之圖。 苐19圖係用以說明第17圖所示之副塊群之再新動作之 圖。 苐20圖係用以說明第17圖所示之副塊群之通常存取動 作之圖。 苐2 1圖係顯示於第17圖中所示之副塊中，同時執行再 新與通常存取時之形態之圖。 第22圖係顯示已申請之半導體記憶裴置之動作原理之 本紙張尺度適用中國國家標準（⑽）M規格（21〇χ297公楚) — ----- -15- 以5164 A7 -- - B7 五、發明説明（13 ) ' ~ ' 圖。 第23圖係用以說明第22圖所示之半導體記憶裝置中由 g己憶體陣列讀出資料時之動作圖。 第24圖係用以說明第22圖所示之半導體記憶裝置中將 §己憶體陣列再新時之動作圖。 第25圖係用以說明第22圖所示之半導體記憶裝置中對 於記憶體陣列同時執行再新及通常存取之動作圖。 [圖中元件標號說明] 1…位址讀出機構 2···再新機構 3··.副塊群 4…資料復原機構 5…碩出機構 100…胞陣列 101、102…S/A(感應放大器） 103...解碼器 110、120、170···胞陣列 150〜152、173、174…解碼器 160〜163…記憶體陣列 200···資料復原電路 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請λ·閱讀背面之注意事項再填寫本頁)
-16-

Claims (1)

  1. 六、申請專利範園 •導體記憶裝置，係配置有成矩陣狀之由！或2 上之圮憶胞構成之副塊者；包含有： :址輪入機構，係用以接收位址輸入者； 之：址出::冓，係用以由藉業經前述位址輸入機構輪入 =位址所指定之列或行方向之副塊群之 出資料者；及 I刀嗔 再新機構，係用以將與作為前述讀出機構 ί之副塊群垂直相交之行或列方向之副塊群之至少— 部分進行再新者。 2. 3. 4. =專利範圍第1項之半導體記憶裝置，其中該作 ‘、、、-出機構頃出對象之副塊群係包含有 將資料復原之同位資料之副塊； 有用 該半導體記憶裝置更具有―資料復原機構，係於作 為刖述讀出機構讀出對象之副塊與作為前述再新機構 進行再新之對象的副塊群重複時，將該副塊之⑽由前 述同位資料及其他副塊之資料進行複原者。 如申請專利範圍第！項之半導體記憶裳置，其係並具 有一位址產生機構，該位址產生機構係用以產生一用 以指定成為前述再新機構再新對象之副塊群之位址。 如申請專利範圍第3項之半導體記憶裝置，其中該位 址產生機構係產生一與透過前述位址輸入機構輸入之 位址無關而獨立之別系統的位址。 如申請專利範圍第3項之半導體記憶裝置，其中該位 址產生機構係產生一用以指定成為前述再新對象之副 5. 525164 申清專利範圍 ;群中任-者之位址’可控制各副塊，使其等各自獨 6. 如申請專利範圍第3項之半 址產生機構―方向之二=裝置，其中該位 副塊群，以產生用以衫其等副述再新對象之 7. 如申請專;ίι| p=l g，5 '中任者之位址。 副塊係包含有感應放大器及解碼胃W置，其中該各 共:者。前述感應放大器或前述解碼器係藉多數副塊而 8·如申請專利範圍第5項之半導體記憶 出機構係將前述列或行方向 "八中該讀 出對象者。錢群每隔-個作為讀 9.如申請專利範圍第5項之半導體記憶 新機構係將前述列或行方向 群、、中該再 新對象者。 “鬼群母隔-個作為再 本紙張尺度適用中國國家標準（哪）Μ規格（2默297公酱)
    訂丨 (請先閲讀背面之注意事項再填寫本頁) -18 -
TW090126620A 2001-03-29 2001-10-26 Semiconductor memory device TW525164B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096343A JP4001724B2 (ja) 2001-03-29 2001-03-29 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW525164B true TW525164B (en) 2003-03-21

Family

ID=18950267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126620A TW525164B (en) 2001-03-29 2001-10-26 Semiconductor memory device

Country Status (7)

Country Link
US (1) US6529435B2 (zh)
EP (1) EP1246194B1 (zh)
JP (1) JP4001724B2 (zh)
KR (1) KR100793669B1 (zh)
CN (1) CN1379409A (zh)
DE (1) DE60141945D1 (zh)
TW (1) TW525164B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712214B2 (ja) * 2001-04-09 2011-06-29 富士通セミコンダクター株式会社 半導体メモリの動作制御方法および半導体メモリ
JP4782302B2 (ja) * 2001-04-18 2011-09-28 富士通セミコンダクター株式会社 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
KR100481820B1 (ko) * 2002-09-26 2005-04-11 (주)실리콘세븐 패러티로서 비유효한 출력 데이터를 보정하는 에스램 호한메모리와 그 구동방법
CN1771565B (zh) * 2003-08-18 2010-05-05 富士通微电子株式会社 半导体存储器以及半导体存储器的操作方法
JP4275033B2 (ja) * 2004-08-23 2009-06-10 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置とテスト回路及び方法
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
KR100852191B1 (ko) 2007-02-16 2008-08-13 삼성전자주식회사 에러 정정 기능을 가지는 반도체 메모리 장치 및 에러 정정방법
US8583987B2 (en) 2010-11-16 2013-11-12 Micron Technology, Inc. Method and apparatus to perform concurrent read and write memory operations
US9153310B2 (en) * 2013-01-16 2015-10-06 Maxlinear, Inc. Dynamic random access memory for communications systems
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211977A (ja) * 1985-07-10 1987-01-20 Toshiba Corp 画像メモリ
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
US5430681A (en) * 1989-05-08 1995-07-04 Hitachi Maxell, Ltd. Memory cartridge and its memory control method
EP0424301A3 (en) * 1989-10-18 1992-09-16 International Business Machines Corporation Overlapped data scrubbing with data refreshing
US6108229A (en) * 1996-05-24 2000-08-22 Shau; Jeng-Jye High performance embedded semiconductor memory device with multiple dimension first-level bit-lines
JP3862333B2 (ja) * 1996-12-10 2006-12-27 株式会社ルネサステクノロジ 半導体記憶装置
JP2000067595A (ja) * 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
JP4270707B2 (ja) * 1999-04-09 2009-06-03 株式会社東芝 ダイナミック型半導体記憶装置

Also Published As

Publication number Publication date
US20020141270A1 (en) 2002-10-03
JP2002298578A (ja) 2002-10-11
CN1379409A (zh) 2002-11-13
KR20020077021A (ko) 2002-10-11
DE60141945D1 (de) 2010-06-10
KR100793669B1 (ko) 2008-01-10
EP1246194A3 (en) 2003-09-03
US6529435B2 (en) 2003-03-04
EP1246194A2 (en) 2002-10-02
EP1246194B1 (en) 2010-04-28
JP4001724B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
JP5599559B2 (ja) 半導体装置及びそのリフレッシュ方法
TW525164B (en) Semiconductor memory device
JP2776835B2 (ja) 欠陥救済用の冗長回路を有する半導体メモリ
JP2782764B2 (ja) 冗長性を有するメモリ
TW396596B (en) Logic semiconductor integrated circuit device with built-in dynamic random access memory
TW400474B (en) Wordline and bitline redundancy with no performance penalty
TW422983B (en) Redundancy circuitry with minimized area and reduced speed penalty for random access memories
TW403913B (en) Integrate dram with high speed interleaving
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
JP3821307B2 (ja) フラッシュライト可能な半導体メモリ装置
JP3966718B2 (ja) 半導体記憶装置
KR960012005A (ko) 반도체 메모리
TW320723B (en) Semiconductor memory device and testing method thereof
JP2518401B2 (ja) 半導体記憶装置
JP5431624B2 (ja) 半導体記憶装置
JPH0547173A (ja) ダイナミツク型半導体記憶装置および画像データ発生装置
TW540049B (en) Semiconductor memory device
JP2000187983A (ja) メモリ装置
TW390019B (en) Semiconductor memory device
JP3866818B2 (ja) 半導体記憶装置
JPH08190786A (ja) 半導体記憶装置
JP2642094B2 (ja) 半導体記憶装置
JP3864353B2 (ja) 半導体メモリ装置
KR100700160B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 워드라인활성화 방법
JP4552266B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees