CN1612265A - 半导体存储设备及其制造方法 - Google Patents

半导体存储设备及其制造方法 Download PDF

Info

Publication number
CN1612265A
CN1612265A CNA2004100903391A CN200410090339A CN1612265A CN 1612265 A CN1612265 A CN 1612265A CN A2004100903391 A CNA2004100903391 A CN A2004100903391A CN 200410090339 A CN200410090339 A CN 200410090339A CN 1612265 A CN1612265 A CN 1612265A
Authority
CN
China
Prior art keywords
address
storage unit
counter
fuse
decode device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100903391A
Other languages
English (en)
Other versions
CN1612265B (zh
Inventor
越川康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1612265A publication Critical patent/CN1612265A/zh
Application granted granted Critical
Publication of CN1612265B publication Critical patent/CN1612265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种半导体存储设备及其制造方法，在本发明中，首先，与现有技术相同，用行冗余或列冗余修复失效的单元，然后，对于不能利用行或列冗余修复的剩余的失效单元，通过增加刷新次数，使其大于正常单元的刷新次数，能够修复更多的失效单元。

Description

半导体存储设备及其制造方法
技术领域
本发明涉及一种半导体存储设备及其制造方法。更具体地，涉及一种具有冗余单元的半导体存储设备，其中使用现有技术的行冗余或列冗余修复失效的单元，并且还通过增加刷新的数目来修复不能用行冗余或列冗余修复的剩余的失效单元，从而修复这些单元，并增加制造产量。
背景技术
附图中的图11是示出了半导体存储设备的配置的传统方框图。
在图11中，参考数字1表示存储器阵列，2是外围电路，3是开关，4是行预译码器，5是冗余X译码器，6是CBR计数器，图11中的该半导体存储设备具有多个分离的段，作为修复单元(在图中，一行具有4个段，一列具有2个段)。
将由外围电路2产生的行地址输入到开关3。将开关3的输出输入到行预译码器4和冗余X译码器5。当输入用于向存储单元1写入或从存储单元1读出的有效命令时，将从外围电路2输出的行地址通过开关3输入到行预译码器和冗余X译码器5。
在输入用于进行刷新操作的刷新命令时，将在基于根据刷新命令而产生的CBR信号的CBR计数器6中加计数的内部地址通过开关3输入到行预译码器4和冗余X译码器5。
每一个冗余X译码器5具有向其输入的行地址X3到X10，行预译码器4输出的X11和X12的逻辑作为使能逻辑输入到冗余X译码器5。
将行预译码器4的X3到X12输出的逻辑输入到X译码器(XDEC)7，并进行主字线的选择，将X0到X2的逻辑输入到存储器阵列1，用于选择子字线，其中为每一个主字线提供8个子字线。
针对每一个刷新命令的输入，CBR计数器6中进行一次地址增加。
当输入到冗余X译码器5的开关3的输出信号(内部行地址)与在冗余X译码器5中编程的行冗余地址一致时，不选择由X译码器7(XDEC)译码的所有主字线，改为选择由冗余X译码器5译码的冗余主字线。
按照相同的方式，当输入到冗余Y译码器8的列地址与在制造工艺中冗余Y译码器8中编程的列冗余地址一致时，不选择由Y译码器(YDEC)9译码的所有列选择线，改为选择由冗余Y译码器8输出的冗余列选择线。
参考数字10表示用于从存储器阵列1读出数据或向存储器阵列1写入数据的输入/输出电路。
在如上配置的传统半导体存储设备的修复失效单元的工艺中，存在的问题在于，在一个段中的所有冗余电路很快用光的情况下，即使在其它段中还有剩余的可用冗余电路，由于上述段已经用光了其全部的冗余电路，也不能修复该半导体存储设备。
在修复这种半导体存储设备的方法中，由于需要提供更多的冗余单元，存在增加芯片成本的附加问题。
日本待审专利公开No.4-10297提出了改进上述问题的方法。该专利申请描述了，通过对刷新特性较差的特定单元进行比其它单元更频繁的刷新，能够减小芯片表面积并降低成本。
本发明的发明人注意到了失效单元，特别是刷新特性较差的单元的原因，意识到如果能够改进失效单元的刷新特性，并且以比正常单元的刷新周期短的周期进行刷新，则能够修复更多的失效单元，这一概念导致了本发明的修复失效单元的新颖方法。
如上所述，本发明的一个目的是提供一种新颖的半导体存储设备及其制造方法，能够提高制造产量，并且在上述专利公开中介绍的稳定操作中提供进一步的改进。
发明内容
为了实现上述目的，本发明采用如下基本技术结构。
具体的，本发明的第一方案是一种具有以阵列形式排列的存储单元的半导体存储设备，其中存储单元中的失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；以及行预译码器，其中当行预译码器接收到在计数器中产生的内部行地址时，如果行预译码器接收到来自判断电路的、表示没有熔断与内部行地址相对应的熔丝的符合信号，则行预译码器将从计数器输出的内部行地址的MSB设置为指定的数据。
本发明的第二方案是一种具有以阵列形式排列的存储单元的半导体存储设备，其中在存储单元中的失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；锁存器，当判断电路检测到熔断了与由计数器产生的内部行地址相对应的熔丝时，用于保持从判断电路输出的符合信号；以及行预译码器，其中当行预译码器接收到由计数器产生的内部行地址时，如果行预译码器接收到来自锁存器的符合信号，则行预译码器将从计数器输出的内部行地址的MSB设置为指定的数据。
本发明的第三方案为一种具有以阵列形式排列的存储单元的半导体存储设备，其中在存储单元中的失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；保持电路，当判断电路检测到没有熔断与由计数器产生的内部行地址相对应的熔丝时，保持从判断电路输出的符合信号；以及行预译码器，其中当行预译码器接收到由计数器产生的内部行地址时，如果行预译码器接收到来自保持电路的符合信号，则行预译码器将从计数器输出的内部行地址的MSB设置为指定的数据。
本发明的第四方案为一种具有以阵列形式排列的存储单元的半导体存储设备，其中在存储单元中的失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：第一刷新命令；紧接在第一刷新命令之后输出的第二刷新命令；根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中熔断与紧接在具有较差刷新特性的存储单元的地址之前的内部行地址相对应的熔丝；锁存器，当判断电路检测到熔断了与由计数器根据第一刷新命令产生的内部行地址相对应的熔丝时，用于锁存从判断电路输出的符合信号；以及行预译码器，其中当行预译码器接收到由计数器根据第二刷新命令产生的内部行地址时，如果行预译码器接收到来自锁存器的符合信号，则行预译码器将从计数器输出的内部行地址的MSB设置为指定的数据。
本发明的第五方案为一种具有以阵列形式排列的存储单元的半导体存储设备，其中在存储单元中的失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：第一刷新命令；紧接在第一刷新命令之后输出的第二刷新命令；根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断与紧接在具有较差刷新特性的单元的地址之前的内部行地址相对应的熔丝；锁存器，当判断电路检测到没有熔断与由计数器根据第一刷新命令产生的内部行地址相对应的熔丝时，用于锁存从判断电路输出的符合信号；以及行预译码器，其中当行预译码器接收到由计数器根据第二刷新命令产生的内部行地址时，如果行预译码器接收到来自锁存器的符合信号，则行预译码器将从计数器输出的内部行地址的MSB设置为指定的数据。
本发明的第六方案为一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中的失效单元的刷新周期比正常单元的短，所述半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号；计数器，用于根据控制信号来更新内部地址；用于译码行地址的译码器；以及行预译码器；其中译码器具有表示具有较差刷新特性的存储单元的熔丝ROM；AND电路，用于对来自熔丝ROM的信号和控制信号进行逻辑与；OR电路，用于对来自AND电路的信号和从计数器输出的内部行地址的MSB进行逻辑或；以及AND电路，用于对来自行预译码器的预译码信号和来自OR电路的信号进行逻辑与。
本发明的第七方案是一种制造半导体存储设备的方法，包括以下步骤：利用行冗余或列冗余来修复失效的单元；通过增加失效单元的刷新次数使其大于正常单元的刷新次数，修复不能利用第一修复步骤修复的剩余的失效单元。
附图说明
图1是示出了本发明第一实施例的配置的方框图。
图2(a)和图2(b)是示出了本发明第一实施例的刷新冗余ROM的详细配置的图示。
图3是示出了本发明第一实施例的操作的时序图。
图4是示出了本发明第二和第三实施例的配置的方框图。
图5是示出了本发明第二实施例的操作的时序图。
图6是示出了本发明第三实施例的操作的时序图。
图7是示出了本发明第四实施例的配置的方框图。
图8(a)是示出了本发明第四实施例的X译码器(XDEC)的配置的方框图。
图8(b)是示出了本发明第四实施例的冗余X译码器的配置的方框图。
图9是说明本发明的图。
图10是说明本发明的图。
图11是示出了传统半导体存储设备的配置的方框图。
具体实施方式
根据本发明的半导体存储设备首先利用行冗余和列冗余对失效单元进行修复，即，用冗余行代替包含有失效单元的行，用冗余列代替包含有失效单元的列(在本说明书的下文中称作“分别修复”)，如果存在使用行冗余和列冗余不能修复的失效单元，则本发明缩短了失效单元的刷新周期，使其比正常单元的刷新周期短(在本说明书，这种修复称作“刷新修复”)，从而能够提高制造产量而不增加芯片表面积。
例如，在图9中，在地址CA5Bh(十六进制表示)处存在失效单元。在这种情况下，当刷新除了MSB之外与失效单元地址CA5Bh具有相同地址的地址4A5Bh处的正常单元时，同时刷新地址CA5Bh处的失效单元，则在地址CA5Bh处的失效单元的刷新周期为正常单元的一半，从而修复了失效单元。
按照这种方式，当刷新除了MSB的2位之外与失效单元地址CA5Bh具有相同地址的地址0A5Bh、4A5Bh、8A5Bh、CA5Bh处的单元时，如果同时刷新地址CA5Bh处的失效单元，则在地址CA5Bh处的失效单元的刷新周期为正常单元的1/4，从而能够修复甚至具有更差特性的失效单元。
图10示出了本发明的修复方法。
在图10中，为段1和5共同提供了四组行冗余，为段2和6共同提供了四组行冗余，为段3和7共同提供四组行冗余，为段4和8共同提供四组行冗余，并且为段1到4共同提供了四组列冗余，为段5到8共同提供四组了列冗余。
例如，在刷新测试中，如果不能修复在段1中的故障，能够修复在段2到8中的故障，则在过去，在刷新测试中将该芯片判断为坏设备。
但是，在本发明中，用行冗余或列冗余修复段2到8，对于用行冗余或列冗余不能修复的剩余的失效单元，使用“刷新修复”使剩余的失效单元的刷新周期变短，从而使在过去被认为失效的芯片成为完好的芯片。
当这样做时，由于将通过刷新修复修复的单元数量保持为最小，所以能够使由本发明的刷新修复所引起的电流增加最小化。
根据下面描述的实施例更详细地描述了在本发明中进行的“刷新修复”。
(第一实施例)
图1到图3是示出了本发明第一实施例的图示，图1是示出了第一实施例的配置的方框图，图2是示出了刷新冗余ROM的详细配置的图示，以及图3是示出了第一实施例的操作的时序图。
图1与图11之间的电路模块之间的差别在于第一实施例包括刷新冗余ROM11。然而，其它结构与图11中所示的现有示例相同。因此，相同的参考数字用于相应的部件，这里不再详细介绍。
图2(a)是示出了在第一实施例中的刷新冗余ROM11的配置的图示，刷新冗余ROM由以矩阵形式排列的MOS开关和熔丝以及判断电路119构成，其中编程冗余单元地址，从而熔断与具有较差刷新特性单元的行地址相对应的熔丝。当在来自CBR计数器6的内部地址与刷新冗余ROM11中的已编程地址之间出现一致时，判断电路119以规定的时间长度输出符合脉冲101，如图3所示。
在如上所述配置的半导体存储设备中，当输入REF命令时，由于将开关3连接到其触点31，所以将在CBR计数器6中产生的内部行地址输入到刷新冗余ROM11和行预译码器4。
在刷新冗余ROM11中，如果熔断了与由CBR计数器6产生的内部行地址相对应的熔丝，并且刷新冗余ROM11的判断电路119检测到熔断了与由CBR计数器6产生的内部行地址相对应的熔丝，则刷新冗余ROM11输出符合脉冲101。
当行预译码器4接收到来自CBR计数器6的内部地址信号X0到X12时，如果从刷新冗余ROM11输出的是高电平，则行预译码器4将从CBR计数器6输出的内部行地址的MSB设为高电平，如图3所示。即，通过使MSB的X12T和X12N信号为如图3所示的高电平，选择整个存储器阵列。因此，在这种情况下，同时刷新除了MSB之外具有相同地址的所有单元，失效单元的刷新周期是正常单元刷新周期的1/2，从而失效单元的刷新次数是正常单元刷新次数的两倍，因此，通过增加具有较差刷新特性的失效单元的刷新次数，本实施例能够修复失效的单元。图3示出了第一实施例的上述操作的时序图。
在上述说明中，虽然由如现有技术所述的加计数的CBR计数器6来更新内部地址，然而，可以采用由减计数的CBR计数器6更新内部地址的配置。
此外，在上述说明中，熔断与具有较差刷新特性的行地址相对应的刷新冗余ROM11的熔丝，在熔断特定熔丝没有成功完成的情况下，将该芯片判断为坏。
通过采用只有与具有较差刷新特性的行地址相对应的刷新冗余ROM的熔丝才不被熔断的配置，可以消除该问题，如图2(b)所示。在这种情况下，如果不能熔断给定的熔丝，虽然该单元的刷新次数增加，也可以防止错误判断芯片为坏的问题。
在图2(b)中，在判断电路119的输入端设置了反相器118。
如上所述，本发明的第一实施例是一种具有以阵列形式排列的存储单元的半导体存储设备，其中失效单元的刷新周期比正常单元的短，该半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号100；计数器6，用于根据控制信号100来更新内部地址；刷新冗余ROM11，具有以矩阵形式排列的多个开关和熔丝，以及判断电路119，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；以及行预译码器4，其中当行预译码器4接收到在计数器6中产生的内部行地址时，如果行预译码器4接收到来自判断电路119的表示没有熔断与内部行地址相对应的熔丝的符合信号101，则行预译码器4将从计数器输出的内部行地址的MSB设置为指定的数据。
(第二实施例)
下面参考图2、图4和图5，描述本发明的第二实施例，图4是示出了第二实施例的方框图，图5是示出了第二实施例的操作的时序图。
第二实施例与第一实施例的不同之处在于设置了D型触发器12，用于锁存刷新冗余ROM11的输出。
在这种情况下，只要能够锁存刷新冗余ROM11的输出，就还可以使用其它类型的保持电路来代替D型触发器12。
在第二实施例中，如图5所示，当紧接的之前REF命令201的CBR信号203复位时，CBR计数器6向上计数，对该地址处预先进行刷新冗余判断，如果符合，则从刷新冗余ROM11输出符合脉冲204，在D型触发器12中保持该数据。
在第二实施例中，由于在刷新下一个单元的REF命令202输入时已经完成了刷新冗余判断，所以能够以产生行地址的速度来实现稳定操作，而不会引起问题。
如上所述，本发明的第二实施例是具有以阵列形式排列的存储单元的半导体存储设备，其中失效单元的刷新周期比正常单元的短，该半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号203；计数器6，用于根据控制信号203来更新内部地址；刷新冗余ROM11，具有以矩阵形式排列的多个开关和熔丝，以及判断电路119，其中熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；锁存器12，当判断电路119检测到熔断了与由计数器产生的内部行地址相对应的熔丝时，保持从判断电路119输出的符合信号204；以及行预译码器4，其中当行预译码器4接收到在计数器6中产生的内部行地址时，如果行预译码器4接收到来自锁存器12的符合信号205，则行预译码器4将从计数器输出的内部行地址的MSB设置为指定的数据。
另外，在上述说明中，熔断与具有较差刷新特性的行地址相对应的刷新冗余ROM11的熔丝，还可以采用如图2(b)所示的结构，如在第一实施例中所述，在多个熔丝中，不熔断与具有较差刷新特性的行地址相对应的刷新冗余ROM11的熔丝。
因此，能够如下配置第二实施例。
第二实施例的方案是具有以阵列形式排列的存储单元的半导体存储设备，其中失效单元的刷新周期比正常单元的短，该半导体存储设备包括：根据用于进行存储单元刷新的刷新命令而产生的控制信号203；计数器6，用于根据控制信号203来更新内部地址；刷新冗余ROM11，具有以矩阵形式排列的多个开关和熔丝，以及判断电路119，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；保持电路12，当判断电路119检测到没有熔断与由计数器产生的内部行地址相对应的熔丝时，用于保持从判断电路119输出的符合信号204；以及行预译码器4，其中当行预译码器4接收到由计数器6产生的内部行地址时，如果行预译码器4接收到来自保持电路12的符合信号205，则行预译码器4将从计数器输出的内部行地址的MSB设置为指定的数据。
第二实施例的特征在于在根据刷新命令201产生的控制信号203的下降沿更新计数器6，紧接在刷新命令202之前输出所述刷新命令201，并使其与该更新同步，判断电路119输出符合信号204，并且由锁存器12锁存符合信号204。
(第三实施例)
图6是示出了第三实施例的操作的时序图。
根据第三实施例的半导体存储设备具有锁存刷新冗余ROM11的输出的D型触发器12。
第三实施例与第二实施例的不同之处在于在刷新冗余ROM11中已编程地址是紧接要用本发明的“刷新修复”来修复的单元的地址之前的地址。
具体的，在图9的情况下，由于失效单元的地址为CA5Bh，所以已编程地址为CB5Ah。
即，在第三实施例中，当输出REF命令201时，判断是否要用“刷新修复”修复在与下一个REF命令202相对应的地址处的存储单元，并且由D型触发器12锁存符合信号204A。在本实施例中，当输入用于刷新单元的REF命令202时，已经进行了刷新冗余修复判断，能够以产生行地址的速度实现稳定操作，而不会引起问题。
下面参考图6介绍第三实施例。
在第三实施例中，如图6所示，当之前的REF命令201处的CBR信号203的上升沿之后，CBR计数器6向上计数。然后，由于将紧接在失效单元地址之前的地址编程到了刷新冗余ROM11中，当判断电路119检测到与由计数器6产生的内部行地址相对应的熔丝被熔断时，输出符合信号204A，该符合信号204A作为下一次刷新的控制信号。符合信号204A由输出符合信号205的D型触发器12锁存。
当输出下一个刷新命令202时，行预译码器4再次接收由CBR计数器6计数的内部地址信号X0到X12。当发生时，如果D型触发器12的输出处于高电平，则行预译码器4允许从CBR计数器6输出最高位。即，通过允许最高位的X12T和X12N信号线，选择所有存储器阵列。在这种情况下，由于同时刷新除了最高位之外具有相同地址的单元，所以能够控制失效单元的刷新周期，从而失效单元的刷新周期是正常单元的1/2。
因此，能够如下配置第三实施例。
第三实施例的方案为具有多个段的半导体存储设备，每个段具有以阵列形式排列的存储单元，其中在所述存储单元中的失效单元的刷新周期比正常单元的短，该半导体存储设备包括：第一刷新命令201；紧接在第一刷新命令201之后输出的第二刷新命令202；根据用于进行存储单元刷新的刷新命令201和202产生的控制信号203；计数器6，用于根据控制信号203来更新内部地址；刷新冗余ROM11，具有以矩阵形式排列的多个开关和熔丝，以及判断电路119，其中熔断与紧接在具有较差刷新特性的单元的地址之前的内部行地址相对应的熔丝；锁存器12，当判断电路119检测到与由计数器6根据第一刷新命令201产生的内部行地址相对应的熔丝被熔断时，锁存从判断电路119输出的符合信号204；以及行预译码器4，其中当行预译码器4接收到由计数器6根据第二刷新命令202产生的内部行地址时，如果行预译码器4接收到来自锁存器12的符合信号205，则行预译码器4将从计数器输出的内部行地址的MSB设置为指定的数据。
如图2(b)所示，因此，能够如下配置第三实施例。
第三实施例的另一个方案为具有多个段的半导体存储设备，每个段具有以阵列形式排列的存储单元，其中在所述存储单元中的失效单元的刷新周期比正常单元的短，该半导体存储设备包括：第一刷新命令201；紧接在第一刷新命令201之后输出的第二刷新命令202；根据用于进行存储单元刷新的刷新命令201和202产生的控制信号203；计数器6，用于根据控制信号203来更新内部地址；刷新冗余ROM11，具有以矩阵形式排列的多个开关和熔丝，以及判断电路119，其中不熔断与紧接在具有较差刷新特性的单元的地址之前的内部行地址相对应的熔丝；锁存器12，当判断电路119检测到与由计数器6根据第一刷新命令201产生的内部行地址相对应的熔丝没有被熔断时，锁存从判断电路119输出的符合信号204；以及行预译码器4，其中当行预译码器4接收到由计数器6根据第二刷新命令202产生的内部行地址时，如果行预译码器4接收到来自锁存器12的符合信号205，则行预译码器4将从计数器输出的内部行地址的MSB设置为指定的数据。
(第四实施例)
图7和图8是示出了本发明第四实施例的方框图。
第四实施例配备了熔丝ROM20，用于在每一个X译码器5A和X译码器7A中进行刷新冗余修复。
即，针对每一个主字线(或多个线)设置一个熔丝ROM20，在其中写入数据使X地址的MSB(在本实施例中为X12)的译码无效。
因此，在图8中，在熔丝ROM中没有写入任何数据的情况下，选择根据从CBR计数器6输出的预译码信号X3到X11和X12N(或X12T)译码的字线，并进行刷新。
然而，如果将表示刷新修复的数据写入到图8的熔丝ROM20中，则X地址的MSB的译码无效。
将冗余使能信号从冗余X译码器5A输出，并且将该信号输入到X译码器7A。因此，当将该冗余使能信号输入到X译码器7A时，X译码器7A停止译码。
在上述配置中，熔断冗余X译码器7A的熔丝，在特定熔丝的熔断没有成功完成的情况下，将芯片判断为坏。
通过采用只有具有较差刷新特性的失效单元的字线的熔丝才不被熔断的配置，可以消除该问题。在这种情况下，如果不能熔断给定的熔丝，虽然该单元的刷新次数增加，也可以防止将芯片错误判断为坏的问题。
因此，能够如下配置第四实施例。
第四实施例的方案为具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中的失效单元的刷新周期比正常单元的短，该半导体存储设备包括：根据用于进行存储单元刷新的刷新命令产生的控制信号100；计数器6，用于根据控制信号100来更新内部地址；用于译码行地址的译码器5A；行预译码器4；其中译码器5A具有表示具有较差刷新特性的单元的熔丝ROM20；AND电路401，用于对来自熔丝ROM20的信号和控制信号100进行逻辑与；OR电路402，用于对来自AND电路401的信号和从计数器6输出的内部行地址的MSB进行逻辑或；以及AND电路403，用于对来自行预译码器4的预译码信号X3-X11和来自OR电路402的信号进行逻辑与。
在本实施例中，最好能够采用可选择的结构，其中禁止最高2位或3位的译码。
根据本发明的半导体存储设备，首先，与现有技术相同，利用行冗余或列冗余修复失效的单元，然后，对于不能用行或列冗余修复的剩余的失效单元，通过增加刷新次数，使其大于正常单元的刷新次数，能够修复更多的失效单元。因此，本发明可以提供制造产量，而不增加芯片的表面积。

Claims (9)

1.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中，失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：
根据用于进行所述储单元刷新的刷新命令而产生的控制信号；
计数器，用于根据控制信号来更新内部地址；
刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；以及
行预译码器，
其中当所述行预译码器接收到在所述计数器中产生的内部行地址时，如果所述行预译码器接收到来自所述判断电路的、表示没有熔断与所述内部行地址相对应的熔丝的符合信号，则所述行预译码器将从所述计数器输出的内部行地址的MSB设置为指定的数据。
2.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中，失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：
根据用于进行所述存储单元刷新的刷新命令而产生的控制信号；
计数器，用于根据所述控制信号来更新内部地址；
刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；
锁存器，当所述判断电路检测到熔断了与由计数器产生的内部行地址相对应的熔丝时，保持从所述判断电路输出的符合信号；以及
行预译码器，
其中当所述行预译码器接收到由所述计数器产生的内部行地址时，如果所述行预译码器接收到来自所述锁存器的符合信号，则所述行预译码器将从所述计数器输出的所述内部行地址的MSB设置为指定的数据。
3.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中，失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：
根据用于进行所述存储单元刷新的刷新命令而产生的控制信号；
计数器，根据所述控制信号来更新内部地址；
刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断多个熔丝中与具有较差刷新特性的存储单元的内部行地址相对应的熔丝；
保持电路，当所述判断电路检测到没有熔断与由计数器产生的内部行地址相对应的熔丝时，用于保持从所述判断电路输出的符合信号；以及
行预译码器，
其中当所述行预译码器接收到由所述计数器产生的内部行地址时，如果所述行预译码器接收到来自所述保持电路的符合信号，则所述行预译码器将从所述计数器输出的所述内部行地址的MSB设置为指定的数据。
4.根据权利要求2所述的半导体存储设备，其中在所述控制信号的下降沿更新所述计数器，并且与更新同步，所述判断电路输出符合信号，并且由所述锁存器锁存所述符合信号。
5.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在存储单元中，失效单元的刷新周期比正常存储单元的短，半导体存储设备包括：
第一刷新命令；
紧接在第一刷新命令之后输出的第二刷新命令；
根据用于进行所述存储单元刷新的所述刷新命令而产生的控制信号；
计数器，根据所述控制信号来更新内部地址；
刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中熔断与紧接在具有较差刷新特性的存储单元的地址之前的内部行地址相对应的熔丝；
锁存器，当所述判断电路检测到熔断了与由所述计数器根据第一刷新命令产生的内部行地址相对应的熔丝时，锁存从所述判断电路输出的符合信号；以及
行预译码器，
其中当所述行预译码器接收到由所述计数器根据第二刷新命令产生的内部行地址时，如果所述行预译码器接收到来自所述锁存器的符合信号，则所述行预译码器将从所述计数器输出的内部行地址的MSB设置为指定的数据。
6.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中，失效单元的刷新周期比正常存储单元的短，所述半导体存储设备包括：
第一刷新命令；
紧接在第一刷新命令之后输出的第二刷新命令；
根据用于进行所述存储单元刷新的所述刷新命令而产生的控制信号；
计数器，用于根据所述控制信号来更新内部地址；
刷新冗余ROM，具有以矩阵形式排列的多个开关和熔丝，以及判断电路，其中不熔断与紧接在具有较差刷新特性的单元的地址之前的内部行地址相对应的熔丝；
锁存器，当所述判断电路检测到没有熔断与由所述计数器根据第一刷新命令产生的内部行地址相对应的熔丝时，锁存从所述判断电路输出的符合信号；以及
行预译码器，
其中当所述行预译码器接收到由所述计数器根据第二刷新命令产生的内部行地址时，如果所述行预译码器接收到来自所述锁存器的符合信号，则所述行预译码器将从所述计数器输出的内部行地址的MSB设置为指定的数据。
7.根据权利要求1的半导体存储设备，其中所述行预译码器将从所述计数器输出的所述内部行地址的两个最高位设置为指定的数据。
8.一种具有以阵列形式排列的存储单元的半导体存储设备，其中在所述存储单元中，失效单元的刷新周期比正常单元的短，所述半导体存储设备包括：
根据用于进行所述存储单元刷新的刷新命令而产生的控制信号；
计数器，用于根据所述控制信号更新内部地址；
用于译码行地址的译码器；以及
行预译码器；
其中所述译码器具有表示具有较差刷新特性的单元的熔丝ROM；
AND电路，对来自所述熔丝ROM的信号和所述控制信号进行逻辑与；
OR电路，对来自所述AND电路的信号和从所述计数器输出的内部行地址的MSB进行逻辑或；以及
AND电路，对来自所述行预译码器的预译码信号和来自所述OR电路的信号进行逻辑与。
9.一种制造半导体存储设备的方法，包括以下步骤：
利用行冗余或列冗余修复失效的单元；以及
通过增加所述失效单元的刷新次数使其大于正常单元的刷新次数，修复不能用第一修复步骤修复的剩余的失效单元。
CN2004100903391A 2003-10-09 2004-10-09 半导体存储设备 Expired - Fee Related CN1612265B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-351250 2003-09-10
JP2003351250A JP2005116106A (ja) 2003-10-09 2003-10-09 半導体記憶装置とその製造方法
JP2003351250 2003-10-09

Publications (2)

Publication Number Publication Date
CN1612265A true CN1612265A (zh) 2005-05-04
CN1612265B CN1612265B (zh) 2010-05-12

Family

ID=34225353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100903391A Expired - Fee Related CN1612265B (zh) 2003-10-09 2004-10-09 半导体存储设备

Country Status (5)

Country Link
US (1) US7187607B2 (zh)
JP (1) JP2005116106A (zh)
CN (1) CN1612265B (zh)
DE (1) DE102004048652A1 (zh)
TW (1) TWI259465B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981874A (zh) * 2013-02-04 2015-10-14 美光科技公司 用于存储器的目标刷新的设备及方法
CN106128500A (zh) * 2016-07-25 2016-11-16 西安紫光国芯半导体有限公司 一种动态随机存储器的快速译码器及译码方法
CN106469574A (zh) * 2015-08-19 2017-03-01 爱思开海力士有限公司 存储器装置及其操作方法
CN106469573A (zh) * 2015-08-21 2017-03-01 爱思开海力士有限公司 半导体器件和用于半导体器件的器件
CN112447222A (zh) * 2019-09-03 2021-03-05 华邦电子股份有限公司 存储器装置及其更新方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286149A (ja) * 2005-04-05 2006-10-19 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
US7379381B1 (en) 2005-07-05 2008-05-27 T-Ram Semiconductor, Inc. State maintenance pulsing for a memory device
US7292490B1 (en) * 2005-09-08 2007-11-06 Gsi Technology, Inc. System and method for refreshing a DRAM device
KR100748460B1 (ko) * 2006-08-16 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 및 그 제어방법
KR100821582B1 (ko) * 2006-10-13 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 리던던시 제어방법
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008181634A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR100892639B1 (ko) 2007-05-10 2009-04-09 주식회사 하이닉스반도체 리던던시 회로
JP2009163876A (ja) * 2009-04-23 2009-07-23 Elpida Memory Inc 半導体記憶装置
JP2011096309A (ja) * 2009-10-29 2011-05-12 Elpida Memory Inc 半導体装置
JP2011248964A (ja) 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置及びその制御方法
KR20130135658A (ko) * 2012-06-01 2013-12-11 삼성전자주식회사 패키징 후에 발생되는 불량 셀을 구제하는 메모리 장치
KR20140063240A (ko) 2012-11-16 2014-05-27 삼성전자주식회사 반도체 메모리 장치 및 그것의 리프레쉬 레버리징 구동방법
JP6238569B2 (ja) * 2013-05-22 2017-11-29 キヤノン株式会社 画像処理装置、画像処理方法、及び、プログラム
KR20150006167A (ko) * 2013-07-08 2015-01-16 에스케이하이닉스 주식회사 반도체 시스템 및 그 리페어 방법
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20150026227A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102088343B1 (ko) 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102116980B1 (ko) * 2014-07-02 2020-05-29 삼성전자 주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
KR102252376B1 (ko) 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
CN112216335B (zh) * 2019-07-09 2022-12-02 长鑫存储技术有限公司 存储器故障处理方法和装置
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167591A (ja) * 1999-12-08 2001-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2875806B2 (ja) 1989-01-17 1999-03-31 株式会社日立製作所 半導体記憶装置
JPH0410297A (ja) 1990-04-26 1992-01-14 Nec Corp 半導体記憶装置
JP2546161B2 (ja) 1992-07-22 1996-10-23 日本電気株式会社 ダイナミック型メモリ装置
KR0149224B1 (ko) * 1994-10-13 1998-10-01 김광호 반도체 집적장치의 내부전압 승압회로
US5644545A (en) * 1996-02-14 1997-07-01 United Memories, Inc. Bimodal refresh circuit and method for using same to reduce standby current and enhance yields of dynamic memory products
JP3736779B2 (ja) 1998-02-26 2006-01-18 株式会社日立製作所 ダイナミック型ｒａｍ
JP2001060400A (ja) 1999-08-23 2001-03-06 Toshiba Corp 半導体集積回路装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981874A (zh) * 2013-02-04 2015-10-14 美光科技公司 用于存储器的目标刷新的设备及方法
CN106469574A (zh) * 2015-08-19 2017-03-01 爱思开海力士有限公司 存储器装置及其操作方法
CN106469573A (zh) * 2015-08-21 2017-03-01 爱思开海力士有限公司 半导体器件和用于半导体器件的器件
CN106469573B (zh) * 2015-08-21 2020-10-13 爱思开海力士有限公司 半导体器件和用于半导体器件的器件
CN106128500A (zh) * 2016-07-25 2016-11-16 西安紫光国芯半导体有限公司 一种动态随机存储器的快速译码器及译码方法
CN106128500B (zh) * 2016-07-25 2023-02-24 西安紫光国芯半导体有限公司 一种动态随机存储器的快速译码器及译码方法
CN112447222A (zh) * 2019-09-03 2021-03-05 华邦电子股份有限公司 存储器装置及其更新方法
CN112447222B (zh) * 2019-09-03 2024-01-12 华邦电子股份有限公司 存储器装置及其更新方法

Also Published As

Publication number Publication date
CN1612265B (zh) 2010-05-12
TWI259465B (en) 2006-08-01
DE102004048652A1 (de) 2005-06-30
JP2005116106A (ja) 2005-04-28
US7187607B2 (en) 2007-03-06
US20050052928A1 (en) 2005-03-10
TW200518092A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
CN1612265A (zh) 半导体存储设备及其制造方法
CN1146918C (zh) 每个非易失存储单元可存储和检索多数字位的集成电路
CN1037721C (zh) 修复半导体存储器器件中缺陷的方法和电路
US3845476A (en) Monolithic memory using partially defective chips
CN1822234A (zh) 非易失性半导体存储器
CN1183162A (zh) 非易失存储器分块结构及冗余性
CN1379878A (zh) 同时操作闪存的冗余双库架构
CN1801388A (zh) 半导体存储装置
CN1744230A (zh) 具有支持多存储块的列冗余电路的半导体存储设备
JP2006085775A (ja) メモリ装置
CN1801395A (zh) 修复和运行存储器件的方法
US7167109B2 (en) Hybrid fractional-bit systems
CN1892903A (zh) 半导体存储器
JP2009176384A (ja) 半導体記憶装置
CN1652255A (zh) 半导体存储器件和半导体存储器件的测试方法
CN1838327A (zh) 半导体存储器件和半导体存储器件测试方法
US20050281076A1 (en) Memory circuit comprising redundant memory areas
CN1477646A (zh) 半导体存储装置
US6584014B2 (en) Nonvolatile storage system
CN1677573A (zh) 半导体存储器及其制造方法
CN1146919C (zh) 具有替换编程电路的半导体存储装置
CN1208934A (zh) 带有冗余电路的半导体存储器
CN1489766A (zh) 分析和修复存储器的方法和装置
CN1477647A (zh) Rom单元及其编程方法和布局方法以及rom器件
CN1720589A (zh) 半导体存储装置以及半导体存储装置的位线选择方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20151009

EXPY Termination of patent right or utility model