CN112447222B - 存储器装置及其更新方法 - Google Patents

存储器装置及其更新方法 Download PDF

Info

Publication number
CN112447222B
CN112447222B CN201910828922.4A CN201910828922A CN112447222B CN 112447222 B CN112447222 B CN 112447222B CN 201910828922 A CN201910828922 A CN 201910828922A CN 112447222 B CN112447222 B CN 112447222B
Authority
CN
China
Prior art keywords
redundant
word line
boundary
redundancy
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910828922.4A
Other languages
English (en)
Other versions
CN112447222A (zh
Inventor
奥野晋也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910828922.4A priority Critical patent/CN112447222B/zh
Publication of CN112447222A publication Critical patent/CN112447222A/zh
Application granted granted Critical
Publication of CN112447222B publication Critical patent/CN112447222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器装置及其更新方法。存储器装置包括存储单元阵列与控制器。存储单元阵列具有多个正常区域以及相邻于多个正常区域的冗余区域。冗余区域具有多个冗余字线。在正常区域与冗余区域的边界处配置多个边界字线。控制器依序更新多个冗余字线，并在依序更新多个冗余字线后依序更新多个边界字线。

Description

存储器装置及其更新方法
技术领域
本发明涉及一种存储器装置及其更新方法，尤其涉及一种更新冗余区域字线的存储器装置及其更新方法。
背景技术
当动态随机存取存储器(Dynamic Random Access Memory，DRAM)中存在被重复启用多次的特定字线(又称加害者字线)时，与加害者字线相邻的字线(又称受害者字线)上的存储单元将可能因为串音干扰(cross talk)或耦合效应而遗失所存储的数据，此种干扰现象称为列干扰(Row Hammer)现象。
现有技术通过额外地更新(refresh)受害者字线以避免列干扰现象。即，使受害者字线具有较高的更新频率。然而，在一些具高存储单元密度的DRAM结构中，受害者字线的地址计算较为复杂，因此需要较大面积的更新地址计算器(又称为列干扰地址计算器)来计算受害者字线的地址。
发明内容
本发明提供一种存储器装置及其更新方法，可以不需要计算冗余区域中因列干扰而需要更新的字线地址，从而减少更新地址计算器的面积。
本发明的实施例提供一种存储器装置，存储器装置包括存储单元阵列与控制器。存储单元阵列具有多个正常区域以及相邻于多个正常区域的冗余区域。冗余区域具有多个冗余字线，且在多个正常区域与冗余区域的边界处配置多个边界字线。控制器依序更新多个冗余字线，并在依序更新多个冗余字线后依序更新多个边界字线。
本发明的实施例提供一种更新方法，适用于存储器装置。存储器装置包括存储单元阵列与控制器，存储单元阵列具有多个正常区域以及相邻于多个正常区域的冗余区域。冗余区域具有多个冗余字线，且在正常区域与冗余区域的边界处配置多个边界字线。更新方法包含但不限于依序更新多个冗余字线，并在依序更新多个冗余字线后，依序更新多个边界字线。
基于上述，在本发明一些实施例中，控制器依序更新存储单元阵列中的冗余字线以及边界字线，由于不需要计算冗余区域中受到列干扰而需要更新的字线地址，因此可减少更新地址计算器的面积。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所示出的存储器装置的示意图；
图2是依据本发明一实施例所示出的存储单元阵列中字线的布局示意图；
图3是依据本发明另一实施例所示出的冗余区域更新地址控制电路的示意图；
图4是依据本发明一实施例所示出的控制器的操作时序图；
图5是依据本发明一实施例所示出的更新方法的流程图。
附图标记说明
100：存储器装置
110：控制器
120：存储单元阵列
130：更新地址计算器
140：正常区域更新地址控制电路
150：冗余区域更新地址控制电路
170：更新地址多路复用器
180：列地址多路复用器
190：列地址解码器
210：正常区域
220：冗余区域
310：参考命令计数器
320：冗余字线地址选择器
330：逻辑电路
340：多路复用器
ACT：正常命令信号
ADD：地址
AREF：参考命令信号
AREF1、AREF2、AREF3、AREF17、AREF18：参考命令信号的脉冲
B1-B4：边界字线
BA1-BA4：边界字线地址
F1、F2：冗余旗标的脉冲
NRADD：正常区域更新地址
R1-R48：冗余字线
RA1-RA48：冗余字线地址
RA：列地址
RADD：更新地址
RCADD：更新计数地址
RFLAG：冗余旗标
RRADD：冗余区域更新地址
RS：更新状态信号
RS1、RS2、RS3、RS17、RS18：更新状态信号的脉冲
RREF1、RREF2、RREF18：冗余区域更新脉冲
RSEL：冗余字线地址选择信号
S1、S2：选择信号
WL：字线信号
S510～S520：步骤
具体实施方式
请参照图1，在一实施例中，存储器装置100包含控制器110与存储单元阵列120。控制器110耦接存储单元阵列120，控制器110包括更新地址计算器130、更新地址多路复用器170、列地址多路复用器180以及列地址解码器190。控制器110被配置为根据正常命令信号ACT、参考命令信号AREF与地址ADD将字线地址WL提供至存储单元阵列120。
存储单元阵列120例如包括多个动态随机存取存储单元，本发明并不限制存储单元阵列120的种类与结构。请参照图2，在一实施例中，存储单元阵列120包括正常区域210以及相邻于正常区域210的冗余区域220，其中正常区域210的数量以及正常区域210与冗余区域220的邻接关系仅为示例，不以此为限。冗余区域220内配置冗余列及冗余行，冗余列及冗余行具有冗余存储单元，用以取代正常区域210中不良或受损的存储单元，以维持存储器装置100的正常功能。存储单元阵列120接收字线地址WL以对存储单元阵列120中的存储单元进行更新，避免列干扰现象导致的存储数据遗失。在一实施例中，冗余区域220具有多个冗余字线R1-R48，且在多个正常区域210与冗余区域220的边界处配置多个边界字线B1-B4。边界字线B1与边界字线B4配置在正常区域210中，且边界字线B2与边界字线B3配置于冗余区域220中。边界字线B1与边界字线B4可以作为普通字线进行使用，边界字线B2与边界字线B3可以作为冗余字线进行使用。冗余字线R1-R48以及边界字线B1-B4的数量取决于多个正常区域210与冗余区域220的架构，本发明不以此为限。
更新地址计算器130被配置为根据正常命令信号ACT、参考命令信号AREF与地址ADD将正常区域更新地址NRADD、冗余区域更新地址RRADD提供至更新地址多路复用器170。更新地址计算器130更被配置为计算参考命令信号AREF的脉冲数以提供更新计数地址RCADD至更新地址多路复用器170，并分别提供选择信号S1、选择信号S2与更新状态信号RS至更新地址多路复用器170、列地址多路复用器180与列地址解码器190。详细来说，更新地址计算器130包括正常区域更新地址控制电路140与冗余区域更新地址控制电路150。正常区域更新地址控制电路140被配置为依据正常命令信号ACT与地址ADD提供正常区域更新地址NRADD至更新地址多路复用器170，以提供正常区域210中需要更新的地址至更新地址多路复用器170。冗余区域更新地址控制电路150被配置为接收参考命令信号AREF，并依据参考命令信号AREF、多个冗余字线地址RA1-RA48与多个边界字线地址BA1-BA4，依序产生多个冗余区域更新地址RRADD至更新地址多路复用器170，以提供冗余区域220中需要更新的地址。多个冗余字线地址RA1-RA48以及多个边界字线地址BA1-BA4为对应多个冗余字线R1-R48以及多个边界字线B1-B4的地址。在一实施例中，控制器110依据多个冗余区域更新地址RRADD来依序更新冗余字线R1-R48，并在依序更新冗余字线R1-R48之后依序更新边界字线B1-B4。
更新地址多路复用器170耦接更新地址计算器130，更新地址多路复用器170被配置为接收正常区域更新地址NRADD、冗余区域更新地址RRADD、更新计数地址RCADD与选择信号S1，并依据选择信号S1选择地址以输出更新地址RADD至列地址多路复用器180。
列地址多路复用器180耦接更新地址多路复用器170，列地址多路复用器180被配置为接收更新地址RADD以及选择信号S2，并依据选择信号S2选择地址以输出列地址RA至列地址解码器190。
列地址解码器190耦接列地址多路复用器180，列地址解码器190被配置为接收列地址RA以及更新状态信号RS，并依据列地址RA以及更新状态信号RS进行解码以提供字线地址WL至存储单元阵列120，以对存储单元阵列120中相对应的字线进行更新。更新状态信号RS用以决定冗余字线R1-R48以及边界字线B1-B4的更新时序。
在一实施例中，控制器110的更新方式为依序更新冗余字线R1-R48，并在依序更新冗余字线R1-R48后依序更新边界字线B1-B4。举例来说，控制器110先更新冗余字线R1，接着更新冗余字线R2，以此类推，最后更新冗余字线R48。当控制器110依序更新完冗余字线R1-R48后，控制器110接着依序更新边界字线B1-B4，举例来说，首先更新边界字线B1，再更新边界字线B2，以此类推，最后更新边界字线B4。必须说明的是，控制器110更新冗余字线R1-R48以及边界字线B1-B4的顺序仅为一示例，本发明不以此为限。在其他实施例中，控制器110的更新顺序也可以由冗余字线R48更新至冗余字线R1或者边界字线B4更新至边界字线B1，控制器110也可以先更新边界字线B1-B4，再更新冗余字线R1-R48。或者，控制器110也可以将边界字线B1-B4的更新时序插入冗余字线R1-R48的更新时序中，本发明并未限制更新的顺序。
同时参照图3以及图4，冗余区域更新地址控制电路150包括参考命令计数器310、冗余字线地址选择器320、逻辑电路330与多路复用器340。参考命令计数器310配置为接收参考命令信号AREF，并依据参考命令信号AREF产生冗余旗标RFLAG。在一实施例中，参考命令计数器310可以是同步计数器或非同步计数器，本发明并未限制。参考命令计数器310计算参考命令信号AREF的脉冲数量而产生参考命令信号脉冲数，每当参考命令信号脉冲数相等于第一数量时，参考命令计数器310产生冗余旗标RFLAG的脉冲。在一实施例中，冗余区域的更新周期可以设定为发出16次的参考命令信号AREF的时间。举例来说，当参考命令计数器310接收作为参考命令信号AREF的脉冲AREF1时，所累计的参考命令信号AREF的脉冲数已达16，随后参考命令计数器310产生冗余旗标RFLAG的脉冲F1，并且将所计数的参考命令信号AREF的脉冲数归0。当参考命令计数器310接收作为参考命令信号AREF的脉冲AREF2时，所累计的参考命令信号AREF的脉冲数为1，当接收参考命令信号AREF的脉冲AREF3时，所累计的参考命令信号AREF的脉冲数为2，以此类推，当参考命令计数器310接收参考命令信号AREF的脉冲AREF17时，所累计的参考命令信号AREF的脉冲数为16，随后参考命令计数器310产生冗余旗标RFLAG的脉冲F2，并且将参考命令信号AREF的脉冲数归0。
冗余字线地址选择器320耦接参考命令计数器310，冗余字线地址选择器320被配置为依据冗余旗标RFLAG产生冗余字线地址选择信号RSEL。在一实施例中，每当参考命令计数器310产生冗余旗标RFLAG的脉冲后，冗余字线地址选择器320可以依据冗余旗标RFLAG位移冗余字线地址选择信号RSEL的时序。举例来说，在参考命令计数器310产生冗余旗标的脉冲F1后，冗余字线地址选择器320会在冗余旗标的脉冲F1的下降边缘将冗余字线地址选择信号RSEL的时序位移，使冗余字线地址选择信号RSEL由对应冗余字线地址RA1位移成对应冗余字线地址RA2，以此类推。
多路复用器340耦接冗余字线地址选择器320，配置为接收并依据冗余字线地址选择信号RSEL、冗余字线地址RA1-RA48以及边界字线地址BA1-BA4，依序产生多个冗余区域更新地址RRADD。举例来说，当多路复用器340由冗余字线地址选择器320所接收的冗余字线地址选择信号RSEL对应冗余字线地址RA1时，多路复用器340选择冗余字线地址RA1并输出一个冗余区域更新地址RRADD。当多路复用器340由冗余字线地址选择器320所接收的冗余字线地址选择信号RSEL对应冗余字线地址RA2时，多路复用器340选择冗余字线地址RA2并输出为下一个冗余区域更新地址RRADD。
逻辑电路330耦接参考命令计数器310，配置为接收参考命令信号AREF以及冗余旗标RFLAG，并依据参考命令信号AREF以及冗余旗标RFLAG进行逻辑运算以产生更新状态信号RS。更新状态信号RS用以决定更新冗余字线R1-R48以及边界字线B1-B4的时序。在一实施例中，更新状态信号RS的脉冲大致与参考命令信号AREF的脉冲对应，但每当参考命令信号AREF的累计脉冲数等于16时，逻辑电路330所产生的下一个更新状态信号RS包括一个对应参考命令信号AREF的脉冲，以及之后的一个冗余区域更新脉冲。举例来说，当参考命令计数器310接收参考命令信号AREF的脉冲AREF1时，更新状态信号RS的脉冲RS1对应参考命令信号AREF的脉冲AREF1。接着由于所计数的参考命令信号AREF的脉冲数已达16，参考命令计数器310产生冗余旗标RFLAG的脉冲F1，逻辑电路330依据脉冲AREF1以及脉冲F1在脉冲AREF2之后再产生一个冗余区域更新脉冲RREF1，冗余区域更新脉冲RREF1对应冗余字线地址RA1，从而使得更新状态信号RS的脉冲RS2对应参考命令信号AREF的脉冲AREF2以及冗余区域更新脉冲RREF1。接着，当参考命令计数器310接收参考命令信号AREF的脉冲AREF3时，更新状态信号RS的脉冲RS3对应脉冲AREF3，以此类推。当参考命令计数器310接收参考命令信号AREF的脉冲AREF17，更新状态信号RS的脉冲RS17对应脉冲AREF17，由于此时所计数的参考命令信号AREF的脉冲数已达16，参考命令计数器310产生冗余旗标RFLAG的脉冲F2。逻辑电路330依据脉冲AREF17以及脉冲F2在下一个参考命令信号AREF的脉冲AREF18之后再产生一个冗余区域更新脉冲RREF2，冗余区域更新脉冲RREF2对应冗余字线地址RA2，更新状态信号RS的脉冲RS2对应脉冲AREF18以及冗余区域更新脉冲RREF2。
另一方面，更新地址计算器130计算正常区域的更新次数以提供更新计数地址RCADD至更新地址多路复用器170，以使更新地址多路复用器170可以依据更新计数地址RCADD得知当前更新次数。举例来说，当更新地址计算器130接收参考命令信号的脉冲AREF1时，更新计数地址RCADD为1，当更新地址计算器130接收参考命令信号的脉冲AREF2时，更新计数地址RCADD为2，当更新地址计算器130接收参考命令信号的脉冲AREF3时，更新计数地址RCADD为3，以此类推。当更新地址计算器130接收参考命令信号的脉冲AREF18时，更新计数地址RCADD为18。
图5是依据本发明一实施例所示出的更新方法的流程图。于步骤S510中，控制器110依序更新冗余字线R1-R48。接着，于步骤S520中，控制器在依序更新冗余字线R1-R48后，依序更新边界字线B1-B4。上述步骤S510及S520的细节可参照图1至图4的实施例，在此则不再赘述。
综上所述，在本发明一些实施例中，控制器依序更新存储单元阵列中的冗余字线以及边界字线，由于不需要计算冗余区域中受到列干扰而需要更新的字线地址，因此可减少更新地址计算器的面积。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (13)

1.一种存储器装置，包括：
存储单元阵列，具有多个正常区域以及相邻于所述多个正常区域的冗余区域，所述多个正常区域的每一个具有相邻于所述冗余区域的边界正常字线，所述冗余区域具有多个中间冗余字线与相邻于所述多个正常区域的多个边界冗余字线；以及
控制器，耦接所述存储单元阵列，配置为依据更新状态信号所决定的更新时序更新所述冗余区域中全部的所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述冗余区域中全部的所述多个边界冗余字线，
其中所述控制器包括：
冗余区域更新地址控制电路，配置为接收参考命令信号，并依据冗余旗标、所述更新状态信号、多个中间冗余字线地址、多个边界冗余字线地址以及多个边界正常字线地址而依序产生多个冗余区域更新地址，且所述冗余区域更新地址被配置以指出所述冗余区域中全部的所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述冗余区域中全部的所述多个边界冗余字线，
其中所述冗余区域更新地址控制电路包括：
参考命令计数器，配置为接收所述参考命令信号，计数所述参考命令信号的脉冲数量而产生参考命令信号的累计脉冲数，每当所述参考命令信号的累计脉冲数相等于第一数量时，所述参考命令计数器产生所述冗余旗标的脉冲。
2.根据权利要求1所述的存储器装置，其中所述控制器依据所述多个冗余区域更新地址而依序更新所述多个中间冗余字线，并在依序更新所述多个中间冗余字线之后依序更新多个所述边界正常字线及所述多个边界冗余字线。
3.根据权利要求1所述的存储器装置，其中所述冗余区域更新地址控制电路还包括：
冗余字线地址选择器，耦接所述参考命令计数器，配置为依据所述冗余旗标产生冗余字线地址选择信号；
多路复用器，耦接所述冗余字线地址选择器，配置为接收所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址，并依据所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址依序产生所述多个冗余区域更新地址；以及
逻辑电路，耦接所述参考命令计数器，配置为接收所述参考命令信号以及所述冗余旗标，并依据所述参考命令信号以及所述冗余旗标产生更新状态信号。
4.根据权利要求3所述的存储器装置，其中每当所述参考命令计数器产生所述冗余旗标的脉冲后，所述冗余字线地址选择器依据所述冗余旗标位移所述冗余字线地址选择信号的时序。
5.根据权利要求3所述的存储器装置，其中所述多路复用器依据所述冗余字线地址选择信号依序选择所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址，以依序产生所述多个冗余区域更新地址。
6.根据权利要求3所述的存储器装置，其中所述更新状态信号用以决定所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述多个边界冗余字线的更新时序。
7.一种更新方法，适用于存储器装置，所述存储器装置包括存储单元阵列与控制器，所述存储单元阵列具有多个正常区域以及相邻于所述多个正常区域的冗余区域，所述多个正常区域的每一个具有相邻于所述冗余区域的边界正常字线，所述冗余区域具有多个中间冗余字线与相邻于所述多个正常区域的多个边界冗余字线，所述更新方法包括：
依据更新状态信号所决定的更新时序更新所述冗余区域中全部的所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述冗余区域中全部的所述多个边界冗余字线；
接收参考命令信号，计数所述参考命令信号的脉冲数量而产生参考命令信号的累计脉冲数，每当所述参考命令信号的累计脉冲数相等于第一数量时，产生冗余旗标的脉冲；以及
依据所述冗余旗标、所述更新状态信号、多个中间冗余字线地址、多个边界冗余字线地址以及多个边界正常字线地址而依序产生多个冗余区域更新地址，
其中，所述冗余区域更新地址被配置以指出所述冗余区域中全部的所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述冗余区域中全部的所述多个边界冗余字线。
8.根据权利要求7所述的更新方法，其中所述更新方法还包括：
依据所述多个冗余区域更新地址而依序更新所述多个中间冗余字线，并在依序更新所述多个中间冗余字线之后依序更新多个所述边界正常字线及所述多个边界冗余字线。
9.根据权利要求7所述的更新方法，其中所述依据所述冗余旗标、所述更新状态信号、多个中间冗余字线地址、多个边界冗余字线地址以及多个边界正常字线地址而依序产生多个冗余区域更新地址的步骤包括：
依据所述冗余旗标产生冗余字线地址选择信号；
接收所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址，并依据所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址依序产生所述多个冗余区域更新地址。
10.根据权利要求8所述的更新方法，其中所述依据所述多个冗余区域更新地址而依序更新所述多个中间冗余字线，并在依序更新所述多个中间冗余字线之后依序更新多个所述边界正常字线及所述多个边界冗余字线的步骤包括：
接收所述参考命令信号以及所述冗余旗标，并依据所述参考命令信号以及所述冗余旗标以产生所述更新状态信号。
11.根据权利要求9所述的更新方法，其中所述依据所述冗余旗标产生冗余字线地址选择信号的步骤包括：
每当产生所述冗余旗标的脉冲后，依据所述冗余旗标位移所述冗余字线地址选择信号的时序。
12.根据权利要求9所述的更新方法，其中所述接收所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址，并依据所述冗余字线地址选择信号、所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址依序产生所述多个冗余区域更新地址的步骤包括：
依据所述冗余字线地址选择信号依序选择所述多个中间冗余字线地址、所述多个边界冗余字线地址以及所述多个边界正常字线地址，以依序产生所述多个冗余区域更新地址。
13.根据权利要求10所述的更新方法，其中所述更新状态信号用以决定所述多个中间冗余字线、相邻于所述冗余区域的多个所述边界正常字线及所述多个边界冗余字线的更新时序。
CN201910828922.4A 2019-09-03 2019-09-03 存储器装置及其更新方法 Active CN112447222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910828922.4A CN112447222B (zh) 2019-09-03 2019-09-03 存储器装置及其更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910828922.4A CN112447222B (zh) 2019-09-03 2019-09-03 存储器装置及其更新方法

Publications (2)

Publication Number Publication Date
CN112447222A CN112447222A (zh) 2021-03-05
CN112447222B true CN112447222B (zh) 2024-01-12

Family

ID=74734128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910828922.4A Active CN112447222B (zh) 2019-09-03 2019-09-03 存储器装置及其更新方法

Country Status (1)

Country Link
CN (1) CN112447222B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469571A2 (en) * 1990-07-31 1992-02-05 Texas Instruments Incorporated Redundant semiconductor memory device
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
CN1612265A (zh) * 2003-10-09 2005-05-04 尔必达存储器股份有限公司 半导体存储设备及其制造方法
CN105378851A (zh) * 2013-03-22 2016-03-02 株式会社东芝 半导体存储器装置
CN107799155A (zh) * 2016-09-06 2018-03-13 三星电子株式会社 包括列冗余的存储装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150132366A (ko) * 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
KR102116980B1 (ko) * 2014-07-02 2020-05-29 삼성전자 주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
US20190237132A1 (en) * 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469571A2 (en) * 1990-07-31 1992-02-05 Texas Instruments Incorporated Redundant semiconductor memory device
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
CN1612265A (zh) * 2003-10-09 2005-05-04 尔必达存储器股份有限公司 半导体存储设备及其制造方法
CN105378851A (zh) * 2013-03-22 2016-03-02 株式会社东芝 半导体存储器装置
CN107799155A (zh) * 2016-09-06 2018-03-13 三星电子株式会社 包括列冗余的存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hierarchical Word-Line Architecture for Large Capacity DRAMs (Special Issue on Circuit Technologies for Memory and Analog LSIs);MUROTANI 等;《Ieice Transactions on Electronics》;全文 *
非均匀分布冗余DRAM的修复方法;王帆;;科技与创新(第09期);全文 *

Also Published As

Publication number Publication date
CN112447222A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
US10607679B2 (en) Memory device and refreshing method thereof
US9431086B2 (en) Memory circuit and refresh method thereof
US20200194056A1 (en) Apparatuses and methods for multi-bank and multi-pump refresh operations
US9165612B2 (en) Memory and memory system including the same
KR20150112091A (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2005116106A (ja) 半導体記憶装置とその製造方法
KR20170083466A (ko) 메모리 장치
US7663956B2 (en) Semiconductor memory device
US20180342284A1 (en) Semiconductor device and method for controlling a refresh operation and a memory system including the same
US10424362B2 (en) Memory device and data refreshing method thereof
US20020080657A1 (en) Semiconductor memory device and method for its test
CN112447222B (zh) 存储器装置及其更新方法
US7835180B2 (en) Semiconductor memory device
CN103065676A (zh) 半导体装置的刷新控制电路和方法
KR102303928B1 (ko) 메모리 장치와 그 리프레시 방법
CN114944180B (zh) 一种基于复制列的可配权重脉冲发生装置
TWI709142B (zh) 記憶體裝置及其更新方法
US20160163368A1 (en) Address comparator circuit, memory device and memory system including the same
US11145350B2 (en) Memory device for refreshing redundancy area word lines, and refresh method thereof
US20030081487A1 (en) Semiconductor memory device
US8687450B2 (en) Semiconductor device
US9437284B1 (en) Memory devices and control methods thereof
KR20160094686A (ko) 반도체 장치 및 그의 구동방법
US6922764B2 (en) Memory, processor system and method for performing write operations on a memory region
CN112309457B (zh) 存储器装置及其列干扰更新方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant