CN112309457B - 存储器装置及其列干扰更新方法 - Google Patents

存储器装置及其列干扰更新方法 Download PDF

Info

Publication number
CN112309457B
CN112309457B CN201910683707.XA CN201910683707A CN112309457B CN 112309457 B CN112309457 B CN 112309457B CN 201910683707 A CN201910683707 A CN 201910683707A CN 112309457 B CN112309457 B CN 112309457B
Authority
CN
China
Prior art keywords
word lines
controller
normal
column
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910683707.XA
Other languages
English (en)
Other versions
CN112309457A (zh
Inventor
奥野晋也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910683707.XA priority Critical patent/CN112309457B/zh
Publication of CN112309457A publication Critical patent/CN112309457A/zh
Application granted granted Critical
Publication of CN112309457B publication Critical patent/CN112309457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器装置及其列干扰更新方法。存储器装置包括存储器阵列与控制器。存储器阵列具有多个正常区域以及相邻于多个正常区域的冗余区域。冗余区域包括彼此交错排列的多个第一字线与多个第二字线。控制器用以列干扰更新多个正常区域而不列干扰更新冗余区域。

Description

存储器装置及其列干扰更新方法
技术领域
本发明涉及一种存储器装置及其列干扰更新方法，尤其涉及一种无须因列干扰(Row Hammer)而频繁列干扰更新冗余区域的字线的存储器装置及其列干扰更新方法。
背景技术
当动态随机存取存储器(Dynamic Random Access Memory，DRAM)中特定的字线(word line)被重复开启多次时，该字线相邻的字线上的存储单元即可能因为串音干扰(cross talk)或耦合(coupling)效应而遗失所储存的数据，此种干扰现象称为列干扰(RowHammer)现象。
针对列干扰现象，现有技术通过列干扰更新(row-hammer refresh)被重复开启多次的字线(又称加害者字线，aggressor word line)以避免相邻字线(又称受害者字线，victim word line)受到列干扰影响。然而，在一些具高存储单元密度的DRAM结构中，受害者字线的字线地址计算较为复杂，因此需要较大面积的列干扰地址计算器来计算受害者字线的字线地址。
发明内容
本发明提供一种存储器装置及其列干扰更新方法，在冗余区域中加入用以区隔的字线，减少列干扰地址计算器的面积，并且不需要频繁列干扰更新冗余区域的字线，从而降低列干扰更新电流。
本发明的实施例提供一种存储器装置，存储器装置包括存储器阵列与控制器。存储器阵列具有多个正常区域以及相邻于多个正常区域的冗余区域。冗余区域包括彼此交错排列的多个第一字线与多个第二字线。控制器耦接存储器阵列，控制器用以列干扰更新多个正常区域而不列干扰更新冗余区域
本发明的实施例提供一种列干扰更新方法，适用于存储器装置。存储器装置包括存储器阵列与控制器，存储器阵列具有多个正常区域与相邻于多个正常区域的冗余区域。冗余区域包括彼此交错排列的多个第一字线与多个第二字线，多个第一字线的数量为第一数量。控制器用以列干扰更新多个正常区域与冗余区域。列干扰更新方法包含但不限于计算冗余区域中被致能的字线的数量。比较冗余区域中被致能的字线的数量以及第一数量。当冗余区域中被致能的字线的数量大于第一数量时，列干扰更新多个第一字线以及多个第二字线。当冗余区域中需要被致能的字线的数量小于等于第一数量时，不列干扰更新多个第一字线以及多个第二字线。
基于上述，在本发明一些实施例中，所述存储器装置及其列干扰更新方法可以减少列干扰地址计算器的面积。在冗余区域中加入用以区隔的字线，以减少列干扰地址计算器的布局面积。并且，由于本发明不需频繁列干扰更新冗余区域的字线，可进一步降低列干扰更新电流。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所示出的存储器装置的示意图；
图2是依据本发明一实施例所示出的存储器阵列中字线的布局示意图；
图3是依据本发明另一实施例所示出的存储器阵列中字线的布局示意图；
图4是依据本发明一实施例所示出的列干扰更新方法的流程图。
附图标记说明
100：存储器装置
110：存储器阵列
120：控制器
130：列干扰地址计算器
210、310：正常区域
220、320：冗余区域
WL1、WL1_1-WL1_11：第一字线
WL2、WL2_1-WL2_13、DWL2、DWL2_1-DWL2_13：第二字线
NWL：正常字线
S410-S440：步骤
具体实施方式
图1是依据本发明一实施例所示出的存储器装置的示意图。参照图1，存储器装置100包含存储器阵列110与控制器120。存储器阵列110，包括多个字线与多个存储单元(未示出)，用以储存数据，本发明并未限制存储器阵列的架构。控制器120耦接存储器阵列110，控制器120用以对存储器阵列110进行存取、验证与列干扰更新，本发明并未限制控制器的架构。控制器120包括列干扰地址计算器130，列干扰地址计算器130用以计算存储器阵列110中预期将受列干扰(Row Hammer)影响而需要列干扰更新的字线地址，而控制器120基于该字线地址而列干扰更新存储器阵列110中的字线，以避免该字线上的存储单元遗失所储存的数据。
图2是依据本发明一实施例所示出的存储器阵列中字线的布局示意图。参照图2，存储器阵列110具有正常区域210与相邻于正常区域210的冗余区域220。在一实施例中，正常区域210相邻于冗余区域220的两侧，但不限于此。正常区域210包括多个正常字线NWL以及正常存储单元(未示出)，冗余区域220包括多个第一字线WL1、多个第二字线DWL2以及冗余存储单元(未示出)，多个第一字线WL1与多个第二字线DWL2彼此交错排列。在一实施例中，第二字线DWL2是冗余的。
在一实施例中，第一字线WL1的数量为第一数量，第二字线DWL2的数量为第二数量，且第二数量大于第一数量。值得一提的是，由于多个第二字线DWL2区隔多个第一字线WL1，使得多个第一字线WL1彼此不相邻。并且，冗余区域220中邻近冗余区域220与正常区域210之间边界的字线是第二字线DWL2。在一实施例中，控制器120用以列干扰更新正常区域210而不列干扰更新冗余区域220。
举例来说，在一实施例中，多个第一字线WL1包括第一字线WL1_1-WL1_11，多个第二字线DWL2包括第二字线DWL2_1-DWL2_13，第一字线WL1与第二字线DWL2的数量仅供实施例方便说明，其数量由实际需求所决定，本发明并未限制。第一字线WL1_1介于第二字线DWL2_1与DWL2_2之间，第一字线WL1_2介于第二字线DWL2_2与DWL2_3之间，以此类推，即第二字线DWL2_1-DWL2_13使得第一字线WL1_1-WL1_11彼此不相邻。此外，冗余区域220中左侧边界的字线是第二字线DWL2_1，冗余区域220中右侧边界的字线是第二字线DWL2_13。由于在一实施例中，第二字线DWL2_1-DWL2_13是冗余的，即第二字线DWL2_1-DWL2_13并不需要被开启，因此第二字线DWL2_1-DWL2_13可区隔第一字线WL1_1-WL1_11彼此之间以及对正常区域210的列干扰，从而无须考虑冗余区域220中的第一字线WL1_1-WL1_11列干扰问题。因此在此实施例中，控制器120中的列干扰地址计算器130无须计算冗余区域220中需要列干扰更新的字线地址，而仅需要计算正常区域210中需要列干扰更新的字线地址，供控制器120对正常区域210的字线进行列干扰更新以避免正常区域210中的列干扰问题。由于无须计算冗余区域220中需要列干扰更新的字线地址且无须对冗余区域220频繁列干扰更新，因此可以节省列干扰地址计算器130原先针对冗余区域220的布局面积并降低其列干扰更新电流。
在一般操作中，控制器120通过多个正常字线NWL来存取与列干扰更新正常存储单元。在一实施例中，当控制器120判断多个正常字线NWL中的任一个失效时，控制器120禁能该失效的正常字线，并致能多个第一字线WL1中的一个以替换失效的正常字线。举例来说，当控制器120进行数据验证并判断多个正常字线NWL中的一个失效时，控制器便关闭该失效的正常字线以禁止存取，并开启第一字线WL1_1以替换该失效的正常字线。
图3是依据本发明另一实施例所示出的存储器阵列中字线的布局示意图。参照图3，存储器阵列110具有正常区域310与相邻于正常区域310的冗余区域320。在另一实施例中，正常区域310相邻于冗余区域320的两侧，但不限于此。正常区域310包括多个正常字线NWL以及正常存储单元(未示出)，冗余区域320包括多个第一字线WL1、多个第二字线WL2以及冗余存储单元(未示出)，多个第一字线WL1与多个第二字线WL2彼此交错排列。在另一实施例中，第二字线WL2并非冗余的。
在另一实施例中，冗余区域320可以包括非易失存储器、激光熔丝(laser fuse)或反熔丝(anti-fuse)，然本发明不限于此。
在另一实施例中，第一字线WL1的数量为第一数量，第二字线WL2的数量为第二数量，且第二数量大于第一数量。值得一提的是，由于多个第二字线WL2区隔多个第一字线WL1，使得多个第一字线WL1彼此不相邻。并且，冗余区域320中邻近冗余区域320与正常区域310之间边界的字线是第二字线WL2。在另一实施例中，控制器120用以列干扰更新正常区域310与冗余区域320。
举例来说，在另一实施例中，多个第一字线WL1包括第一字线WL1_1-WL1_11，多个第二字线WL2包括第二字线WL2_1-WL2_13，第一字线WL1与第二字线WL2的数量仅供实施例方便说明，其数量由实际需求所决定，本发明并未限制。第一字线WL1_1介于第二字线WL2_1与WL2_2之间，第一字线WL1_2介于第二字线WL2_2与WL2_3之间，以此类推，即第二字线WL2_1-WL2_13使得第一字线WL1_1-WL1_11彼此不相邻。此外，冗余区域320中左侧边界的字线是第二字线WL2_1，冗余区域320中右侧边界的字线是第二字线WL2_13。由于在另一实施例中，第二字线WL2_1-WL2_13并非冗余的，即第二字线WL2_1-WL2_13需要被控制器120所开启，从而需要考虑冗余区域320中第一字线WL1_1-WL1_11与第二字线WL2_1-WL2_13之间的列干扰问题。因此在另一实施例中，控制器120的列干扰地址计算器130除了计算正常区域310中需要列干扰更新的字线地址，还需要计算冗余区域320中需要列干扰更新的字线地址，供控制器120对正常区域310与冗余区域320的字线进行列干扰更新以避免列干扰问题。
在另一实施例中，当控制器120判断多个正常字线NWL中的任一个失效时，控制器120禁能该失效的正常字线NWL，并致能多个第一字线WL1或者多个第二字线WL2中的一个以替换失效的正常字线NWL。在另一实施例中，控制器120致能多个第一字线WL1的优先度高于多个第二字线WL2。当控制器120判断冗余区域320中被致能的字线数量小于等于第一字线的总数(即第一数量)时，控制器120不列干扰更新第一字线WL1以及第二字线WL2。当控制器120判断冗余区域320中被致能的字线数量大于第一字线的数量(即第一数量)时，控制器120列干扰更新第一字线WL1以及第二字线WL2。
举例来说，在另一实施例中，当控制器120进行数据验证并判断多个正常字线NWL中的一个失效时，控制器120便关闭该失效的正常字线(未示出)以禁止存取，并优先开启第一字线WL1_1-WL1_11中的一个，例如开启第一字线WL1_1以替换该失效的正常字线。当控制器120判断下一个正常字线失效时，控制器120可以开启第一字线WL1_2以替换下一个失效的正常字线，以此类推。当控制器120判断下一个正常字线失效且冗余区域320中所有的第一字线WL1_1-WL1_11都被开启时，控制器120可以开启第二字线WL2_1。在控制器120开启第二字线WL2_1之后，当控制器120判断下一个正常字线失效且冗余区域320中所有的第一字线WL1_1-WL1_11都被开启时，控制器120可以开启第二字线WL2_2，以此类推。
在另一实施例中，当控制器120判断冗余区域320中被致能的字线数量小于等于第一字线的总数(即第一数量)时，例如当第一字线WL1中只有第一字线WL1_1以及第一字线WL1_2被致能，因此被致能的字线数量即2，小于等于第一字线WL1的总数即11，此时冗余区域320中被致能的第一字线WL1_1以及第一字线WL1_2由于被未开启的第二字线WL2_2所区隔而无须考虑列干扰问题。因此控制器120不需列干扰更新冗余区域320中的第一字线WL1_1-WL1_11以及第二字线WL2_1-WL2_13。
在另一实施例中，当控制器120判断冗余区域320中被致能的字线数量大于第一字线的总数(即第一数量)时，例如第一字线WL1_1-WL1_11以及第二字线WL2_1-WL2_2皆被致能，因此被致能的字线数量为13，大于第一字线WL1的总数即11，此时冗余区域320中的第一字线WL1_1-WL_2以及第二字线WL2_1-WL2_2由于皆被致能且彼此相邻，且第二字线WL2_1的致能也会影响到左侧正常区域的字线，必须考虑列干扰问题。因此在另一实施例中，控制器120需要列干扰更新冗余区域320中的第一字线WL1_1-WL1_2以及第二字线WL2_1-WL2_2，或者全部列干扰更新冗余区域320中的第一字线WL1_1-WL1_11以及第二字线WL2_1-WL2_13，列干扰更新策略视设计需求而定，本发明并未限定。因此，在另一实施例中，控制器120的列干扰地址计算器130需要计算正常区域310以及冗余区域320中需要列干扰更新的字线地址，以供控制器120对正常区域310与冗余区域320的字线进行列干扰更新以避免列干扰问题。在另一实施例中，由于仍需计算冗余区域220中需要列干扰更新的字线地址，因此无法节省列干扰地址计算器130中针对冗余区域220的布局面积，但仍可降低列干扰更新电流。
图4是依据本发明一实施例所示出的列干扰更新方法的流程图。在步骤S410中，控制器计算冗余区域中被致能的字线的数量。接着，在步骤S420中，控制器比较冗余区域中被致能的字线的数量与第一数量，当冗余区域中被致能的字线的数量大于第一数量时，执行步骤S430，当当冗余区域中被致能的字线的数量小于等于第一数量时时，执行步骤S440。在步骤S430中，当冗余区域中被致能的字线的数量大于第一数量时，控制器列干扰更新第一字线以及第二字线。在步骤S440中，当冗余区域中被致能的字线的数量小于等于第一数量时，控制器不列干扰更新第一字线以及第二字线。
综上所述，在本发明一些实施例中，所述存储器装置及其列干扰更新方法可以减少列干扰地址计算器的面积。在冗余区域中加入用以区隔的字线，使冗余区域免于列干扰，从而无须计算冗余区域中受到列干扰的字线地址，进而减少列干扰地址计算器的布局面积。并且由于本发明不需频繁列干扰更新冗余区域的字线，可进一步降低列干扰更新电流。在另一方面，本发明还可以致能上述区隔用的字线，并依据冗余区域中被致能字线数量调整列干扰更新方式，以降低列干扰更新电流。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (8)

1.一种存储器装置，包括：
存储器阵列，具有多数个正常区域以及相邻于所述多数个正常区域的冗余区域，所述冗余区域包括彼此交错排列的多数个第一字线与多数个第二字线；以及
控制器，耦接所述存储器阵列，所述控制器用以列干扰更新所述多数个正常区域而不列干扰更新所述冗余区域，
其中所述多数个第一字线以及所述多数个第二字线的数量分别为第一数量与第二数量，且所述第二数量大于所述第一数量，
其中当所述控制器判断所述冗余区域中被致能的字线的数量大于所述第一数量时，所述控制器列干扰更新所述多数个第一字线以及所述多数个第二字线，当所述控制器判断所述冗余区域中被致能的字线的数量小于等于所述第一数量时，所述控制器不列干扰更新所述多数个第一字线以及所述多数个第二字线。
2.根据权利要求1所述的存储器装置，其中所述多数个第一字线彼此不相邻，且所述多数个第二字线是冗余的。
3.根据权利要求1所述的存储器装置，其中所述控制器包括列干扰地址计算器，所述列干扰地址计算器用以计算所述多数个正常区域中需要列干扰更新的字线地址。
4.根据权利要求1所述的存储器装置，其中所述多数个正常区域包括多数个正常字线，当所述控制器判断所述多数个正常字线中的第一正常字线失效时，所述控制器禁能所述第一正常字线，并致能所述多数个第一字线的一者。
5.根据权利要求1所述的存储器装置，其中所述控制器包括列干扰地址计算器，所述列干扰地址计算器用以计算所述多数个正常区域与所述冗余区域中需要列干扰更新的字线地址，以供所述控制器列干扰更新所述多数个正常区域与所述冗余区域。
6.根据权利要求1所述的存储器装置，其中所述多数个正常区域包括多数个正常字线，当所述控制器判断所述多数个正常字线中的第一正常字线的数据失效时，所述控制器禁能所述第一正常字线，并致能所述多数个第一字线的一者或所述多数个第二字线中的一者。
7.根据权利要求6所述的存储器装置，其中所述控制器致能所述多数个第一字线的优先度高于所述多数个第二字线。
8.一种列干扰更新方法，适用于存储器装置，所述存储器装置包括存储器阵列与控制器，所述存储器阵列具有多数个正常区域与相邻于所述多数个正常区域的冗余区域，所述冗余区域包括彼此交错排列的多数个第一字线与多数个第二字线，所述多数个第一字线的数量为第一数量，且所述控制器用以列干扰更新所述多数个正常区域与所述冗余区域，所述列干扰更新方法包括：
计算所述冗余区域中被致能的字线的数量；
比较所述冗余区域中被致能的字线的数量与第一数量；
当所述冗余区域中被致能的字线的数量大于所述第一数量时，列干扰更新所述多数个第一字线以及所述多数个第二字线；以及
当所述冗余区域中被致能的字线的数量小于等于所述第一数量时，不列干扰更新所述多数个第一字线以及所述多数个第二字线。
CN201910683707.XA 2019-07-26 2019-07-26 存储器装置及其列干扰更新方法 Active CN112309457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910683707.XA CN112309457B (zh) 2019-07-26 2019-07-26 存储器装置及其列干扰更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910683707.XA CN112309457B (zh) 2019-07-26 2019-07-26 存储器装置及其列干扰更新方法

Publications (2)

Publication Number Publication Date
CN112309457A CN112309457A (zh) 2021-02-02
CN112309457B true CN112309457B (zh) 2024-04-30

Family

ID=74328946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910683707.XA Active CN112309457B (zh) 2019-07-26 2019-07-26 存储器装置及其列干扰更新方法

Country Status (1)

Country Link
CN (1) CN112309457B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118710A (en) * 1998-06-08 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including disturb refresh test circuit
WO2006090443A1 (ja) * 2005-02-23 2006-08-31 Spansion Llc 記憶装置の冗長設定方法、および記憶装置
KR20140080307A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9805782B1 (en) * 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095653B2 (en) * 2003-10-08 2006-08-22 Micron Technology, Inc. Common wordline flash array architecture
US7161822B2 (en) * 2005-02-28 2007-01-09 Freescale Semiconductor, Inc. Compact non-volatile memory array with reduced disturb
US9875811B2 (en) * 2016-01-13 2018-01-23 Macronix International Co., Ltd. Method and device for reading a memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118710A (en) * 1998-06-08 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including disturb refresh test circuit
WO2006090443A1 (ja) * 2005-02-23 2006-08-31 Spansion Llc 記憶装置の冗長設定方法、および記憶装置
KR20140080307A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9805782B1 (en) * 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
字线脉冲控制解决异步双端口SRAM中的写干扰;杨琼华;蒋江;;微电子学与计算机;20150305(第03期);全文 *

Also Published As

Publication number Publication date
CN112309457A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US10811066B2 (en) Apparatuses and methods for targeted refreshing of memory
US8274855B2 (en) Semiconductor device for performing a refresh operation
US8837242B2 (en) Semiconductor device and method including redundant bit line provided to replace defective bit line
US9269458B2 (en) Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
KR100723895B1 (ko) 반도체 기억 장치
KR20140002928A (ko) 셀 어레이 및 이를 포함하는 메모리 장치
JPH10275498A (ja) メモリをフォールトトレラントにする可変サイズ冗長置換アーキテクチャ
JP2000222898A (ja) 半導体メモリおよび半導体メモリの歩留りを向上させる方法
CN106653093B (zh) 半导体器件及其驱动方法
KR20180083458A (ko) 비휘발성 저장 회로 및 그를 포함하는 반도체 메모리 장치
US7224626B2 (en) Redundancy circuits for semiconductor memory
KR100793669B1 (ko) 반도체 기억 장치
US10930336B1 (en) Memory device and row-hammer refresh method thereof
CN112309457B (zh) 存储器装置及其列干扰更新方法
TWI700694B (zh) 記憶體裝置及其列干擾更新方法
KR20100122606A (ko) 반도체 메모리 장치
JP5458235B2 (ja) 半導体記憶装置、およびｌｉｏ分割方法
JP6761512B1 (ja) メモリデバイス及びそのローハンマーリフレッシュ方法
KR102384769B1 (ko) 반도체 장치
US6836427B2 (en) System and method to counteract voltage disturbances in open digitline array dynamic random access memory systems
KR20230002225A (ko) 메모리 디바이스 및 그 로우 해머 리프레쉬 방법
KR20200144619A (ko) 메모리 디바이스 및 그 로우 해머 리프레쉬 방법
KR20010106993A (ko) 자기 블록 리페어 기능을 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant