CN103065676A - 半导体装置的刷新控制电路和方法 - Google Patents

半导体装置的刷新控制电路和方法 Download PDF

Info

Publication number
CN103065676A
CN103065676A CN201210385055XA CN201210385055A CN103065676A CN 103065676 A CN103065676 A CN 103065676A CN 201210385055X A CN201210385055X A CN 201210385055XA CN 201210385055 A CN201210385055 A CN 201210385055A CN 103065676 A CN103065676 A CN 103065676A
Authority
CN
China
Prior art keywords
bank
refresh
signal
row
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210385055XA
Other languages
English (en)
Inventor
李政祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103065676A publication Critical patent/CN103065676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种半导体装置的刷新控制电路和方法，所述刷新控制电路包括：第一存储体刷新计数器，其被配置成在刷新操作期间，当第一存储体地址信号被使能时，增大或减小第一刷新地址信号的逻辑值；第二存储体刷新计数器，其被配置成在刷新操作期间，当第二存储体地址信号被使能时，增大或减小第二刷新地址信号的逻辑值；存储体选择单元，其被配置成在刷新操作期间，响应于第一存储体地址信号和第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号；以及行选择单元，其被配置成响应于第一刷新地址信号和第二刷新地址信号以及第一存储体选择信号和第二存储体选择信号，而产生第一行选择信号和第二行选择信号。

Description

半导体装置的刷新控制电路和方法
相关申请的交叉引用
本申请要求2011年10月18日向韩国知识产权局提交的申请号为10-2011-0106162的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体装置，更具体而言，涉及一种执行刷新操作的半导体装置。
背景技术
在半导体装置之中，诸如DRAM的存储装置包括用电容器实现的存储器单元。由于电容器的特性而在电容器中不可避免地出现泄漏电流，所以DRAM展示出易失性存储装置的特性。因此，存储装置应当在将数据储存在存储器单元中之后，周期性地执行数据保持操作。数据保持操作被称作为刷新操作。一般地，将刷新操作分成自动刷新操作和自我刷新操作，所述自动刷新操作是根据命令输入来执行，所述自我刷新操作是通过存储装置本身周期性地执行。
图1示意性地说明现有的刷新控制电路的配置。在图1中，现有的刷新控制电路包括用于半导体装置的正常操作的电路和用于刷新操作的电路。刷新控制电路包括地址锁存单元10、刷新计数器20、地址选择单元30、激活控制单元40、第一存储体选择单元51至第四存储体选择单元54以及行选择单元60。地址锁存单元10被配置成接收行地址信号RA和激活信号ACT以产生正常地址信号Normal_Gax。刷新计数器20被配置成接收刷新信号REFP以产生当刷新信号REFP输入时逻辑值连续增大或减小的刷新地址信号Ref_Gax。地址选择单元30被配置成响应于刷新命令REF而选择正常地址信号Normal_Gax或刷新地址信号Ref_Gax作为输出地址信号Gax。激活控制单元40被配置成接收激活信号ACT和刷新信号REFP以当激活信号ACT或刷新信号REFP被使能时产生激活控制信号ACTCON。
第一存储体选择单元51至第四存储体选择单元54被配置成接收激活控制信号ACTCON和各自分配的存储体地址信号BA<0:3>。此外，第一存储体选择单元51至第四存储体选择单元54被配置成接收刷新信号REFP。第一存储体选择单元51至第四存储体选择单元54分别产生第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3。刷新信号REFP在正常操作期间被禁止，而在刷新操作期间被使能。在正常操作期间，第一存储体选择单元51至第四存储体选择单元54根据存储体地址信号BA<0:3>仅分别使能特定的存储体选择信号ACT_BK0至ACT_BK3。例如，当第一存储体地址信号BA<0>处于高电平且第二至第四存储体地址信号BA<1:3>都处于低电平时，第一存储体选择单元51可以将第一存储体选择信号ACT_BK0使能，而第二存储体选择单元52至第四存储体选择单元54可以分别将第二存储体选择信号ACT_BK1至第四存储体选择信号ACT_BK3禁止。第一存储体选择单元51至第四存储体选择单元54在刷新操作期间，响应于刷新信号REFP而将全部的第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3使能。换言之，第一存储体选择单元51至第四存储体选择单元54被配置成在刷新操作期间，无论存储体地址信号BA<0:3>如何，都将全部的第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3使能。
行选择单元60被配置成接收输出地址信号Gax以及第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3，以产生第一行选择信号Row_BK0至第四行选择信号Row_BK3。第一行选择信号Row_BK0至第四行选择信号Row_BK3用来将相应的存储体的字线使能。
现有的刷新控制电路被配置成在刷新操作期间，将全部存储体中的字线使能。因此，同时对全部的存储体执行刷新操作。
发明内容
本文描述了一种能够控制针对每个存储体分开执行的刷新操作的刷新控制电路和方法。
在本发明的一个实施例中，一种半导体装置的刷新控制电路包括：第一存储体刷新计数器，所述第一存储体刷新计数器被配置成在刷新操作期间，当第一存储体地址信号被使能时，增大或减小第一刷新地址信号的逻辑值；第二存储体刷新计数器，所述第二存储体刷新计数器被配置成在刷新操作期间，当第二存储体地址信号被使能时，增大或减小第二刷新地址信号的逻辑值；存储体选择单元，所述存储体选择单元被配置成在刷新操作期间，响应于第一存储体地址信号和第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号；以及行选择单元，所述行选择单元被配置成响应于第一刷新地址信号和第二刷新地址信号以及第一存储体选择信号和第二存储体选择信号而产生第一行选择信号和第二行选择信号。
在本发明的另一个实施例中，在正常操作期间，刷新控制电路响应于存储体地址信号和行地址信号而将特定存储体的字线使能。在刷新操作期间，刷新控制电路通过响应于刷新地址信号而将包括在特定的存储体中的字线使能，来响应于存储体地址信号而选择所述特定的存储体。
在本发明的另一个实施例中，一种半导体装置的刷新控制方法包括以下步骤：在刷新操作期间，响应于存储体地址信号而产生多个存储体之中的特定存储体的刷新地址信号；在刷新操作期间，响应于存储体地址信号而将特定存储体的存储体选择信号使能；以及将刷新地址信号和存储体选择信号组合以用来产生行地址信号。
附图说明
结合附图描述本发明的特点、方面和实施例，其中：
图1示意性地说明现有的半导体存储装置的刷新控制电路的配置，以及
图2示意性地说明根据一个实施例的半导体装置的刷新控制电路的配置。
具体实施方式
在下文中，将通过不同的实施例，参照附图来描述根据本发明的半导体装置的刷新控制电路和方法。
图2示意性地说明根据一个实施例的半导体装置的刷新控制电路的配置。在图2中，刷新控制电路包括第一存储体刷新计数器210至第四存储体刷新计数器240、第一存储体选择单元510至第四存储体选择单元540以及行选择单元600。图2说明了根据本实施例的半导体装置包括四个存储体。然而，可以根据期望的存储体的数目来增加或减少存储体刷新计数器和存储体选择单元的数目。相似地，也可以基于存储体的数目来增加或减少存储体地址信号的数目，且本发明的本实施例中的每个存储体地址信号被定义为用于选择存储体的信号，所述存储体采用与指定的数目相同的方式来被指定。
刷新控制电路包括分配给各个存储体的第一存储体刷新计数器210至第四存储体刷新计数器240。第一存储体刷新计数器210被配置成接收刷新信号REFP和第一存储体地址信号BA<0>以连续地增大或减小第一刷新地址信号Ref_Gax_BK0的逻辑值。第一存储体刷新计数器210响应于在刷新操作期间被使能的刷新信号REFP和第一存储体地址信号BA<0>而产生第一刷新地址信号Ref_Gax_BK0。换言之，在刷新操作期间，当第一存储体地址信号BA<0>选择第一存储体时，第一存储体刷新计数器210产生第一刷新地址信号Ref_Gax_BK0。刷新信号REFP是在半导体装置的刷新操作期间被使能的信号，且可以从外部命令信号中产生。
第二存储体刷新计数器220被配置成接收刷新信号REFP和第二存储体地址信号BＡ<1>，以连续地增大或减小第二刷新地址信号Ref_Gax_BK1的逻辑值。第二存储体刷新计数器220响应于在刷新操作期间被使能的刷新信号REFP和第二存储体地址信号BA<1>，而产生第二刷新地址信号Ref_Gax_BK1。换言之，在刷新操作期间，当第二存储体地址信号BA<1>选择第二存储体时，第二存储体刷新计数器220产生第二刷新地址信号Ref_Gax_BK1。
第二存储体刷新计数器230和第三存储体刷新计数器240也可以被配置成分别接收刷新信号REFP以及第三和第四存储体地址信号BA<2:3>，以采用与第一存储体刷新计数器210和第二存储体刷新计数器220相似的方式，分别连续地增大或减小第三刷新地址信号Ref_Gax_BK2和第四刷新地址信号Ref_Gax_BK3。
第一存储体选择单元510被配置成在刷新操作期间，响应于第一存储体地址信号BA<0>而产生第一存储体选择信号ACT_BK0。第二存储体选择单元520被配置成在刷新操作期间，响应于第二存储体地址信号BA<1>而产生第二存储体选择信号ACT_BK1。第三存储体选择单元530被配置成在刷新操作期间，响应于第三存储体地址信号BA<2>而产生第三存储体选择信号ACT_BK2。第四存储体选择单元540被配置成在刷新操作期间，响应于第四存储体地址信号BA<3>而产生第四存储体选择信号ACT_BK3。
行选择单元600被配置成接收第一刷新地址信号Ref_Gax_BK0至第四刷新地址信号Ref_Gax_BK3和第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3，以产生第一行选择信号Row_BK0至第四行选择信号Row_BK3。第一行选择信号Row_BK0至第四行选择信号Row_BK3是用于分别将相应的存储体的字线使能的信号。当接收用于由第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3之中的使能的存储体选择信号所指定的存储体的刷新地址信号Ref_Gax_BK0至Ref_Gax_BK3时，行选择单元600产生行选择信号Row_BK0至Row_BK3。当只有第一存储体选择信号ACT_BK0被使能且第一刷新地址信号Ref_Gax_BK0输入时，行选择单元600将第一行选择信号Row_BK0使能，并将第二行选择信号Row_BK1至第四行选择信号Row_BK3禁止。相似地，当第一存储体选择信号ACT_BK0和第二存储体选择信号ACT_BK1被使能，且第一刷新地址信号Ref_Gax_BK0和第二刷新地址信号Ref_Gax_BK1输入时，行选择单元600可以将第一行选择信号Row_BK0和第二行选择信号Row_BK1使能。
根据本实施例的半导体装置的刷新控制电路可以控制针对每个存储体执行的刷新操作。刷新控制电路包括与存储体相同数目的刷新计数器，且刷新计数器由存储体地址信号控制。因此，在刷新操作期间可以通过存储体地址信号来分开操作刷新计数器。只有被存储体地址信号使能的存储体刷新计数器可以操作以提供刷新地址信号，以便可以分开地对由存储体地址信号选中的存储体执行刷新操作。
不同于现有的半导体装置，根据本实施例的半导体装置的刷新控制电路——即控制针对特定存储体执行的刷新操作——具有以下优点。不需要对执行了正常操作即读取或写入操作的存储体立即执行刷新操作。当对包括有执行了读取或写入操作的存储体的全部存储体立即执行刷新操作时，电流损耗会不必要地增加。因而，由于根据本实施例的刷新控制电路可以控制特定的存储体以分开地执行刷新操作，所以可以减小不必要的电流损耗。
另外，不执行刷新操作的存储体可以执行正常操作。换言之，存储体可以分开同时执行刷新操作和非刷新操作，由此使效率最大化。结果，可以增加半导体装置的带宽。
在图2中，刷新控制电路还可以包括地址锁存单元10、地址选择单元300以及激活控制单元40。地址锁存单元10被配置成接收行地址信号RA和激活信号ACT以产生正常地址信号Normal_Gax。激活信号ACT是指示半导体装置的正常操作的信号，且可以从外部命令信号中产生。
地址选择单元300接收来自地址锁存单元10的正常地址信号Normal_Gax，并接收来自第一存储体刷新计数器210至第四存储体刷新计数器240的第一刷新地址信号Ref_Gax_BK0至第四刷新地址信号Ref_Gax_BK3。总体而言，地址选择单元300根据使能的或禁止的刷新命令REF，来选择性地提供正常地址信号Normal_Gax和/或第一刷新地址信号Ref_Gax_BK0至第四刷新地址信号Ref_Gax_BK3作为输出地址信号Gax。具体地，地址选择单元300在刷新命令REF被禁止时，提供正常地址信号Normal_Gax作为输出地址信号Gax，而在刷新命令REF被使能时提供第一刷新地址信号Ref_Gax_BK0至第四刷新地址信号Ref_Gax_BK3作为输出地址信号Gax。刷新命令REF是指示半导体装置的刷新操作的信号，并可以从外部命令信号中产生。
激活控制单元40被配置成产生激活控制信号ACTCON以将第一存储体选择单元510至第四存储体选择单元540使能。激活控制单元40在激活信号ACT和刷新信号REFP中的任何一个被使能时，将激活控制信号ACTCON使能。
在正常操作期间，地址选择单元300响应于禁止的刷新命令REF，而提供从地址锁存单元10中输出的正常地址信号Normal_Gax作为输出地址信号Gax。第一存储体选择单元510至第四存储体选择单元540分别响应于第一至第四存储体地址信号BA<0:3>而将第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3使能。行选择单元600将基于正常地址信号Normal_Gax的输出地址信号Gax和基于存储体地址信号BA<0:3>的存储体选择信号ACT_BK0至ACT_BK3组合，以产生第一行选择信号Row_BK0至第四行选择信号Row_BK3。因此，通过正常地址信号Normal_Gax和存储体地址信号BA<0:3>将存储体中的字线使能。
在刷新操作期间，地址选择单元300响应于使能的刷新命令REF，而提供从第一存储体刷新计数器210至第四存储体刷新计数器240中输出的第一刷新地址信号Ref_Gax_BK0至第四刷新地址信号Ref_Gax_BK3作为输出地址信号Gax。同时地，可以分开产生根据存储体地址信号BA<0:3>选中的存储体的刷新地址信号。第一存储体选择单元510至第四存储体选择单元540分别响应于存储体地址信号BA<0:3>而将第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3使能。行选择单元600将基于存储体地址信号BA<0:3>的输出地址信号Gax、刷新地址信号Ref_Gax_BK0至Ref_Gax_BK3、以及基于存储体地址信号BA<0:3>的存储体选择信号ACT_BK0至ACT_BK3组合，以产生第一行选择信号Row_BK0至第四行选择信号Row_BK3。因此，可以通过由存储体地址信号BA<0:3>选中的刷新地址信号Ref_Gax_BK0至Ref_Gax_BK3来将存储体中的字线使能。因而，仅选中的存储体可以单独地执行刷新操作。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员将会理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的刷新控制电路和方法。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的刷新控制电路和方法。

Claims (7)

1.一种半导体装置的刷新控制电路，包括：
第一存储体刷新计数器，所述第一存储体刷新计数器被配置成在刷新操作期间，当第一存储体地址信号被使能时，增大或减小第一刷新地址信号的逻辑值；
第二存储体刷新计数器，所述第二存储体刷新计数器被配置成在所述刷新操作期间，当第二存储体地址信号被使能时，增大或减小第二刷新地址信号的逻辑值；
存储体选择单元，所述存储体选择单元被配置成在所述刷新操作期间，响应于所述第一存储体地址信号和所述第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号；以及
行选择单元，所述行选择单元被配置成响应于所述第一刷新地址信号和所述第二刷新地址信号以及所述第一存储体选择信号和所述第二存储体选择信号，而产生第一行选择信号和第二行选择信号。
2.如权利要求1所述的刷新控制电路，其中，所述行选择单元在所述第一存储体选择信号被使能时，根据所述第一刷新地址信号而产生所述第一行选择信号。
3.如权利要求2所述的刷新控制电路，其中，所述行选择单元在所述第一存储体选择信号被使能时，根据所述第一刷新地址信号而将所述第二行选择信号禁止。
4.如权利要求1所述的刷新控制电路，其中，所述行选择单元在所述第二存储体选择信号被使能时，根据所述第二刷新地址信号而产生所述第二行选择信号。
5.如权利要求4所述的刷新控制电路，其中，所述行选择单元在所述第二存储体选择信号被使能时，根据所述第二刷新地址信号而将所述第一行选择信号禁止。
6.一种半导体装置的刷新控制电路，
其中，在正常操作期间，所述刷新控制电路响应于存储体地址信号和行地址信号而将特定存储体的字线使能，以及
其中，在刷新操作期间，所述刷新控制电路通过响应于刷新地址信号而将包括在特定的存储体中的字线使能，来响应于所述存储体地址信号选择所述特定的存储体。
7.一种操作半导体装置的刷新控制的方法，包括以下步骤：
在刷新操作期间，响应于存储体地址信号而产生多个存储体之中的特定存储体的刷新地址信号；
在所述刷新操作期间，响应于所述存储体地址信号而将所述特定存储体的存储体选择信号使能；以及
将所述刷新地址信号和所述存储体选择信号组合以产生行地址信号。
CN201210385055XA 2011-10-18 2012-10-12 半导体装置的刷新控制电路和方法 Pending CN103065676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0106162 2011-10-18
KR1020110106162A KR20130042079A (ko) 2011-10-18 2011-10-18 반도체 장치의 리프레쉬 제어회로 및 방법

Publications (1)

Publication Number Publication Date
CN103065676A true CN103065676A (zh) 2013-04-24

Family

ID=48085903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210385055XA Pending CN103065676A (zh) 2011-10-18 2012-10-12 半导体装置的刷新控制电路和方法

Country Status (3)

Country Link
US (1) US20130094317A1 (zh)
KR (1) KR20130042079A (zh)
CN (1) CN103065676A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782641A (zh) * 2015-11-23 2017-05-31 爱思开海力士有限公司 层叠存储器件和半导体存储系统
CN107492392A (zh) * 2016-06-10 2017-12-19 爱思开海力士有限公司 半导体存储器件及其操作方法
CN110517715A (zh) * 2014-05-08 2019-11-29 爱思开海力士有限公司 半导体装置和存储系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086460B1 (ko) * 2013-06-28 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그의 리프레쉬 방법
US10969997B2 (en) * 2018-11-07 2021-04-06 Intel Corporation Memory controller that filters a count of row activate commands collectively sent to a set of memory banks

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
KR20110093086A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517715A (zh) * 2014-05-08 2019-11-29 爱思开海力士有限公司 半导体装置和存储系统
CN106782641A (zh) * 2015-11-23 2017-05-31 爱思开海力士有限公司 层叠存储器件和半导体存储系统
CN107492392A (zh) * 2016-06-10 2017-12-19 爱思开海力士有限公司 半导体存储器件及其操作方法
CN107492392B (zh) * 2016-06-10 2021-01-01 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
US20130094317A1 (en) 2013-04-18
KR20130042079A (ko) 2013-04-26

Similar Documents

Publication Publication Date Title
US8606991B2 (en) Method and system for refreshing dynamic random access memory
US10115448B2 (en) Memory device for refresh and memory system including the same
EP2399260B1 (en) Dynamic random access memory (dram) refresh
US8923084B1 (en) Memory and memory system including the same
JP4524645B2 (ja) 半導体装置
US9672892B2 (en) Memory device and memory system including the same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US20100128547A1 (en) Semiconductor memory device and refresh control method of memory system
US20150003180A1 (en) Semiconductor device and operation method thereof
US20120026821A1 (en) Semiconductor device
EP1858025A1 (en) Semiconductor memory operated by internal and external refresh
CN103065676A (zh) 半导体装置的刷新控制电路和方法
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
KR20160063726A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US9514800B1 (en) DRAM and self-refresh method
US9653140B2 (en) Memory device and system including the same
US8107310B2 (en) Semiconductor memory device and method for operating the same
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
US9966129B1 (en) Controller and control method for dynamic random access memory
US20060044912A1 (en) Method and apparatus for refreshing memory device
US10878879B2 (en) Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
CN105304119B (zh) 刷新电路
US7969807B2 (en) Memory that retains data when switching partial array self refresh settings
US11145350B2 (en) Memory device for refreshing redundancy area word lines, and refresh method thereof
CN118038931A (zh) 包括行电路的存储器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130424