CN105304119B - 刷新电路 - Google Patents

刷新电路 Download PDF

Info

Publication number
CN105304119B
CN105304119B CN201510369999.1A CN201510369999A CN105304119B CN 105304119 B CN105304119 B CN 105304119B CN 201510369999 A CN201510369999 A CN 201510369999A CN 105304119 B CN105304119 B CN 105304119B
Authority
CN
China
Prior art keywords
refresh
refresh operation
banks
bank
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510369999.1A
Other languages
English (en)
Other versions
CN105304119A (zh
Inventor
金洪中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105304119A publication Critical patent/CN105304119A/zh
Application granted granted Critical
Publication of CN105304119B publication Critical patent/CN105304119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Abstract

公开了一种刷新电路。该刷新电路被配置用以对多个存储体执行第一刷新操作。第一刷新操作可以在根据第一参数确定的第一时段之内被执行。所述刷新电路可以被配置用以对多个存储体之中的部分数目的存储体执行第二刷新操作。可以对已经完成第一刷新操作的部分数目的存储体执行第二刷新操作。第二刷新操作可以在第一时段之内被执行。

Description

刷新电路
相关申请的交叉引用
本申请要求于2014年07月28日在韩国知识产权局提交的申请号为10-2014-0095632的韩国专利的优先权，其整体内容通过引用合并于此。
技术领域
各种实施例总体涉及一种半导体装置，且更特别地，涉及一种刷新电路。
背景技术
在半导体装置中，特别地，在易失性半导体装置中，由于其特性所致，用于保持储存在存储单元中的数据值的刷新操作是必要的。
半导体装置可以包括多个存储块，例如多个存储体。
相应地，为了提升半导体装置的性能，有效地刷新多个存储体可能是很重要。
发明内容
在一个实施例中，刷新电路可以被配置用以对多个存储体执行第一刷新操作。第一刷新操作可以在根据第一参数确定的第一时段之内被执行。刷新电路可以被配置用以对多个存储体之中的部分数目的存储体执行第二刷新操作。可以对已经完成第一刷新操作的部分数目的存储体执行第二刷新操作。第二刷新操作可以在第一时段之内被执行。
在一个实施例中，刷新电路可以被配置用以：当响应于初始刷新命令而在根据第一参数确定的第一时段之内对多个存储体执行第一刷新操作时，在第一时段之内对第一刷新操作被完成的第一存储体组执行第二刷新操作；并在响应于初始刷新命令之后的刷新命令而在第一时间之内对从接着第一存储体组排序的存储体开始的多个存储体执行第一刷新操作时，在第一时段之内对第一刷新操作被完成的第二存储体组执行第二刷新操作。
在一个实施例中，刷新电路可以包括配置用以对多个存储体执行第一刷新操作以及对多个存储体之中的部分数目的存储体执行第二刷新操作的存储区域。第一和第二刷新操作可以响应于行激活信号和附加刷新标志而被执行。刷新电路可以包括被配置用以响应于刷新命令以生成用于控制第一刷新操作和第二刷新操作的预控制信号和附加刷新标志的控制块。刷新电路可以包括被配置用以响应于刷新命令而生成存储体计数信号的计数块。刷新电路还可以包括被配置用以响应于存储体计数信号而生成用于改变多个存储体之中的由预控制信号指定的存储体的顺序的控制信号的转换块，以及被配置用以生成行激活信号的激活信号生成块。行激活信号定义多个存储体之中的对应于控制信号的存储体的激活周期。
在一个实施例中，刷新电路可以被配置用以在第一时段之内对多个存储体执行第一刷新操作，且可以被配置用以对多个存储体之中的部分数目的存储体执行第二刷新操作。可以对已经完成第一刷新操作的部分数目的存储体执行第二刷新操作。
附图说明
图1是说明根据一个实施例的刷新电路的例示的配置图。
图2A和2B是图1中说明的转换块的电路图。
图3A到4B是参照图1的刷新操作时序图。
图5说明使用根据以上关联图1-4B讨论的实施例的刷新电路的系统的示例的框图。
具体实施方式
在下文中，下面将通过各种典型实施例的例子参照附图来描述刷新电路。
根据一个实施例的半导体装置可以包括多个存储体。
当对多个存储体执行刷新操作时，为了阻止峰值电流增大，可以采纳堆刷新(piled refresh)方案，在堆刷新方案中，多个存储体在不同时间被刷新。
关联半导体装置的操作尤其是刷新操作的第一到第四参数包括tRFC、tRC、tRAS和tRP。
tRFC是定义应该对多个存储体的全体执行刷新操作的时段的参数。
tRC等于tRAS+tRP。
tRAS是定义从激活命令(也就是各个预控制信号FACTI<0:15>)的施加时间到预充电开始时间的时段的参数。
tRP是定义从预充电操作时间到下一个激活命令的施加时间的时段的参数。
根据一个刷新命令而对多个存储体的刷新操作可以在tRFC之内被执行。
在一个实施例中，当第一刷新操作(也就是正常刷新操作)根据刷新命令而在tRFC之内被执行，通过使用边际时段(marginal time period)来对部分数目的存储体执行第二刷新操作(也就是附加刷新操作)。
在一个实施例中，当根据初始刷新命令而在tRFC之内对多个存储体执行在正常刷新操作时，在对第一存储体组(也就是次序在前的部分存储体)的刷新操作被完成之后的边际时段等于或者长于tRC的例子中，可以执行对第一存储体组的附加刷新操作。
也就是说，在多个tRC被包括在边际时段中的例子中，对于部分数目的存储体的刷新操作可以被执行多次。
可能执行附加刷新操作的存储体的数目可以根据tRFC、堆延迟、总的存储体的数目和tRC而被改变。
正常刷新操作和附加刷新操作可以以堆刷新方案而被执行。
在一个实施例中，当响应于初始刷新命令之后的刷新命令以在tRFC之内对从接着第一存储体组排序的存储体开始的多个存储体执行正常刷新操作时，在对第二存储体组(也就是次序在前的部分存储体)的刷新操作被完成之后的边际时段等于或者长于tRC的例子中，可以执行对第二存储体组的附加刷新操作。
各种实施例可以涉及能够执行有效刷新的刷新电路。
参见图1，根据一个实施例的刷新电路100可以包括控制块200、计数块300和转换块400。刷新电路还可以包括激活信号生成块500和存储区域600。
存储区域600可以包括多个单位存储块(也就是多个存储体BK0到BK15)和数据处理电路(未显示)。
多个存储体BK0到BK15代表其中提供了16个存储体的例子。然而，实施例并不被限制为仅仅16个存储体，而可以包括多于或者少于16个存储体。
存储区域600可以被配置用以对多个存储体BK0到BK15执行刷新操作。存储区域600可以响应于行激活信号RACT<0:15>、行地址信号RA<0:12>和附加刷新标志XRED_BG<0:3>来对多个存储体BK0到BK15执行刷新操作。
行激活信号RACT<0:15>可以选择性地指定多个存储体BK0到BK15的激活操作。
行地址信号RA<0:12>可以选择多个存储体BK0到BK15中的由行激活信号RACT<0:15>指定激活的任意一个存储体的正常字线中的一个。
附加刷新标志XRED_BG<0:3>可以为预定的存储体组定义附加刷新周期。
相应的附加刷新标志XRED_BG<0:3>可以为相应的存储体组BK0到BK3、BK4到BK7、BK8到BK11以及BK12到BK15定义附加刷新周期。
例如，当对存储体BK0到BK3执行附加刷新操作时，对部分数目的存储体(例如存储体BK12到BK15)的正常刷新操作还未被完成。
因此，通过分配附加刷新标志XRED_BG<0:3>给相应的存储体组BK0到BK3、BK4到BK7、BK8到BK11以及BK12到BK15并顺序地激活附加刷新标志XRED_BG<0:3>，附加刷新操作要被执行的存储体可以被准确地区分出。
存储区域600可以被配置用以对与行激活信号RACT<0:15>和行地址信号RA<0:12>相对应的存储体的正常区域执行正常刷新操作。存储区域600可以在附加刷新标志XRED_BG<0:3>的去激活周期之中对与行激活信号RACT<0:15>和行地址信号RA<0:12>相对应的存储体的正常区域执行正常刷新操作。
存储区域600可以被配置用以对与附加刷新标志XRED_BG<0:3>相对应的存储体的冗余区域执行附加刷新操作。存储区域600可以在附加刷新标志XRED_BG<0:3>的激活周期之中对与附加刷新标志XRED_BG<0:3>相对应的存储体的冗余区域执行附加刷新操作。
控制块200可以被配置用以生成用于控制对多个存储体BK0到BK15的正常刷新操作以及对多个存储体BK0到BK15之中的部分数目的存储体的附加刷新操作的预控制信号FACTI<0:15>和PREI<0:15>以及附加刷新标志XRED_BG<0:3>。控制块200可以响应于刷新命令REF以生成预控制信号FACTI<0:15>和PREI<0:15>以及附加刷新标志XRED_BG<0:3>来控制对多个存储体BK0到BK15的正常刷新操作以及对多个存储体BK0到BK15之中的部分数目的存储体的附加刷新操作。
一个实施例可以代表其中提供了16个存储体的例子。由于对排序在前的4个存储体BK0到BK3的正常刷新操作被完成之后的边际时段等于或者长于tRFC中的tRC，在对应的时段可以对4个存储体BK0到BK3执行附加刷新操作。
正常刷新操作可以通过激活与存储体BK0到BK15的正常存储单元电耦接的正常字线而被执行。附加刷新操作可以通过激活与存储体BK0到BK3的冗余存储单元电耦接的冗余字线而被执行。
控制块200可以包括第一控制器210、延时器220、第二控制器230和附加刷新标志生成器240。
第一控制器210可以被配置用以生成用于对多个存储体BK0到BK15的正常刷新操作的预控制信号FACTI<0:15>和PREI<0:15>。第一控制器210可以响应于刷新命令REF以生成用于对多个存储体BK0到BK15的正常刷新操作的预控制信号FACTI<0:15>和PREI<0:15>。
第一控制器210可以被配置用以去激活预控制信号FACTI<0:15>和PREI<0:15>之中的部分信号比特位FACTI<0:3>和PREI<0:3>。第一控制器210可以响应于被延迟的刷新命令REFD来去激活预控制信号FACTI<0:15>和PREI<0:15>之中的部分信号比特位FACTI<0:3>和PREI<0:3>。
部分信号比特位FACTI<0:3>和PREI<0:3>的去激活可以通过使用于传送部分字线比特FACTI<0:3>和PREI<0:3>的信号线浮置来实现。
在预控制信号FACTI<0:15>和PREI<0:15>中，预控制信号FACTI<0:15>可以是用来指定对应的存储体的字线的激活时序的信号，而预控制信号PREI<0:15>可以是用来指定对应的存储体的字线的预充电时序的信号。
例如，预控制信号FACTI<0>可以是用来指定存储体BK0的特定字线的激活时序的信号。例如，预控制信号PREI<0>可以是用来指定存储体BK0的特定字线的预充电时序的信号。
第一控制器210可以被配置用以生成递增信号CNT_UP。第一控制器210可以响应于刷新命令REF来生成递增信号CNT_UP。
第一控制器210可以被配置用以生成递增信号CNT_UP。第一控制器210可以在每次刷新命令REF被输入时生成递增信号CNT_UP。
延时器220可以被配置用以使刷新命令REF延迟预定延迟时间，并输出被延迟的刷新命令REFD。
延时器220可以被设计成具有对应于tRC的延迟时间。
第二控制器230可以被配置用以生成用于对多个存储体BK0到BK15之中的部分数目的存储体的附加刷新操作的附加预控制信号FACTID<0:3>和PREID<0:3>。第二控制器230可以响应于被延迟的刷新命令REFD以生成用于对多个存储体BK0到BK15之中的部分数目的存储体的附加刷新操作的附加预控制信号FACTID<0:3>和PREID<0:3>。
第二控制器230可以被配置用以去激活附加预控制信号FACTID<0:3>和PREID<0:3>。第二控制器230可以响应于刷新命令REF来去激活附加预控制信号FACTID<0:3>和PREID<0:3>。
附加预控制信号FACTID<0:3>和PREID<0:3>的去激活可以通过使用于传送附加预控制信号FACTID<0:3>和PREID<0:3>的信号线浮置来实现。
用于传送附加预控制信号FACTID<0:3>和PREID<0:3>的信号线可以分别地与用于传送预控制信号FACTI<0:3>和PREI<0:3>的信号线相短接。
用于传送附加预控制信号FACTID<0:3>的信号线可以分别地与用于传送预控制信号FACTI<0:3>的信号线相短接。
用于传送附加预控制信号PREID<0:3>的信号线可以分别地与用于传送预控制信号PREI<0:3>的信号线相短接。
通过上述的对图1中说明的第一控制器210和第二控制器230的操作，在预控制信号FACTI<0:3>被输入的同时，附加预控制信号FACTID<0:3>被浮置，而在附加预控制信号FACTID<0:3>被输入的同时，预控制信号FACTI<0:3>被浮置。
除非是在不同时间被输入，预控制信号FACTI<0:3>和附加预控制信号FACTID<0:3>是通过相同的信号线被输入的。
因此，附加预控制信号FACTID<0:3>和PREID<0:3>实质上可以被用作预控制信号FACTI<0:3>和PREI<0:3>。
附加刷新标志生成器240可以被配置用以生成附加刷新标志XRED_BG<0:3>。附加刷新标志生成器240可以响应于存储体计数信号BKCNT<0:1>以及附加预控制信号FACTID<0:3>和PREID<0:3>的一部分(也就是附加预控制信号FACTID<0>和PREID<3>)来生成附加刷新标志XRED_BG<0:3>。
附加刷新标志生成器240可以被配置用以顺序地激活附加刷新标志XRED_BG<0:3>。附加刷新标志生成器240可以响应于存储体计数信号BKCNT<0:1>来顺序地激活附加刷新标志XRED_BG<0:3>。
相应的附加刷新标志XRED_BG<0:3>的激活时序和去激活时序可以由附加预控制信号FACTID<0>和PREID<3>来确定。
计数块300可以被配置用以生成存储体计数信号BKCNT<0:1>。计数块300可以响应于刷新命令REF以生成存储体计数信号BKCNT<0:1>。
计数块300可以被配置用以顺序地增大存储体计数信号BKCNT<0:1>。计数块300可以响应于刷新命令REF来顺序地增大存储体计数信号BKCNT<0:1>。
计数块300可以被配置用以生成行地址信号RA<0:12>。计数块300可以响应于递增信号CNT_UP来生成行地址信号RA<0:12>。
计数块300可以被配置用以顺序地增大行地址信号RA<0:12>。计数块300可以响应于递增信号CNT_UP来顺序地增大行地址信号RA<0:12>。
计数块300可以包括存储体计数器310。
计数块300还可以包括地址计数器320。
存储体计数器310可以被配置用以顺序地增大存储体计数信号BKCNT<0:1>。存储体计数器310可以响应于刷新命令REF来顺序地增大存储体计数信号BKCNT<0:1>。
地址计数器320可以被配置用以顺序地增大行地址信号RA<0:12>。地址计数器320可以响应于递增信号CNT_UP来顺序地增大行地址信号RA<0:12>。
转换块400可以被配置用以通过预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>来生成用于改变存储体的激活和预充电次序的控制信号FACTD<0:15>和PRED<0:15>。响应于存储体计数信号BKCNT<0:1>，转换块400可以通过预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>来生成用于改变存储体的激活和预充电次序的控制信号FACTD<0:15>和PRED<0:15>。
激活信号生成块500可以被配置用以生成行激活信号RACT<0:15>。行激活信号RACT<0:15>可以定义多个存储体BK0到BK15的激活和预充电周期。激活信号生成块500可以响应于控制信号FACTD<0:15>和PRED<0:15>来生成行激活信号RACT<0:15>。
如图2A和2B所示，转换块400可以包括第一转换单元到第八转换单元410到480。
参见图2A，第一转换单元到第四转换单元410到440可以被配置用以共同被输入存储体计数信号BKCNT<0:1>，且被以4比特位为单位输入预控制信号FACTI<0:15>和附加预控制信号FACTID<0:3>。
第一转换单元到第四转换单元410到440可以响应于存储体计数信号BKCNT<0:1>而将预控制信号FACTI<0:15>和附加预控制信号FACTID<0:3>作为控制信号FACTD<0:15>来输出。
第一转换单元到第四转换单元410到440可以通过将预控制信号FACTI<0:15>和附加预控制信号FACTID<0:3>匹配到控制信号FACTD<0:15>来改变多个存储体BK0到BK15的激活次序，其中所述控制信号FACTD<0:15>的次序响应于存储体计数信号BKCNT<0:1>而被顺序地改变。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第一转换单元410顺序地将预控制信号FACTI<0:3>和附加预控制信号FACTID<0:3>匹配到控制信号FACTD<0:3>、FACTD<4:7>、FACTD<8:11>和FACTD<12:15>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第二转换单元420顺序地将预控制信号FACTI<4:7>匹配到控制信号FACTD<4:7>、FACTD<8:11>、FACTD<12:15>和FACTD<0:3>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第三转换单元430顺序地将预控制信号FACTI<8:11>匹配到控制信号FACTD<8:11>、FACTD<12:15>、FACTD<0:3>和FACTD<4:7>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第四转换单元440顺序地将预控制信号FACTI<12:15>匹配到控制信号FACTD<12:15>、FACTD<0:3>、FACTD<4:7>和FACTD<8:11>。
参见图2B，第五转换单元到第八转换单元450到480可以被配置用以共同被输入存储体计数信号BKCNT<0:1>，且被以4比特为单位输入预控制信号PREI<0:15>和附加预控制信号PREID<0:3>。
第五转换单元到第八转换单元450到480可以响应于存储体计数信号BKCNT<0:1>而将预控制信号PREI<0:15>和附加预控制信号PREID<0:3>作为控制信号PRED<0:15>来输出。
第五转换单元到第八转换单元450到480可以通过将预控制信号PREI<0:15>和附加预控制信号PREID<0:3>匹配到控制信号PRED<0:15>来改变多个存储体BK0到BK15的预充电次序，其中所述控制信号FACTD<0:15>的次序响应于存储体计数信号BKCNT<0:1>而被顺序地改变。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第五转换单元450顺序地将预控制信号PREI<0:3>和附加预控制信号PREID<0:3>匹配到控制信号PRED<0:3>、PRED<4:7>、PRED<8:11>和PRED<12:15>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第六转换单元460顺序地将预控制信号PREI<4:7>匹配到控制信号PRED<4:7>、PRED<8:11>、PRED<12:15>和PRED<0:3>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第七转换单元470顺序地将预控制信号PREI<8:11>匹配到控制信号PRED<8:11>、PRED<12:15>、PRED<0:3>和PRED<4:7>。
例如，随着存储体计数信号BKCNT<0:1>的值改变，第八转换单元480顺序地将预控制信号PREI<12:15>匹配到控制信号PRED<12:15>、PRED<0:3>、PRED<4:7>和PRED<8:11>。
将参照图3A到4B来描述根据一个实施例的刷新电路100的操作。
如图3A所示，随着刷新命令REF被输入，预控制信号FACTI<0:15>以堆延迟(pileddelay)为间隔而被顺序地激活。
从刷新命令REF被输入时开始经过对应于tRC的延迟时间之后，附加预控制信号FACTID<0:3>以堆延迟为间隔而被顺序地激活。
如图3B所示，从相应的预控制信号FACTI<0:15>的激活时序开始经过对应于tRAS的延迟时间之后，预控制信号PREI<0:15>以堆延迟为间隔而被顺序地激活。
从相应的附加预控制信号FACTID<0:3>的激活时序开始经过对应于tRAS的延迟时间之后，附加预控制信号PREID<0:3>以堆延迟为间隔而被顺序地激活。
控制信号FACTD<0:15>和PRED<0:15>是通过在图3A和3B中生成的预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>来生成的。
根据控制信号FACTD<0:15>和PRED<0:15>，行激活信号RACT<0:15>被生成。
当附加刷新标志XRED_BG<0:3>之中的附加刷新标志XRED_BG<0>被由初始刷新命令REF生成的存储体计数信号BKCNT<0:1>保持去激活状态(逻辑低电平)时，附加刷新标志XRED_BG<0>被附加预控制信号FACTID<0>激活，而被附加预控制信号PREID<3>去激活。
剩余的附加刷新标志XRED_BG<1:3>保持去激活状态。
当附加刷新标志XRED_BG<0>保持去激活状态(逻辑低电平)时，存储区域600通过根据行激活信号RACT<0:15>和行地址信号RA<0:12>而按存储体BK0、BK1、BK2……BK14和BK15的次序激活多个存储体BK0到BK15的正常字线来执行正常堆刷新操作。
当附加刷新标志XRED_BG<0>保持激活状态(逻辑高电平)时，存储区域600可以确定对多个存储体BK0到BK15之中的对应于附加刷新标志XRED_BG<0>的存储体BK0到BK3的冗余堆刷新操作被指定。
当保持对存储体BK0到BK15的正常堆刷新操作时，存储区域600通过按存储体BK0、BK1、BK2和BK3的次序激活对应于附加刷新标志XRED_BG<0>的存储体BK0到BK3的冗余字线来执行冗余堆刷新操作。
如图4A所示，随着刷新命令REF再次被输入，预控制信号FACTI<0:15>以堆延迟为间隔而被顺序地激活。
从刷新命令REF被输入时开始经过对应于tRC的延迟时间之后，附加预控制信号FACTID<0:3>以堆延迟为间隔而被顺序地激活。
如图4B所示，从相应的预控制信号FACTI<0:15>的激活时序开始经过对应于tRAS的延迟时间之后，预控制信号PREI<0:15>以堆延迟为间隔而被顺序地激活。
从相应的附加预控制信号FACTID<0:3>的激活时序开始经过对应于tRAS的延迟时间之后，附加预控制信号PREID<0:3>以堆延迟为间隔而被顺序地激活。
控制信号FACTD<0:15>和PRED<0:15>通过在图4A和4B中所生成的预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>而被生成。.
根据控制信号FACTD<0:15>和PRED<0:15>，行激活信号RACT<0:15>被生成，
随着刷新命令REF被再次输入，存储体计数信号BKCNT<0:1>的值增大。
随着存储体计数信号BKCNT<0:1>的值通过图2A和2B所示的转换块400的操作而被增大，预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>被与次序不同的控制信号FACTD<0:15>和PRED<0:15>相匹配。
相应地，通过预控制信号FACTI<0:15>和PREI<0:15>以及附加预控制信号FACTID<0:3>和PREID<0:3>，存储体BK0到BK15被指定按存储体BK4、BK5……BK0、BK1、BK2和BK3的次序来刷新。
当附加刷新标志XRED_BG<0:3>之中的附加刷新标志XRED_BG<1>被值增大的存储体计数信号BKCNT<0:1>保持去激活状态(逻辑低电平)，附加刷新标志XRED_BG<1>被附加预控制信号FACTID<0>激活，而被附加预控制信号PREID<3>去激活。
剩余的附加刷新标志XRED_BG<0,2:3>保持去激活状态。
当附加刷新标志XRED_BG<1>保持去激活状态(逻辑低电平)时，存储区域600通过根据行激活信号RACT<0:15>和行地址信号RA<0:12>而按存储体BK4、BK5……BK2和BK3的次序激活多个存储体BK0到BK15的正常字线来执行正常堆刷新操作。
当附加刷新标志XRED_BG<1>保持激活状态(逻辑高电平)时，存储区域600可以确定对多个存储体BK0到BK15之中对应于附加刷新标志XRED_BG<1>的存储体BK4到BK7的冗余堆刷新操作被指定。
当对存储体BK4、BK5、BK6……和BK3保持正常堆刷新操作时，存储区域600通过按存储体BK4、BK5、BK6和BK7的次序激活对应于附加刷新标志XRED_BG<1>的存储体BK4到BK7的冗余字线来执行冗余堆刷新操作。
上面讨论的刷新电路(见图1-4B)在存储器、处理器和计算机系统的设计中尤其有用。例如，参见图5，使用根据实施例的刷新电路的系统的框图被说明并用附图标记1000来总体指定。系统1000可以包括一个或者多个处理器或者中央处理单元(“CPU”)1100。CPU1100可以被单独使用或者与其他CPU联合使用。虽然CPU 1100主要地用单数表示，本领域技术人员很清楚具有任何数目的物理或者逻辑CPU的系统可以被实现。
芯片组1150可以被可操作地耦接到CPU 1100。芯片组1150是CPU 1100和系统1000的其他部件之间的通信路径，其他部件可以包括存储控制器1200、输入/输出(“I/O”)总线1250和盘驱动控制器1300。根据系统的配置，多个不同的信号中的任意一个可以通过芯片组1150被传送，且本领域技术人员将意识到信号遍布系统1000的路由选择可以轻松地调节而不用改变系统的基本性质。
如上所述，存储控制器1200可以被可操作地耦接到芯片组1150。存储控制器1200可以包括至少一个如上面参照图1-4B所讨论的刷新电路。因此，存储控制器1200可以通过芯片组1150接收由CPU 1100提供的请求。在备用实施例中，存储控制器1200可以被集成进入芯片组1150。存储控制器1200可以被可操作地耦接到一个或者多个存储器件1350。在一个实施例中，存储器件1350可以包括至少一个如上参照图1-4B所讨论的刷新电路，存储器件1350可以包括用来定义多个存储单元的多个字线和多个位线。存储器件1350可以是多个工业标准存储类型中任何一种，包括但不局限于：单列直插存储模块(“SIMM”)和双列直插存储模块(“DIMM”)。再者，存储器件1350可以通过储存指令和数据两者来促进外部数据储存器件的安全移除。
芯片组1150还可以耦接到I/O总线1250。I/O总线1250可以充当从芯片组1150到I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或者键盘1430。I/O总线1250可以使用用来与I/O设备1410、1420和1430通信的多个通信协议中的任意一个。再者，I/O总线1250可以被集成到芯片组1150中。
盘驱动控制器1450(也就是内部盘驱动)也可以被可操作地耦接到芯片组1150。盘驱动控制器1450可以充当芯片组1150和一个或多个内部盘驱动1450之间的通信路径。内部盘驱动1450可以通过储存指令和数据两者来促进外部设备的断开。盘驱动控制器1300和内部盘驱动1450可以使用几乎任意类型的通信协议(包括上面提到的关于I/O总线1250的所有)来相互通信或者与芯片组1150通信。
需要重点强调，上面关联图5描述的系统1000仅仅是使用如上面关联图1-4B所讨论的刷新电路的系统的一个例子。在备用实施例如蜂窝电话或者数字相机中，部件可能与图5中所说明的实施例不同。
虽然上面已经描述了各种实施例，对于本领域技术人员，应当明白描述的实施例仅仅被当做例子。相应地，此中描述的刷新电路不应局限于被描述的实施例。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种刷新电路，被配置用以在第一时段之内对多个存储体执行第一刷新操作，且被配置用以对所述多个存储体之中的部分数目的存储体执行第二刷新操作，
其中，所述第一时段是根据第一参数确定的，
其中，所述第二刷新操作是对已经完成所述第一刷新操作的所述部分数目的存储体执行的，以及
其中，所述第二刷新操作在所述第一时段之内被执行。
技术方案2.根据技术方案1所述的刷新电路，其中，所述第一刷新操作包括堆刷新操作。
技术方案3.根据技术方案1所述的刷新电路，其中，所述第二刷新操作包括堆刷新操作。
技术方案4.根据技术方案1所述的刷新电路，其中，所述第二刷新操作是对与所述第一时段相比较时所述第一刷新操作被完成之后的边际时段等于或者长于第二参数的存储体执行的。
技术方案5.根据技术方案1所述的刷新电路，其中，所述第二刷新操作是对从所述多个存储体之中选择的存储体的冗余区域执行的。
技术方案6.一种刷新电路，所述刷新电路被配置用以：当响应于初始刷新命令而在根据第一参数确定的第一时段之内对多个存储体执行第一刷新操作时，在所述第一时段之内对所述第一刷新操作已经被完成的第一存储体组执行第二刷新操作；以及当响应于所述初始刷新命令之后的刷新命令而在所述第一时段之内对从接着所述第一存储体组排序的存储体开始的多个存储体执行所述第一刷新操作时，在所述第一时段之内对所述第一刷新操作被完成的第二存储体组执行所述第二刷新操作。
技术方案7.根据技术方案6所述的刷新电路，其中，所述第一刷新操作包括堆刷新操作。
技术方案8.根据技术方案6所述的刷新电路，其中，所述第二刷新操作包括堆刷新操作。
技术方案9.根据技术方案6所述的刷新电路，其中，所述第二刷新操作是对与所述第一时段相比较时所述第一刷新操作被完成之后的边际时段等于或者长于第二参数的存储体执行的。
技术方案10.根据技术方案6所述的刷新电路，其中，所述第二刷新操作是对存储体的冗余区域执行的，
其中，所述存储体的冗余区域是从所述多个存储体中选择的。
技术方案11.根据技术方案1所述的刷新电路，其中，所述第一刷新操作是响应于刷新命令而被执行的。
技术方案12.一种刷新电路，包括：
存储区域，被配置用以响应于行激活信号和附加刷新标志以对多个存储体执行第一刷新操作以及对所述多个存储体之中的部分数目的存储体执行第二刷新操作；
控制块，被配置用以响应于刷新命令以生成用于控制所述第一刷新操作和所述第二刷新操作的预控制信号和所述附加刷新标志；
计数块，被配置用以响应于所述刷新命令以生成存储体计数信号；
转换块，被配置用以响应于所述存储体计数信号以生成用于改变所述多个存储体之中的由所述预控制信号指定的存储体的次序的控制信号；以及
激活信号生成块，被配置用以生成所述行激活信号，
其中，所述行激活信号定义所述多个存储体之中的对应于所述控制信号的存储体的激活周期。
技术方案13.根据技术方案12所述的刷新电路，其中，所述第一刷新操作和所述第二刷新操作分别是对所述多个存储体之中的被选择的存储体的正常区域和冗余区域的刷新操作。
技术方案14.根据技术方案12所述的刷新电路，其中，所述附加刷新标志被配置用以为相应的存储体组指定所述第二刷新操作，
其中，所述相应的存储体组是通过划分所述多个存储体而预定义的。
技术方案15.根据技术方案12所述的刷新电路，其中，所述控制块包括：
第一控制器，被配置用以响应于所述刷新命令而生成所述预控制信号；
延时器，被配置用以延迟所述刷新命令，并输出被延迟的刷新命令；
第二控制器，被配置用以响应于所述被延迟的刷新命令而生成附加预控制信号；以及
附加刷新标志生成器，被配置用以响应于所述存储体计数信号和一部分所述附加预控制信号而生成所述附加刷新标志。
技术方案16.根据技术方案15所述的刷新电路，其中，所述第一控制器被配置用以响应于所述被延迟的刷新命令而去激活所述预控制信号之中的部分信号比特位。
技术方案17.根据技术方案15所述的刷新电路，其中，所述延时器被设计成具有对应于参数tRC的延迟时间。
技术方案18.根据技术方案15所述的刷新电路，其中，所述第二控制器被配置用以响应于所述刷新命令而去激活所述附加预控制信号。
技术方案19.根据技术方案15所述的刷新电路，其中，用于传送所述附加预控制信号的信号线分别地与用于传送所述预控制信号的信号线相短接。
技术方案20.根据技术方案15所述的刷新电路，其中，所述转换块包括多个转换单元，所述多个转换单元被配置用以通过响应于所述存储体计数信号而将所述预控制信号匹配到次序被顺序地改变的控制信号来改变所述多个存储体的激活次序。

Claims (18)

1.一种刷新电路，被配置用以在第一时段之内对多个存储体的正常区域执行第一刷新操作，且被配置用以对所述多个存储体之中的部分数目的存储体的冗余区域执行第二刷新操作，
其中，所述第一时段是根据第一参数确定的，
其中，所述第二刷新操作是对已经完成所述第一刷新操作的所述部分数目的存储体执行的，以及
其中，所述第二刷新操作在所述第一时段之内被执行。
2.根据权利要求1所述的刷新电路，其中，所述第一刷新操作包括堆刷新操作。
3.根据权利要求1所述的刷新电路，其中，所述第二刷新操作包括堆刷新操作。
4.根据权利要求1所述的刷新电路，其中，所述第二刷新操作是对与所述第一时段相比较时所述第一刷新操作已经完成之后的边际时段等于或者长于第二参数的存储体执行的。
5.一种刷新电路，所述刷新电路被配置用以：当响应于初始刷新命令而在根据第一参数确定的第一时段之内对多个存储体的正常区域执行正常刷新操作时，在所述第一时段之内对所述正常刷新操作已经完成的第一存储体组的冗余区域执行冗余刷新操作；以及当响应于所述初始刷新命令之后的刷新命令而在所述第一时段之内对从接着所述第一存储体组排序的存储体开始的多个存储体执行另一个正常刷新操作时，在所述第一时段之内对所述正常刷新操作已经完成的第二存储体组执行另一个冗余刷新操作。
6.根据权利要求5所述的刷新电路，其中，所述正常刷新操作包括堆刷新操作。
7.根据权利要求5所述的刷新电路，其中，所述冗余刷新操作包括堆刷新操作。
8.根据权利要求5所述的刷新电路，其中，所述冗余刷新操作是对与所述第一时段相比较时所述正常刷新操作已完成之后的边际时段等于或者长于第二参数的存储体执行的。
9.根据权利要求5所述的刷新电路，其中，所述正常刷新操作是响应于刷新命令而被执行的。
10.一种刷新电路，包括：
存储区域，被配置用以响应于行激活信号和附加刷新标志以对多个存储体执行第一刷新操作以及对所述多个存储体之中的部分数目的存储体执行第二刷新操作；
控制块，被配置用以响应于刷新命令以生成用于控制所述第一刷新操作和所述第二刷新操作的预控制信号和所述附加刷新标志；
计数块，被配置用以响应于所述刷新命令以生成存储体计数信号；
转换块，被配置用以响应于所述存储体计数信号以生成用于改变所述多个存储体之中的由所述预控制信号指定的存储体的次序的控制信号；以及
激活信号生成块，被配置用以生成所述行激活信号，
其中，所述行激活信号定义所述多个存储体之中的对应于所述控制信号的存储体的激活周期。
11.根据权利要求10所述的刷新电路，其中，所述第一刷新操作和所述第二刷新操作分别是对所述多个存储体之中的被选择的存储体的正常区域和冗余区域的刷新操作。
12.根据权利要求10所述的刷新电路，其中，所述附加刷新标志被配置用以为相应的存储体组指定所述第二刷新操作，
其中，所述相应的存储体组是通过划分所述多个存储体而预定义的。
13.根据权利要求10所述的刷新电路，其中，所述控制块包括：
第一控制器，被配置用以响应于所述刷新命令而生成所述预控制信号；
延时器，被配置用以延迟所述刷新命令，并输出被延迟的刷新命令；
第二控制器，被配置用以响应于所述被延迟的刷新命令而生成附加预控制信号；以及
附加刷新标志生成器，被配置用以响应于所述存储体计数信号和一部分所述附加预控制信号而生成所述附加刷新标志。
14.根据权利要求13所述的刷新电路，其中，所述第一控制器被配置用以响应于所述被延迟的刷新命令而去激活所述预控制信号之中的部分信号比特位。
15.根据权利要求13所述的刷新电路，其中，所述延时器被设计成具有对应于参数tRC的延迟时间。
16.根据权利要求13所述的刷新电路，其中，所述第二控制器被配置用以响应于所述刷新命令而去激活所述附加预控制信号。
17.根据权利要求13所述的刷新电路，其中，用于传送所述附加预控制信号的信号线分别地与用于传送所述预控制信号的信号线相短接。
18.根据权利要求13所述的刷新电路，其中，所述转换块包括多个转换单元，所述多个转换单元被配置用以通过响应于所述存储体计数信号而将所述预控制信号匹配到次序被顺序地改变的控制信号来改变所述多个存储体的激活次序。
CN201510369999.1A 2014-07-28 2015-06-29 刷新电路 Active CN105304119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140095632A KR20160013624A (ko) 2014-07-28 2014-07-28 리프레쉬 회로
KR10-2014-0095632 2014-07-28

Publications (2)

Publication Number Publication Date
CN105304119A CN105304119A (zh) 2016-02-03
CN105304119B true CN105304119B (zh) 2020-08-14

Family

ID=55167232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510369999.1A Active CN105304119B (zh) 2014-07-28 2015-06-29 刷新电路

Country Status (3)

Country Link
US (1) US9747970B2 (zh)
KR (1) KR20160013624A (zh)
CN (1) CN105304119B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
KR102469113B1 (ko) * 2018-09-18 2022-11-22 에스케이하이닉스 주식회사 메모리 및 메모리의 리프레시 동작 방법
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887240A (en) * 1987-12-15 1989-12-12 National Semiconductor Corporation Staggered refresh for dram array
US6166972A (en) * 1997-03-25 2000-12-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and defect repair method for semiconductor memory device
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465050B1 (en) * 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5654929A (en) * 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
KR100273293B1 (ko) * 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
KR20020042030A (ko) 2000-11-29 2002-06-05 윤종용 리프레쉬 수행시간이 감소될 수 있는 다중 뱅크를구비하는 반도체 메모리 장치 및 리프레쉬 방법
US6515929B1 (en) * 2001-10-29 2003-02-04 Etron Technology, Inc. Partial refresh feature in pseudo SRAM
JP2003187578A (ja) * 2001-12-19 2003-07-04 Elpida Memory Inc 半導体記憶装置およびリフレッシュ制御方法
TWI262504B (en) * 2003-04-15 2006-09-21 Ibm Dynamic semiconductor memory device
KR100608370B1 (ko) * 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
JP5405007B2 (ja) * 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8411523B2 (en) * 2010-09-24 2013-04-02 Intel Corporation Reduced current requirements for DRAM self-refresh modes via staggered refresh operations of subsets of memory banks or rows

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887240A (en) * 1987-12-15 1989-12-12 National Semiconductor Corporation Staggered refresh for dram array
US6166972A (en) * 1997-03-25 2000-12-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and defect repair method for semiconductor memory device
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Also Published As

Publication number Publication date
CN105304119A (zh) 2016-02-03
US9747970B2 (en) 2017-08-29
KR20160013624A (ko) 2016-02-05
US20160027491A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
US10579462B2 (en) Method and apparatus for using an error signal to indicate a write request error and write request acceptance
US9437255B2 (en) Semiconductor device controlling refresh operation for preventing wordline disturbance
US20170352404A1 (en) Refresh control device, and memory device including the same
US9672892B2 (en) Memory device and memory system including the same
US9741425B2 (en) Memory device and memory system including the memory device
US10803919B2 (en) Memory controller for controlling refresh operation and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US10521141B2 (en) Memory module and method system including the same
US10157658B2 (en) Refresh control device
US10846220B2 (en) Memory system and operation method thereof
US20130100755A1 (en) Semiconductor memory device implementing comprehensive partial array self refresh scheme
US10199084B2 (en) Techniques to use chip select signals for a dual in-line memory module
US10032500B2 (en) Memory disturb recovery scheme for cross-point memory arrays
CN105304119B (zh) 刷新电路
US20170287549A1 (en) Semiconductor device scheme for ensuring reliability by performing refresh during active operation
US20170243632A1 (en) Device for controlling a refresh operation to a plurality of banks in a semiconductor device
US9368236B2 (en) Semiconductor memory apparatus and test method thereof
US9966129B1 (en) Controller and control method for dynamic random access memory
EP3423948B1 (en) Techniques to cause a content pattern to be stored to memory cells of a memory device
US9431087B2 (en) Multi-channel self refresh device
US9236108B1 (en) Semiconductor memory apparatus
KR20190127143A (ko) 반도체 장치
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US20190065115A1 (en) Memory system, operation method of the memory system, and memory device
US9508418B1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant