TW561490B - Methods and apparatus for storing memory test information - Google Patents

Methods and apparatus for storing memory test information Download PDF

Info

Publication number
TW561490B
TW561490B TW091112364A TW91112364A TW561490B TW 561490 B TW561490 B TW 561490B TW 091112364 A TW091112364 A TW 091112364A TW 91112364 A TW91112364 A TW 91112364A TW 561490 B TW561490 B TW 561490B
Authority
TW
Taiwan
Prior art keywords
memory
row
address
input data
error
Prior art date
Application number
TW091112364A
Other languages
English (en)
Inventor
Michael A Mullins
Anthony J Sauvageau
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW561490B publication Critical patent/TW561490B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

561490
本申請案宣告在35 U.S.C· § 119⑷之下 :6,789,標題為「錯誤儲存」，於讓铜8日提1 = 的美國專利的優先權，所有心在此—併附上作為 發明背景 以：將說明儲存?己憶體測試資訊之方法及裝置。特別是 要揭不，用於儲存具有備援記憶體電路之記憶體的記憶體 測試資訊之方法及裝置。 〜 傳統的记憶體測試方式同時涉及記憶體陣列中所有已失 敗記憶體位址的識別，以及那些記憶體位址中哪些位元已 失敗的識別。典型的記憶體測試牵涉到將各種不同的資料 圖案寫入记憶體之内，然後加以讀取，並將記憶體的輸 出與預期的值或圖案作比較^在預期和實際讀取到的記憶 體值之間的失配，儲存在一外部記憶圖中，通常位於記憶 體測試器本身内。 在所有測試圖案都已執行且失敗的位址（和位元）已識別 出來並加以儲存之後，測試器會根據已儲存的錯誤資料執 行修復分析，決定哪些失敗的位址列及/或行（或1/〇)的位元 (或單元），需要以可用的備援（或備份）記憶體單元取代，才 能使記憶體充份運作。失敗的記憶體資訊通常在所有記憶 體測試結束時進行分析。這允許修復演算法將所有失敗的 記憶體資訊列入考慮，以決定可最大化記憶體作業並以最 有效率方式使用備援記憶體單元之最佳修復結構。除此之 外，一次就把所有已失敗記憶體資訊列入考慮，也會使得 -4 - 本紙張尺度逍用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
561490 A7 ____B7 五、發明説明（2 ) 某些無法修復的記憶體狀況提早辨識出來，而且在將有價 值的測試和修復時間浪費在無法修復情況之前，記憶體就 已放棄。 與最傳統測試器有關的限制，需要產生修復資訊並且動 態地使用。由於無效率地使用備援記憶體單元，所以會減 少整體的記憶體良率。在開發速度更快、密度更大的記憶 體時，這些限制也使得記憶體測試成為費用最昂貴且耗時 最冗長的程序。 例如，傳統記憶體測試器的處理時脈速度，通常比他們 平常所需測試的記憶體單元的作業頻率要慢很多。這相當 慢的時脈速度，就無法決定測試中的記憶體在正常作業速 度時，是否會正確地運作。而且，使用這些較慢的傳統測 試器，也無法在正常的作業速度下收集錯誤資訊。因此， 測試器必須能夠儲存大量的錯誤資料，並在「離線狀態」 執行修復演算法來分析這些大量的資料。利用傳統的測試 器’錯誤記憶體的數量必須和預期的失敗位元總數一樣 多。而且，當記憶體密度持續增加時，已受到限制的測試 器記憶體也必須增加，而且測試器的作業電力必須增加， 才能夠處理更複雜的修復演算法解決方案。 傳統測試器的另一個限制，是這類測試器通常僅有有限 的輸入/輸出（1/0)功能。當記憶體變得更密集的時候，測試 圮憶體所需的輸入/輸出數也必須增加。輸入/輸出有限制 的測試器，無法一次就測試完整個記憶體，需要測試程式 分割為一些較小的測試。記憶體測試的分割導致整體的測 -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561490 A7 ~_ ---------67 五、發明説明（3 ) 試時間增加，更影響到記憶體產品的成本β 記憶體設計者已經利用内建的自動測試（或贿)技術解 決-些相關問題。藉由BIST，測試記憶體的圖案產生器， 如同記憶體士在同一半導體晶片（或晶圓)上製造出 來。這允許贿電路「以等速」測試記憶體，也消除因以 較作業速度測試記憶體而導致無法偵測出錯誤的疑慮。 除此之外’BISTf路也解決目前測試器在輸人/輸出方面有 限制的問題β 傳統㈣技術仍有限制存在。例如，大量的錯誤記憶體 仍必須與BIST電路整合，才能儲存失敗的記憶體資訊。並 且，額外的儲存和處理器資源必須合併至記憶體中，才能 執行該修復演算法流程。由於空間和處理器的限制，因此 只有數量有限的錯誤儲存和修復程式碼可以整合至bist設 汁中。S此，傳統的BIST技術繼續使用「快照方法」來偵 測已失敗記憶體的位置。it需要修復演算》「快速」處理 失敗的記憶體資訊，但是，如上曾討冑，這將導致記憶體 晶片上的備援記憶體單元不敷使用。 因此，需要有-種改良技術，用來儲存測試記憶體所產 生的失敗記憶體資訊，以減輕測試器儲存錯誤的負擔，並 降低修復演算法的複雜度，變成較簡單的工作。特定言之， 改良的技術還要能夠，僅儲存對完成分析及產生修^資訊 為必要之失敗記憶體資訊。 發明概要 因此，本發明的目標之一是要以有效率的方式在晶片上 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇x297公梦y 561490 A7
儲存所有失敗的記憶體資訊4 1標則是以等速儲存所 有的失敗c憶體資訊。而又一目標是支援具有大量1/〇匯流 排記憶體的記憶體測試。再一目標是在啟始修復演算法之 則偵測某些楼法修復記憶體失敗條件。另—目標是要減少 修復演算法本身的複雜性。這些目標均由壓縮資訊之方法 及裝置來解決’其中m資訊與具有記憶體的失敗記憶體位 置有關。 根據-觀點’儲存記憶體測試資訊的方法包括以下步 驟：儲存在測試記憶體時所偵測到的失敗記憶體單元位置 和數量之相關資訊部份。當偵測到失敗的記憶體單元時， 該已儲存資訊會更新，以指示指定一第一型記憶體備份來 修復：失敗記憶體單元、指定—第二互補型記憶體備份來 修復孩失敗記憶體單元、或該記憶體無法修復。該第一型 記憶體備份對應到記憶體的—列和_行部份其中之一，該 第二互補型記憶體備份對應到記憶體的其他列和行部份。 根據相關的觀點，已儲存的資訊，可部份根據失敗記憶 體單元所位於之記憶體個別列或行部份内失敗記憶體單元 的數量是否超過可用的互補型記憶體備份數量，來加以更 新’以指不指定來修復該失敗記憶體單元的記憶體備份類 根據又-相關觀點，該資訊儲存在具有列和行部份的表 格中，表格的每—列和行部份都包括至少-位址/錯誤-計 數輸入資料對組，用以儲存失敗記憶體單元所位於之 體的個別列或行部份的位址’以及在記憶體的個別列或：
A7 B7
561490 五、發明説明（5 ) 部份中所偵測到失敗記憶體單元的數量。 根據又一相關觀點，該方法進一步包括以下步驟ί :決定 在失敗記憶體單元所位於之記憶體的列和行位址至少其中 之一，以及儲存於表格内的位址輸入資料之間，是否存在 一匹配。 根據又一相關觀點，如果匹配存在，該方法進一步包括 以下步驟：如果成對的錯誤·計數輸入資料等於可用的互補 型記憶體備份的數量，則增加與該匹配的位址輸入資料成 對的錯誤·計數輸入資料。如果匹配同時存在於表袼中的列 和行部份，該方法進一步包括以下步驟：如果每一成對的 錯誤-計數輸入資料，小於可用的互補型記憶體備份的個別 數量，則增加與該匹配的位址輸入資料成對的錯誤-計數輸 入資料。 Μ 根據又一相關觀點，如果匹配存在於表格中的列和行 份其中之一，該方法進一步包括以下步驟：決定不包括 匹配的位址輸入資料的表格列或行部份是否已填滿。如 不包括該匹配位址輸入資料的表格列或行部 <分尚未填滿 該方法進-步包括以下步驟：如果成對的錯誤.計數輸入: 料，小於可用的互補型記憶體備份數量，則增加與該匹纟 的位址輸入資料成對的錯誤_計赵弘 ， 尺 < 數輸入資料，並將位址Μ 誤·計數輸入資料對組加入到不句 、 4 4 I括该匹配位址輸入資3 的表格部份’該包括失敗記恃轉错— 双忑匕把早兀所位於之記憶體的； 或行邵伤位址的新增輸入資料對 不匹配表格中的位ί 輸入資料以及一的錯誤-計數。如 果不包括匹配位址輸入^
裝 訂
線 -8 - 561490
料的表格列或行部份已填滿，則儲存在表格内的資訊會更 新，以指示該記憶體無法修復。 根據又一相關觀點，如果匹配不存在，該方法進一步包 括以下步驟··決定是否至少表格列和行部份其中之一已填 滿。如果表格列或行部份都未填滿，該方法進一步包括以 下步驟：將位址/錯誤-計數輸入資料對組加入到表格的列 及行部份，每一新增的輸入資料對組都包括失敗記憶體單 元所位於之記憶體的個別列或行部份的位址，以及一的錯 誤-計數。如果至少表格列和行部份其中之一為已填滿，則 儲存在表袼内的資訊會更新，以指示該記憶體無法修復。 根據又一相關觀點，如果某一類型的記憶體備份總數大 於互補型記憶體備份總數，則決定匹配是否存在的步驟包 括以下步驟：先比較對應到具有備份總數較多的記憶體備 份類型之記憶體列或行部份之位址與表袼内之位址輸入資 料之後，再比較對應到具有備份總數較少的記憶體備份類 型之記憶體列或行部份之位址與表格内之位址輸入資料。 根據又一相關觀點，如果第一和第二型的記憶體備份總 數相等，則決定匹配是否存在的步驟包括以下步驟··隨機 選擇失敗記憶體單元所位於之記憶體列和行部份的位址其 中之一，然後在比較隨機選擇的記憶體列或行部份之位址 與表格内的位址輸入資料之後，再比較非隨機選擇的記憶 體列或行部份之位址與表格内的位址輸入資料。 根據又一相關觀點，該方法進一步包括以下步驟··連結 包含在表格列部份内的位址/錯誤-計數輸入資料對組以及 -9 - 561490 五、發明説明（7 ) 包含在表格行部份内的相關位址/錯誤·計數輸入資料對 組。儲存唯一連結山的連結識別項輸入資料，加入到對應 具有備份總數較多的記憶體備份類型之表格列或行位部份 的每一位址/錯誤-計數對組，用以連結包含在表格列部份 内的位址/錯誤-計數輸入資料對組以及包含在表格行部份 内的相關位址/錯誤·計數輸入資料對組。唯一連結id的數 量等於具有備份總數較少類型的記憶體備份之數量。 、根據又一相關觀點，該表格表示至少第一型記憶體備份 之一與至少第二互補型記憶體備份之一相交的記憶體部 一此處要強調「包括」（comprises)及「包括」（_响叫） 等詞彙，在本專利申請案及申請專利範圍中，係用來指示 所述特徵、步驟或要件的存在，但並不用來排除一或多個 其他相關特徵、步驟、要件或其組合之群組的存在或加入。 圖式簡單說明 上述目標、特徵、和優點，藉由以下詳細說明及附圖將 更清楚，其中相同的參考數字代表類似或相同的元件，盆 中： ’、 圖1說明一般的錯誤儲存決策圖； 圖2Α和2Β說明使用可用的記憶體備份，對偵測到的記憶 體單元失敗之修復； Π ~ 圖3Α和3Β說明錯誤儲存表的列和行部份； 圖4A和4B說明偵測到有許多失敗記憶體位置之記憶體 的範例部份； 561490 A7 _— B7 五、發明説明~f~ - 圖5Α、5Β和5C說明圖4人和4Β所顯示記憶體範例部份的 錯誤儲存程序之各種不同階段； 圖6說明圖4Α和4Β所顯示的記憶體範例部份的修復； 圖7說明描述錯誤儲存程序範例具體實施例之最高階的 流程圖； 圖8說明只偵測到一個記憶體單元錯誤時，用於處理錯 誤的範例例行程序之流程圖·； 圖9說明偵測到一個以上的記憶體單元錯誤時，用於處 理錯誤的範例例行程序之流程圖；以及 圖10說明有R列和C行的記憶體部份。 發明詳細說明 以下將參考附圖來說明較佳具體實施例。下列描述中， 不會詳細說明眾所週知的功能及/或結構，以避免模糊焦 備援電路 如上簡短地描述，為達成記憶體修復所包含的備援電路 係由記憶體陣列所組成，該陣列可藉由將備份記憶體單元 多路傳送（或映射）至所辨識出的失敗記憶體位置，以取代 失敗記憶體位置。修復演算法的修復資訊，指示如何將備 份列或行單元映射到該失敗記憶體位置。用來修復失敗記 憶體位置的有效演算法在案號6〇/296,793，名稱為「用於晶 片上建置的修復分析演算法」的美國專利申請案中加以說 明，該專利申請案與本專利申請案有相同的受讓人，對應 的裝置申請案與本申請案同一天提出。 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 561490
只需要一個備份記憶體單元，就可修復任何已知的失敗 记憶f豆位元。通常，備份記憶體單元電路與可定址列備份 單元和行備份單元一起製造。在這類配置中，當一備份列 映射到該位置的時候，會取代與一已知列位址有關的所有 記憶體位元。同樣地，將備份行映射到記憶體之内，將取 代包含在該行中的所有記憶體位元。每一列和行位址的交 點’均選擇一組記憶體位元（或單元）。 其他備援電路配置也能夠映射備份1/0。這些結構將一些 行記憶體陣列組合至一輸出驅動器之内。這使得存在於多 個行位址中的個別資料位元，由單一備份行所取代。備份 行取代行位址的一組i/c^因此，在本文件中，「行」這個 詞係指行以及I/O型的備援電路。 在有若干記憶體核心的記憶體晶片中，用於修復各種不 同核心所包含的備份列和備份行，可個別加以組態。在已 知備援電路中彼此交叉的備份列和行的數量，在決定與備 援電路相關的錯誤儲存表格結構時，是重要的設計準則。 每個錯誤儲存表格，都視為代表一在特定核心中與備份行 叉又的備份列的子區塊。每一備份列和備份行都可以修復 某一範圍的列和行位址。此範圍可定義一「分析區塊」。分 析區塊的列和行位址範圍，將記憶體核心分割為較小的獨 义區域。分析區塊的備份列和備份行可由多個子區塊共 用。分配的數量根據特定記憶體核心的備援結構來決定。 除了能夠修復多個相關的列和行位址，子區塊也有專屬 的備份列和備份行，可用來修復子區塊本身之内所有的失
561490
五、發明説明（1〇 ) 敗位置。同樣地， 如果予區塊利用備份列和備份I / 0來組
如上所示， 每個子區塊中備份列和行單元或是1/0的數 量’會隨著記憶體晶片上不同的記憶體核心而改變。雖然 以下提出的記憶體核心範例具體實施例中，每一子區塊使 用兩個備份列和一個備份行（或1/0)，熟習此技藝的專家將 會瞭解其它配置也可使用任意數量的備份單元或1/0。 錯誤儲存轰格 錯誤儲存表格僅用來儲存修復分析演算法所需要的資 訊，以產生必要的修復程式碼，將所識別的失敗記憶體單 π映射到備份位置。這可以和傳統錯誤儲存技術對照，該 技術儲存用來修復流程的所有失敗資訊。如上曾討論，每 個備份單元（或I/O)涵蓋某個範圍的位址，因此可一次修 復許多位址。 例如’假使具有備份早元的1己憶體核心，一次可取代， 例如四列的位址，位址的二個最低有效位元（LSB)可視為是 個位址。如果$己憶體核心的列位址一和列位址三上，織 別出記憶體失敗，備份列將取代列位址零、一、二、和三。 因此錯誤儲存表格會將列位址零、一、二、和三視為相同 的位址。此方法可減少為驅動修復分析演算法所儲存的失 敗記憶體資訊的數量。 圖1說明一般的錯誤儲存決策圖。特定決策圖可能來自 於任何已知備援電路結構中，以可用備份列和行（或1/〇)數 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 561490 A7 B7 五、發明説明（11 ) 量為基礎的一般圖表。對錯誤儲存表格的重要性係該圖決 定其表格輸入資料的規則。這些規則乃是以表格所代表的 子區塊中所存在的備份數量為基礎。 二條一般規則決定該圖表的輸入資料。首先，如果已知 行位址上的失敗數量，超過可用備份列數，那麼必須使用 備份行。這種情形如圖2A所描述。其次，如果已知列位址 上的失敗數量，超過可用備份行（或I/O)數，那麼必須使用 備份列。這種情形如圖2B所描述。在有備份I/O的情況下， 則需要額外的表格輸入資料規則--當多個I/O在相同位址上 失敗且超過可用的備份I/O數時，必須使用備份列。 在瞭解這些一般規則之後，如圖1所示的圖表一般排列 成具有水平延伸的1/〇(或行）資訊，以及在圖表上垂直延伸 的列資訊。垂直102和水平104圖表標題，分別說明對應的 列更新和行更新表格的目前狀況（請分別參閱圖3A和3B)。 該“通描述個別的表格，是否：1)未包含任何匹配目前所 處理的失敗列及/或行位址之輸入資料，且尚未填滿；2)包 含匹配目前所處理的失敗列及/或行位址之輸入資料；以及 3)已填滿，且未包含任何匹配目前所處理的失敗列及/或行 位址之輸入資料。該標題也包含指示各種表格輸入資料的 目前列和行錯誤計數之資訊。 決策圖中的每一區塊106，都包括：定義列更新和行更新 表格應如何根據目前所處理的失敗表格輸入資料和位址位 置來加以修改的資訊。左下角區塊輸入資料1〇8對應到列更 新表格指令；左上角單元輸入資料11〇代表行更新表格指 -14 -
561490
令；以及右下角單元輸入資料112若不是空的，就是設定成 「NG」，指示正在處理的記憶體核心「不佳」或無法修復。 圖3A和3B分別描述列更新和行（或1/〇更新）表格。表格大 小和表格輸入資料的大小都依已知子區塊中所存在的可用 備饧列和行（或I/O)的數量來決定。繼續來看有兩個備份列 和一個備份I/O的子區塊說明範例，表格列輸入資料的數量 為四“兩個輸入資料用於每一可用的備份列，再加上兩個 輸入資料用於兩個可用的備份列與單一可用的備份行之每 一叉點。同樣地，表格行輸入資料的數量為三—一個輸入 負料用於單一可用的備份行，再加上兩個輸入資料用於單 一可用的備份行與兩個可用的備份列之每一交點。 每一列更新和行更新表格，都包括用於目前錯誤計數的 輸入資料。說明範例中，錯誤-計數輸入資料的大小是2位 元。每一表格也具有用於正加以修復的列和行失敗位址之 對應輸入資料。最後，該列更新表格包括將一已知列修復 連結至一對應的行修復之輸入資料。在此一範例中，行id 輸入資料的大小又是2位元。與錯誤儲存表格的大小以及其 各種不同的輸入資料有關的細節，將詳細地在以下標題為 「錯誤表格大小的計算」一節中加以說明。 傳統上’所有失敗記憶體單元位址的儲存是必需的，以 便讓修復分析演算法適當地選擇該如何安排將要修復子區 塊的備份列和行。藉由此處描述的技術，每個備份單元或 I/O可以同時修復若干列，允許若干位址以錯誤表格中的一 個單一位址來表示。在下列範例中，每個備份列可用來修 • 15 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
装 訂
線 561490
復記憶體中四個相鄰的列。 其他可縮小錯誤儲存表格必要大小的技術還包括：不在 錯誤表格㈣存備援錯誤、計算已知位址發生錯誤的次 數 '不儲存決定肖已需㈣備份列或備份行共存之錯誤β 這些技術在錯誤儲存程序時間共同執行有限的修復分析， 以影響必須用來修復已知記憶體核心的預先選定之備份單 元或I/O。技術也允許在測試的早期就债測出無法修復的記 憶體裝置’節省有價值的測試時間和資源。 說明範例 圖4Α和4Β描述有若干經過識別的失敗記憶體位置的子 區塊之說明範例。圖4Α描述具有標籤八至；十個錯誤之子區 塊》如圖4Β所示的表格，列出錯誤存在於子區塊内的列和 行位置。如稍早所述，範例的每個備份列都能夠更換予區 塊内的四個列。圖5 Α至5 D描述在實行上述圖4 Α所示範例子 區塊内之錯誤儲存技術時，所執行的各個步驟。 參見圖5 A，當偵測到第一個錯誤八時，會檢查列和ι/〇表 格目前的輸入資料。如果沒有輸入資料存在，表格會以一 對應的列和行輸入資料更新，如圖中步驟丨所示。由於錯誤 A是在列位址4上所偵測到的第一個錯誤，映射至位址 因此錯誤-計數增加為b對應的行輸入資料就有位址丨和一 個1的錯誤-計數。該ID藉由位置將列位址連結至行位址。 由於對應的行位址輸入資料在1/〇表格的位置m = 〇中產 生，這一輸入資料使用相同的1]0在列表格輸入資料中 結。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) -------——
裝 訂
561490
清單中的下-個錯誤是Ββ此一錯誤位於子區塊的列位 址2和仃位址3。因為這些位置不匹配列或ι/〇更新表格内的 任何列或仃輸人資料，表格再_次以目前的錯誤資訊更 新。如圖中的步騾2所示。 圖5Β顯示下__階段的錯誤處理。範例中偵測到的下一個 錯誤是錯誤C。這一錯誤位於列位址2和行位址丨。這一錯 -吳的位置匹列更新表格的目前輸人資料，因此有列位址2 的列更新表格輸人資料的錯誤·計數增加為卜如圖中的步 驟3所示。如上所描述套用—般規則，由於列]的錯誤-計數 超過可用行備份的數量（這一範例中其中之一），該列必須 由^可用的備份列之_修復。既然列2上的所有錯誤將由 所指定的列備份修復，錯誤C的對應輸入資料，就不需要 加入到行表格。 下-個偵測到錯誤是錯誤D。這一錯誤不匹配任何現有 錯誤位址，且該表格利用新的錯誤資訊加以更新。如圖中 :步驟續示。應注意，行輸入資料表格，在輸入錯誤〇的 貪枓（後是填滿的。因此’任何額外偵測到 '不匹配目前 行位址輸入資料的錯誤，將使這一裝置無法修復而允許 測試週期停止。 範例中偵測到的下-個錯誤是錯誤£。這一錯誤匹配ι/〇 ^新表格中的目前行輸人資料，但是不匹配任何目前的列 、=輸人料。因&，該列表格以新的錯誤資訊更新。應 注〜、，錯誤E列表格輸入資料設定成〇的行山，對應與行i 相關的1/〇表格識別項。ID = 〇的錯誤-計數增加為2,以記 -17 -
561490 15 五、發明説明（ 錄額外偵測到的行錯誤。這些更新如圖中的步驟5所示。 圖^^下—階段的錯誤儲存程序1例中偵測到的下 ^固·曰戎疋錯誤F。這—錯誤位於子區塊的列3和行丨。該錯 疾匹配有錯誤-計數2的行輸入資# (ID=〇)。該錯 致行輸入資料的錯誤計數超過可用的列備份數。：次套用 :上討論的—般規則’指定單一可用的行備份來修復錯 …既然錯誤由指定的備份行修復，對應的資料就 在列輸入資料表格中輸入。 重要的是要注意到如果增加的錯誤·計數（3)不超過可用 的備份列數（2)，那麼將決定裝置是無法修復。原因為：列 輸入資料表格已填滿，因此無法更新列表袼來增加列位址3 的失敗資訊。該表格已經過大小調整，可符合所有可修復 資 的（和一些不可修復的）錯誤圖案。因此，超過表格輸二 料有&助於在測試程序的早期，識別出無法修復的裝置。 範例中接下來的三個錯誤G、11和1，全部匹配現有的輸 入資料，因此在儲存決策程序中加以忽略。在修復分析程 個 列 識 備 序中，一點也不需要考慮相同的錯誤。範例中的最後一 錯誤’錯誤J，是-個新的錯誤，但是它已由預先指定的 備份所修復。這一事實可由列表格的錯誤-計數輸入資料 別出來。列輸入資料中所有值為2的錯誤計數都必須使用1 份列，因為此值超過可用的備份行數。所有輸入資料為3 的仃輸入資料，都必須利用行備份來修復，因為此值超過 可用的備份列數。 當所有錯誤都經過處理，而且錯誤儲存表袼完成的時 561490
候’修復分析演算法會解釋表格結果，以決定修復是否合 成功。圖6描述修復分析是如何解釋錯誤儲存表格可影^ 修復。檢視錯_存表格的行更新部份，備份扣用來修 復行位址1’因為此輸入資料的錯誤_計數（例如，3)超過可 用的備份列數（例如，2)。然後，兩個可用的備份列之一 ri， 用來修復列位址2。再一次指定備份列，因為此列位址的錯 誤數輸入資料（例如，2)超過可用的備份行數（例如，0。 最後，錯誤表格的列更新部份，經檢視決定要如何指定 最後一個可用的備份列。重新呼叫已指定的備份行^，指 定為行位址1，有一行ID=0。因此，行ID==〇的所有列位址 錯誤輸入資料，都將由已指定的備份行C1所修復。經過檢 視的列表格指出，除了列位址4上記錄下來的錯誤以外，所 有錯誤要不是由所指定的備份行C1就是由指定的備份列 R1所修復。因此，指定最後可用的備份列R2來修復列4的 錯誤D，並且利用備份記憶體單元或1/0來成功地修復子區 塊的所有錯誤。 用於說明範例的流菘18}砉 圖7描述錯誤儲存程序範例具體實施例之最高階的流程 圖。該程序從定義為閒置模式的步驟702開始。下一步，決 定在步驟704是否決定從記憶體擷取錯誤儲存（ES)表格資 訊，例如，從包含在SRAM的記憶體晶片上擷取。如果決 定不擷取ES資訊則程序回到閒置狀態702，如果決定進行 擷取則跳到步驟706，從SRAM讀取ES資訊。在讀取來自 SRAM的ES資訊之後，程序跳至步驟708，在該處決定是否 -19 - 561490 A7 ____B7 五、發明説明（17 ) 將更新的ES資訊寫入SRAM。如果決定要更新es資訊，就 會在步驟710更新ES表格，且程序回到步驟7〇2的閒置狀 態。如果決定不更新ES表格，將從步驟712開始錯誤測試 和處理。 如果有任何錯誤信號的話，在步驟712測試子區塊以決定 I/O輸入上所作用的錯誤信號數。如果偵測到一個以上的錯 誤信號，則程序跳到步驟720,執行大於一個錯誤信號的例 行程序。如果偵測到一個或更少的錯誤信號，程序會跳到 步驟714 ’在該處決定是否偵測到正好一個錯誤信號。如果 偵測到正好一個錯誤信號，則程序跳到步驟718，執行正好 一個錯誤信號的例行程序。如果沒有偵測到任何錯誤，則 目前週期不採取任何行動，且程序經由步驟716跳到步驟 7〇8 ’在該處再度決定是否要更新sraM中的ES表格。再次 在步驟712至步驟720步驟中執行偵測和處理錯誤信號的 程序。 圖8說明只偵測到一個記憶體單元錯誤時，用於處理錯 誤的範例例行程序之流程圖。圖表中說明的某些步驟，特 別是針對包括有一備份行（或1/0)和兩個備份列的備援電路 說明範例。應瞭解到該圖表内所呈現的一般觀念，可延伸 至具有任意數量的備份列和行的備援電路。 例行程序從步驟8〇2開始，由例如圖7所示的最高階程序 步驟718呼叫。錯誤的位址在步驟8〇4與列更新表格内的輸 入資料相比較’決定是否存在相匹配的列。如果列匹配確 實存在，例行程序從步驟806—直向下進行到步驟822。在 -20 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐) _ 裝 訂
561490 A7 B7 五、發明説明（18 ) 這些步驟中，在步驟808和814決定對應的I/O位址是否存 在，如果是這樣，並在步騾810和816決定I/O計數是否等於 2。如果I/O計數等於2，且如果列計數等於1，如步驟806所 決定，則列計數增加，並在步驟812時I/O計數設定成3。但 是，如果在步驟806中列計數不等於1，則只有I/O計數在步 驟818會增加。 如果在步驟808和814發現沒有I/O匹配，或如果I/O計數 在步驟810和816不等於2，則如果列計數在步驟806等於1， 只有列計數在步驟822會增加。但是，如果列計數在步驟806 不等於1，則在步驟820不採取任何動作。 如果步驟804未存在列匹配，該例行程序將在步騾838決 定列更新表格是否是填滿的。如果列表格未填滿，例行程 序將在步驟824審視I/O位址匹配的I/O更新表格。如果發現 I/O位址匹配，將在步驟826檢視I/O計數。如果I/O計數大於 2(範例中的備份列數），那麼I/O計數在步驟828設定成3，否 則會加入一個新的列輸入資料，而且對應的I/O計數在步驟 830增加。如果在步驟824未發現任何I/O匹配，則在步驟832 決定I/O表格是否已填滿。如果表格已滿，則受到檢視的記 憶體核心將在步驟834加上無法修復的標籤，否則將在步 驟836加入一個新列和I/O表格輸入資料。 如果在步驟838發現列表格已滿，例行程序將在步驟840 找尋對應的I/O位址匹配。如果找不到任何匹配，則記憶體 核心再一次在步驟834加上無法修復的標籤。如果發現I/O 匹配，將在步驟842檢視對應的錯誤-計數。如果錯誤I/O錯 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 561490
誤-計數是卜則記憶體核心會加上無法修復的標籤，因為 列更新表格中沒有任何額外的空間。但是，如果ι/〇計數在 步得於卜1/0計數會設定成3。控制權在所有表格更 新冗成後，在步驟846回到圖7所示的主要錯誤處理例行程 序。 圖9說明偵測到一個以上的記憶體#元錯誤日寺，用於處 理錯誤的範例例行程序之流程圖。再次圖表中說明的某些 步驟，特別是針對包括有一備份行（或1/〇)和兩個備份列的 備援電路說明範例。如上所述，應瞭解到該圖表内所呈現 的一般觀念，可延伸至具有任意數量的備份列和行的備援 電路。 例行程序從步驟902開始，由例如圖7所示的最高階程序 步驟718呼4。列更新表格在步驟受到檢視。如果發現 一個列匹配，則列錯誤_計數在步驟9〇6設定成2。但是，如 果未發現任何列匹配，則在步驟9〇8決定列更新是否已滿。 如果表格已滿，則受到測試的記憶體核心在步驟91〇加上無 法修復的標籤。如果表格在步驟9〇8尚未填滿，則在新的列 表格中輸入設定為3的行id值，以及錯誤-計數設定成2。控 制權在步驟914如圖7所示回到主要的錯誤處理例行程序。 錯誤表格大小的計算 從上述程序重新呼叫，將錯誤表格的大小調整為符合所 有可修復的（和一些不可修復的）錯誤圖案。以下描述可使 錯誤表格大小達到這種結果的計算方法。圖1〇說明有R列 和C行的記憶體子區塊。子區塊包括備份行％和備份列 -22 - 本尺度適财a S家標準(CNS) A4規格(21〇 X 297公釐)
裝 訂
線 561490 A7 B7 五、發明説明（2〇 ) SR，用以修復分析區塊之内的失敗記憶體單元。 如上所述，每個包含在分析區塊中的子區塊都需要個別 的錯誤儲存表格。圖3 A和3B分別描述錯誤表格的列更新和 行（或I/O)更新部份。表格輸入資料的格式包括位址/錯誤-計數對組。額外ID輸入資料包含在有大多數備份的更新表 格（列或行）中。ID輸入資料在錯誤儲存表格列和行部份之 間提供連結。 下列各等式可用來計算列和行更新表格的計數/位址對 組的大小：
RowCnt = [log2(5c + 2)"| =「log2 ⑻
ColumnCnt = f"log2(5^ + 2)] ColumnAddr = f"log2(c)"| 其中： Sc =備份行的數量（或I/O) R =子區塊的列數，
Sr =備份列數’以及 C =子區塊的行數。 連結ID所需的NID值和連結ID所需的NID數量都可使用 下列等式計算： [log2(C£)"] if Re > Ce [log i(Re)] if Ce > Re
\Ce if Re^lCe if Cs > Re 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 561490 A7 ______B7___ 五、發明説明（21 ~Γ ~~ 一 " 其中：CE=行（或1/0)輸入資料的數量=、*(^ + 1)， re =列輸入資料的數量=Sc * (Sr +丨），以及 NID =連結ID的數量。 使用上述等式，錯誤儲存表格的大小可計算成： * (^〇wCnt + RowAddr + ID) ^Ce* {ColumnCnt + ColumnAddr) if Re >Ce 12 * (RowCnt + RowAddr) + C£ * {ColumnCnt + ColumnAddr + ID) if Ce> Re 某些辭彙係為方便描述範例具體實施例而加以使用，但 疋不應用來限制此處描述的一般觀念。例如，特別提及記 憶體的「列」或「行」部份或記憶體備份類型時，就可解 釋成包括這些記憶體的任何部份或記憶體備份的類型。在 记憶體備份的情況下，特定的辭彙代表互補型的記憶體備 份，其中如果不使用某一類型的記憶體備份來修復已知的 圮憶體·單元位置，則其他互補型的記憶體備份可用來修復 位置。而且，辭彙「單元」或r記憶體單元」可解釋成代 表記憶體中一或多個記憶體單元或位置。 與许多範例具體實施例相關的各種不同觀點，已經加以 說明。為有助於這些具體實施例的瞭解，許多觀點利用可 由電腦系統或微控制器元件執行的動作序列來說明。例 如’可發現到在每一具體實施例中，各種不同的動作可由 特殊化的電路（例如，互連以執行特殊化功能的不連續邏輯 閘）、由一或多個處理器執行的程式指令，或雨者的組合來 加以執行。 而且，該範例具體實施例可視為任何形式的電腦可讀式 -24 - ----- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公复y 561490
浐媒々部份，該媒體已在該處儲存一組適當的 =令’該《指令將會導致—處理器執行此處所 = , 同的觀點以許多不同的形式來具體表達， 而且所有這類形式都視為本發明所描述的㈣之内。就各 種不同的觀點而言，任何這類形式的具體實施例，在此處 '田仅、’且態為某種形式的邏輯」以執行所說明的動作， 或另方面當做「某種邏輯」來執行所說明的動作。 ^隹;、、：已說月各種不同的範例具體實施例，但是熟習本技 藝的士家應瞭解這些具體實施例僅用來說明，言午多其他的 八to貫施例仍為可能的。本發明所希望的範_由下列申請 專利範圍而非之前的描述所定義，此處並包括落在本申請 專利範圍範疇之内的所有變化。 -25 -

Claims (1)

  1. 561490 A8 B8 C8 _______D8 申請專利範圍 1. 2. 3. 一種儲存記憶體測試資訊之方法，該方法包括以下步驟： 儲存在測試記憶體時所偵測到的失敗記憶體單元位置 和數量之相關資訊的一部份；以及 當偵測到失敗記憶體單元時，更新該已儲存資訊，以 指示指定一第一型記憶體備份來修復一失敗記憶體單 疋、指定一第二互補型記憶體備份來修復該失敗記憶體 單元、或該記憶體無法修復； 其中該第一型記憶體備份對應到記憶體的一列和一行 部份其中之一，以及該第二互補型記憶體備份對應到記 隐姐的其他該列和該行部份。 如申請專利範圍第丨項之方法，其中該已儲存資訊，會部 份根據該失敗記憶體單元所位於的記憶體的一個別二或 行部内失敗§己憶體單元的數量，是否超過可用的互補 型圮憶體備份的數量，來加以更新，以指示指定來修復 該失敗記憶體單元的記憶體備份類型。 如申請專利範圍第2項之方法，其中該資訊儲存在具有列 和行部份的一表格中，該表格的每一列和行部份都包栝 至少一位址/錯誤-計數輸入資料對組，用以儲存失敗記憶 體單元所位於之記憶體的該個別列或行部份的一位址， 以及在|己憶體的該個別列或行部份中所偵測到失敗記憶 體單元的數量。 如申請專利範圍第3項之方法，進一步包括以下步驟： 決疋在该失敗記憶體單元所位於之記憶體的該列和該 行部份的位址至少其中之一，以及儲存於該表格内的〆 -26 - 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ297公釐) 561490 A8 B8 C8 D8 六 申請專利範圍
    位址輸入資料之間，是否存在一匹配。 5. 如申凊專利範圍第4項之方法，其中如果存在一匹配，該 方法進一步包括以下步驟： 如果該成對的錯誤-計數輸入資料等於可用的互補塑 記憶體備份的數量，則增加與該匹配的位址輸入資料成 對的該錯誤-計數輸入資料。 如申專利範圍第4項之方法，丨中如果一匹配同時存在 於該表格的列和行部份，該方法進一步包括以下步驟： 如果每一該成對的錯誤-計數輸入資料，小於可用的互 補型記憶體備份的個別數量，則增加與該匹配的位址輸 入'貝料成對的錯誤-計數輸入資料。 7. 如申請專利範圍第4項之方法，其中如果-匹配存在於該 表格的列和行部份其中之-，該方法進-步包括以下步 驟： 決定不包括該匹配的位址輸入資料的表格列或行部份 是否已填滿。 如申請專利範圍第7項之方法，其中如果不包含該匹配的 位址輸人資料的表格列或行部份尚未填滿，該方法進一 步包括以下步驟： 如果該成對的錯誤.并赵& 冲數輸入資料小於可用的互補裂 1己憶體備份的數量，則辦力备二 J㈢加與琢匹配的位址輸入資料成 對的錯誤-計數輸入資料；以及 將一位址/錯誤-計數輪入咨 爾入#料斜組加入到不包栝該匹 配的位址輸入資料的表抵却 衣格邵份，包括失敗記憶體單元所 -27 - I紙張尺度適用中國國家標準(CNS) Α#ϋ(2ΐϋ X -----------. 561490 A8 B8 C8
    位立止的新增輸入資料對 A資料以及一的錯誤-計 位於之記憶體的該列或行部份 組，不匹配該表格中的位址輸 數0 9.如申請專利範圍第7項之方法，其中 、 址輸入資料的表格的該列或行部：：不包括該匹配位 表格内的貪訊會更新以指示該記憶體無法修復。 10·如申請專利範圍第4項之方法，並 " 今、a / 也a ，、中如果沒有匹配存在， 该万法進一步包括以下步驟： 決定是否該表格的列和行部份至少其中之一已填滿。 11·如申請專利範圍第項之方法，直、> 、 /、中如果該表格列或行 邵份都未填滿，該方法進一步包括以下步驟： 將-位址/錯誤-計數輸入資料對组加入到該表格的列 及行邵份，每—新增的輸人資料#組都包括該失敗記憶 禮早7C所位於之記憶體的該列或行部份的個別位址以 及一的錯誤-計數。 12·如：請專利範圍第1〇項之方法，其中如果至少該表格列 和订部份其中之一已填滿，則儲存在該表格内的資訊會 更新以指示該記憶體無法修復。 13·^申請專利範圍第4項之方法，其中如果某一類型的記憶 體備份總數大於互補型記憶體備份總數，則決定一匹配 是否存在的步驟包括以下步驟： 先比較對應到具有備份總數較多的記憶體備份類型之 吞己憶體該列或行部份之位址與該表格内之位址輸入資料 <後’再比較對應到具有備份總數較少的記憶體備份類 -28 - 561490
    型之記憶體的該列或行部份之位址與該表格内之 入資料。 "•如申請專利範圍第4項之方法，其中如果該第一和第二型 的記憶體備份總數相等’則決定一匹配是否存在的步驟 包括以下步驟： ，隨機選擇該失敗記憶體單元所位於之記憶體該列和行 部份的位址其中之一；以及 先比較隨機選擇的記憶體該列或行部份之位址與該表 格内的位址輸入資料，再比較非隨機選擇的記憶體該列 或行部伤之位址與戎表格内的位址輸入資料。 15·如申請專利範圍第3項之方法，進一步包括以下步驟： 連結包含在該表格列部份内的位址/錯誤-計數輸入資 料對組與包含在該表格行部份内的相關位址/錯誤·計數 輸入資料對組。 16·如申請專利範圍第15項之方法，其中一用於儲存唯一連 結ID的連結識別項輸入資料，加入到對應到具有備份總 數較多的記憶體備份類型之表格該列或行位部份的每二 位址/錯誤·計數對組，用以連結包含在該表格列部份内的 位址/錯誤-計數輸入資料對組與包含在該表格行部份内 的相關位址/錯誤-計數輸入資料對組。 17·如申請專利範圍第16項之方法，其中唯一連結出的數量 等於具有備份總數較少類型的記憶體備份之數量❶ 18.如申請專利範圍第3項之方法，其中該表格表示至少該第 一型記憶體備份其中之一與至少該第二互補型記憶體備 -29 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ABCD 561490 々、申請專利範圍 份其中之一相交的記憶體部份。 19. 如申請專利範圍第3項之方法，其中該表格的大小由以下 等式決定： Size = ^RowCnt + RowAddr +ID) + ^ * {ColumnCnt + ColumnAddr) if Re >Ce * {RowCnt + RowAddr) ^Ce* {ColumnCnt + ColumnAddr + ID) if Ce> Re 其中 CE =表格行部份内的輸入資料之數量=SR* (sc+l); Re =表格列部份内的輸入資料之數量=Sc* (Sr+1)； RowCnt =表格列部份内的錯誤-計數之大小= l〇g2(Sc + 2); RowAddr =表格列部份内的位址大小=log2(R); ColumnCnt =表格行部份内的錯誤-計數之大小 =log2(SR+ 2)； ColumnAddr=表格行部份内的位址大小=log2(C); R =記憶體列部份内的列數； Sr =第一或第二型記憶體備份的數量； Sc =互補型記憶體備份的數量； C =記憶體行部份内的行數；以及 ID =連結 ID 的大小=「(log2(CE)1(如果 RE2CE); 「l〇g2(RE )1(如果 Ce〉Re)。 20. 如申請專利範圍第1項之方法，其中記憶體的該列部份包 括至少一列的記憶體，以及記憶體的該行部份包括至少 -30 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 561490 A8 B8 C8 D8 六、申請專利範圍 一行的記憶體。 21·如申請專利範圍第丨項之方法，其中記憶體的該行部份包 括至少一輸入/輸出（I/O)裝置，該至少一；[/〇裝置提供一輸 入和輸出路徑，以用於至少一行的記憶體。 22.—種儲存記憶體測試資訊之裝置，包括·· 儲存在測試記憶體時所偵測到的失敗記憶體單元位置 和數里相關資訊部份之邏輯；以及 當偵測到失敗記憶體單元時，更新該已儲存資訊，以 指示指定一第一型記憶體備份來修復一失敗記憶體單 元、指定一第二互補型記憶體備份來修復該失敗記憶體 單元、或該記憶體無法修復之邏輯； 其中該第一型記憶體備份對應到記憶體的一列和一行 部份其中之一，以及該第二互補型記憶體備份對應到記 憶體的该其他列和行部份。 23·如申請專利範圍第22項之裝置，其中該已儲存資訊，會 •部份根據失敗記憶體單元所位於之記憶體一個別列或行 部份内失敗記憶體單元的數量，是否超過可用的互補型 記憶體備份的數量，來加以更新，以指示指定來修復該 失敗記憶體單元的記憶體備份類型。 24·如申請專利範圍第23項之裝置，進一步包括： 一用以儲存資訊的表格，該表袼具有列和行部份，該 表格的每-列和行都包括至少一位址/錯誤_計數輸入資 :t二::儲存該失敗記憶體單元所位於之記憶體的 μ個別列或行部份的一位址，以 久在α己If體的孩個別列 -31 - 本紙張尺度適用中國國家標準(Cns) A4規格(210 X 297公釐) 561490 A8 B8 C8 六、申請專利範園 或行部份中所偵測到的失敗記憶體單元的數量。 25·如申請專利範圍第24項之裝置，進一步包括·· 決定在該失敗記憶體單元所位於之記憶體的該列和行 部份的位址至少其中之一，以及儲存於該表格内的位址 輸入資料之間，是否存在一匹配之邏輯。 26.如申請專利範圍第25項之裝置，進一步包括： ，如果該成對的錯誤-計數輸人資料等於可用的互補型 記憶體備份的數量，則當_匹配存在時，增加與該匹配 位址輸入資料成對的錯誤-計數輸入資料之邏輯。 27·如申請專利範圍第25項之裝置，進一步包括·· 如果每一成對的錯誤_計數輸入資料，小於可用的互補 型記憶體備份的個別數量，則匹配存在於該表格列 和行部份時，增加與該匹配的位址輸入資料成對的錯誤-計數輸入資料之邏輯。 28·如申請專利範圍第25項之裝置，進一步包括： 當一匹配存在於該表格列和行部份其中之一時，決定 不包括該匹配的位址輸入資料的該表格列或行部份是否 已填滿之邏輯。 29·如申請專利範圍第28項之裝置，進一步包括： ，如果該成對的錯誤-計數輸入資料，小於可用的互補型 記憶體備份的數量，則當—匹§£存在於該表袼列和行二 份其中之-日争，增加與該匹酉己的位址輸入資料成對的錯 誤-計數輸入資料之邏輯；以及 曰 當一匹配存在於該表格列和行部份其中之一時，將一 -32 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561490 A8 B8 C8 D8 — - . -- -—-- 六、申請專利範圍 位址/錯誤-計數輸入資料對組加入到不包括該匹配位址 輸入資料的該表格部份，包括該失敗記憶體單元所位於 之記憶體的該列或行部份位址的新增輸入資料對組，不 匹配該表格中的一位址輸入資料以及一的錯誤-計數之 邏輯。 30·如申請專利範圍第28項之裝置，進一步包括： 當不包括該匹配位址輸入資料的該表格列或行部份已 填滿時，指示該記憶體無法修復之邏輯。 31·如申請專利範圍第25項之裝置，進一步包括： 當沒有匹配存在時，決定是否至少該表格列和行部份 其中之一已填滿之邏輯。 32. 如申請專利範圍第31項之裝置，進一步包括： 當沒有匹配存在時，將一位址/錯誤·計數輸入資料對組 加入到該表格的列和行部份，每一新增的輸入資料對組 都包括該失敗記憶體單元所位於之記憶體的該列或行部 份的個別位址，以及一的錯誤-計數之邏輯。 33. 如申請專利範圍第31項之裝置，進一步包括： 當至少該表格列和行部份其中之一已填滿時，指示該 記憶體無法修復之邏輯。 34. 如申請專利範圍第25項之裝置，其中決定一匹配是否存 在之邏輯包括： 當某一型的記憶體備份總數大於互補型記憶體備份總 數時’先比較對應到具有備份總數較多的記憶體備份類 型之記憶體該列或行部份之位址與該表格内之位址輸入 -33 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561490 A B c D 六、申請專利範圍 貝料再比較對應到具有備份總數較少的記憶體備份類 型d隐體孩列或行部份之位址與該表格内之位址輸入 資料之邏輯。 3 5·如申明專利範園第25項之裝置，纟中決定一匹配是否存 在之邏輯包括： 田居第和第二型記憶體備份總數相等時，隨機選擇 ^失敗〃己隐體單元所位於之記憶體該列和行部份的位址 其中之一之邏輯；以及 當孩第一和第二型記憶體備份總數相等時，先比較隨 機選=的記憶體㈣或行部份之位址與該表格内的位址 輸入、料，再比較非隨機選擇的記憶體該列或行部份之 位址與該表格内的位址輸入資料之邏輯。 36·如申請專利範圍第24項之裝置，進一步包括： 連結包含在該表格列部份内的位址/錯誤_計數輸入資 料對組與包含在該表格行部份内的相關位址/錯誤-計數 輸入資料對組之邏輯。 37·如申請專利範圍第36項之裝置，進一步包括： 將用以儲一存唯一連結1〇的連結識別項輸入資料，加 入到對應到具有備份總數較多的記憶體備份類型之該表 格列或行部份的每一位址/錯誤·計數對組，用以連結包含 在該表格列部份内的位址/錯誤_計數輸入資料對組與包 含在該表格行部份内的相關位址/錯誤·計數輸入資料對 組之邏輯。 38·如申請專利範圍第37項之裝置，其中唯一連結ID的數量 -34 - 本紙張尺度逋用中國國家標準(CNS) A4規格(210 X 297公釐) 561490 8 8 8 8 A BCD 々、申請專利範圍 等於具有備份總數較少類型的記憶體備份之數量。 39·如申請專利範圍第24項之裝置，其中該表格表示至少該 第一型記憶體備份其中之一與至少該第二互補型記憶體 備份其中之一相交的記憶體部份。 -35 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091112364A 2001-06-08 2002-06-07 Methods and apparatus for storing memory test information TW561490B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29678901P 2001-06-08 2001-06-08
US10/160,640 US7178072B2 (en) 2001-06-08 2002-05-31 Methods and apparatus for storing memory test information

Publications (1)

Publication Number Publication Date
TW561490B true TW561490B (en) 2003-11-11

Family

ID=26857078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112364A TW561490B (en) 2001-06-08 2002-06-07 Methods and apparatus for storing memory test information

Country Status (6)

Country Link
US (1) US7178072B2 (zh)
JP (1) JP3878062B2 (zh)
KR (2) KR20020093642A (zh)
CN (1) CN100458743C (zh)
DE (1) DE10225381A1 (zh)
TW (1) TW561490B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020196687A1 (en) * 2001-06-08 2002-12-26 Sauvageau Anthony J. Methods and apparatus for analyzing and repairing memory
US6968479B2 (en) * 2002-03-06 2005-11-22 Hewlett-Packard Development Company, L.P. Verifying data in a data storage device
US7734966B1 (en) 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
DE60320745D1 (de) * 2003-02-12 2008-06-19 Infineon Technologies Ag Verfahren und MBISR (Memory Built-In Self Repair) zum Reparieren eines Speichers
US6937531B2 (en) * 2003-07-21 2005-08-30 Infineon Technologies Ag Memory device and method of storing fail addresses of a memory cell
KR100684471B1 (ko) * 2005-02-25 2007-02-22 장훈 내장 에스램의 자체 복구 방법 및 장치
US7774643B2 (en) * 2006-01-06 2010-08-10 Dot Hill Systems Corporation Method and apparatus for preventing permanent data loss due to single failure of a fault tolerant array
US8612797B2 (en) * 2006-03-31 2013-12-17 Hewlett-Packard Development Company, L.P. Systems and methods of selectively managing errors in memory modules
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
JP5319387B2 (ja) * 2009-05-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体チップの救済設計方法
CN101866307A (zh) * 2010-06-24 2010-10-20 杭州华三通信技术有限公司 一种基于镜像技术的数据存储方法及装置
KR101133689B1 (ko) * 2010-11-23 2012-04-24 에스케이하이닉스 주식회사 리페어 분석 장치 및 방법
KR101211042B1 (ko) 2010-11-23 2012-12-13 에스케이하이닉스 주식회사 고장 정보 저장장치 및 저장방법
GB2506041A (en) 2011-06-30 2014-03-19 Hewlett Packard Development Co A memory module that includes a memory module copy engine for copying data from an active memory die to a spare memory die
KR101373668B1 (ko) * 2012-06-22 2014-03-13 연세대학교 산학협력단 메모리 수리 장치 및 방법
TWI545582B (zh) * 2013-11-15 2016-08-11 慧榮科技股份有限公司 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置
WO2016032784A1 (en) * 2014-08-25 2016-03-03 Rambus Inc. Buffer circuit with adaptive repair capability
KR101548875B1 (ko) 2014-08-28 2015-09-01 성균관대학교산학협력단 메모리의 오류검사정정 성능 향상방법
KR101545716B1 (ko) 2015-01-19 2015-08-20 연세대학교 산학협력단 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
KR102487553B1 (ko) * 2016-12-07 2023-01-11 삼성전자주식회사 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10452468B2 (en) 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
DE102020134945A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamische fehlerüberwachung und -reparatur
US11380415B2 (en) * 2020-02-27 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic error monitor and repair
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
CN112885398B (zh) * 2021-03-26 2022-05-24 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
CN113835970B (zh) * 2021-10-09 2022-05-10 南阳理工学院 一种计算机存储器优化装置及其优化方法
US20230229560A1 (en) * 2022-01-19 2023-07-20 Micron Technology, Inc. Method and system for off-line repairing and subsequent reintegration in a system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US164513A (en) * 1875-06-15 Improvement in sad-iron heaters
JPH10222999A (ja) 1997-02-03 1998-08-21 Fujitsu Ltd 半導体試験方法及び装置
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
US6011734A (en) * 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
JP2000348498A (ja) 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体試験装置
JP2001006388A (ja) * 1999-06-23 2001-01-12 Toshiba Corp 冗長回路内蔵半導体記憶装置
JP2001043698A (ja) 1999-08-03 2001-02-16 Hitachi Ltd 内蔵メモリアレイの自己検査回路および自己検査方法
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
US6795942B1 (en) * 2000-07-06 2004-09-21 Lsi Logic Corporation Built-in redundancy analysis for memories with row and column repair

Also Published As

Publication number Publication date
KR20020093642A (ko) 2002-12-16
US7178072B2 (en) 2007-02-13
JP3878062B2 (ja) 2007-02-07
US20030005353A1 (en) 2003-01-02
CN100458743C (zh) 2009-02-04
DE10225381A1 (de) 2003-02-13
CN1409323A (zh) 2003-04-09
JP2003059292A (ja) 2003-02-28
KR20080110710A (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
TW561490B (en) Methods and apparatus for storing memory test information
US7350119B1 (en) Compressed encoding for repair
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
JP2002269997A (ja) 半導体メモリ装置とそのリペア解析方法
KR101133689B1 (ko) 리페어 분석 장치 및 방법
JP2009163790A (ja) オンチップ不良情報解析装置及びオンチップ不良情報解析方法
US8908436B2 (en) Method and device for storing and reading reliable information in a NAND array
JP2000311497A (ja) 半導体記憶装置
US6829722B2 (en) System and method of processing memory
US6836438B2 (en) Method and apparatus for dynamically hiding a defect in an embedded memory
JP2001035192A (ja) メモリ搭載集積回路およびそのテスト方法
KR20030085466A (ko) 반도체 집적 회로 장치
JP2000156095A (ja) 半導体メモリ試験方法及びその装置
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
US8694838B2 (en) Cache memory, processor, and production methods for cache memory and processor
WO2002101749A9 (en) Methods and apparatus for analyzing and repairing memory
JP2001023397A (ja) 半導体メモリのテスト方法及び半導体メモリ
TWI249170B (en) Semiconductor storage device and evaluation method
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
US7257733B2 (en) Memory repair circuit and method
JPH07335000A (ja) 不揮発性メモリ
KR100959055B1 (ko) 프로그램 가능한 자체 테스트가 통합된 내장 메모리 장치및 시스템과 그의 자가 복구 방법
JP2001101896A (ja) 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置
US20070118778A1 (en) Method and/or apparatus to detect and handle defects in a memory
JP2003194890A (ja) 故障解析方法、故障解析支援装置および故障解析支援プログラム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent