CN101919161B - 具有有效供电的多范围和本地化检测的系统和电路 - Google Patents

具有有效供电的多范围和本地化检测的系统和电路 Download PDF

Info

Publication number
CN101919161B
CN101919161B CN2008801250755A CN200880125075A CN101919161B CN 101919161 B CN101919161 B CN 101919161B CN 2008801250755 A CN2008801250755 A CN 2008801250755A CN 200880125075 A CN200880125075 A CN 200880125075A CN 101919161 B CN101919161 B CN 101919161B
Authority
CN
China
Prior art keywords
voltage
input
power supply
circuit
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801250755A
Other languages
English (en)
Other versions
CN101919161A (zh
Inventor
丹尼尔·P·古延
史蒂夫·X·奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101919161A publication Critical patent/CN101919161A/zh
Application granted granted Critical
Publication of CN101919161B publication Critical patent/CN101919161B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

提供用于自动和/或本地调整供电有效检测的方法和系统。在一类实施例中，本地通电复位电路被包括在各个供电岛中；在另一类实施例中，取决于所检测的接口电压电平，通电复位电路自动被重新编程以使用相同的电路用于任一情况下的供电有效检测。

Description

具有有效供电的多范围和本地化检测的系统和电路
技术领域
本申请涉及低功率(low-power)集成电路(以及包括低功率集成电路的方法和系统)，更具体地涉及必需能够与多个外部供电电压相接口(interface)的低功率集成电路(以及包括这种集成电路的方法和系统)。
背景技术
数字集成电路的基本要求之一是某种方式来避免以不适当的电源电压工作。当供电电压太低时，某些数字电路可能进入不可预知的状态。利用可编程的二进制逻辑，这种不可预知的状态可能导致设备被锁闭并不可操作。
为了避免这样，集成电路很普遍地包括用于检测电源电压是否处于其有效范围内的专用电路。这种电路通常被称为“通电复位”或POR电路，因为它们通常在一上电(power up)时就采用(assert)复位信号。当POR电路检测到电源电压处于其有效范围内时，其停止采用复位信号。然后集成电路中的逻辑可以开始可靠地执行其操作，因为它是从已知的初始状态启始的。二进制逻辑是可预测的，而没有由于在范围外的电压而产生的逻辑波动。
通常通过在芯片上包括带隙电压基准来实现POR功能。带隙电压基准在一接收到足够的电压时就输出固定的基准电压。将该固定的基准电压与当前电源电压的分压比例(divided-down fraction)相比较以确定电源电压是否在芯片的有效范围内。通常，该比例由一对电阻器确定。因为固定基准的值近似为1.23V并且不可控制，因此该比例的值确定了所检测的电源电压。
在接口电路中，类似地不希望在电源电压仍然在上电到在芯片的工作范围内的有效电平时开始数据操作。这可能导致在开始传输时位或块的不可预测的损失、或者在接收机处的状态误差。
发明内容
本申请公开了多接口供电岛中的供电筛选(power screening)的新方法。具有供电岛架构的芯片可以具有在可变条件下开启和关闭的芯片的部分。在一类实施例中，供电岛被包括在能够与不同接口通信的数据模块中，所述不同接口通过使用电压检测电路来确定是否出现了在工作范围之外的、来自外部源的较高的电压而工作在不同电压处。如果出现了较高的电压，则在适当的较高范围内测试其有效性。在另一类实施例中，不同的供电岛每个包括其自身的供电有效检测电路，用于本地的供电有效测试。在许多实施例中，特别是在具有多接口能力的可便携数据模块中，将这些想法相互组合。
在各种实施例中所公开的多种创新提供了至少以下优点中的一个或多个：
对多电压接口要求的系统适应性。
更简化的架构，因为各个设计块可以被定制用于其供电有效的适当要求。
当可以放置或复制各个供电岛而不用担心供电有效性的外部管理时，设计更简单。
可以在没有不必要的延迟的情况下进行上电。
在其中芯片周围布设单个基准电压的实施例中，没有来自本地(每个动态供电岛)供电监视器的附加的静态功耗。
附图说明
将参考附图描述所公开的发明，附图示出了本发明的重要的样例实施例，并通过引用被并入本发明的说明书中，在附图中：
图1示意性示出了自动切换的通电复位电路；
图1A示出并入了图1的电路的集成电路的框图；
图1B示出了图1A的集成电路的供电岛的图；
图1C示出了非USB模式下的集成电路的不同部分的供电状态；
图1D示出了USB模式下的该集成电路的不同部分的供电状态；
图2示出图1的电路的实施例方式的进一步的细节；
图3示出用于岛配置的供电岛控制寄存器；以及
图4示出数据模块的一个实施例。
具体实施方式
将具体参考当前优选的实施例(通过例子但不是限制)描述本申请的许多创新的教导。
图1示意性示出了自动切换的通电复位(POR)电路。在此例子中使用的信号名称示出了此电路将如何连接成图1A和图1B的完整的设计，但是这些示例的连接和标签不是用于实践公开的发明所必需的。
与USB(通用串行总线)主机供电101的外部连接被匹配的电阻器R1102和R2103分压以在经过USB主机供电线107到模拟复用器104的输入11处产生分压的电压，其可与来自带隙基准电压生成器105的1.23V的基准电压相比较。在此示例实施例中，该分压的电压还被提供给USB供电检测器块106。如果电力出现在USB主机供电线107上，则USB供电检测器块106将USB开启(On)信号经过信号线108提供给模拟复用器104，该信号致使模拟复用器104选择在USB主机供电线107上的来自R1/R2节点(102/103)的分压的电压。SD/MS(安全数字/记忆棒)主机供电110类似地被电阻器R3 111和R4 112分压以通过SD/MS主机供电线113在模拟复用器104的输入10处产生第二分压的电压。如果没有出现经过信号线108到模拟复用器104的USB开启信号，则模拟复用器104将选择在SD/MS主机供电线113上的来自R3/R4(111/112)节点的分压的电压。
滞后(hysteretic)比较器116照常规工作，将在信号线114上的、其从模拟复用器104接收的任何分压的电源电压比例与在信号线115上接收的来自带隙基准级的电压相比较。滞后比较器116产生主机POR逻辑信号117，该主机POR逻辑信号117指示来自主机电路的供电是否在规定内。如果主机供电不是有效的，该逻辑信号防止依赖于主机供电的组件工作。已知非常多种类的电路用于实现此比较器，并且其任意一个可用在图1的电路中。
示例集成电路
图1A示出了有利地包括图1的电路的集成电路的图，而图1B示出了图1A的集成电路示例实施例的供电岛图。
图1A的示例实施例是提供三个不同的外部接口的多功能闪存控制器。此实施例的显著特征(不是要求保护的本发明所必需的)包括：
安全闪存控制器后端，其提供有对经过三个主机接口(SD/MMC(安全数字/多媒体卡)120、USB(通用串行总线)121和MS(记忆棒)122)的数据传递，尽管一次仅使用一个主机接口。
分区成六个电压岛(SD/MMC(主机接口模块)120、USB HIM 121、MS HIM 122、一直开启(后端、MRAM(磁随机存取存储器)、焊盘控制和供电管理)123、ORAM(层叠(overlay)随机存取存储器)116和密码引擎125。
无论待机还是激活，不存在来自两个断电(powered-down)的主机接口中的逻辑的功耗开销。通过开关126将具有断电的主机接口的供电岛或者关闭的岛(OFF Island)与电源电压源(VCC)和地(GND)隔离，因此没有电流可以流动。
使用开关127将具有ORAM 124和密码引擎125的供电岛切换为开(ON)或关(OFF)。
对于每个岛(除了“一直开启”之外)利用受控的模拟供电开关可以实现部分芯片断电的功能，并且隔离门(gate)可以用来防止来自断电的岛的无效信号到达通电的岛的输入。
动态岛控制可以在待机期间将ORAM 124和密码引擎125模块断电以达到对于待机电流的规格(spec)要求(SD/MMC表示最小规格)。
模拟块待机节电的寄存器(register)控制包括调压器和振荡器待机/禁用/低供电模式。
顶级逻辑检测和配置与后端的单主机接口，并将剩余的两个主机接口电压岛断电。检测结果寄存器对固件引导ROM(FIRMWARE boot ROM)是可用的。
优选地，动态受控的各个供电岛(例如密码引擎125和ORAM 124)每个包括其自身的POR电路，用于检测对该岛的供电是否有效。这些电路可以被植入供电岛内，并可以包括多个POR以确保遍及该供电岛的完全有效的供电。该芯片必需对主机电源供电调压以对内部逻辑提供1.2V的核心电压。在SD、MMC或MS工作模式下，主机提供3.3V或1.8V的供电。在许多实施例中，电流的一部分对芯片(VDDH 130等)上的输入/输出(I/O)焊盘和任意的外部存储器供电，而剩余部分由内部核心调压器调压以向芯片上的核心逻辑提供1.2V的供电。
在对USB所绘的示例芯片中，在核心调压器之前需要另外的调压步骤。USB主机(即VDDH USB)130向5-3.3调压器(REG)129提供5V的供电，该供电被调压到3.3V，然后被提供给以上提及的内部核心调压器，并且在USB模式下，5-3.3调压器129的3.3V的输出(即Vout 128)被提供给USB PHY(物理层)。当不存在5V的VDDH USB130时，使用开关(SW)126切换供电总线以隔离USB PHY 131和USB HIM 121模块。
当在USB主机接口上检测到5V供电(例如3.3伏特)时，模拟组件接口(ACOMP)132控制该切换来选择USB模式，以配置用于USB模式的电力传送。ACOMP可以具有POR，并且所产生的逻辑可以在确定USB供电何时被认为是稳定以及由此何时发生USB切换以对USB HIM 121通电时担当重要角色。ACOMP 132还检测VDDH MS SD 1333.3或1.8V供电电压，以配置用于MS或MD模式操作，控制USB开关137和开关126。ACOMP 132还支持基于双电压逻辑输入135的3.3V或1.8V的双电压供电。当基于MS选择逻辑输入136检测到适当的3.3V或1.8V时，ACOMP 132逻辑配置用于SD或MS模式。SBLK逻辑模块136为密码引擎125提供辅助功能。
如果USB供电正被使用，则可以自动检测芯片上电源供电检测。如果这样，其将USB主机供电传送到适当的内部调压器和逻辑块。如果相反，则芯片工作在SD/MS模式下，开关将阻止供电流回USB，并且只出现传送到适当的调压器和由SD/MS模式使用的逻辑块的电力。
当USB主机供电活动时，这由(反相器)比较器检测，然后(反相器)比较器接通单向电源开关，使得由5-3.3V调压器产生的3.3V供电可以被传送到另一调压器，该另一调压器可用于产生核心逻辑所需的1.2V供电。另外，将采用(assert)输出指示符“usb_on”137，并将选择用于USB操作的正确主机接口逻辑。但是，如果芯片未从其USB供电端口而是从其SD/MS端口接收电力，则(反相器)比较器将断开开关，并仅使SD/MS供电用于产生SD/MS核心接口逻辑所需的1.2V。
POR电路可以被实现为检测3.3V或1.8V的源，并可以由此工作。尽管核心逻辑将仅接收调压的1.2V电力，但是POR可以被配置为检测3.3V或1.8V供电，以将芯片岛复位直到达到适当的电压。这是防止当供电电压实际是3.3V时电路试图基于1.8V的供电而工作所必需的。
供电岛
图1B的示例实施例是如图1A所示的供电岛的一种集成电路实施方式。电压岛指的是芯片的如下部分：其被电耦接以与芯片的其他区域独立地选择性通电/断电，以最小化在非工作、待机或测试模式期间的总用电。该架构目标实现用于可以被最干净地关闭的块的电压岛。五个块被标识为电压岛：USBHIM 141、SD HIM 142、MS HIM 143、加密引擎145和ORAM 146。包括所有剩余的系统RAM 144、模拟块(ACCOMP)147和148以及主逻辑149在内的所有剩余逻辑总是开启。更少或者另外的块是可能的。
静态HIM选择
三个供电岛块141、142、143表示三个不同的主机接口。在一个样例实施例中，它们被实现为静态供电岛，使得在该设计中一次仅一个HIM活跃。例如，对于SD产品配置，整个USB HIM 141和MS HIM 143可以在FW引导时间被静态(或永久)断电。在这种情况下，不需要在提供在这三个HIM之间的动态切换，因此，该设计在通电时可以实现静态HIM配置，并且在不采用(de-assertion)POR时，仅一个所选HIM将被永久配置，直到下一个全供电周期(full power cycle)。在任何情况下，可以在所有的HIM供电岛中实现POR。
在一个示例实施例中，可以在硬件中自动处理HIM岛控制。从固件的观点来看，在通电后，静态岛配置完成，并且结果已经变成三个控制器类型(SD/NMC或MS或USB)之一，且相应的HIM_ON位被设置在供电岛控制寄存器中(见图3)。
到CPU摆脱(come out of)其POR的时间、并且固件(ROM)正在执行时，正确的主机接口是可用的(其岛被通电)，并且固件读取HIM ID寄存器，并开始执行用于该接口的适当代码。在CPU(未示出)中的供电岛控制寄存器150确定打开(open)哪些供电开关以将1.2V核心电压供电给指定的岛。
注意，在此示例实施例中，BE3主逻辑岛149必需开启，用于对CPU供电，因此使得在CPU中的固件(ROM)能够引导系统。该位被认为是被保留的，因为BE3主逻辑岛149包括所有的供电岛控制逻辑并一直是开启的，并且不能通过该寄存器或其他方式断开。其他实施例可以支持BE主逻辑岛149的断电，且“永久开启”供电岛控制被分离出。
参考图3，供电岛控制寄存器的低阶三位(USB_HIM_ON 305、MS_HIM_ON 310、和SD_HIM_ON 315)由如上所述的硬件来设置，并且在此示例实施例中被认为是只读的。可以通过选择优先位(OVERRIDE bit)320来分配各值。
在此示例实施例中，两个位CRYP_ON 325和RAM2_ON 330不是硬件控制的，并且不需要设置优先位(OVERRIDE)。而是，对于以下描述的动态岛切换，它们是固件控制的。位340被保留，但在某些其他实施例中，其可以控制被分配了BE_ON的BE主逻辑岛。位435被保留。
动态岛控制
另一方面，在图1B右侧是表示密码模块和层叠RAM(ORAM)的两个块145和146。芯片引导，且这两个岛断电以最小化启动功耗。在进入可操作模式时，则一旦要求，固件可以使能这些岛。尽管通过在通电时静态地对两个未使用的HIM断电来降低某些待机电力，但是通过对这两个大块145和146断电来实现大量的待机省电。
密码引擎
密码引擎145是已经被集成到芯片架构中的硬件加速的安全引擎。该模块包含整个芯片设计的逻辑的几乎一半，并消耗相应量的电力。在此实施例中该模块被设计为断电使得不需要状态保留。密码引擎145块取得密钥并将其存储在不会由于断电而丢失的非易失性存储器(NVM)150中。在此实施例中，在“一直开启”区域中实现NVM 150，并将一直保持通电。当密码引擎145被断电时，没有安全操作可以执行。尽管安全密钥被保留在NVM 150中，但是存取该密钥的电路在密码引擎145中，该密码引擎145必需对需要密钥的任何操作通电。
ORAM
ORAM 146是用于控制固件的层叠RAM。在示例实施例中，此ORAM由出现在控制器中的整个RAM的将近一半组成。ORAM 146通常用于代码层叠分页(paging)。在样例实施例中，系统固件将岛管理代码(断电和通电例程)置于其他“一直开启(ALWAYS-ON)”存储器中，使得其立即可用于响应摆脱睡眠模式的主机命令。注意，当ORAM 146断电时，RAM单元的内容将丢失(discharge)，并且所存储的值将变成未知并随机的。因此，当ORAM 146通电时，内容应被认为无效，并且必须被丢弃。ORAM 146内容可以通过流入如需要的各部分中而被恢复，因此ORAM 146岛通电和再加载时刻并不直接影响关键固件响应时间。
在此示例实施例中，不同于完全由芯片硬件控制的静态HIM岛141、142、143配置，对于密码145和ORAM 146岛的动态控制包括硬件控制和需要固件控制的状态寄存器。这提供了在供电岛实现方式方面的更大灵活性。以下列出了此布置所提供的一些优点：
允许供电岛使用的充分可编程性。如具体实现方式需要，任何实现方式可以选择以断电密码145、ORAM 146两者或者都不断电。通过将此特征与接口类型(例如SD、USB、MS)分开，在这三个类内的不同子变型可以折衷用于可能的性能的省电和/或复杂性的收益。
固件完全地控制何时进入省电模式，选择首先完成操作，或者它可以开始关掉一个岛同时结束在另一个岛上的活动。另外，可以以任意顺序接通(turnon)/断开(turn off)这两个岛。
因为对这两个块断电和通电极大地影响待机电流，该固件可以优化如何利用针对稳定(settling)时间的精细定时控制以及对剩余的芯片逻辑的影响、来通过模拟供电开关移除或施加电力。
逻辑隔离、时钟选通(clock-gating)和POR机制被提供给每个岛，并可以包括在供电岛上的多个POR电路。固件具有通过可编程寄存器对这些机制的顺序和使用的控制。
岛控制机制
一旦逻辑和RAM已经被逻辑分区到离散的岛中，必需添加几个机制来控制这些岛并使能在如下需要的模式配置和条件下进行待机省电：
系统核心供电选通和控制(主机供电调压和模拟供电隔离开关)。
产品包装检测(SD/MMC、USB或MS模块配置)。
逻辑门隔离控制(开启的(ON)岛与(一个或多个)关闭的(OFF)岛隔离的效果)(在此实施例中，电压隔离单元155实现了逻辑门隔离)。
系统核心供电选通和控制
在此示例实施例中，芯片处理三个主要的供电功能：
来自(3.3V或1.8V的)SD/NMC或MS主机或来自(5V的)USB主机的主机供电的调压。
基于对密码145和ORAM 146供电岛的静态(产品配置)和动态岛控制(用于待机挂起和恢复)将供电线切换到所需的供电岛。
岛供电切换控制和状态-模拟供电切换必须最小化对系统核心供电的影响。(在此实施例中，数字地控制的模拟供电开关156实现了供电切换)。
主机供电调压
图1C和图1D示出了供电的进一步细节。在图1C的示例实施例中，示出了在非USB模式下的操作。该芯片调整主机供电以对内部逻辑提供1.2V的核心电压。
在SD、NMC或MS模式下，主机提供3.3V或1.8V的供电。该电流的一部分对该芯片上的I/O焊盘(VDDH 160、VDDF 161)以及外部NAND存储器162供电，而剩余的电流由内部核心调压器163调压以向核心逻辑(VIN_CORE 164)提供1.2V的供电。
在非USB模式下，SD/MMC或MS主机提供3.3或1.8V供电165(VIN_CORE 164)，其被供给核心调压器163。在USB模式下，USB主机166需要在核心调压器163之前的附加的调压步骤。USB主机166提供5V的供电(VIN_53 167)，其首先被5-3.3调压器190调压到3.3V，然后被提供给上述的内部核心调压器163。
另外，当在USB模式下，在芯片外(分别在VOUT_53 168和VOUT_CORE169上)驱动5-3.3调压器168的3.3V输出和核心调压器163的1.2V输出，在那里这些电压被滤波器175、176和177过滤，然后被提供给USB PHY 170供电输入(A3V3 171、A1V2 172和D1V2 173)。
在图1C的示例实施例中，示出了非USB模式下的操作。SD/MMC或MS主机165向核心调压器163供电。不需要USB振荡器(OSC 1178)，因此开关179断开。第二振荡器(OSC2 180)关闭，并且USB开关181断开。5/3V调压器190关闭。PHY接口(3.3V)170被断电，因此USB PHY核心开关181被断开。主要FD焊盘182活动，并且FD_DUP焊盘183不活动。
图1D示出了当USB HIM活动时的供电状态。该芯片调整主机供电以对内部逻辑提供1.2V的核心电压。5/3V调压器190开启，并且USB开关181闭合。5/3V调压器190向核心调压器163供电，并且随着开关179闭合，USB振荡器OSC1 178活动。USB物理接口PHY(3.3V)开启，并且USB PHY核心开关181闭合。一些主要的FD焊盘182关闭，并且副FD_DUP焊盘183开启。
主机供电和调压供电的切换
如上所示，两个类型的配置(SD、NMC、MS相对于USB)必需利用共享的供电路径来恰当地运作。可以利用指定为SD+的第三模式。在SD+配置中，SD和USB供电接合装置(hookup)在统一的包装中同时工作，因此，对于管理各种供电选择带来进一步的挑战。
为了限制在不支持USB的实现方式中的活动和待机电流，当没有出现5V的主机供电时，切换供电总线以隔离USB PHY和USB设备核。
对于每个实现方式，对于未被使用的两个HIM岛切断1.2V核心电压。
可以动态地独立地接通或切断密码块145和ORAM块146以节省待机电力。
USB HIM供电切换
模式检测基于被施加到ACOMP_54148或者ACOMP_3-1.2147的电力。ACOMP逻辑确定当前选择了哪个单个的主机接口(MS、SD/MMC或USB)。
供电岛-岛切换
一旦确定了模式，ACOMP逻辑将使能用于该模式的适当的电压岛。
隔离单元
隔离单元155在被接通时防止未定义的浮置逻辑状态从未供电的岛传播到芯片的其余部分。隔离单元在被使能时将分开源点和目的地点，并呈现固定的高电压(逻辑1)或者固定的低电压(逻辑0)值，或者在(基于锁存的)信号上保持最后一状态。当隔离单元被禁用时，该单元将仅使得输出信号状态在源和目的地之间通过。
存在两个分离的隔离单元控制寄存器(岛输入、岛输出)。
在岛的输入处的隔离单元将总是基于“逻辑0”的单元，使得当该岛被断电时，在断电的输入处不存在电压。
基于有利状态(benign state)来选择在岛的输出处的隔离单元，使得当该岛被关闭时，相应的目的地岛输入将仍看得到有利状态。
来自供电岛的固件问题
固件必须管理密码岛145供电禁用/使能以达到SD待机模式限制。固件必须管理对于ORAM岛146的代码恢复(再加载)，对于SD待机模式，该ORAM岛146也必须被断电。
图2示出了图1的电路的实现方式的进一步的细节。在此实施例中，USB供电检测器块仅是反相器206，因此一旦量VUSB_SupplyR2/(R1+R2)升高到N沟道阈值电压VTN以上，该反相器206就将低有效输出(active-low output)提供给下一反相器级。因为VTN通常是带隙基准电压VBG的一半(或更少)，这意味着被反向的电压USB ON(开启)将在主机POR信号到达有效值之前很早就开始出现。通常，通电复位信号是低有效，即芯片或电路被POR信号的低值保持在复位。
该附图还示出了USB主机供电201和SD/MS主机供电202连接之间的关系的一些细节。USB主机供电201(标称5V)驱动调压器203，该调压器203从该USB主机供电201得到调压的3.3V供电。如果USB_On 215高，则图示的大的PMOS旁路开关204将被(在前的低电压)接通，使得调压器203的输出被连接以驱动SD/MS主机供电202连接。该线路又向包括两个晶体管213和电阻器214的内部调压器馈送。由电阻器215和216形成的电压分压向晶体管213的栅极供电。
与后端的多HIM接口
图3的样例实施例提供了与单个后端(BE)连接的三个晶片(die)级可选的HIM接口(前端)。这通过如下的与BE的两个可用内部接口来提供：
用于CF 351、MS 352和SD/NMC设备控制器353的HDMA 320(主机直接存储器存取)接口，以及
用于USB设备控制器354的BVCI 330(基本虚拟组件接口)总线。与BMU的BVCI端口330专用于USB设备控制器，但是SD/MMC HIM和MSHIM 352的HDMA 320接口必须被复用340到BMU中的单个HDMA端口。
此样例实施例包括静态和动态岛两者。如果静态岛对应于未被选择的操作的模式，则静态岛在工作时总是关闭。
数据模块
图4示出了数据模块。该数据模块包括NAND闪存和控制器。在此样例实施例中，该控制器提供在模块的连接器处的USB接口以及具有适当标准的与存储器芯片的接口。
根据各种公开的实施例，提供了：一种集成电路，包括：多个供电岛，独立地连接以接收可中断的供电电压；供电岛中的多个供电岛每个包括相应的本地供电有效测量电路，并且还包括被连接以有条件地被所述相应的供电有效测量电路禁用的核心电路；其中，在至少一个所述供电岛中，所述相应的供电电压可以采取至少两个有效范围中的任何一个，并且所述相应的供电有效测量电路包括自动电压缩放(scaling)以测试所述有效范围中的任何一个。
根据各种公开的实施例，提供了：一种集成电路，包括：多个供电岛，独立地连接以接收可中断供电电压；所述供电岛中的多个供电岛每个包括相应的本地供电有效测量电路，并且还包括被连接以有条件地被所述相应的供电有效测量电路禁用的核心电路。
根据各种公开的实施例，提供了：一种集成电路，包括：多个供电岛，独立地连接以被通电或断电；其中所述供电岛中的一个或多个是可以在不同的工作模式下接收多个可能的供电电压的双电压供电岛；每个所述双电压供电岛包括选择电路，该选择电路根据在外部连接处出现了什么电压而不同地自动缩放供电电压输入以产生缩放的电压；以及滞后比较器，其测量所述缩放的电压，并由此输出供电有效信号。
根据各种公开的实施例，提供了：一种集成电路，包括：供电控制电路，其被连接以独立地允许或不允许对多个供电岛的供电；所述供电岛中的多个供电岛每个包括相应的本地供电有效测量电路，并且还包括被连接以有条件地被所述相应的供电有效测量电路禁用的核心电路；其中所述供电岛中的一个或多个是可以在不同的工作模式下接收多个可能的供电电压的双电压供电岛；每个所述双电压供电岛包括选择电路，该选择电路根据在外部连接处出现了什么电压而不同地自动缩放供电电压输入以产生缩放的电压；以及滞后比较器，其测量所述缩放的电压，并由此输出供电有效信号以使能或禁用在相应的供电岛内的核心电路。
根据各种公开的实施例，提供了：一种集成电路，包括：比较器，被连接以相对于基准电压来测试输入电压；至少两个外部供电电压连接；以及检测电路，被连接以检测在所述外部供电电压连接中的第一连接上的电力，以及提供相应的逻辑输出；以及复用器，其根据所述逻辑输出将所述输入电压连接到在所述外部供电电压连接上的电压的第一比例，或者连接到在所述第二外部供电电压连接上的电压的第二比例；所述比较器可操作地被连接以提供供电有效信号。
根据各种公开的实施例，提供了：一种便携数据模块，包括：存储器芯片；以及存储器控制器芯片，其被连接到外部接口端并且还被连接以控制所述存储器芯片，且该存储器控制器芯片包括供电控制电路，该供电控制电路被连接以独立地允许或不允许对所述控制器芯片上的多个供电岛的供电；所述供电岛中的多个供电岛每个包括相应的本地供电有效测量电路，并且还包括被连接以有条件地被所述相应的本地供电有效测量电路所禁用的核心电路；其中所述供电岛中的一个或多个是可以接收来自所述外部端的至少一个的多个可能的供电电压的双电压供电岛；每个所述双电压供电岛包括选择电路，该选择电路根据在外部连接处出现了什么电压而不同地自动缩放供电电压输入以产生缩放的电压；以及滞后比较器，其测量所述缩放的电压，并由此输出供电有效信号以使能或禁用在相应的供电岛内的核心电路。
根据各种公开的实施例，提供了：一种通电复位电路，包括：电压检测电路，被耦接到至少两个外部供电输入，所述电压检测电路被配置为检测在接收来自外部源的供电的所述外部供电输入中的第一输入处的电压；复用电路，其可操作地将所述外部供电输入中的所选输入耦接到测试节点；以及比较器，具有耦接到基准电压的第一输入、链接到所述测试节点的第二输入、以及由此提供供电有效信号的输出；由此所述供电有效信号可以在来自任一外部源的电压达到相应有效电平时使能核心电路操作。
根据各种公开的实施例，提供了：一种用于操作集成电路的方法，包括以下动作：在芯片上供电控制电路中，独立地允许或不允许对多个供电岛的供电；在所述供电岛的多个供电岛中，本地地进行供电有效测量，并根据所述相应的供电有效测量来有条件地禁用所述相应供电岛的相应核心电路；以及在所述供电岛的一些双电压供电岛中，检测出现了至少两个有效供电电压范围中的哪个，并根据此执行所述供电有效测量。
根据各种公开的实施例，提供了：一种用于操作集成电路的方法，包括：针对基准电压比较输入电压；检测在电压检测电路上的两个外部连接中的第一连接上的电力与否存在，以提供逻辑输出；并如由所述逻辑输出所确定的，通过将所述输入电压连接到在所述第一外部连接上的电压的第一比例或者连接到在所述第二外部连接上的电压的第二比例来执行所述比较步骤；以及根据受所述连接步骤影响的所述比较步骤来提供供电有效输出。
根据各种公开的实施例，提供了：一种用于验证对具有多个供电岛的集成电路的供电的方法，包括：使用一个或多个逻辑控制的开关来选择一个或多个供电岛以通电；以及在供电岛内，使用供电验证电路来控制逻辑操作以验证输入电压，其中所述供电验证电路使用比较器来针对基准电压来测试所述输入电压的比例，检测在所述外部连接中的第一连接上的电力是否存在，并由此切换对所述比较器的输入以改变所述比例；其中在其所述集成电路的至少一个所述供电岛中，所述集成电路是多供电电压兼容的。
根据各种公开的实施例，提供了：一种用于验证供电岛上的电压的方法，包括：使用一个或多个逻辑控制的开关来选择一个或多个供电岛以通电；以及在一个供电岛内，使用通电复位电路控制所述至少一个供电岛的逻辑操作，以验证在其处接收的供电电压；其中所述通电复位电路针对得到的基准电压来测试所述输入电压的比例；检测与所述一个供电岛的至少两个外部供电输入连接中的第一连接上的电压的存在或不存在，并重新配置所述通电复位电路以改变所述比例并由此连接到所述两个外部供电输入连接的所选的一个连接。
根据各种公开的实施例，提供了：一种集成电路，包括：比较器，被连接以针对得到的基准电压来测试输入电压；至少两个外部供电输入连接，连接到检测电路，所述检测电路检测所述外部供电连接中的提供逻辑输出的第一连接上的电力；逻辑开关，其根据所述逻辑输出将所述输入电压连接到所述第一外部连接上的电压的第一比例或者连接到在所述第二外部连接上的电压的第二比例；所述比较器可操作地被连接以提供供电有效信号。
根据各种公开的实施例，提供了：一种用于确保用于数字电路的逻辑操作的有效供电的电路，包括：第一比较器，在第一输入处接收来自所选电压源的第一测试电压信号，并在第二输入处接收基准电压；以及所述比较器产生逻辑输出信号以指示用于连接到有效的第一电压源或者有效的第二电压源中的任一个的有效电压范围，所述连接的电压源向内部核心逻辑供电。
根据各种公开的实施例，提供了：一种通电复位电路，包括：电压检测电路，耦接到至少两个外部供电输入，所述电压检测电路被配置为检测在首先接收来自外部源的供电的输入处的电压；比较器，具有耦接到基准电压、即输出供电复位信号的第一输入、和链接到至少两个外部供电输入的第二输入；逻辑控制切换电路，其将比较器的第二输入耦接到首先接收来自外部源的供电的所述输入，所述第二输入上的电压按比例地来源于外部源；以及所述输出供电复位信号基于从外部源得到的电压达到有效电平而供电有效信号。
根据各种公开的实施例，提供了：一种通电复位电路，包括：电压检测电路，耦接到至少两个外部供电输入，所述电压检测电路被配置为检测在首先接收来自外部源的供电的输入处的电压；比较器，具有耦接到基准电压、即输出供电复位信号的第一输入、和链接到至少两个外部供电输入的第二输入；逻辑控制切换电路，其将比较器的第二输入耦接到首先接收来自外部源的供电的所述输入，所述第二输入上的电压按比例地来源于外部源；以及所述输出供电复位信号基于从外部源得到的电压达到有效电平而供电有效信号。
根据各种公开的实施例，提供了：一种有效电压检测电路，包括：比较器，具有来自模拟复用器的第一输入和来自基准电压源的第二输入，所述比较器产生通电复位信号输出；模拟复用器，具有按比例地来自第一电压源的第三输入、按比例地来自第二电压源的第四输入、来源于所述第一电压源或所述第二电压源中的一个的第一输出；供电检测器，耦接到所述第二电压源，并向模拟复用器提供第五输入，其中当所述供电检测器检测到来自第二电压源的阈值电压时，向第五输入产生通电信号；以及所述模拟复用器通过选择第四输入并在未出现通电信号时选择第三输入来对通电信号第五输入作出反应，所选的输入电压信号在第一输入处被接收，由此当第一输入电压达到规定的电平时，发生供电复位信号输出。
根据各种公开的实施例，提供了：一种用于操作集成电路的方法，包括：针对基准电压比较输入电压；检测在电压检测电路上的两个外部连接中的第一连接上的电力的存在与否，以提供逻辑输出；如由所述逻辑输出所确定的，将所述输入电压连接到在所述第一外部连接上的电压的第一比例或者所述第二外部连接上的电压的第二比例。
根据各种公开的实施例，提供了：一种用于验证对具有多个供电岛的逻辑电路的供电的方法，包括：使用一个或多个逻辑控制的开关来选择一个或多个供电岛以通电；使用通电复位电路来控制供电岛的逻辑操作以验证阈值输入电压；使用比较器来针对得到的基准电压来测试所述输入电压的比例；配置比较器以测试至少两个外部供电输入连接，以及电压检测电路被连接以检测所述外部连接中的第一连接上的电力的存在；以及提供切换逻辑，该切换逻辑根据所述电压检测电路的逻辑输出将所述输入电压连接到所述第一外部连接上的电压的第一比例或者连接到在所述第二外部连接上的电压的第二比例，且所述比较器可操作地被连接以在检测到阈值电压时产生供电有效信号。
根据各种公开的实施例，提供了：一种用于验证供电岛上的电压的方法，包括：使用一个或多个逻辑控制的开关来选择一个或多个供电岛以通电；使用通电复位电路来控制供电岛的逻辑操作以验证第一供电岛上的有效输入电压；使用比较器来针对得到的基准电压来测试所述输入电压的比例；配置比较器以测试与第一供电岛的至少两个外部供电输入连接，以及电压检测电路被连接以检测所述外部连接中的第一连接上的电力的存在；以及提供切换逻辑，该切换逻辑根据所述电压检测电路的逻辑输出将所述输入电压连接到所述第一外部连接上的电压的第一比例或者连接到在所述第二外部连接上的电压的第二比例，且所述比较器可操作地被连接以供电有效信号并允许对第二供电岛的逻辑操作。
修改和变型
如本领域技术人员将认识到的，可以极大范围的应用之上修改和变化在本申请中描述的创新的概念，因此本专利主题的范围不受给出的任何具体示例教导限制。意要包含落在所付权利要求的精神和宽广范围内的所有这种替换、修改和变型。
例如可以向例示的各种电路添加另外的级，同时仍然保留上述逻辑和/或功能关系。可以对于整个岛或者岛的部分实现POR。还可以实现POR以在允许通电前确保另一个岛利用有效的供电而工作。
注意，可以将由通电复位电路提供的输出信号更一般地描述为供电有效信号，且通电复位电路本身确实可以被描述为供电监视或者供电验证电路的例子。如上所述的“通电复位”信号的使用在复杂的数字逻辑中是极普通的，但是替代地可以使用用于避免不可预测的状态的其他方案。(例如，该信号可以被描述为“使能”或“禁用”信号，这不仅取决于其如何连接，而且取决于其如何构思。)
还参考了以下共同拥有并在共同审查中的美国专利申请，其每个通过全部引用被合并于此：60/934936，提交于2006年12月31日；60/921507，提交于2006年12月31日；60/934918，提交于2006年12月31日；60/934917，提交于2006年12月31日；60/999760，提交于2006年12月31日；60/934923，提交于2006年12月31日；60/934937，提交于2007年1月1日；60/921508，提交于2007年1月1日；11/618849，提交于2006年12月31日；11/618852，提交于2006年12月31日；11/618865，提交于2006年12月31日；11/618867，提交于2006年12月31日；11/649325，提交于2006年12月31日；11/649326，提交于2006年12月31日；11/________，提交于2007年12月28日(SDD-1093，“Systems and Circuits with Multirange and Localized Detection of Valid Power(具有多范围和有效供电的本地化检测的系统和电路)”)；11/________，提交于2007年12月28日(SDD-1100，“Optionally Bonding Either Two Sides or MoreSides of Integrated Circuits(可选地结合两侧或多侧的集成电路)”；以及11/_______，提交于2007年12月28日(SDD-1102，“Exclusive-Option Chips andMethods with All-Options-Active Test Mode(具有全部选项活动测试模式的唯一选项芯片和方法)”。这些申请都不是一定与本申请有关，而是帮助示出被设计到与上述思想相同的和/或与那些思想相互组合的系统中的特征。
对于另一例子，还能够将本地供电监视电路包括在动态供电岛中(为了最佳的供电效率，其可以在各种时间被通电或断电，而同时设备在工作)，而不是静态供电岛中(诸如上述实施例中的主机接口模块)。这类实施例具有的优点是，在最需要的地方选择性地给出保护，即，仅对供电状态独立的岛给出独立的保护。这简化了设计。
本申请中的描述不应被理解为暗示如何具体的元件、步骤或功能是必需被包括在权利要求范围内的关键元件：本专利主题的范围仅由允许的权利要求定义。此外，这些权利要求不是意要应用35USC部分112的第6段，除非明确的词语“部件用于”后跟随着分词。
所提交的权利要求意要尽可能全面，并且不意图让出、贡献或放弃任何主题。

Claims (10)

1.一种集成电路，包括：
比较器，被配置为针对基准电压测试输入电压；
第一外部供电电压连接和第二外部供电电压连接；以及
检测电路，被配置为检测在第一外部供电电压连接上的电力，并基于对在第一外部供电电压连接上的电力的检测而提供逻辑输出；以及
复用器，其被配置为根据所述逻辑输出，将输入电压连接到在第一外部供电电压连接上的电压的第一比例或者将输入电压连接到在第二外部供电电压连接上的电压的第二比例；
其中所述比较器被配置为可操作地连接以提供供电有效信号。
2.如权利要求1所述的集成电路，其中所述比较器是滞后的。
3.如权利要求1所述的集成电路，其中输入电压不大于3.3伏特的电力。
4.一种通电复位电路，包括：
电压检测电路，被耦接到至少两个外部供电输入，所述电压检测电路被配置为检测接收在来自外部源的供电的所述外部供电输入中的第一外部供电输入处的电压；
复周电路，其可操作地将所述外部供电输入中的所选外部供电输入耦接到测试节点；以及
比较器，具有耦接到基准电压的第一输入、链接到所述测试节点的第二输入、以及由此提供供电有效信号的输出；
由此，所述供电有效信号能够在来自任一外部源的电压达到相应有效电平时使能核心电路操作。
5.如权利要求4所述的电路，其中所述比较器是滞后的。
6.如权利要求5所述的电路，其中所述基准电压从带隙电压基准电路连接。
7.一种用于操作集成电路的方法，包括：
针对基准电压比较输入电压；
检测电力是否出现在电压检测电路上的两个外部连接的第一外部连接上，并基于该检测提供逻辑输出，其中在基于所述逻辑输出将输入电压连接到在第一外部连接上的电压的第一比例或者连接到在两个外部连接中的第二外部连接上的电压的第二比例的同时，将输入电压与基准电压相比较；以及
基于输入电压与基准电压的比较来提供供电有效输出。
8.如权利要求7所述的方法，其中滞后比较器比较输入电压与基准电压。
9.如权利要求7所述的方法，还包括：
基于输入电压与基准电压的比较产生供电有效输出，该供电有效输出向供电岛的第一部分指示所连接的外部连接正提供在有效范围内的供电电压。
10.如权利要求7所述的方法，其中输入电压经过模拟复用器而被接收。
CN2008801250755A 2007-12-28 2008-12-12 具有有效供电的多范围和本地化检测的系统和电路 Expired - Fee Related CN101919161B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/965,943 2007-12-28
US11/965,943 US7830039B2 (en) 2007-12-28 2007-12-28 Systems and circuits with multirange and localized detection of valid power
PCT/US2008/086553 WO2009085650A2 (en) 2007-12-28 2008-12-12 Systems and circuits with multirange and localized detection of valid power

Publications (2)

Publication Number Publication Date
CN101919161A CN101919161A (zh) 2010-12-15
CN101919161B true CN101919161B (zh) 2013-12-04

Family

ID=40797291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801250755A Expired - Fee Related CN101919161B (zh) 2007-12-28 2008-12-12 具有有效供电的多范围和本地化检测的系统和电路

Country Status (7)

Country Link
US (1) US7830039B2 (zh)
EP (1) EP2232706B1 (zh)
JP (1) JP5405487B2 (zh)
KR (1) KR101659094B1 (zh)
CN (1) CN101919161B (zh)
TW (1) TWI489256B (zh)
WO (1) WO2009085650A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200900910A (en) * 2006-12-31 2009-01-01 Sandisk Corp Systems, methods, and integrated circuits with inrush-limited power islands
EP2100206B1 (en) * 2006-12-31 2014-08-27 SanDisk Technologies Inc. Systems, circuits, chips and methods with protection at power island boundaries
US8316158B1 (en) 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
US8060661B1 (en) 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US7830039B2 (en) 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US7898285B2 (en) * 2008-03-26 2011-03-01 International Business Machines Corporation Optimal local supply voltage determination circuit
US7750684B2 (en) * 2008-04-18 2010-07-06 Nanya Technology Corp. Power-on detection circuit for detecting minimum operational frequency
EP2416354A4 (en) * 2009-03-31 2013-07-24 Fujitsu Ltd INTEGRATED SEMICONDUCTOR SWITCHING AND POWER SOURCE VOLTAGE CONTROL METHOD
TWI407128B (zh) * 2009-09-15 2013-09-01 Himax Analogic Inc 數位電路及其電壓偵測電路
JP5714274B2 (ja) * 2009-10-02 2015-05-07 ローム株式会社 半導体装置ならびにそれらを用いた電子機器
JP5556130B2 (ja) * 2009-11-02 2014-07-23 ソニー株式会社 情報処理装置、電源制御方法、プログラム、および電源制御システム
TWI561770B (en) * 2010-04-30 2016-12-11 Samsung Electronics Co Ltd Light emitting device package, light source module, backlight unit, display apparatus, television set, and illumination apparatus
US20120151232A1 (en) * 2010-12-12 2012-06-14 Fish Iii Russell Hamilton CPU in Memory Cache Architecture
TW201227529A (en) * 2010-12-16 2012-07-01 Leadtrend Tech Corp Power management device of an sd card reader
US8494477B2 (en) * 2011-06-24 2013-07-23 Intel Corporation Power management for an electronic device
US8832470B2 (en) * 2011-08-24 2014-09-09 Lsi Corporation Powering universal serial bus systems
WO2013079997A1 (en) * 2011-12-02 2013-06-06 Continental Automotive Gmbh Adaptable voltage level detection with resistive ladder
US9231409B2 (en) * 2012-01-24 2016-01-05 Texas Instruments Incorporated Sourcing and securing dual supply rails of tamper protected battery backed domain
US8659970B2 (en) 2012-03-16 2014-02-25 Micron Technology, Inc. Memory device power control
US20140015345A1 (en) * 2012-07-10 2014-01-16 iLumisys, Inc Current limiting circuit for electrical devices
CN103777069B (zh) * 2012-10-26 2016-08-10 神讯电脑(昆山)有限公司 多组电源功率量测系统及其操作方法
JP6092649B2 (ja) * 2013-02-15 2017-03-08 キヤノン株式会社 演算装置、アレイ型演算装置およびその制御方法、情報処理システム
US9612647B2 (en) * 2013-11-08 2017-04-04 Intel Corporation Power management for a physical layer interface connecting a display panel to a display transmit engine
JP6046651B2 (ja) * 2014-02-12 2016-12-21 Ｎｅｃプラットフォームズ株式会社 プログラム切替システム及びプログラム切替方法
US9335775B2 (en) * 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
US10209279B2 (en) 2015-06-24 2019-02-19 Allegro Microsystems, Llc Methods and apparatus for monitoring a level of a regulated source
WO2018213015A1 (en) * 2017-05-18 2018-11-22 Cypress Semiconductor Corporation Current sensing in a usb power control analog subsystem
US10222402B2 (en) 2017-05-18 2019-03-05 Cypress Semiconductor Corporation Current sensing in a USB power control analog subsystem
US10228742B2 (en) * 2017-05-18 2019-03-12 Cypress Semiconductor Corporation USB power control analog subsystem architecture
CN110632497B (zh) * 2019-06-13 2022-01-28 眸芯科技（上海）有限公司 测试soc系统中子系统功耗的方法、装置及系统
CN111159962B (zh) * 2019-12-23 2023-11-03 北京华大信安科技有限公司 一种内嵌nvm芯片的低功耗设计方法及系统
TWI726808B (zh) * 2020-09-04 2021-05-01 新唐科技股份有限公司 欠壓鎖定電路及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969438A (en) * 1997-04-16 1999-10-19 International Business Machines Corporation Electronic apparatus having a power supply unit that can switch between internal and external power sources
US6750683B2 (en) * 2001-04-30 2004-06-15 Stmicroelectronics, Inc. Power supply detection circuitry and method
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN1825266A (zh) * 2005-02-25 2006-08-30 远东金士顿科技股份有限公司 具多重操作电压的闪存控制器及其使用方法
CN1987736A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 用于向多处理器系统中的处理器供电的方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228311A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 電源制御方式
US5369310A (en) * 1992-06-01 1994-11-29 Hewlett-Packard Corporation CMOS power-on reset circuit
JPH07249971A (ja) * 1994-03-11 1995-09-26 Nec Eng Ltd Ｅｃｌレベルパワーオンリセット信号生成回路
US6342802B1 (en) * 1999-10-28 2002-01-29 Seagate Technology Llc Multi-voltage power-up stable input/output buffer circuit in a disc drive
US6631502B2 (en) * 2002-01-16 2003-10-07 International Business Machines Corporation Method of analyzing integrated circuit power distribution in chips containing voltage islands
US6950951B2 (en) * 2002-04-30 2005-09-27 Arm Limited Power control signalling
JP4165215B2 (ja) * 2002-12-25 2008-10-15 株式会社デンソー デジタル入力信号処理装置
US7770037B2 (en) * 2006-04-20 2010-08-03 Advanced Micro Devices, Inc. Power ok distribution for multi-voltage chips
US20080162737A1 (en) 2006-12-31 2008-07-03 Baojing Liu USB Controller with Full Transfer Automation
US7802034B2 (en) 2006-12-31 2010-09-21 Sandisk Corporation Method for performing full transfer automation in a USB controller
US20080163012A1 (en) 2006-12-31 2008-07-03 Radhakrishnan Nair Apparatus for Configuring a USB PHY to Loopback Mode
US20080162954A1 (en) 2006-12-31 2008-07-03 Paul Lassa Selectively powered data interfaces
US20080162957A1 (en) 2006-12-31 2008-07-03 Paul Lassa Selectively powering data interfaces
US20080159157A1 (en) 2006-12-31 2008-07-03 Radhakrishnan Nair Method for Configuring a USB PHY to Loopback Mode
US7639052B2 (en) * 2007-04-06 2009-12-29 Altera Corporation Power-on-reset circuitry
US7830039B2 (en) 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US8102062B1 (en) 2007-12-28 2012-01-24 Sandisk Technologies Inc. Optionally bonding either two sides or more sides of integrated circuits
US7928746B1 (en) 2007-12-28 2011-04-19 Sandisk Corporation Exclusive-option chips and methods with all-options-active test mode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969438A (en) * 1997-04-16 1999-10-19 International Business Machines Corporation Electronic apparatus having a power supply unit that can switch between internal and external power sources
US6750683B2 (en) * 2001-04-30 2004-06-15 Stmicroelectronics, Inc. Power supply detection circuitry and method
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN1825266A (zh) * 2005-02-25 2006-08-30 远东金士顿科技股份有限公司 具多重操作电压的闪存控制器及其使用方法
CN1987736A (zh) * 2005-12-22 2007-06-27 国际商业机器公司 用于向多处理器系统中的处理器供电的方法和装置

Also Published As

Publication number Publication date
TW200937180A (en) 2009-09-01
JP2011508566A (ja) 2011-03-10
KR20100121595A (ko) 2010-11-18
KR101659094B1 (ko) 2016-09-22
US7830039B2 (en) 2010-11-09
CN101919161A (zh) 2010-12-15
US20090167093A1 (en) 2009-07-02
TWI489256B (zh) 2015-06-21
EP2232706A2 (en) 2010-09-29
JP5405487B2 (ja) 2014-02-05
EP2232706B1 (en) 2015-11-11
EP2232706A4 (en) 2012-08-29
WO2009085650A3 (en) 2009-10-01
WO2009085650A2 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101919161B (zh) 具有有效供电的多范围和本地化检测的系统和电路
US6664792B1 (en) Method and apparatus for battery power pre-check at system power-on
CN101604867B (zh) 一种主电源与后备电源的切换方法和切换电路
CN101208646A (zh) 监视电源电平的系统和方法
CN103545912A (zh) 电源切换电路、实时时钟、电子设备、移动体及控制方法
CN105223915B (zh) 集成电路装置及用于产生电力迹线的方法
CN101208645A (zh) 监视电源完整性的电路和方法
CN103777537A (zh) 一种低功耗控制电路及存储装置
CN101071978A (zh) 启动电路、低电压误动作防止电路、电源电路及电子设备
CN101071977A (zh) 低电压误动作防止电路、方法、电源电路和电子设备
US9268972B2 (en) Tamper detector power supply with wake-up
CN100559326C (zh) 低电压检测系统
CN106528244B (zh) Fpga配置文件自动加载系统及方法
CN106532908B (zh) 一种双芯电能表及其电源控制方法
US10620267B2 (en) Circuitry for testing non-maskable voltage monitor for power management block
US7026840B1 (en) Programmable logic device
CN104049717B (zh) 节电控制电路和电子设备
CN105528222B (zh) 单片机烧写控制系统、单片机及单片机烧写控制方法
US20080059849A1 (en) Semiconductor device
US8181053B2 (en) Power saving device and all-in-one PC having the same for controlling standby power to memory controller and memory
CN104049549B (zh) 节电控制电路和电子设备
CN103699019B (zh) 学习型智能电源管理系统及其管理方法
CN100555788C (zh) 多电压监控和保护电路的实现装置及方法
CN105204403A (zh) 时钟电路、基于时钟电路的供电控制方法和空调
CN105868042A (zh) 一种看门狗电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120625

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120625

Address after: Texas, USA

Applicant after: SANDISK TECHNOLOGIES Inc.

Address before: California, USA

Applicant before: Sandisk Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: SANDISK TECHNOLOGIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

Termination date: 20211212