CN101208646A - 监视电源电平的系统和方法 - Google Patents

监视电源电平的系统和方法 Download PDF

Info

Publication number
CN101208646A
CN101208646A CNA2006800218306A CN200680021830A CN101208646A CN 101208646 A CN101208646 A CN 101208646A CN A2006800218306 A CNA2006800218306 A CN A2006800218306A CN 200680021830 A CN200680021830 A CN 200680021830A CN 101208646 A CN101208646 A CN 101208646A
Authority
CN
China
Prior art keywords
rheme
institute
status register
reset signal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800218306A
Other languages
English (en)
Inventor
G·M·李
G·J·瑞奇蒙德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN101208646A publication Critical patent/CN101208646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供了一种通过监视提供给一个或多个系统组件的电源电压电平来监视电源完整性的系统和方法。正如本文所述，该方法包括在电源电平达到阈值电平后置位状态寄存器中的一位，以及监视该位的状态以确定电源电平是否下降到阈值电平以下。例如，如果该位的状态从置位的位改变成清除的位，则该方法可确定电源电平已下降到阈值电平以下。此外，本文描述的系统和方法可用于通过提供关于有关电能的事件的附加资源/信息来检测电能异常的发生。

Description

监视电源电平的系统和方法
发明背景
1.发明领域
本发明涉及电源监视方案，尤其涉及通过监视电源电平来监视电源完整性的电路和方法。
2.相关技术的描述
仅作为背景给出以下的描述和例子。
诸如微处理器、微控制器和其它可编程逻辑器件之类的很多集成电路和系统对驱动系统的电源的输出电平敏感。事实上，这些系统通常由对初始化控制序列、加电和断电控制序列以及例如在电源毛刺(power glitch)期间发生的无意识的复位序列的独特要求来表征。
例如，必需将很多可编程逻辑装置(PLD)从零功率状态“加电”或唤醒至电源电压达到可接受的工作电压电平的点。例如，装置的内部存储单元、寄存器和配置状态机可全部根据特定的加电复位序列来初始化。一旦电源电压达到可接受的工作电压电平，配置状态机可通过将配置数据加载到易失性存储单元来控制配置过程。当全部数据都被加载后，使能PLD的I/O引脚，并且该装置准备开始执行其编程功能。
当装置断电时，即，当电源电压从工作电压电平下降到零功率状态时(或低于触发电压电平)时，发生另一个复位过程。在断电复位序列期间，PLD可检测到电源电压已达到或接近不可接受的低电平。如果检测到的话，则PLD执行诸如保存当前的存储单元、寄存器和状态机信息、通知其它集成电路停止向PLD发送数据等操作序列。
由于电源可能有噪声、有时毛刺成显著高于和/或低于触发电源电平的事实，加电和断电复位程序是复杂的。例如，假设PLD(或另一种依赖电源的组件)包含在与各种电器(诸如空调、电钻等)共用电源线的计算机系统中。在某些情况下，当一个或多个电器开启时，大的电流尖峰(current spike)可被引入共用的电源线。如果电流尖峰导致电源线电压下降到可接受的工作电压电平以下，则PLD可丢失易失性信息(诸如寄存器或存储器的内容)或可进入错误的配置状态。除毛刺以外，其它类型的电源故障(诸如暂时的电能丧失)由于没有给PLD足够的时间执行适当的断电序列而产生相同的结果。
在加电复位序列期间，当电源电压朝向可接受的工作电压电平上升时，一般将复位信号置为有效(即，“ON”)，而一旦电源电压达到可接受的电平就将复位信号置为无效(即，“OFF”)。断电复位序列是类似的；然而，一旦电源电压下降至不可接受的工作电压电平以下就将复位信号置为有效，而一旦电源电压达到零功率状态就将复位信号置为无效。为了适当地工作，必需在执行加电或断电序列操作所需的特定的持续时间中将两复位序列置为有效。
大多数常规的系统包括根据加电和/或断电复位操作监视电源电压并生成复位信号的至少一个通电复位(POR)电路。POR电路还可用于确保对于所需的时间复位信号被置为有效。大多数POR电路基于包括电阻器和电容器的电路(例如，RC POR电路)或者在某些情况下包括分压器和基准电压生成器的电压比较器(例如，带隙POR电路)。全都向一个或多个系统组件提供高电平有效(或低电平有效)的复位信号，指示它们应执行必要的加电或断电复位功能。然而，没有常规的POR提供关于复位信号背后的原因的指示，因此，电路设计者或用户不知道电源故障的原因。
至少由于这些原因，仍需要用于监视电源完整性的改进的电路和方法，其中这种方法向电路设计者/用户提供用于判断复位信号背后的原因的附加的资源/信息，并由此提供了电源故障的原因。
发明内容
以上概述的问题的大部分可由通过监视存储在状态寄存器中的一位或多位的状态来监视电源完整性的改进的电路和方法来解决。如果一位或多位的状态改变，例如，从“置位状态”至“清除状态”，则系统的电路设计者或用户可断定已发生电能异常，而不是正常的上电或断电操作。
根据一个实施例，本发明提供了一种用于监视电源电平的方法，该方法包括：在电源电平达到阈值电平后置位状态寄存器中的一位，以及监视该位的状态以确定电源电平是否下降到阈值电平以下。在某些情况下，该方法在置位第一位的步骤之前可执行一个或多个步骤。例如，该方法还包括：响应于系统的通电/复位清除该位以及监视从与系统相关联的通电/复位(POR)电路提供的输出信号。因此，只有当由POR电路提供的输出信号包括被置为有效的通电/复位信号时才执行置位该位的步骤。换言之，可在系统上电后的某时刻最初置位该位。在最初置位该位后，如果从POR电路提供的随后的输出信号包括被置为有效的通电/复位信号，则该位的状态可以改变(例如，从“置位状态”改变为“清除状态”)。如果该位的状态从“置位状态”改变为“清除状态”，则系统的电路设计者或用户可断定已发生电能异常，并且异常是由电源的电平下降至阈值电平以下导致的。
根据本发明的另一个实施例，本发明提供了一种用于监视电源电压电平的系统，该系统包括：构造成生成复位信号的通电/复位(POR)电路以及构造成响应于生成的复位信号存储具有第一逻辑状态的一位的状态寄存器。例如，一旦电源电压电平开始朝向阈值电压电平斜升，则POR电路可生成被置为有效的复位信号，而在达到阈值电压电平后可生成被置为无效的复位信号。在某些情况下，POR电路可响应于电源电压电平下降然后斜升回朝向阈值电压电平来生成随后的复位信号。如果生成随后的复位信号，则存储在状态寄存器中的该位可从第一逻辑状态改变为与第一逻辑状态不同的第二逻辑状态。所述系统中还包括用于监视存储的位并在存储在状态寄存器中的位从第一逻辑状态改变为第二逻辑状态时确定电源电压电平已下降至阈值电平以下的装置。
在某些实施例中，用于监视存储的位并确定电源电压电平已下降至阈值电平以下的装置可包括位于系统内部并经由总线访问存储的位的硬件实现逻辑。在其它实施例中，所述装置可包括存储为计算机可读介质上的程序指令并由系统的处理器执行的软件实现逻辑。在这一实施例中，系统处理器经由总线访问存储的位。在某些情况下，状态寄存器可用I2C寄存器来实现，而总线可用I2C总线来实现。本文考虑了用于存储一位的备选的装置。
附图简述
在阅读以下的详细描述并参考附图后本发明的其它目的和优点将变得显而易见，附图中：
图1A是示例性RC通电/复位(POR)电路的电路图；
图1B是由图1A的POR电路生成的示例性输出波形的图；
图2A是示例性带隙通电/复位(POR)电路的示意图；
图2B是示出由图2A的POR电路生成的示例性输出波形的图；
图3是包括系统电源、POR电路、状态寄存器以及通过检测存储在状态寄存器中的一个或多个位的状态来监视系统电源的完整性的示例性电路和方法的示例性系统的框图；
图4是示出用于监视系统电源的完整性的示例性方法的流程图；
图5-6是根据本发明的各实施例用于监视系统电源和电源引脚之间的电连接的完整性的示例性电路的示意图；以及
图7-8是根据本发明的各实施例用于监视接地源(ground supply)和接地源引脚之间的电连接的完整性的示例性电路的示意图
虽然本发明允许各种修改和替换形式，但其特定的实施例在附图中仅作为例子示出，并将在本文中得到详细描述。然而，应理解这里的附图及其详细描述不打算将本发明限于所公开的具体形式，相反，目的是覆盖落入由所附权利要求限定的本发明的精神和范围内的所有的修改、等价方案及选择方案。
较佳实施例的详细描述
现在转向附图，图1A示出通电复位(POR)电路100的一个实施例，它利用RC结构基于电源电压(VDD)的电平将复位信号提供给一个或多个系统组件。本质上，随着电源电压斜升至预定电平，由于电容器C两端的电荷增加，POR电路100的输出端子上的复位信号(POR)的值也上升。当电容器两端的电荷量足够多时，存储的电荷再次将复位信号驱动为低电平(即，无效)。
图1A的RC POR电路包括上拉晶体管(PU)、电阻器(R)、电容器(C)和反相器(I1、I2、I3)。输出路径上的反相器的数量根据期望低电平有效还是高电平有效复位信号来改变。在某些情况下，可将低电平有效复位信号(PORB)提供给一个或多个系统组件用于执行加电或断电复位序列。在其它的情况下，可反转PORB信号(例如，通过反相器I3)以提供高电平有效复位信号(POR)。
图1B示出一种方式，其中图1A的POR电路可基于电源电压(VDD)的电平生成低电平有效复位信号(PORB)。如图1B所示，电源电压(VDD)在时刻T0开始上升。在时刻T1，电源电压升高越过触发点(即，最小电压阈值，Vmin)，导致POR电路100生成低电平有效(PORB)复位信号。在时刻T2，一旦VDD达到可接受的工作电压电平(VPOR+)则PORB复位信号变高(无效)。为了使一个或多个系统组件适当复位，要求时刻T1和T2之间的持续时间至少与加电序列一样长。
如图1B所示，例如，在时刻T3，当VDD下降到低于不可接受的工作电压电平(VPOR-)时，PORB复位信号可再次变低(有效)。然而，当VDD上升回到可接受的电压电平时，PORB复位信号其后立刻变为有效(在时刻T4)。在某些情况下，VDD的急剧下降可归因于电源中的“毛刺”。如此，时刻T3和T4之间的持续时间的长度可能不够系统组件执行适当的复位序列。注意，在图1B的例子中，上升的POR电压(VPOR+)与下降的POR电压(POR-)不同。这种差是典型由于电容器C的充电和放电时间之差引起。
图2A示出通电复位(POR)电路200的替换实施例，它通过将电源电压(VDD)与基准电压(Vref)进行比较来生成复位信号。更具体地，POR电路200可包括用于将电源电压(利用电阻器分压器网络向下分压)与基准电压(也由VDD导出)进行比较的比较器。随着VDD斜升至预定电平，POR电路200的输出端子上的复位信号(POR)的值也上升。当分压(Vdiv)上升超过基准电压(Vref)时，比较器将复位信号再次驱动为低(即无效)电平。
图2A的POR电路包括具有正输入端子和负输入端子的模拟比较器210。基准电压生成器220将基准电压(Vref)提供给比较器的负端子。在某些情况下，基准电压生成器220可利用带隙基准电路来实现，在这种情况下，可将POR电路200称为“带隙POR电路”。分压器230可包括用于将电源电压(VDD)向下分压至预定的部分(Vdiv)的电阻器R1和R2，预定的部分(Vdiv)被提供给比较器的正端子。正如本领域已知的，由分压器230提供的电压是[R2/(R1+R2)]*VDD。如此，一旦VDD开始上升，则比较器210提供低电平有效(PORB)复位信号；一旦分压(Vdiv)超过基准电压(Vref)，则将PORB信号置为无效(无效)。在某些情况下，可包括反相器I4，以提供高电平有效(POR)复位信号。
图2B示出一种方式，其中图2A的POR电路可基于电源电压(VDD)的电平生成低电平有效复位信号(PORB)。电源电压(VDD)在时刻T0′开始上升。在时刻T1′，电源电压升高越过触发点(即，最小电压阈值，Vmin)，导致POR电路200生成低电平有效(PORB)复位信号。在时刻T2′一旦分压(Vdiv)超过基准电压(Vref)则PORB复位信号变高(无效)。为了使一个或多个系统组件适当复位，要求时刻T1′和T2′之间的持续时间至少与加电序列一样长。注意，在图2B的例子中，上升的POR电压(VPOR+)与下降的POR电压(VPOR-)相同。这是因为上升或下降的POR电压取决于来自比较器210的数字输出信号，而不是(有时很大)电容器的充电和放电。
尽管POR电路100和200能够生成复位信号以启动有关电能的事件(诸如加电或断电复位操作)，但电路100和200不能确定该启动的原因(例如，加电、断电、毛刺或暂时的电能丧失)。将复位信号简单地提供给一个或多个系统组件，指示应执行必要的加电或断电功能。图1和2的POR电路不提供使系统的电路设计者或用户能够判断有关电能的根本问题的资源或附加信息。换言之，常规的POR电路不提供监视电源的完整性的装置。
图3是示例性系统300的框图，它包括系统电源310、常规的POR电路320以及用于监视提供给一个或多个系统组件330、332、334、336的电源电压(VDD)的完整性的各种电路和方法。如下所述，本文所述的电路和方法可用于通过检测存储在系统的状态寄存器340内的一个或多个位的状态来监视电源的完整性。可稍后经由系统处理器或其它组件350读取所存储的位，用于确定有关电能的事件的原因。
在图3的实施例中，系统300可表示计算机系统或用于执行特殊功能的独立芯片的一部分。例如，系统300可表示具有可经由串行或并行总线读取的芯片上的寄存器的任何芯片的一部分。在一个实施例中，系统300可包含于时钟生成芯片中，该芯片可进而结合在计算机系统中。在某些情况下，系统电源310可包括用于接收电源电压(VPWR，VDD)的一个或多个电源引脚，而在某些情况下这些引脚接收来自外部源的接地源电压(VSS)。然而，在某些情况下，系统电源310可包括用于将所接收的电源电压(VPWR)转换成由内部芯片或系统组件使用的一个或多个电压电平(VDD)的电压生成器。在任何情况下，可将所接收的或生成的电压电平提供给各系统组件，用于操作这些组件。例如，可将所接收或生成的电压电平提供给易失性或非易失性存储器阵列330、一个或多个内部寄存器332、配置状态机334和/或位于芯片或系统中的其它集成电路(IC)。
如上所述，可将通电复位(POR)电路320耦合到系统电源310，用于监视提供给系统组件330、332、334、336的电压电平。正如本领域已知的，POR电路320可在正常的加电和断电工作期间以及例如由电源中的毛刺或甚至是暂时的电能丧失导致的反常的有关电能的情况期间将RESET信号提供给系统组件。应注意，POR电路320可由本领域中已知的任何装置(包括图1A和2A中所示的)来实现，因为RESET信号的生成是公知的并且不作为本发明的新颖性。事实上，本发明的优点在于将本文所述的电路和方法与本领域中的基本上任何POR电路一起使用的能力，使得所述的电路和方法能够容易地结合在现有的芯片或系统设计中。
与常规的设计不同，将由POR电路320生成的RESET信号提供给状态寄存器340，用于清除存储在其中的“电能良好”(PWRGD)位。一旦系统电源310变稳定则将RESET信号置为无效。在这点上，可将PWRGD位置为有效(例如，置位成逻辑HIGH)以指示电源电平已达到可接受的工作电压电平。一旦电源电压变稳定，则可由逻辑组件(例如，包含在PSM 360内)自动或由系统用户手动置位PWRGD位。PWRGD位达到“置位状态”后，可监视该位的任何变化。正如以下详细描述的，PWRGD位从“置位状态”到“清除状态”的改变可向电路设计者或用户指示已发生电能异常(例如，毛刺或暂时的电能丧失)。
在某些实施例中，可由位于芯片或系统中的电源监视器(PSM)逻辑360监视PWRGD位的状态。根据PSM逻辑的定义，可随机、周期及连续间隔地执行这种监视。然而，在较佳的实施例中，PWRGD位的状态可由系统的电路设计者或用户经由系统处理器或其它的系统组件350来监视。可在各种间隔处、在用户确定合适时或在警告用户关于系统的问题后执行这种监视。在一个例子中，PWRGD位可存储在位于芯片的外围上的I2C寄存器340中。如此，用户可经由I2C控制器或普通的I2C总线访问PWRGD位的状态。然而，状态寄存器340不应限于I2C寄存器，并可替代地用具有读/写能力的基本任何存储装置来实现。在认为必要时，还可将状态寄存器340配置成包括基本上任意数量和/或顺序的状态和控制位。
不管配置如何，存储在状态寄存器340中的内容可通过从独立的电源向状态寄存器提供电能来维持。换言之，提供给状态寄存器340的电能与由PSM逻辑360监视的电源(或多个电源)分开且不同。通过向状态寄存器340提供独立的电源，由于存储电路的电能丧失引起的电源监视方案失败的概率显著减小(如果不能排除的话)。
图4示出用于监视电源完整性的示例性方法400。更具体地，方法400包括两种不同的方法，它们可单独或互相结合地用于监视电源的完整性。第一种方法(用下标A表示)描述了用于监视电源的电平的示例性步骤。第二种方法(用下标B表示)描述了用于监视电源(或接地源)和一个或多个电源引脚之间的电连接的示例性步骤。每一种方法都包括监视存储在状态寄存器340中的一个或多个位的状态。现在将详细描述第一种方法。
在大多数情况下，用于监视电源电压电平的示例性方法400A可在最初的通电复位序列初始化期间开始(步骤410A)。在通电复位序列期间，生成RESET信号(例如，由POR电路320)以指示电源电压在斜升。响应于RESET信号，清除状态寄存器中的PWRDG位(步骤420A)以清除来自任何前面的监视周期的结果。一旦电源电压310达到可接受的电平，在步骤430A，POR电路320可使RESET信号无效。当RESET信号被无效后，将状态寄存器340中的PWRGD位置为有效(例如，设置为逻辑HIGH)，指示电源电压电平已达到可接受的工作电压电平(步骤440A)。在某些情况下，PWRGD位可由包括在PSM 360内的逻辑置位。然而，在本发明的较佳的实施例中，一旦电源电压达到适当的电平(即，在最初检测到RESET信号后的某一时刻)，则PWRGD位可由系统的用户手动置位。然后，自动(经由逻辑)或手动(经由用户相互作用)地监视PWRGD位的状态的变化(步骤450A)。
如果PWRGD位在“置位状态”中维持不变，则监视的步骤继续(自动或手动)(步骤460A)。然而，在某些情况下，POR电路320可响应于断电复位序列或响应于电能异常(诸如毛刺或电能丧失)生成另一个RESET信号。如果生成的话，则另外的RESET信号可将状态寄存器340中的PWRGD位置为无效(例如，清除为逻辑LOW)，指示电源电压电平已下降到不可接受的工作电压电平以下。如果PWRGD位改变成“清除状态”(步骤460A)，则电源设计者或用户可认为电源异常已发生(诸如毛刺或暂时的电能丧失)，而不是正常的断电复位序列。换言之，以上的方法可仅通过监视PWRGD位从“置位状态”到“清除状态”的改变来向电路设计者或用户提供足够的信息以确定有关电能的事件的原因(步骤470A)。
上述的方法具有众多的优点，包括但不限于在不迫使芯片或电路板布图显著变化的情况下利用现有的POR电路的能力以及经由可存储在状态寄存器中并稍后读出的位来判断电源故障的原因的能力。可由内部置位的PSM逻辑根据内部逻辑的定义来随机、周期或连续间隔地执行该方法。或者，该方法的一个或多个步骤可由系统的电路设计者或用户执行以节省电能和面积以及降低设计复杂性。在较佳的实施例中，可响应于与系统相关的差错信号(例如，电能故障的指示)来执行上述的方法步骤。然后，系统差错信号可提示系统用户激活PSM逻辑，或手动执行上述步骤，使得可判断差错的原因。在某些情况下，可由系统用户在系统加电期间或之后的基本上任意时间为了基本上任意原因执行上述的方法。
为了向用户提供附加的有关电能的信息，可单独或连同方法400A一起执行方法400B，以监视系统电源(或接地源)和一个或多个电源引脚之间的电连接。换言之，电能故障的另一个原因可归因于一个或多个电源引脚(或接触焊盘)脱离电路板，或者与从系统电源或接地源引出的电源线的电接触松开。如此，可包括电源引脚传感器370(图3)和方法400B(图4)用于检测由“焊盘处”的电能丧失引起的电能故障。
用于监视系统电源(或接地源)和一个或多个电源引脚(或接触焊盘)之间的电连接的示例性方法400B在大多数情况下可在最初的通电复位操作期间开始(步骤410B)。在通电复位序列期间，可清除状态寄存器中的一个或多个“引脚使能”(PIN_EN)位(步骤420A)以清除来自前面的监视周期的任何结果。接着，该方法可确定是否检测到感测使能信号(步骤430B)。在某些情况下，例如，如果电源电平从未达到可接受的工作电平(即，如果POR电路从未生成RESET信号)，则可在系统加电后将感测使能信号置为有效，以便识别有故障的电源引脚。在其它情况下，可在各种间隔(例如，随机、周期或连续)或响应于与系统相关联的差错信号来将感测使能信号置为有效。如此，感测使能信号可由系统用户或在某些情况下由包含在系统中的附加逻辑(未示出)置为有效。无论如何，可将方法400B暂时暂停直到在步骤430B中检测到感测使能信号。
一旦检测到感测使能信号，就可经由图3的电源引脚传感器370监视一个或多个电源引脚。电源引脚传感器370的各实施例在图5-8中示出并且下面将更详细地描述。一般而言，电源引脚传感器370可通过监视提供给耦合到电源引脚的连接点的电压电平来检测电源电位和各个电源引脚之间是否存在电连接(步骤435B)。如果电压电平大于例如CMOS栅的阈值电压，则可将引脚使能信号提供给用于置位适当的PIN_EN位的状态寄存器340(步骤440B)。否则，可将引脚禁用信号提供给状态寄存器340用于清除适当的PIN_EN位(步骤440B)。
如果在步骤460B将PIN_EN位置为有效(例如，置位为逻辑HIGH)，该方法可结束(未示出)或继续监视一个或多个PIN_EN位的状态的步骤(步骤450B)。然而，如果在步骤460B将PIN_EN位置为无效(例如，清除为逻辑LOW)，则电路设计者或用户可断定(步骤470B)对应于清除的PIN_EN位的电源引脚已脱离电路板电源。换言之，电路设计者或用户可认为电路板电源和电源引脚(或接触焊盘)之间的电连接已断开。
上述的方法具有众多的优点，包括但不限于经由可存储在状态寄存器中并稍后读取的位判断电源故障的原因的能力。因为电源引脚传感器集成在“焊盘处”，所以上述的方法提供了用于判断例如在电源电压有机会达到可接受的工作电压电平之前可能发生的系统电能故障的附加资源。这对于电路设计者在芯片或系统设计的测试和调试阶段是特别有利的。例如，考虑如下情况，其中内部电源总线由多个电源引脚供电(即，以电能供应)以使内部电源总线的电阻最小化。如果一个或多个电源引脚脱离电路板，则如果电源引脚中的至少一个仍连接到总线则芯片可继续工作。依靠芯片故障的预先指示的常规的方法不能警告电路设计者“焊盘处”的问题。本方法使电路设计者或用户能够检测到任何电路引脚是否脱离电路板，即使在芯片继续工作时。
图5-8示出根据本发明的各实施例的电源引脚传感器370的示例性电路。具体地，图5-6示出用于监视电源(例如，系统电源310)和一个或多个电源引脚之间的电连接的完整性的电路。图7-8示出本发明的替换实施例，包括用于监视接地源(未示出)和接地源引脚之间的电连接的完整性的电路。电源和接地源引脚一般位于芯片的外围或顶面/底面上并可以各种方式实现，包括但不限于引脚、接触焊盘、焊料凸起等。如此，术语“电源引脚”在本文中用于描述将电源或接地源电位连接到内部芯片或系统组件的众多的装置。
图5示出用于监视电源(未示出)和一个或多个电源引脚510之间的电连接的完整性的电源引脚传感器电路500的一个实施例。在某些情况下，电路500可用于仅监视一个电源引脚(诸如VDD核心引脚)，因此可仅包括一部分图5所示的元件。例如，电路500可包括p沟道场效应晶体管(晶体管Pc)，其源端子通过VDD核心引脚耦合到VDD电位，而其漏端子通过无源负载(电阻器Rc)耦合到接地(即，VSS电位)。通过向晶体管Pc的栅端子提供低电平有效感测使能信号(SENSE_EN_CORE)，在晶体管Pc的漏端子和电阻器Rc之间的连接点处产生电压。如果漏端子连接点处的电压高于晶体管Pc的栅阈值电压，则可将引脚使能信号(例如，置为有效的PIN_EN_CORE)提供给状态寄存器340用于置位在其中适当的PIN_EN位。如果VDD核心引脚未连接到电源电位，则晶体管Pc的漏端子由负载电阻器Rc下拉至接地。如果这发生的话，可将引脚禁用信号(例如，被置为无效的PIN_EN_CORE)提供给状态寄存器用于清除适当的PIN_EN位。
如果最初将感测使能信号置为低电平有效信号，可从图5的电路图中去除反相器Ic。此外，在本发明的所有实施例中可不包括用于在发送到状态寄存器前缓冲(置为有效或无效的)引脚使能信号的缓冲器Bc。在大多数情况下，仅在诸如系统加电期间和/或当进行电源/引脚连接性的后续测试时之类的某些时间将感测使能信号置为有效。当引脚使能(或禁用)信号被锁定(例如，当电源连接器的测试完成时)，可将感测使能信号置为无效以截止晶体管Pc并切断至负载电阻器Rc的电流。这可节省芯片内的功耗。
在某些情况下，电路500可用于监视多个电源引脚(VDD核心、VDD 1 ...VDDN)的完整性。所监视的电源引脚的数量可包括用于芯片的电源引脚的一部分(或总数)。对于所监视的每一个电源引脚，电路500可包括与无源负载(电阻器Rc、R1...RN)串联耦合的p沟道晶体管(晶体管Pc、P1...PN)。如上所述，p沟道晶体管的源端子可通过相应的电源引脚耦合到电源电位。电源电位(VDD 1...VDDN)可基本上与核心电源电位(VDD核心)相同或不同，这取决于包含在芯片中的各种组件的需要。p沟道晶体管的漏端子通过无源负载耦合到接地(或VSS电位)，而栅端子被耦合用于接收感测使能信号(SENSE_EN_CORE、SENSE_EN_1 ...SENSE_EN_N)。如果p沟道晶体管的漏端子处的电压大于晶体管Pc的栅阈值电压，则将置为有效的引脚使能信号(PIN_EN_CORE/PIN_EN_1...PIN_EN_N)提供给状态寄存器340，否则，提供置为无效的信号。
在某些情况下，被置为有效/被置为无效的引脚使能信号中的每一个可用于置位/清除状态寄存器340内的不同的PIN_EN位。换言之，可将多个引脚使能信号中的每一个存储为状态寄存器中的不同的位以指示电源电位和各个电源引脚之间是否存在电连接。在其它的情况下，可将多个引脚使能信号提供给可任选的逻辑块520。如果包括的话，逻辑块520可生成主引脚使能信号，它可用于置位/清除状态寄存器340内的单个PIN_EN位。在某些情况下，在向其提供的多个引脚使能信号中的每一个被置为有效时可将主引脚使能信号置为有效。在其它情况下，在多个引脚使能信号中的至少一个被置为有效时可将主引脚使能信号置为有效。可采用其它的配置/情况。
无论如何，逻辑块520的使用可通过指示所有的电源电位和所有的电源引脚之间或在至少一个电源电位和相应的电源引脚之间是否存在电连接来限制电路设计者或用户可用的信息的量。然而，逻辑块520的使用可有利地减少所需的状态寄存器的位的数量，因此，节省电能、面积和成本。
正如前面的实施例，存储在状态寄存器340中的内容可通过从独立电源向状态寄存器供电来维持。换言之，提供给状态寄存器340的电能可与由电源引脚传感器电路500监视的电源(或多个电源)分离且不同。通过利用独立电源向状态寄存器340供电，由于存储电路的电能丧失引起的电源引脚传感器方案失败的概率显著减小(如果不能排除的话)。
图6示出用于监视电源(未示出)和一个或多个电源引脚610之间的电连接的完整性的电源引脚传感器电路600的替换实施例。因为图6包括以上参考图5描述的电路元件中的很多，所以以下陈述的描述将集中在图5和6之间的差别。例如，包含在电路500中的的无源负载元件(电阻器R1...RN)中的大多数由电路600中的有源负载元件(n沟道晶体管N1...NN)替代，以节省硅面积和/或节省电能(例如，将一个或多个有源负载切换成“截止”)。手动耦合晶体管N1...NN的栅端子用于接收核心电源电位(VDD核心)。为了保证适当的电路工作，必需将VDD核心引脚电连接到电路板电源。如果VDD核心引脚故障，有源负载元件将截止并且传感器不工作。然而，这也向电路设计者提供了“焊盘处”已发生电能故障的某些指示。
图7-8示出用于监视接地源(未示出)和一个或多个接地源引脚710/810之间的电连接的完整性的示例性电路700和800。正如在前面的实施例中，所监视的接地源引脚的数量可包括芯片可用的接地源引脚的一部分(或总数)。对于所监视的每一个接地源引脚，电路700和800可包括n沟道晶体管(晶体管Nc、N1...NN)。在某些情况下，n沟道晶体管可如图7所示与无源负载(电阻器Rc、R1...RN)串联耦合，或者如图8所示与无源负载和有源负载的组合(电阻器Rc、晶体管P1...PN)串联耦合。如上所述，有源负载可用于节省硅面积，并在某些情况下节省电能。
图7-8的n沟道晶体管各自耦合在接地源引脚(VSS核心、VSS1...VSSN)和电源电位(VDD核心、VDD1...VDDN)之间。具体地，每一个n沟道晶体管的漏端子可通过各自的接地源引脚耦合到接地源电位。每一个n沟道晶体管的源端子可通过无源或有源负载耦合到电源电位，而栅端子可被耦合，用于接收高电平有效感测使能信号(SENSE_EN_CORE、SENSE_EN_1...SENSE_EN_N)。如果n沟道晶体管的源端子处的电压大于反相器Bc的阈值电压，则将置为有效的引脚使能信号(PIN_EN_CORE、PIN_EN_1...PIN_EN_N)提供给状态寄存器340，否则，提供置为无效的信号。
得益于本发明公开内容的本领域技术人员意识到：相信本发明提供了用于监视电源或接地源的完整性的改进的电路和方法。考虑到说明书的描述本发明的各方面的进一步的修改和替换实施例对于本领域的技术人员是显而易见的。期望将以下的权利要求解释为包括所有的修改和变化，因此应将说明书和附图视为说明性的而不是限制的意思。
权利要求书(按照条约第19条的修改)
1. 一种用于监视提供给系统的电源电压电平的方法，所述方法包括：
在所述电源电压电平达到阈值电平后置位状态寄存器中的一位；
监视所述位的状态以确定所述电源电压电平是否下降到所述阈值电平以下；以及
其中置位所述位和监视所述位的状态的所述步骤由所述系统的用户执行。
2. 如权利要求1所述的方法，其特征在于，在置位所述位的所述步骤之前，所述方法还包括：
监视由与所述系统相关联的通电/复位(POR)电路生成的输出信号；以及
如果所述输出信号包括指示所述系统的最初通电/复位的被置为有效的通电/复位信号则清除所述状态寄存器中的所述位。
3. 如权利要求2所述的方法，其特征在于，所述阈值电平包括用于操作包含在所述系统中的一个或多个组件所需的最小电源电压电平。
4. 如权利要求2所述的方法，其特征在于，只有当由所述POR电路生成的所述输出信号包括被置为有效的通电/复位信号然后是被置为无效的通电复位信号时才执行置位所述位的所述步骤。
5. (删除)
6. 如权利要求4所述的方法，其特征在于，清除所述位的所述步骤通过将由所述POR电路生成的所述被置为有效的通电/复位信号提供给所述状态寄存器来执行。
7. 如权利要求4所述的方法，其特征在于，在置位所述位的所述步骤之后，所述方法还包括如果由所述POR电路生成的随后的输出信号包括第二被置为有效的通电/复位信号则清除所述状态寄存器中的所述位。
8. 如权利要求7所述的方法，其特征在于，清除所述位的所述步骤通过将由所述POR电路生成的所述第二被置为有效的通电/复位信号提供给所述状态寄存器来执行。
9. 如权利要求7所述的方法，其特征在于，监视所述位的状态的所述步骤包括如果所述位的状态从置位的位改变成清除的位则确定所述电源电平已下降到所述阈值电平以下。
10. (删除)
11. 如权利要求1所述的方法，其特征在于，监视所述位的状态的所述步骤在警告用户关于所述系统的问题之后进行。
12. (删除)
13. 如权利要求1所述的方法，其特征在于，根据所述所述用户期望的选自包括随机、周期和连续间隔的一组的时间间隔执行监视所述位的状态的所述步骤。
14. 如权利要求9所述的方法，其特征在于，还包括如果所述位的状态从置位的位改变为清除的位则由用户确定所述电能异常已发生。
15. 一种用于监视电源电压电平的系统，所述系统包括：
通电/复位(POR电路)，构造成一旦所述电源电压电平开始朝向阈值电压电平斜升，则生成复位信号，并在达到所述阈值电压电平后将所述复位信号置为无效；
状态寄存器，构造成响应于所述被置为无效的复位信号存储具有第一逻辑状态的一位；以及
使系统用户能够监视所述存储的位并在所述位从所述第一逻辑状态改变为与所述第一逻辑状态不同的第二逻辑状态时确定所述电源电压电平已下降至所述阈值电平以下的装置。
16. 如权利要求15所述的系统，其特征在于，在所述POR电路将所述复位信号置为无效后，具有所述第一逻辑状态的所述位由所述系统的用户存储在所述状态寄存器中。
17. 如权利要求15所述的系统，其特征在于，通过将由所述POR电路生成的所述被置为无效的复位信号提供给所述状态寄存器来将具有所述第一逻辑状态的所述位存储在所述状态寄存器中。
18. 如权利要求15所述的系统，其特征在于，如果所述POR电路响应于所述电源电压电平下降然后斜升回朝向所述阈值电压电平来生成随后的复位信号，则所述状态寄存器被配置为用于存储具有所述第二逻辑状态的所述位。
19. 如权利要求15所述的系统，其特征在于，使所述系统的用户能够监视所述存储的位并确定所述电源电压电平已下降至所述阈值电平以下的所述装置选自以下的一组，所述组包括：
位于所述系统内部并经由总线访问所述存储的位的硬件实现逻辑；以及
存储为计算机可读介质上的程序指令并由系统的处理器执行的软件实现逻辑，其中所述系统处理器经由所述总线访问所述存储的位；以及
其中所述硬件和软件实现逻辑对用户是可访问的。
20. 如权利要求19所述的系统，其特征在于，所述状态寄存器包括I2C寄存器，而所述总线包括I2C总线。
21. 如权利要求20所述的系统，其特征在于，所述硬件实现逻辑包括I2C控制器。
22. 如权利要求19所述的系统，其特征在于，所述状态寄存器包括一寄存器，而所述总线包括串行或并行总线。

Claims (20)

1.一种用于监视电源电平的方法，所述方法包括：
在所述电源电平达到阈值电平后置位状态寄存器中的一位；以及
监视所述位的状态以确定所述电源电平是否下降到所述阈值电平以下。
2.如权利要求1所述的方法，其特征在于，在置位所述位的所述步骤之前，所述方法还包括：
响应于系统的通电/复位清除所述位；以及
监视从与所述系统相关联的通电/复位(POR)电路提供的输出信号。
3.如权利要求2所述的方法，其特征在于，所述阈值电平包括用于操作包含在所述系统中的一个或多个组件所需的最小电源电压电平。
4.如权利要求2所述的方法，其特征在于，只有当来自所述POR电路的所述输出信号包括被置为有效的通电/复位信号然后是被置为无效的通电/复位信号时才执行置位所述位的所述步骤。
5.如权利要求4所述的方法，其特征在于，置位所述位的所述步骤由所述系统的用户执行。
6.如权利要求4所述的方法，其特征在于，置位所述位的所述步骤由所述系统内部的逻辑执行。
7.如权利要求4所述的方法，其特征在于，在置位所述位的所述步骤之后，所述方法还包括如果从所述POR电路提供的随后的输出信号包括被置为有效的通电/复位信号则清除所述状态寄存器中的所述位。
8.如权利要求7所述的方法，其特征在于，清除所述位的所述步骤通过将由所述POR电路生成的随后的输出信号提供给所述状态寄存器来执行。
9.如权利要求7所述的方法，其特征在于，监视所述位的状态的所述步骤包括如果所述位的状态从置位的位改变成清除的位则确定所述电源电平已下降到所述阈值电平以下。
10.如权利要求9所述的方法，其特征在于，监视所述位的状态的所述步骤由所述系统的用户执行。
11.如权利要求10所述的方法，其特征在于，监视所述位的状态的所述步骤在警告用户关于所述系统的问题之后进行。
12.如权利要求9所述的方法，其特征在于，监视所述位的状态的所述步骤由所述系统内部的逻辑执行。
13.如权利要求12所述的方法，其特征在于，根据由所述内部逻辑确定的选自包括随机、周期和连续间隔的一组的预定的时间间隔执行监视所述位的状态的所述步骤。
14.如权利要求9所述的方法，其特征在于，还包括如果所述位的状态从置位的位改变为清除的位则确定所述电能异常已发生。
15.一种用于监视电源电压电平的系统，所述系统包括：
通电/复位(POR电路)，构造成一旦所述电源电压电平开始朝向阈值电压电平斜升，则生成复位信号，并在达到所述阈值电压电平后将所述复位信号置为无效；
状态寄存器，构造成响应于所述生成的复位信号存储具有第一逻辑状态的一位；以及
用于监视所述存储的位并在所述位从所述第一逻辑状态改变为与所述第一逻辑状态不同的第二逻辑状态时确定所述电源电压电平已下降至所述阈值电平以下的装置。
16.如权利要求15所述的系统，其特征在于，在所述POR电路将所述复位信号置为无效后具有所述第一逻辑状态的所述位由所述系统的用户存储在所述状态寄存器中。
17.如权利要求15所述的系统，其特征在于，通过将由所述POR电路生成的所述被置为无效的复位信号提供给所述状态寄存器来将具有所述第一逻辑状态的所述位存储在所述状态寄存器中。
18.如权利要求15所述的系统，其特征在于，如果所述POR电路响应于所述电源电压电平下降然后斜升回朝向所述阈值电压电平来生成随后的复位信号，则所述状态寄存器被配置为用于存储具有所述第二逻辑状态的所述位。
19.如权利要求15所述的系统，其特征在于，用于监视所述存储的位并确定所述电源电压电平已下降至所述阈值电平以下的所述装置选自以下的一组，所述组包括：
位于所述系统内部并经由总线访问所述存储的位的硬件实现逻辑；以及
存储为计算机可读介质上的程序指令并由系统的处理器执行的软件实现逻辑，其中所述系统处理器经由所述总线访问所述存储的位。
20.如权利要求19所述的系统，其特征在于，所述状态寄存器包括I2C寄存器，而所述总线包括I2C总线。
CNA2006800218306A 2005-06-15 2006-06-01 监视电源电平的系统和方法 Pending CN101208646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/153,773 US7295051B2 (en) 2005-06-15 2005-06-15 System and method for monitoring a power supply level
US11/153,773 2005-06-15

Publications (1)

Publication Number Publication Date
CN101208646A true CN101208646A (zh) 2008-06-25

Family

ID=37027943

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800218306A Pending CN101208646A (zh) 2005-06-15 2006-06-01 监视电源电平的系统和方法

Country Status (5)

Country Link
US (1) US7295051B2 (zh)
JP (1) JP2008547366A (zh)
CN (1) CN101208646A (zh)
TW (1) TWI387772B (zh)
WO (1) WO2006138077A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187954A (zh) * 2011-12-30 2013-07-03 快捷半导体(苏州)有限公司 具有锁存器的调节器上电复位
CN106548808A (zh) * 2015-09-21 2017-03-29 意法半导体(鲁塞)公司 用于eeprom类型的存储器器件的故障控制
CN109521262A (zh) * 2017-09-20 2019-03-26 意法半导体国际有限公司 用于测试功率管理模块的不可屏蔽电压监视器的电路
CN112346552A (zh) * 2020-10-15 2021-02-09 宁畅信息产业(北京)有限公司 电源监测方法、装置、计算机设备和存储介质
CN113495606A (zh) * 2020-03-19 2021-10-12 三星电子株式会社 电源管理器电路和用于检测内部错误的电子设备

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US7549139B1 (en) 2003-09-19 2009-06-16 Xilinx, Inc. Tuning programmable logic devices for low-power design implementation
US7581124B1 (en) 2003-09-19 2009-08-25 Xilinx, Inc. Method and mechanism for controlling power consumption of an integrated circuit
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7504854B1 (en) 2003-09-19 2009-03-17 Xilinx, Inc. Regulating unused/inactive resources in programmable logic devices for static power reduction
US7498839B1 (en) 2004-10-22 2009-03-03 Xilinx, Inc. Low power zones for programmable logic devices
US7368960B2 (en) * 2005-06-15 2008-05-06 Cypress Semiconductor Corp. Circuit and method for monitoring the integrity of a power supply
US7498835B1 (en) 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
US7345944B1 (en) * 2006-01-11 2008-03-18 Xilinx, Inc. Programmable detection of power failure in an integrated circuit
US7417476B1 (en) * 2007-04-24 2008-08-26 Smartech Worldwide Limited Power-on-reset circuit with output reset to ground voltage during power off
US7917806B2 (en) * 2007-12-18 2011-03-29 International Business Machines Corporation System and method for indicating status of an on-chip power supply system
US8028195B2 (en) * 2007-12-18 2011-09-27 International Business Machines Corporation Structure for indicating status of an on-chip power supply system
DE102008007410A1 (de) * 2008-02-04 2009-08-06 Continental Automotive Gmbh Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung
TWI381634B (zh) * 2009-03-26 2013-01-01 Green Solution Tech Co Ltd 控制器及電壓偵測啟動器
KR101634377B1 (ko) * 2009-10-26 2016-06-28 삼성전자주식회사 내부 전압 생성 회로, 그 방법, 및 이를 이용하는 반도체 장치
US8458501B2 (en) 2010-07-27 2013-06-04 International Business Machines Corporation Measuring data switching activity in a microprocessor
US8823405B1 (en) 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
US20130159792A1 (en) * 2011-01-24 2013-06-20 Robert Brooks Fault detection
US8415993B1 (en) 2011-10-26 2013-04-09 Sand 9, Inc. Power-on reset circuit and method
KR101890820B1 (ko) * 2012-04-30 2018-08-22 에스케이하이닉스 주식회사 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US8742805B2 (en) * 2012-07-26 2014-06-03 Samsung Electro-Mechanics Co., Ltd. Power on reset device and power on reset method
US9230692B2 (en) * 2013-06-17 2016-01-05 Micron Technology, Inc. Apparatuses and methods for mapping memory addresses to redundant memory
US9135472B2 (en) 2013-10-31 2015-09-15 Square, Inc. Systems and methods for secure processing with embedded cryptographic unit
US10536141B2 (en) * 2014-10-24 2020-01-14 Hitachi Automotive Systems, Ltd. Semiconductor device
US9419624B2 (en) 2014-11-12 2016-08-16 Xilinx, Inc. Power management system for integrated circuits
JP6530608B2 (ja) * 2015-01-30 2019-06-12 株式会社デンソーテン 電源電圧監視回路およびそれを備えた電源回路
JP6450223B2 (ja) * 2015-03-06 2019-01-09 エイブリック株式会社 センサ装置及びその検査方法
JP6700665B2 (ja) * 2015-03-10 2020-05-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、及びプログラム
CN104953992B (zh) * 2015-06-03 2017-08-08 广东欧珀移动通信有限公司 一种复位电路及电子设备
JP6883482B2 (ja) * 2016-08-26 2021-06-09 エイブリック株式会社 センサ回路
US10333511B2 (en) * 2016-09-14 2019-06-25 Qorvo Us, Inc. Dual-level power-on reset (POR) circuit
US10410202B1 (en) * 2016-12-31 2019-09-10 Square, Inc. Expedited booting with brownout monitoring
US10601217B2 (en) 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
US10410189B2 (en) 2017-09-30 2019-09-10 Square, Inc. Scanning system with direct access to memory
DE102018000063B4 (de) 2018-01-08 2024-05-29 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Spannungsdiagnoseschaltung
US10691094B1 (en) 2018-12-12 2020-06-23 International Business Machines Corporation Techniques for indicating the status of power devices of a power subsystem

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US5019996A (en) * 1988-08-29 1991-05-28 Advanced Micro Devices, Inc. Programmable power supply level detection and initialization circuitry
DE4314533C1 (de) * 1993-05-03 1994-05-19 Siemens Ag Schaltungsanordnung zur Überwachung der Versorgungsspannung einer Prozessoreinheit
US5703512A (en) * 1995-06-06 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method and apparatus for test mode entry during power up
WO1997011428A1 (en) 1995-09-19 1997-03-27 Microchip Technology Incorporated Microcontroller wake-up function having digitally programmable threshold
KR100232219B1 (ko) * 1996-10-24 1999-12-01 김영환 저전압 감지 회로
KR100219501B1 (ko) * 1996-11-13 1999-09-01 윤종용 파워 온 리셋 회로
US5920726A (en) * 1997-06-12 1999-07-06 Apple Computer, Inc. System and method for managing power conditions within a digital camera device
GB2328094A (en) 1997-08-01 1999-02-10 Holtek Microelectronics Inc Instantaneously detecting an abnormal voltage in a micro controller
CA2245113C (en) * 1998-08-14 2001-05-01 Ibm Canada Limited-Ibm Canada Limitee Zero power power-on reset bootstrapping method and apparatus for ultra low-power integrated circuit packaging
US6211710B1 (en) * 1998-12-30 2001-04-03 Texas Instruments India Limited Circuit for generating a power-up configuration pulse
US6239630B1 (en) * 1999-07-23 2001-05-29 Analog Devices Inc CMOS-compatible power-on reset circuit
US6630844B1 (en) * 2000-08-22 2003-10-07 Altera Corporation Supply voltage detection circuit
US6549032B1 (en) * 2000-08-22 2003-04-15 Altera Corporation Integrated circuit devices with power supply detection circuitry
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
US6472912B1 (en) * 2001-01-04 2002-10-29 National Semiconductor Corporation Device for power supply detection and power on reset
US6765403B2 (en) * 2001-02-22 2004-07-20 Koninklijke Philips Electronics N.V. Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187954A (zh) * 2011-12-30 2013-07-03 快捷半导体(苏州)有限公司 具有锁存器的调节器上电复位
CN106548808A (zh) * 2015-09-21 2017-03-29 意法半导体(鲁塞)公司 用于eeprom类型的存储器器件的故障控制
CN106548808B (zh) * 2015-09-21 2021-05-28 意法半导体(鲁塞)公司 用于eeprom类型的存储器器件的故障控制
CN109521262A (zh) * 2017-09-20 2019-03-26 意法半导体国际有限公司 用于测试功率管理模块的不可屏蔽电压监视器的电路
US10620267B2 (en) 2017-09-20 2020-04-14 Stmicroelectronics International N.V. Circuitry for testing non-maskable voltage monitor for power management block
CN113495606A (zh) * 2020-03-19 2021-10-12 三星电子株式会社 电源管理器电路和用于检测内部错误的电子设备
CN112346552A (zh) * 2020-10-15 2021-02-09 宁畅信息产业(北京)有限公司 电源监测方法、装置、计算机设备和存储介质
CN112346552B (zh) * 2020-10-15 2023-05-26 宁畅信息产业(北京)有限公司 电源监测方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
US20070001720A1 (en) 2007-01-04
TWI387772B (zh) 2013-03-01
US7295051B2 (en) 2007-11-13
WO2006138077A1 (en) 2006-12-28
WO2006138077B1 (en) 2007-02-22
TW200704946A (en) 2007-02-01
JP2008547366A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101208646A (zh) 监视电源电平的系统和方法
CN101208645A (zh) 监视电源完整性的电路和方法
US5237699A (en) Nonvolatile microprocessor with predetermined state on power-down
CN102739215B (zh) 低功耗上电复位电路
US20080122499A1 (en) Multi-threshold reset circuit
US5894423A (en) Data processing system having an auto-ranging low voltage detection circuit
KR101705794B1 (ko) 2차전지 보호 회로, 2차전지 보호 장치, 전지팩 및 데이터 기입 방법
JP2022175280A (ja) 情報処理装置および情報処理装置の制御方法
US10474214B2 (en) Data storage device and method for monitoring power storage capability of secondary power of data storage device
EP3432119B1 (en) Devices and methods for power sequence detection
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
KR101488383B1 (ko) 자체 구성 가능한 다중 레귤레이터 ａｓｉｃ 코어 전력 전달
US9575111B1 (en) On chip detection of electrical overstress events
US7221200B1 (en) Programmable low voltage reset apparatus for multi-Vdd chips
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
EP0661714B1 (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
US7839717B2 (en) Semiconductor device with reduced standby failures
CN105204403A (zh) 时钟电路、基于时钟电路的供电控制方法和空调
CN213338644U (zh) 一种掉电保护电路及电能表
CN114678045B (zh) 一种flash存储器掉电数据保护电路
CN216751184U (zh) 存储设备及其电源管理单元
US20170019018A1 (en) Power control device and method thereof
EP4322407A1 (en) Power-on-reset request functionality in semiconductor devices and power management ics
CN109992083A (zh) 一种存储控制器的电源管理装置
Lenk Simplified design of microprocessor-supervisory circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication