KR101488383B1

KR101488383B1 - 자체 구성 가능한 다중 레귤레이터 ａｓｉｃ 코어 전력 전달

Info

Publication number: KR101488383B1
Application number: KR1020107013645A
Authority: KR
Inventors: 스티브 엑스. 치; 용리앙 왕; 에크람 호싸인 부이얀; 대니얼 피. 응구옌; 빈센트 안토니 콘디토; 포-셴 라이
Original assignee: 샌디스크 테크놀로지스, 인코포레이티드
Priority date: 2007-12-21
Filing date: 2008-12-04
Publication date: 2015-02-02
Also published as: KR20100098648A; EP2223421B1; CN101919145B; JP2011508318A; EP2223421A2; WO2009085549A2; WO2009085549A3; EP2223421A4; TW200937179A; TWI392998B; CN101919145A; JP5351899B2

Abstract

전자 제품은 선택적 외부 커패시턴스와 함께 사용하기 위한 선형 레귤레이터 모듈 및 제품의 내부 커패시턴스에 결합되는 캡리스(capless) 레귤레이터 모듈 둘 다를 자신의 회로에 포함하는 용도에 특정한 반도체 회로(ASIC)를 구비한다. 전자 제품을 작동시키는 방법은 ASIC의 전력 공급 단계에서 사용을 위해 캡리스 모듈의 저-전력 서브-모듈 또는 고-전력 서브-모듈을 선택한다. ASIC의 제어 로직은 외부 커패시턴스가 있는지를 판정한다. 이러한 경우, ASIC의 전력 공급 단계 동안 고-전력 캡리스 서브-모듈이 사용되고, 그렇지 않은 경우에는, ASIC의 전력 공급 단계 동안 저-전력 캡리스 서브-모듈만 사용된다. ASIC의 전력 공급 후, 제어 로직은 작동의 어떤 시간 동안 선형 레귤레이터 모듈을 선택하고 작동의 다른 시간 동안 캡리스 레귤레이터 모듈을 선택할 수 있으며 또는 사후 전력 공급 작동 내내 한 모듈 또는 다른 모듈을 선택할 수도 있다.

Description

자체 구성 가능한 다중 레귤레이터 ＡＳＩＣ 코어 전력 전달{SELF-CONFIGURABLE MULTI-REGULATOR ASIC CORE POWER DELIVERY}

본 출원은 일반적으로, 사용되는 실제 용도에 따라 "빠르게(on the fly)" 선택되는 여러 전력 레귤레이터 기술에 의해 전력이 공급될 수 있는 ASIC 코어 또는 이와 유사한 전자 회로에 관한 것이다.

ASIC(Application Specific Integrated Circuit)는 특정 용도를 위해 설계된 반도체 장치이다. ASIC는 실질적으로 공지된 일군의 회로를 포함할 수 있다. 예를 들어, 이들은 카메라, 음악 플레이어, 내비게이션 장치 등에 사용되는 것과 같은 소비자 메모리 장치에 사용된다. 또한, 이는 이외 많은 다른 유형의 전자 장치에 사용되고 특정 작업 또는 한 세트의 작업에 고도로 특성화될 수도 있다.

ASIC 코어는, 독자형 실체로서 설계되고 검증이 되었고 특정의 프로세스 기술을 위한 ASIC 기능 라이브러리에서 입수될 수 있는 회로에 의해 수행될 정의된 기능이다. 각각의 ASIC 코어는, 수행 및 기능이 파악되고 근본적으로 ASIC 칩 설계를 구축할 때 구성 블록으로서 사용될 수 있는 요소이다. ASIC 코어는 기능에 더하여 기정의된 물리적 레이아웃 또는 표준 셀로서, 또는 기능에 더하여 ASIC 업자에 의해 구현되는 물리적 레이아웃으로서, 또는 고객이 완전히 통합하게 되는 표준 기술 기반의 게이트-레벨 네트리스트로 실현되는 기능으로서 구현될 수도 있다.

ASIC 코어는 실제적인 회로로 구현시 작동하기 위해서 레귤레이트된 전력을 필요로 한다. 전형적으로 이들은 회로의 필요에 따라 다양한 가용한 레귤레이터 기술 중 하나의 기술에 의해 전력이 공급된다. 예를 들어, 극히 낮은 대기(quiescent) 전류 및 능동적 작동 전류를 필요로 하지만 외부(즉, 비교적 큰) 커패시터의 사용을 허용할 수 있는 용도의 경우 선형(예를 들면, 낮은 드롭아웃(LDO)) 레귤레이터가 매우 적합하다. 이러한 접근법은, 예를 들어 보안 디지털(SD) 메모리 카드들에서 사용되며 도 1에 블록도로 도시되었다. 반면, 보드 공간(또는 그외 물리적 공간)이 거의 없고 높은 대기전류 및 능동적 작동 전류가 허용될 수 있다면, 외부 커패시터를 구비하지 않는 캡리스(capless) 레귤레이터가 더 바람직한 해결책이 될 수 있다. 이러한 상황은 하이-엔드 메모리 카드 용도(예를 들면, 메모리 스틱형 플래시 메모리 카드 등)에서 자주 접하고, 도 2에 블록도 형태로 도시되었다.

ASIC 칩의 설계, 유효화 및 구축은 전자 제품 제조업자에게 바람직한 투자를 제시한다. 이러한 비용을 가능한 정도까지 감소시키는 것이 바람직할 것이다.

일면에서, 회로에 선택적 외부 커패시턴스에 결합되도록 구성된 선형 레귤레이터 모듈과 전자 제품의 내부 커패시턴스에 결합된 캡리스 레귤레이터 모듈 모두를 포함하는 용도에 특정한 집적 회로(ASIC) 장치가 나타나 있는 전자 제품 작동 방법은, ASIC의 전력 공급 단계에서 사용을 위해 캡리스 레귤레이터 모듈의 저-전력 서브-모듈 또는 고-전력 서브-모듈 중 하나를 선택한다. ASIC 장치의 제어 로직은 외부 커패시턴스가 존재하는지 결정한다. 존재하면, 제어 로직은 ASIC의 전력 공급 단계 동안 고-전력 캡리스 레귤레이터 서브-모듈이 사용된다. 존재하지 않으면, ASIC의 전력 공급 단계 동안 저-전력 캡리스 레귤레이터 서브-모듈만 사용된다. ASIC의 전력 공급 후, 제어 로직은 작동의 임의 시간 동안 선형 레귤레이터 모듈을 선택하고, 다른 작동 시간 동안 캡리스 레귤레이터 모듈을 선택할 수 있고, 또는 사후 전력 공급 작동 내내 한 모듈 또는 다른 모듈을 선택할 수 있다.

다른 면에서, 회로에 선택적 외부 커패시턴스에 결합되게 구성된 선형 레귤레이터 모듈과 전자 제품의 내부 커패시턴스에 결합된 캡리스 레귤레이터 모듈 모두를 포함하는 용도 특정 집적 회로(ASIC) 장치를 포함하는 전자 제품이 기재되어 있다. 적어도 캡리스 레귤레이터 모듈은 저-전력 서브-모듈 및 고-전력 서브-모듈 둘 다를 포함한다. ASIC 장치의 제어 로직은 외부 커패시턴스가 존재하는지를 결정하도록 구성된다. 존재하면, 제어 로직은 ASIC의 전력 공급 단계 동안 고-전력 캡리스 레귤레이터 서브-모듈이 사용되게 한다. 존재하지 않으면, ASIC의 전력 공급 단계 동안 저-전력 캡리스 레귤레이터 서브-모듈만 사용된다. ASIC의 전력 공급 후에, 제어 로직은 작동의 어떤 시간 동안 선형 레귤레이터 모듈을 그리고 작동의 다른 시간 동안 캡리스 레귤레이터 모듈을 선택할 수 있고 또는 사후 전력 공급 작동 내내 한 모듈 또는 다른 모듈을 선택할 수도 있다.

이 명세서에 포함되고 이의 일부를 구성하는 첨부한 도면은 실시예의 하나 이상의 예를 도시하고, 실시예의 설명과 함께, 실시예의 원리와 구현을 설명하는데 사용된다.
도 1은, 공지 기술에 따라 (비교적 큰) 외부 커패시턴스를 사용한 선형 전압 레귤레이터에 의해 전력이 공급되는 제 1 전자 제품에 대한 개략적인 블록도.
도 2는, 공지 기술에 따라 (비교적 작은) 내부 커패시턴스를 사용한 선형 전압 레귤레이터에 의해 전력이 공급되는 제 2 전자 제품에 대한 개략적인 블록도.
도 3은, 플래시 메모리 어레이, 제어기 ASIC 장치 및 호스트 장치에 대한 인터페이스(들)를 포함하는 메모리 장치의 한 가지 예의 개략적 블록도.
도 4는, 선형 레귤레이터 모듈 또는 캡리스 레귤레이터 모듈에 의해 선택적으로 전력이 공급될 수 있고 일 실시예에 따라 외부 커패시터 감지기를 포함하는 제 3 전자 제품의 전력 공급부의 개략적 블록도.
도 5는, 일 실시예에 따른 선형 레귤레이터 모듈의 개략적 블록도.
도 6은, 일 실시예에 따른 캡리스 레귤레이터 모듈의 개략적 블록도.
도 7은, 일 실시예에 따른 캡리스 레귤레이터 모듈을 제어하는 제어 로직의 개략적 블록도.
도 8a, 도 8b 및 도 8c는, 일 실시예에 따른 방법을 예시한 프로세스 흐름도를 구성하는 도면.

실시예는 여기에서는 ASIC 장치를 포함하는 전자 제품 맥락에서 기술된다. 당업자들은 다음 설명이 단지 예시적이며 어떤 식으로든 한정하려는 것은 아님을 알 것이다. 이 개시의 혜택을 얻은 당업자들에게 그외 실시예들이 쉽게 암시될 것이다. 첨부한 도면들에 도시된 실시예들의 구현들을 상세히 참조하도록 할 것이다. 도면 및 다음 설명에서 동일 또는 유사 요소들을 참조하기 위해서 동일 참조부호가 사용될 것이다.

명확성을 위해서, 여기에서 기술된 구현들의 일반적 특징들 전부가 도시되고 기술되는 것은 아니다. 물론, 어떤 이러한 실제적 구현의 개발에서 애플리케이션 -비즈니스- 에 관계된 제약들에 준수와 같은 개발자의 특정한 목적들을 달성하기 위해 수많은 구현 특유의 판단들이 행해져야 한다는 것과, 이들 특정의 목적들은 구현마다 그리고 개발자마다 다를 것임을 알 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적일 수도 있지만 그럼에도불구하고 이 개시에서 혜택을 얻은 당업자들에게 이러한 개발 노력은 정례적 엔지니어링 작업이 될 것임을 알 것이다.

이 개시에 따라서, 여기에서 기술된 성분들, 프로세스 단계들, 및/또는 데이터 구조들은 예를 들어 비휘발성 메모리 장치의 제어기에, 다양한 유형들의 운영 시스템들, 계산 플랫폼들, 컴퓨터 프로그램들, 및/또는 범용 머신들을 사용하여 구현될 수 있다. 또한, 당업자들은 결선된 장치들, 필드 프로그래머블 게이트 어레이들(FPGA), 응용특정 집적 회로들(ASIC), 등과 같이 본질적으로 덜 범용적인 장치들도 여기 개시된 발명의 개념들의 범위 및 정신 내에서 사용될 수 있음을 알 것이다. 일련의 프로세스 단계들을 포함하는 방법이 컴퓨터 또는 머신에 의해 구현되고 이들 프로세스 단계들이 머신에 의해 판독될 수 있는 일련의 명령들로서 저장될 수 있는 경우, 이들은 컴퓨터 메모리 장치(예를 들면, ROM(판독전용 메모리), PROM(프로그래머블 판독전용 메모리), EEPROM(전기적 소거가능 프로그래머블 판독전용 메모리), FLASH 메모리, 등), 자기 저장매체(예를 들면, 테이프, 자기 디스크 드라이브, 등), 광학 저장매체(예를 들면, CD-ROM, DVD-ROM, 페이퍼 카드, 페이퍼 테이프, 등) 및 이외 다른 유형들의 프로그램 메모리과 같은, 실재 매체에 저장될 수 있다.

일 실시예에 따라서, 발명은 컴퓨터들, 디지털 카메라들, 디지털 음악 플레이어들, 내비게이션 장비, 통신장비, 등과 같은, 소비자 전자장비에 사용할 수 있는 메모리 장치에 사용될 수 있다. 또한, 발명은 이제 당업자들에게 명백하게 되는 바와 같이 그외의 전자 제품들에 채용될 수도 있다. 도 3은 이러한 메모리 장치의 전형적인 시스템 블록도이다. 도 3의 예로서의 메모리 장치(300)에서, 플래시 메모리 어레이(302)는 ASIC 장치로서 구현된 제어기 장치(304)에 의해 제어된다. 인터페이스 회로(306)는 제어기(304)에 결합되고, 메모리 장치(300)가 결합될 수 있는 통상의 호스트 장치들(308)에의 접속성을 제공한다.

예로서의 메모리 장치 정황에서, 제어기(304)는 전형적으로 호스트 장치(308)와 같은 외부 장치에 의해 전력이 공급되고, 이의 회로에 의해 사용을 위해 제공되는 전력을 조절하기 위해서 도 1 및 도 2에 도시된 것과 같은 전력 공급 회로를 포함한다.

이제, 도 4로 가서, 일 실시예에 따라, 전력 회로(400)는 "캡리스(capless)" 레귤레이터 모듈(406){외부 커패시터를 필요로 하고, 매우 작은 이산 디커플링 커패시터 또는 ASIC의 회로에 고유한 커패시턴스(408)(약 0.5nF 내지 몇 nF(나노파라드)의 커패시턴스)로 해결}뿐만 아니라, 선형 레귤레이터 모듈(402){비교적 큰 커패시턴스(약 1 이상의 마이크로파라드의 커패시턴스)의 ASIC에 대한 외부 커패시터(external-to-the-ASIC capacitor)(404)에 대한 결합 요구}를 포함하며, 이들은 모두 ASIC에 설치된다. 이 개념에 따라 구축된 ASIC는 이제 하나 이상의 응용에 사용될 수 있고 ASIC의 개발 비용은 훨씬 더 큰 잠재적 시장에 퍼질 수 있다. 예를 들어, 메모리 스틱 표준에 호환되는 메모리 장치들뿐만 아니라 마이크로 SD 표준에 호환되는 메모리 장치들로서 이러한 이질적인 장치들은 서로 다른 커패시터 배열들을 사용할 것으로 예상되긴 하지만, 이들 장치들을 구축하기 위해 한 ASIC이 사용될 수 있다. 외부 커패시터는 전기 설계에 의해 요구에 따라 사용될 수 있고, 사용되지 않을 수 있다.

"캡리스" 레귤레이터가 이 기술에 공지되어 있다. 예를 들어, 단지 0.6 nF 디커플링 커패시터만을 사용하는 집적 선형 레귤레이터가 Hazucha 등의 Area-Efficient Linear Regulator With Ultra-Fast Load Recognition, IEEE Journal of Solid State Circuits, Vol. 40, No. 4 (April 2005)에 상세히 기술되어 있다. 이러한 회로들은 극히 작은 커패시턴스를 이용하며 이것은 나머지 레귤레이터 회로와 마찬가지로 반도체 다이에 집적된 작은 값의 이산 커패시터들에 의해 제공되거나 그 회로의 내재된 기생 커패시턴스에 의해 제공된다. 전형적으로 이들 커패시턴스들은 대략 0.5 nF 내지 수 nF의 범위이다.

저-전력 서브-모듈(502)(예를 들어, 대기모드에서 비교적 낮은 전력을 제공하기 위한) 및 고-전력 서브-모듈(504)(정규 작동 모드에서 비교적 고 전력을 제공하기 위한)을 포함하는 것이 도시된 도 5에 선형 레귤레이터 모듈(402)이 더 상세히 도시되어 있다. 일 실시예에서, 저-전력 서브-모듈은 약 5 mA까지의 전류를 제공할 수 있고 고-전력 서브-모듈은 약 100 mA까지의 전류를 제공할 수 있다. 전형적으로 따로따로 사용을 위해 하나가 선택되거나, 또는 저-전력 서브-모듈은 항시 온 상태로 둘 수 있고 필요시 고-전력 서브-모듈에 의해 보충될 수 있다.

저-전력 서브-모듈(602)(예를 들어, 대기모드에서 비교적 낮은 전력을 제공하기 위한) 및 고-전력 서브-모듈(604)(정규 작동 모드에서 비교적 고 전력을 제공하기 위한)을 포함하는 것이 도시된 도 6에 캡리스 레귤레이터 모듈(406)이 더 상세히 도시되어 있다. 일 실시예에서, 저-전력 서브-모듈은 약 5 mA까지의 전류를 제공할 수 있고 고-전력 서브-모듈은 약 100 mA까지의 전류를 제공할 수 있다. 전형적으로 따로따로 사용을 위해 하나가 선택되거나, 또는 저-전력 서브-모듈은 항시 온 상태로 둘 수 있고 필요시 고-전력 서브-모듈에 의해 보충될 수 있다.

캡리스 레귤레이터가 제품에서 사용된다면, 나노파라드 정도의 내부 커패시턴스만이 존재한다. 반면, 제품에서 사용하게 선형 레귤레이터가 구성된다면(외부 커패시턴스의 존재와 더불어) 대략 마이크로 파라드 정도로 훨씬 큰 커패시턴스가 존재하게 될 것이다. 그러면 잠재적 커패시턴스의 범위는 대략 200x 이상이 된다. 제어되지 않는다면, 이것은 코어 전압의 슬루 레이트가 동일 폭의 마진만큼 가변할 것임을 의미한다. 최악의 경우에 전압이 대략 수 나노초에서 증가할 수도 있어 제어기에 전력이 공급되는 것을 효과적으로 방지할 수도 있을 ESD(정전기 방전) 보호(클램프) 장치를 작동시킬 수도 있을 것이 가능하다. 대안적으로 또 다른 최악의 경우에 상승률(ramp rate)이 너무 느리다면, 제품 기동을 위한 특정된 최소 임계값들이 위배될 수도 있어 호스트를 장치가 작동하지 않는 것으로 단정하게 할 수도 있을 것이다. 이것은 일 실시예에서 이하 논의되는 기술들 중 한 기술이 우선하지 않는한 캡리스 레귤레이터 모듈(402)(ESD 클램프를 회피하는)의 저-전력 서브-모듈(602)을 내정에 의해 사용함으로써 해결된다.

다시 도 4로 돌아가면, 전력 회로(400)는 구성 레지스터들(412)에 액세스하게 구성되는 ASIC(304)에 의해 실행될 수 있는 제어 로직(410)을 포함한다. 구성 레지스터들(412)(제어기에 또는 플래시 메모리 어레이(302)에 구현될 수도 있는)은 2개의 레귤레이터 모듈들 중 한 모듈의 사후 전력 공급 초기 선택을 판정하기 위해 사용될 수 있는 정보를 저장할 수 있다. 일 실시예에서, 구성 레지스터들은 더 많은 적응성을 위해서 외부 커패시터 감지기(414)의 작동을 하지 않게 구성될 수 있다(이하 더 상세히 기술된다).

내정에 의해(이렇게 되게 설계된다) 외부 커패시터가 없어도 캡리스 레귤레이터 모듈의 저-전력 서브-모듈은 안정하기 때문에, 이의 저-전력 서브-모듈은 전력 공급시 초기엔 ASIC 코어에 전력을 제공하기 위해서 자동으로 선택된다. 전력 공급시 외부 커패시턴스가 감지되면, 외부 커패시턴스는 레귤레이터가 너무 빠르게 상승하지 못하게 할 것이기 때문에 VDD_core 상승률을 가속시키기 위해서 캡리스 레귤레이터 모듈의 고-전력 서브-모듈을 사용하는 것도 안전하다.

이것을 달성하기 위해서, 외부 커패시터 감지기(414)는 내부 커패시턴스(408)(기생 커패시턴스라고도 함) 및 (선택적으로) 외부 커패시턴스(404)가 결합되는 노드(416)(VDD_core)에 결합된다. 이상적으로 외부 커패시턴스가 존재하는 경우, 대부분의 경우에 회로를 캡리스 레귤레이터 모듈(406)보다는 선형 레귤레이터 모듈(402)을 이용하게 하는 것이 바람직할 것이다. 외부 커패시터(404)의 존재(또는 부재)를 검증함으로써, 외부 커패시터 감지기(414)는 이제 이것을 가능하게 하며, 이에 따라 일부 실시예들에서는 공장에서 ASIC들의 우발적 오-구성(예를 들면, 외부 커패시터가 실제로는 없지만(또는 있지만) 있다고(또는 없다고) ASIC에 알리도록 구성 레지스터를 우발적으로 설정함에 따라)에 의한 손상 가능성을 피하게 한다.

일 실시예에 따라 외부 커패시터 감지기(414)의 작동을 이제 상세히 논한다. 외부 커패시터 감지기(414)는 펄스 발생기(702), 제 1 및 제 2 래치 출력 비교기(704, 706), 및 코어 레귤레이터의 상승률을 제어하기 위한 연관된 로직(708)을 포함한다. 전력 공급 개시에 따른 일련의 이벤트들은 다음과 같다:

1) VDD_core(712)를 일시 방전하기 위해서(코어 VDD 레귤레이트된 공급) 라인(710) 상에 'Discharge_en'(방전 활성화) 펄스가 일시적으로(일 실시예에서는 약 20 μSec의 펄스폭이 사용된다) 발생된다. 이것은 FET(전계효과 트랜지스터)(714)의 게이트를 턴 온 시킴으로써 행해지며 이는 노드(416)를 접지(716)에 결합하는 효과를 갖는다. 의도는 짧은 시간동안 방전할 것인지를 알기 위해서 VDD_core(712)를 일시 접지(716)에 결합시키려는 것이다.

2) 일시적 방전 사이클 후에 VDD_core(712) 레벨이 여전히 높은 것으로 'LowRef' 비교기(706) 출력(706o)(입력(706a) 상에 VDD_core를 입력(706b) 상에 Discharge_en과 비교한)이 나타낸다면, 수 마이크로파라드의 커패시턴스를 갖는 칩 외부 커패시터(404)가 있을 것으로 가정한다(일시적 방전 사이클은 훨씬 작은 내부 커패시턴스에 임의의 전하를 방전하였을 것이기 때문에). 따라서, VDD 상승 속도를 가속화시키기 위해 (이는 커패시터 존재가 감지되었기 때문에 실행하는데 안전함) 캡리스 레귤레이터 모듈의 고-전력 및 저-전력 서브-모듈 모두가 작동 가능하게 된다 (HP_en과 LP_en이 가능하도록 설정).

3) 대신, 방전 후에 VDD_core가 낮은 것으로 'LowRef' 비교기(706) 출력(706o)이 나타낸다면, 이것은 외부 커패시터(505)가 없을 가능성을 나타내는 것으로(VDD_core는 낮게 시작하였을 수도 있고 이에 따라 외부 커패시터가 있을 수도 있고 아니면 없을 수도 있다), VDD_core(712) 전력 공급 레벨을 상승시키기 위해서 캡리스 레귤레이터 모듈의 저-전력 서브-모듈을 사용하기 위해 'LP_en'이 활성화되게 설정된다.

4) 다음에, 다시 한번 VDD_core 전압 레벨을 감지하기 위해 몇 마이크로초(μSec) 후에 'CharEv_en'(충전 평가 펄스) 신호가 발생된다. 'HighRef' 비교기 출력(704o)이 VDD_core 레벨이 높은 것으로 나타낸다면, 이것은 저에서 고로 신속한 상승때문에 칩에 커패시턴스만이 존재함을 나타내며(즉, 외부 커패시턴스가 없다), 이에 따라 전력 공급 동안 저-전력 캡리스 레귤레이터 모듈만이 활성화될 것이다. 그렇지 않다면, 캡리스 레귤레이터 변조기의 고-전력 서브-모듈도 활성화될 것이다.

일단 ASIC 코어에 전력 공급이 완료되면(즉, VDD_core 전압이 확립되면), 제조시 구성 레지스터들에 저장된 구성 정보(보드상에 ASIC, 또는 플래시 메모리 어레에 있는, 또는 다른 위치에 있는 ASIC의 제어 로직에 의해 액세스될 수 있는)가 판독되고 이에 근거하여, ASIC 제어 로직(ASIC에 제어 로직에 의해 실행되는 펌웨어에 의해 구현될 수 있는)은 사후 전력 공급 작동을 위해 요망되는 레귤레이터(선형 레귤레이터 모듈 또는 캡리스 레귤레이터 모듈)를 선택한다. 이어서 요망되는 레귤레이터는 턴 온 되고(이미 턴 온 되어 있지 않다면), 다른 레귤레이터는 턴 오프 된다(턴 온 되어 있었다면). 대안적으로, ASIC 펌웨어는 전력 공급 동안 위에 기술된 외부 커패시터의 유무에 대해 행해진 초기 판정에 근거하여 전력 공급 후에 사용을 위해 2개의 레귤레이터 모듈들 중 하나(또는 잠재적으로 둘 다)를 선택할 수도 있다. 또 다른 실시예에서, 2개의 레귤레이터 모듈들 중 하나를 "상황에 따라" 선택하기 위해서 작동 동안 감시된 상태들(예를 들면, 전류 사용, 배터리 또는 입력 전력 상태, 등)이 이용될 수도 있다.

도 8a, 도 8b 및 도 8c는 일 실시예에 따른 방법(800)을 예시된 프로세스 흐름도를 구성한다. 방법은 블록(802)에서 시작한다.

블록(806)에서, 임의의 칩 상에 커패시턴스를 방전시키는데 적합하지만 칩 외부에 더 큰 선택적 커패시턴스(있다면)를 방전시키는데 부적합하게 되도록 선택된 짧은 기간 동안 라인(710) 상에 방전 활성화 펄스가 발생한다(도 7).

블록(808)에서 VDD_core가 접지(716)에 일시적으로 단락되게 FET(714)의 게이트에 라인(710)으로 방전 활성화 펄스가 인가된다.

판단 블록(810)에서 VDD_core가 방전되었는지 알기 위해서 LowRef 래치 비교기(706)(입력들(706a(Vdd_core) 및 706b(방전 활성화))을 비교함으로써 판정된다)의 출력(706b)이 체크된다. 그러하다면, 제어는 블록(812)으로 가고, 그렇지 않다면 제어는 블록(814)으로 간다.

블록(814)에서, 칩 외부에 (큰) 커패시턴스(404)가 존재한다는 결론에 도달된다.

블록(816)에서, 더 많은 전류를 제공하고 그럼으로써 ASIC의 전력 공급을 가속시키기 위해서 캡리스 레귤레이터 모듈(406)의 저-전력(602) 및 고-전력(604) 서브-모듈들이 활성화된다.

블록(818)에서, ASIC의 전력 공급 단계가 완료되고 제어는 노드 B로 간다.

블록(812)에서, 외부 커패시턴스(404)가 있는지 여부에 관하여 여전히 명확하지 않다. 캡리스 레귤레이터 모듈(406)의 저-전력 서브-모듈(602)만이 당분간 사용될 것이다.

블록(820)에서, 프로세스는 짧은 기간 동안 기다린다.

블록(822)에서, 충전 평가 펄스가 라인(704b)에 인가되어 HughRef 래치 비교기(704)에 입력되어 비교기는 이를 입력 라인(704a) 상에 VDD_core와 비교한다. 제어는 노드 A로 간다.

판단 블록(824)에서, VDD_core가 높음을 나타내는지 알기 위해서 HighRef 비교기(704)의 출력(704o)이 체크된다. 그러하다면(그리고 이것은 큰 커패시턴스가 없을 경우에만 일어날 수 있다), 제어는 블록(826)으로 간다. 그렇지 않다면 제어는 블록(828)으로 간다.

블록(826)에서, 칩 상에 캐패시턴스(408)만 있고 칩 외부에 (큰) 선택적 커패시터(404)는 없는 것으로 결론을 내린다.

블록(830)에서, 로직 블록(708)에 의해 ASIC의 전력 공급 단계를 위해 캡리스 레귤레이터 모듈의 저-전력 서브-모듈만이 활성화된다.

블록(832)에서, ASIC 전력 공급 단계가 완료되고 제어는 노드 B로 간다.

블록(828)에서, 칩 외부 커패시턴스(404)가 존재한 것으로 결론을 내린다.

블록(834)에서, 로직 블록(708)은 ASIC에 전력 공급하는데 사용하기 위해 캡리스 레귤레이터 모듈(406)의 저-전력(602) 및 고-전력(604) 서브-모듈들을 활성화한다. 이것은 저-전력 서브-모듈 단독보다는 더 많은 전류를 제공하며 이에 따라 더 빠르게 전력 공급하게 한다.

블록(836)에서, ASIC 전력 공급 단계가 완료되고 제어가 노드 B로 간다.

블록(838)에서(노드 B로부터 도달된), 전력 공급 후에 ASIC의 제어 로직은 구성 레지스터(들)를 판독한다.

블록(840)에서, 구성 레지스터(들)로부터 판독된 정보에 근거하여 사후 전력 공급 단계의 레귤레이터 사용이 결정된다. 예를 들어, 이는 "캡리스 레귤레이터 모듈 사용" 또는 "선형 레귤레이터 모듈 사용"일 수 있고, 요구될 경우, 각 레귤레이터 모듈의 저-전력 또는 고-전력 서브-모듈 중 어느 것을 처음 사용할지 추가 명시할 수 있다.

블록(842)에서, 블록(840)에서 행해진 결정에 응하여, 사후 전력 공급 단계에서 사용을 위해 적합한 레귤레이터 모듈(및 아마도 서브-모듈)이 활성화된다.

또 다른 실시예에서, 구성 레지스터들이 사용하기 위한 사후 전력 공급 레귤레이터 모듈을 선택하도록 하는 대신 칩 외부 커패시턴스(404)의 유무에 관한 사전 판정은 이러한 결정을 내리도록 하고, 이에 따라 이에 관하여 장치의 어떠한 사전 구성도 요구하지 않도록 블록(838, 840, 842)을 수정하는 것도 가능하다.

따라서, 단일의 ASIC 장치가 이제 제조되어 다양한 제품들에 사용되어 이의 유용성을 증가시키고 전체적인 개발 및 부품당 비용을 감소시킨다.

실시예 및 적용들이 도시되고 기술되었지만, 위에 언급된 것보다 더 많은 수정예들이 여기 개시된 발명의 개념들 내에서 가능함이 이 개시에서 혜택을 얻은 당업자들에게 명백하게 될 것이다. 예를 들어, 추가의 레귤레이터 모듈들 및/또는 서브-모듈들이 제공되고 이들 중에서 선택될 수 있다. 그러므로, 발명은 첨부된 청구항들의 정신에서는 제외하고 제약되지 않는다.

Claims

전자 장치를 작동시키는 방법으로서,
상기 장치는 ASIC 장치와, 노드를 통해 상기 ASIC 외부 장치 커패시터에 선택적으로 결합되도록 구성된 선형 레귤레이터 모듈과, 상기 노드를 통해 전자 제품의 내부 커패시턴스에 결합된 캡리스(capless) 레귤레이터 모듈을 포함하고, 상기 캡리스 레귤레이터 모듈은 저-전력 서브-모듈 및 고-전력 서브-모듈을 포함하며, 상기 고-전력 서브-모듈은 상기 저-전력 서브-모듈보다 더 큰 전류량을 제공하도록 구성되어 있는, 상기 방법에 있어서,
ASIC 장치 전력 공급을 개시하기 위해 상기 캡리스 레귤레이터 모듈의 저-전력 서브-모듈을 사용하여 상기 노드를 통해 상기 ASIC 장치에 초기에 전력을 공급하는 단계와,
외부 커패시턴스가 상기 노드에 결합되어 있는지를 감지하는 단계를
포함하는, 전자 장치 작동 방법.
제 1항에 있어서, 이어서 상기 노드에 결합된 상기 ASIC 외부 장치 커패시터(external-to-the-ASIC device capacitor)의 감지에 응하여 상기 캡리스 레귤레이터 모듈의 상기 고-전력 서브-모듈을 사용하여 상기 노드를 통해 상기 ASIC 장치에 전력을 인가하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 1항에 있어서, 이어서 상기 노드에 결합된 상기 ASIC 외부 장치 커패시터가 존재하지 않는다는 감지에 응하여 상기 캡리스 레귤레이터 모듈의 상기 저-전력 서브-모듈을 사용하여 상기 노드를 통해 상기 ASIC 장치에 전력을 인가하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 2항에 있어서, 상기 ASIC 장치의 전력 공급을 완료하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 3항에 있어서, 상기 ASIC 장치의 전력 공급을 완료하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 4항에 있어서, 상기 ASIC 장치의 전력 공급 후에 상기 ASIC 장치에 전력을 제공하기 위해서 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선택하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 5항에 있어서, 상기 ASIC 장치의 전력 공급 후에 상기 ASIC 장치에 전력을 제공하기 위해서 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선택하는 단계를 더 포함하는, 전자 장치 작동 방법.
제 6항에 있어서, 상기 선택 단계는 상기 ASIC 장치 내 제어 로직을 실행하여 수행되는, 전자 장치 작동 방법.
제 7항에 있어서, 상기 선택 단계는 상기 ASIC 장치 내 제어 로직을 실행하여 수행되는, 전자 장치 작동 방법.
제 6항에 있어서, 상기 선택 단계는 상기 ASIC 장치에 의해 액세스될 수 있는 구성 레지스터의 저장 상태에 따르는, 전자 장치 작동 방법.
제 7항에 있어서, 상기 선택 단계는 상기 ASIC 장치에 의해 액세스될 수 있는 구성 레지스터의 저장 상태에 따르는, 전자 장치 작동 방법.
전자 장치로서,
용도에 특정한 반도체 칩(ASIC) 장치와,
작동시 노드를 통해 상기 ASIC 외부 장치 커패시터(external-to-the-ASIC device capacitor)에 선택적으로 결합되도록 구성된 선형 레귤레이터 모듈과,
상기 노드를 통해 전자 제품의 내부 커패시턴스에 결합된 캡리스 레귤레이터 모듈로서, 상기 캡리스 레귤레이터 모듈은 저-전력 서브-모듈 및 고-전력 서브-모듈을 포함하고, 상기 고-전력 서브-모듈은 상기 저-전력 서브-모듈보다 더 큰 전류량을 제공하도록 구성된, 상기 캡리스 레귤레이터 모듈과,
상기 ASIC 장치에 의해 실행될 수 있는 제어 로직으로서, 상기 제어 로직은 상기 선택적 외부 커패시턴스의 존재를 감지하도록 구성되고 이에 응하여 상기 ASIC의 전력 공급 단계 동안 사용하기 위해 감지된 상기 선택적인 ASIC 외부 장치 커패시터에서 상기 캡리스 레귤레이터 모듈의 적어도 상기 고-전력 서브-모듈을 선택하도록 구성된, 상기 제어 로직을
포함하는, 전자 장치.
제 12항에 있어서, 상기 제어 로직은 상기 ASIC의 전력 공급 단계 동안 사용하기 위해 상기 캡리스 레귤레이터 모듈의 적어도 상기 저-전력 서브-모듈을 선택하도록 구성된, 전자 장치.
제 12항에 있어서, 상기 선형 레귤레이터 모듈은 적어도 제 1 및 제 2 선형 레귤레이터 서브-모듈을 포함하고, 상기 제 1 선형 레귤레이터 서브-모듈은 제 1 레벨까지의 전류를 제공하도록 구성되고, 상기 제 2 선형 레귤레이터 서브-모듈은 제 2 레벨까지의 전류를 제공하도록 구성되는, 전자 장치.
제 14항에 있어서, 상기 제 2 레벨의 전류는 상기 제 1 레벨의 전류보다 큰, 전자 장치.
제 12항에 있어서, 상기 장치는 초기에는 상기 ASIC 장치의 전력 공급 단계의 적어도 일부 동안 상기 ASIC 장치의 전력 공급을 위해 전력을 제공하기 전에 상기 캡리스 레귤레이터 모듈을 사용하도록 구성되는, 전자 장치.
제 12항에 있어서, 상기 장치는 초기에는 상기 ASIC 장치의 전력 공급 단계의 적어도 일부 동안 상기 ASIC 장치의 전력 공급을 위해 전력을 제공하도록 상기 캡리스 레귤레이터 모듈의 상기 저-전력 서브-모듈을 사용하도록 구성되는, 전자 장치.
제 12항에 있어서, 상기 제어 로직은 적어도 부분적으로 상기 노드를 방전시킴으로써 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성된, 전자 장치.
제 12항에 있어서, 상기 제어 로직은 적어도 부분적으로 상기 노드를 충전시킴으로써 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성된, 전자 장치.
제 12항에 있어서, 상기 제어 로직은 적어도 부분적으로 상기 노드를 방전시키고 이후 충전시킴으로써 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성된, 전자 장치.
제 12항에 있어서, 상기 ASIC 장치에 의해 판독되도록 구성된 구성 레지스터를 더 포함하고, 상기 구성 레지스터는 전력 공급 단계 완료 후 상기 ASIC 장치에 의한 사용을 위해 상기 캡리스 레귤레이터 모듈 또는 상기 선형 레귤레이터 모듈 중 하나를 선택하도록 프로그램되도록 구성되며, 상기 ASIC 장치는 전력 공급 단계 완료 후 사용하기 위해 상기 캡리스 레귤레이터 모듈 또는 상기 선형 레귤레이터 모듈 중 상기 프로그램된 것을 선택함으로써 상기 선택에 응하도록 구성된, 전자 장치.
메모리 장치에 있어서,
메모리 어레이와,
호스트 장치와 통신하게 구성된 인터페이스 회로와,
ASIC 장치 상에 구현된 것으로, 상기 메모리 어레이와 상기 인터페이스 회로로 통신하게 결합된 제어기를
포함하고,
상기 제어기는,
작동시 노드를 통해 상기 ASIC 외부 장치 커패시터에 선택적으로 결합하도록 구성된 선형 레귤레이터 모듈과,
상기 노드를 통해 전자 제품의 내부 커패시턴스에 결합되는 캡리스 레귤레이터 모듈로서, 상기 캡리스 레귤레이터 모듈은 저-전력 서브-모듈 및 고-전력 서브-모듈을 포함하고, 상기 고-전력 서브-모듈은 상기 저-전력 서브-모듈보다 더 큰 전류량을 제공하도록 구성된, 상기 캡리스 레귤레이터 모듈과,
상기 ASIC 장치에 의해 실행될 수 있는 제어 로직으로서, 상기 제어 로직은 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성되고, 이에 응하여 상기 선택적인 ASIC 외부 커패시터가 감지되면 상기 ASIC 장치의 전력 공급 단계 동안 사용하기 위해 상기 캡리스 레귤레이터 모듈의 적어도 상기 고-전력 서브-모듈을 선택하도록 구성된, 상기 제어 로직을
포함하는, 메모리 장치.
제 22항에 있어서, 상기 메모리 장치는 초기에는 상기 ASIC 장치의 전력 공급 단계의 적어도 일부 동안 상기 ASIC 장치의 전력 공급을 위해 전력을 제공하도록 먼저 상기 캡리스 레귤레이터 모듈을 사용하도록 구성된, 메모리 장치.
제 22항에 있어서, 상기 메모리 장치는 초기에는 상기 ASIC 장치의 전력 공급 단계의 적어도 일부 동안 상기 ASIC 장치의 전력 공급을 위해 전력을 제공하도록 상기 캡리스 레귤레이터 모듈의 상기 저-전력 서브-모듈을 사용하도록 구성된, 메모리 장치.
제 22항에 있어서, 상기 제어 로직은 적어도 부분적으로 상기 노드를 방전시킴으로써 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성된, 메모리 장치.
제 22항에 있어서, 상기 제어 로직은 적어도 부분적으로 상기 노드를 충전시킴으로써 상기 선택적인 ASIC 외부 장치 커패시터의 존재를 감지하도록 구성된, 메모리 장치.
제 22항에 있어서, 상기 ASIC 장치에 의해 판독되도록 구성된 구성 레지스터를 더 포함하고, 상기 구성 레지스터는 전력 공급 단계 완료 후 상기 ASIC 장치에 의해 사용되도록 상기 캡리스 레귤레이터 모듈 또는 상기 선형 레귤레이터 모듈 중 하나를 선택하여 프로그래밍되도록 구성되고, 상기 ASIC 장치는 전력 공급 단계 완료 후 사용되도록 상기 캡리스 레귤레이터 모듈 또는 상기 선형 레귤레이터 모듈 중 프로그래밍된 것을 선택하여 상기 선택에 응하도록 구성된, 메모리 장치.