TWI392998B - 用於操作一電子裝置之方法、電子裝置、及記憶體器件 - Google Patents

用於操作一電子裝置之方法、電子裝置、及記憶體器件 Download PDF

Info

Publication number
TWI392998B
TWI392998B TW97149488A TW97149488A TWI392998B TW I392998 B TWI392998 B TW I392998B TW 97149488 A TW97149488 A TW 97149488A TW 97149488 A TW97149488 A TW 97149488A TW I392998 B TWI392998 B TW I392998B
Authority
TW
Taiwan
Prior art keywords
asic
asic device
regulator module
module
node
Prior art date
Application number
TW97149488A
Other languages
English (en)
Other versions
TW200937179A (en
Inventor
Steve X Chi
Yongliang Wang
Ekram Hossain Bhuiyan
Daniel P Nguyen
Vincent Anthony Condito
Po-Shen Lai
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/005,056 external-priority patent/US7859134B2/en
Priority claimed from US12/005,126 external-priority patent/US20090160423A1/en
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW200937179A publication Critical patent/TW200937179A/zh
Application granted granted Critical
Publication of TWI392998B publication Critical patent/TWI392998B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Conversion In General (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

用於操作一電子裝置之方法、電子裝置、及記憶體器件
本揭示案大體而言係關於一種ASIC核心或類似電子電路，其可視其被使用之實際應用藉由經選擇「在作用中」之各種功率調節器技術來供電。
專用積體電路(ASIC)為經設計用於特殊應用之半導體器件。ASIC實際上可包括已知電路之任何集合。舉例而言，其可用於消費型記憶體器件中，諸如，彼等與相機、音樂播放機、導航器件及其類似者一起使用之消費型記憶體器件。其亦被使用於許多其他類型之電子器件中，且可高度地專用於特定任務或任務集合。
ASIC核心為由經設計及驗證為獨立實體之電路來執行之經定義函數，且在ASIC函數庫中對一特定過程技術可用。每一ASIC核心為一元件，該元件之效能及功能經瞭解且基本上可在建構ASIC晶片設計中用作構建塊。ASIC核心可經實施為函數加預定義實體布局或標準單元、函數加待由ASIC供應商實施之實體布局、或實施為體現在待由用戶來完全整合之標準技術依賴閘位準網絡圖中之函數。
當被實施為實際電路時，ASIC核心需要經調節之功率以操作。通常視電路之需求而定來藉由可用之各種調節器技術中之一者來對其供電。舉例而言，對於需要極其低靜態及有效操作電流但可容許使用外部(亦即，相對大)電容器之應用而言，線性(例如，低壓差(LDO))調節器為高度適合的。此方法用於(例如)微安全數位(SD)記憶卡中且以方塊圖形式說明於圖1中。另一方面，若板空間(或其他實體空間)短缺且較高靜態及有效操作電流為容許的，則不具有外部電容器之無電容調節器可為一較佳解決方案。此情形通常在高端記憶卡應用(例如，記憶棒型快閃記憶卡及其類似者)中遇到，且以方塊圖形式說明於圖2中。
ASIC之設計、驗證及構造對於電子產品製造者而言表示大投入。將需要在可能之範圍內降低此類成本。
在一項態樣中，揭示一種用於操作一具有一專用積體電路(ASIC)器件之電子產品之方法，在其電路中包括經組態以耦接至一可選外部電容之一線性調節器模組及耦接至該電子產品之內部電容之一無電容調節器模組兩者，該方法係選擇該無電容調節器模組之一低功率次模組或一高功率次模組中之一者以用於該ASIC之一開機階段中。該ASIC器件之控制邏輯判定一外部電容是否存在。若存在，則該控制邏輯使該高功率無電容調節器次模組在該ASIC之一開機階段內使用。否則僅該低功率無電容調節器次模組在該ASIC之一開機階段內使用。在該ASIC之開機之後，該控制邏輯可選擇該線性調節器模組用於特定操作次數，且可選擇該無電容調節器模組用於其他操作次數，或該控制邏輯可選擇一者或另一者用於開機後之所有操作次數。
在另一態樣中，揭示一種電子產品，該電子產品包括一專用積體電路(ASIC)器件，在其電路中包括經組態以耦接至一可選外部電容之一線性調節器模組及耦接至該電子產品之內部電容之一無電容調節器兩者。至少該無電容調節器模組包括一低功率次模組及一高功率次模組兩者。該ASIC器件之控制邏輯經組態以判定一外部電容是否存在。若存在，則該控制邏輯使該高功率無電容調節器次模組在該ASIC之一開機階段內使用。否則僅該低功率無電容調節器次模組在該ASIC之一開機階段內使用。在該ASIC之開機之後，該控制邏輯可選擇該線性調節器模組用於特定操作次數且可選擇該無電容調節器模組用於其他操作次數，或該控制邏輯可選擇一者或另一者用於開機後之所有操作次數。
經併入且構成此說明書之部分的隨附圖式說明實施例之一或多個實例，且連同對例示性實施例之描述用於解釋該等實施例之原理及實施。
本文在包括ASIC器件之電子產品之上下文中描述例示性實施例。一般熟習此項技術者將認識到，以下描述僅為說明性的且不意欲以任何方式限制。受益於本揭示案之熟習此項技術者將易瞭解本發明之其他實施例。現將詳細參考在隨附圖式中說明之例示性實施例之實施。在圖式及以下描述中將始終使用相同參考指示符以指代相同或類似項目。
為清楚起見，未展示及描述本文中描述之實施的所有常規特徵。當然，應瞭解：在任何此種實際實施之開發中，必須做出眾多實施特定決策，以便達成開發者之特定目標(諸如符合與應用相關及商業相關的約束)，且此等特定目標將在實施之間變化且在開發者之間變化。此外，應瞭解，此開努力可能為複雜且耗時的，但對於受益於本揭示案之一般熟習此項技術者而言，此仍為常規的工程任務。
根據本揭示案，本文中所描述之組件、過程步驟及/或資料結構可藉由使用各種類型之操作系統、計算平台、電腦程式及/或通用機器(例如，在非揮發性記憶體器件之控制器中)來實施。另外，一般熟習此項技術者將認識到，具有較少通用性質之器件，諸如，固線式器件、場可程式化閘陣列(FPGA)、專用積體電路(ASIC)及其類似者亦可在不背離本文所揭示之發明概念之範疇及精神之情形下使用。其中由電腦或機器來實施包含一系列過程步驟之方法，且該等過程步驟可經儲存為機器可讀之一系列指令，該等指令可經儲存於有形媒體上，諸如，電腦記憶體器件(例如，唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、電子可抹除可程式化唯讀記憶體(EEPROM)、快閃記憶體及其類似者)、磁性儲存媒體(例如，磁帶、磁碟機及其類似者)、光學儲存媒體(例如，CD-ROM、DVD-ROM、紙卡、紙帶及其類似者)及其他類型之程式記憶體。
根據一項例示性實施例，本發明可用於與消費型電子設備(諸如，電腦、數位相機、數位音樂播放機、導航設備、通信設備及其類似者)搭配使用之記憶體器件中。原已熟習此項技術者現將顯而易見，其亦可用於其他電子產品中。圖3說明此記憶體器件之典型系統方塊圖。在圖3之例示性記憶體器件300中，快閃記憶體陣列302由實施為ASIC器件之控制器器件304來控制。介面電路306耦接至控制器304，且提供連接性至記憶體器件300可耦接至之習知主機器件308。
在例示性記憶體器件內容脈絡中，控制器304通常由外部器件(諸如，主機器件308)來供電，且包括電源供應電路(諸如圖1及圖2中所說明)以調節經提供用於由其電路來使用之電力。
現轉至圖4，根據一項實施例，功率電路400包括兩者均提供於ASIC上之線性調節器模組402(其需要耦接至具有相對高電容(大約一或多個微法拉之電容)之ASIC外部電容器404)以及「無電容」調節器模組406(其不需要外部電容器，而使用非常小的離散去耦合電容器或使用ASIC之電路中固有的電容408(大約0.5毫微法拉(nF)至數nF之電容)來因應)。根據此概念所建構之ASIC現可用於一個以上的應用中，且ASIC之開發成本可分散在大得多的潛在市場中。舉例而言，一個ASIC可用來建構可與微SD標準相容之記憶體器件以及與記憶棒標準相容之記憶體器件，即使此等根本不同之器件預期使用不同之電容器配置。可根據電氣設計之需要而使用或不使用外部電容器。
所謂「無電容」調節器在此項技術中已為吾人所熟知。舉例而言，在Hazucha等人之Area-Efficient Linear Regulator With Ultra-Fast Load Recognition ，IEEE Journal of Solid State Circuits，第40卷，第4期(2005年4月)中詳細描述使用僅有0.6nF去耦合電容器之積體線性調節器。此等電路使用極其小的電容，其由整合至半導體晶粒連同調節器電路之其餘部分上之離散但低值電容器來提供或由彼電路之固有寄生電容來提供。通常此等電容之範圍在大約0.5nF至較少nF之間。
在圖5中較詳細描述線性調節器模組402，其中線性調節器模組402經說明為包含低功率次模組502(例如，用於在待用模式中提供相對低之功率)及高功率次模組504(用於在常規操作模式中提供相對高之功率)。在一項例示性實施例中，低功率次模組可提供高達約5mA之電流，且高功率模組可提供高達約100mA之電流。通常每次選擇一者用於使用，或一直使低功率次模組開啟且在需要時由高功率次模組來補充。
在圖6中較詳細描述無電容調節器模組406，其中無電容調節器模組406經說明為包含低功率次模組602(例如，用於在待用模式中提供相對低之功率)及高功率次模組604(用於在常規操作模式中提供相對高之功率)。在一項例示性實施例中，該低功率次模組可提供高達約5mA之電流，且該高功率次模組可提供高達約100mA之電流。通常每次選擇一者用於使用，或一直使低功率次模組開啟且在需要時由高功率次模組來補充。
若在產品中使用無電容調節器，則僅有大約幾毫微法拉之內部電容存在。另一方面，若線性調節器經組態用於產品中(存在外部電容)，則大約微法拉之大得多的電容將存在。潛在電容值之範圍接著為大約200x或以上。若未受到控制，則此意味著核心電壓之轉換率將以相同寬之裕度變化。在一個最壞情況中，電壓可快速上升大約毫微秒，從而觸發可有效防止控制器開機之靜電放電(ESD)保護(箝位)器件為可能的。或者，在另一最壞情況中，若上升速率太慢，則用於產品喚醒之特定最小臨限值可被破壞而致使主機斷定器件不起作用。在一項實施例中，除非由以下討論之技術中之一者來克服，藉由使用預設無電容調節器模組402之低功率次模組602(避免ESD箝位)來解決此。
轉回至圖4，功率電路400包括ASIC 304可執行之控制邏輯410，控制邏輯410經組態以存取組態暫存器412。組態暫存器412(可實施於控制器或快閃記憶體陣列302中)可儲存可用來判定兩個調節器模組中之一者之開機後初始選擇的資訊。在一項實施例中，組態暫存器可經組態來停用外部電容器偵測器414(在下文中更詳細描述)之操作以更具靈活性。
因為無電容調節器模組之低功率次模組為穩定的而不存在預設外部電容器(其以彼方式經設計)，所以該無電容調節器模組之低功率次模組經自動地初始選擇以在開機期間提供功率至ASIC核心。若接著在開機期間偵測到外部電容，則使用無電容調節器模組之高功率次模組來加速VDD_core上升速率亦為安全的，因為外部電容將防止調節器上升地太快。
為達到此，外部電容器偵測器414經耦接至節點416(VDD_core)，內部電容408(有時被稱為寄生電容)及(視需要)外部電容404亦耦接至該節點416。理想地，在存在外部電容時，在許多情況中將需要迫使電路使用線性調節器模組402而非無電容調節器模組406。藉由驗證外部電容器404之存在(或不存在)，外部電容器偵測器414現使此情況成為可能，因此避免在一些實施例中歸因於在工廠處ASIC之意外錯誤組態(例如，藉由意外地設定組態暫存器在事實上外部電容器不存在(或存在)時告訴ASIC外部電容器存在(或不存在))的潛在危害。
現更詳細地討論根據一項實施例之外部電容器偵測器414之操作。外部電容器偵測器414包括脈衝產生器702、第一及第二鎖存輸出比較器(704、706)及相關聯之邏輯(708)來控制核心調節器之上升速率。在開機之起始之後的事件序列為：
1)短暫地產生在線路710上之放電啟用(「Discharge_en」)脈衝(在一項實施例中使用約20μSec之脈衝寬度)，來短暫地使VDD_core 712(核心VDD調節供應)放電。此藉由開啟具有將節點416耦接至接地716之效應之場效應電晶體(FET)714之閘極來完成。意欲將VDD_core 712短暫地耦接至接地716來看其是否將在該短暫時間內放電。
2)若「LowRef」比較器706輸出706o(比較在輸入706a上之VDD_core與在輸入706b上之Discharge_en)指示VDD_core 712位準在該短暫放電循環之後仍為高，則接著假定存在具有微法拉電容之晶片外電容器404(因為該短暫放電循環已使在小得多之內部電容上之任何電荷放電)。結果，無電容調節器模組之高功率次模組及低功率次模組兩者均被啟用以用於操作(HP_en及LP_en經設定為啟用)以加速VDD上升速率(因為所偵測之電容器之存在，所以此為安全的)。
3)相反，若「LowRef」比較器706輸出706o指示VDD_core在放電之後現為低，指示可能缺少外部電容器404(VDD_core可能已開始為低且外部電容因此仍可能存在或不可能存在)，則「LP_en」經設定為啟用以使用無電容調節器模組之低功率次模組用於上升VDD_core 712電源位準。
4)接下來，電荷評估脈衝(「CharEv_en」)信號在幾微秒(μSec)之後產生以再一次感測VDD_core電壓位準。若「HighRef」比較器輸出704o現指示VDD_core位準為高，其指示因為自低至高之快速上升而僅有晶片上電容存在(亦即，不存在外部電容)且因此僅有低功率無電容調節器模組將在開機期間被啟用。否則，無電容調節器調變器之高功率次模組亦將被啟用。
一旦ASIC核心之開機完成(亦即，VDD_core電壓經建立)，在製造時儲存於組態暫存器中之組態資訊(可由板上ASIC、在快閃記憶體陣列上或在另一位置中之ASIC之控制邏輯存取)便經讀取且基於其上，ASIC控制邏輯(其可藉由由在ASIC中之控制邏輯所執行之韌體來實施)選擇所要之用於開機後操作之調節器(線性調節器模組或無電容調節器模組)。所要之調節器接著被開啟(若尚未在作用中)，且另一調節器被關閉(若其在作用中)。或者，ASIC韌體可基於上述之在開機期間所做之外部電容器之存在或不存在的較早判定來選擇兩個調節器模組中之一者(或潛在地兩者)以用於在開機之後使用。在另一實施例中，在操作期間所感測之條件(例如，電流使用、電池或輸入功率狀態及其類似者)可用來選擇兩個調節器模組中之一者「在作用中」。
圖8-1、圖8-2及圖8-3一起構成說明根據一個實施例之方法800之過程流程圖。該方法在區塊802處開始。
在區塊806處，放電啟用脈衝在短暫時間內在線路710(圖7)上產生，該短暫時間經選擇為足以使任何晶片上電容放電但不足以使較大可選晶片外電容(若存在)放電。
在區塊808處，放電啟用脈衝在線路710上經施加於FET 714之閘極，從而引起VDD_core瞬時短接至接地716。
在決策區塊810處，檢查LowRef鎖存比較器706之輸出706o(藉由比較輸入706a(VDD_core)與706b(放電啟用)而判定)以查看VDD_core是否放電。若是，則控制轉移至區塊812；若否，則控制轉移至區塊814。
在區塊814處，得出晶片外(大)電容404存在之結論。
在區塊816處，啟用無電容調節器模組406之低功率次模組602及高功率次模組604，以提供更多電流且因此加速ASIC之開機。
在區塊818處，ASIC之開機階段完成且控制轉移至節點B。
在區塊812處，對於外部電容404存在或不存在仍不清楚。僅有無電容調節器模組406之低功率次模組602將於現在使用。
在區塊820處，過程等待一段短期時間。
在區塊822處，充電評估脈衝經施加至線路704b，其輸入至比較其與輸入線路704a上之VDD_core之HighRef鎖存比較器704。控制轉移至節點A。
在決策區塊824處，檢查HighRef比較器704之輸出704o以查看其是否指示VDD_core為高。若是(且該情形僅會在大電容不存在時發生)，則控制轉移至區塊826。否則，控制轉移至區塊828。
在區塊826處，斷定僅有晶片上電容408存在，且晶片外(大)可選電容器404不存在。
在區塊830處，藉由邏輯區塊708僅啟用無電容調節器模組之低功率次模組以用於ASIC之開機階段。
在區塊832處，ASIC開機階段完成且控制轉移至節點B。
在區塊828處，斷定晶片外電容404存在。
在區塊834處，邏輯區塊708啟用無電容調節器模組406之低功率次模組602及高功率次模組604，以供在使ASIC開機時使用。這比僅有低功率次模組之情形能提供更多電流且因此允許較快開機。
在區塊836處，ASIC開機階段完成，且控制轉移至節點B。
在區塊838處(自節點B達到)在開機之後，ASIC之控制邏輯讀取組態暫存器。
在區塊840處，開機後階段調節器使用係基於自組態暫存器讀取之資訊而判定。舉例而言，實際上，此可為「使用無電容調節器模組」或「使用線性調節器模組」，且若需要其可進一步指定是否初始地使用各自調節器模組之高功率次模組或低功率次模組。
在區塊842處，回應於在區塊840中做出之判定，啟用用於在開機後階段中使用之適當調節器模組(且可能地次模組)。
在另一實施例中，以下亦為可能的：修改區塊838、840及842以使得替代允許組態暫存器來選擇開機後調節器模組來使用，關於晶片外電容404存在或不存在之先前判定將產生彼決策，因此在此點上不需要器件之預組態。
因此，單一ASIC器件現可經製造且用於較廣範產品陣列中，從而增加其效用且減少總開發成本及每一部件成本。
儘管已展示及描述實施例及應用，對受益於本揭示案之熟習此項技術者將顯而易見：在不背離本文中所揭示之發明概念之情況下，可能有比上文提及之修改多的許多修改。舉例而言，可提供及選擇額外調節器模組及/或次模組。因此，除了在隨附申請專利範圍之精神中之外，本發明不受限制。
300．．．記憶體器件
302．．．快閃記憶體陣列
304．．．控制器
306．．．介面電路
308．．．主機器件
400．．．功率電路
402．．．線性調節器模組
404．．．外部電容、外部電容器
406．．．無電容調節器模組
408．．．內部電容
410．．．控制邏輯
412．．．組態暫存器
414．．．外部電容器偵測器
416．．．節點
502．．．低功率次模組
504．．．高功率次模組
602．．．低功率次模組
604．．．高功率次模組
702．．．脈衝產生器
704．．．HighRef比較器、第一鎖存輸出比較器
704a．．．輸入線路
704b．．．線路
704o．．．輸出
706．．．LowRef鎖存比較器、第二鎖存輸出比較器
706a．．．輸入
706b．．．輸入
706o．．．輸出
708．．．邏輯區塊
710．．．線路
712．．．VDD_core
714．．．場效應電晶體(FET)
716．．．接地
圖1為根據已知技術之藉由使用外部(相對大)電容之線性電壓調節器來供電的第一電子產品之示意方塊圖。
圖2為根據已知技術之藉由使用內部(相對小)電容之線性電壓調節器來供電的第二電子產品之示意方塊圖。
圖3為包括快閃記憶體陣列、控制器ASIC器件及至主機器件之介面的例示性記憶體器件之示意方塊圖。
圖4為根據一項實施例之可選擇性地藉由線性調節器模組或無電容調節器模組來供電且包括外部電容器偵測器的第三電子產品之電源部分之示意方塊圖。
圖5為根據一項實施例之線性調節器模組之示意方塊圖。
圖6為根據一項實施例之無電容調節器模組之示意方塊圖。
圖7為根據一項實施例之控制無電容調節器模組之控制邏輯之示意方塊圖。
圖8-1、圖8-2及圖8-3一起構成說明根據一項實施例之方法之過程流程圖。
400．．．功率電路
402．．．線性調節器模組
404．．．外部電容、外部電容器
406．．．無電容調節器模組
408．．．內部電容
410．．．控制邏輯
412．．．組態暫存器
414．．．外部電容器偵測器
416．．．節點

Claims (27)

  1. 一種用於操作一電子裝置之方法，該裝置包括一ASIC器件、經組態以經由一節點選擇性耦接至該ASIC器件外部之一電容器的一線性調節器模組、及經由該節點耦接至該電子裝置之一內部電容的一無電容調節器模組，該無電容調節器模組包括一低功率次模組及一高功率次模組，該高功率次模組經組態以提供比該低功率次模組一更大量之電流，該方法包含：藉由該無電容調節器模組之該低功率次模組經由該節點將功率初始地施加至該ASIC器件來起始ASIC器件開機；及偵測一外部電容是否耦接至該節點。
  2. 如請求項1之方法，其進一步包含：隨後回應於對耦接至該節點之該ASIC器件外部之一電容器之偵測，藉由該無電容調節器模組之該高功率次模組經由該節點將功率施加至該ASIC器件。
  3. 如請求項1之方法，其進一步包含：隨後回應於對耦接至該節點之該ASIC器件外部之一電容器之一不存在的偵測，藉由該無電容調節器模組之該低功率次模組經由該節點將功率施加至該ASIC器件。
  4. 如請求項2之方法，其進一步包含：完成該ASIC器件之該開機。
  5. 如請求項3之方法，其進一步包含：完成該ASIC器件之該開機。
  6. 如請求項4之方法，其進一步包含：選擇該線性調節器模組或該無電容調節器模組中之一者，以在該ASIC器件之開機之後提供功率至該ASIC器件。
  7. 如請求項5之方法，其進一步包含：選擇該線性調節器模組或該無電容調節器模組中之一者，以在該ASIC器件之開機之後提供功率至該ASIC器件。
  8. 如請求項6之方法，其中該選擇係藉由在該ASIC器件中執行控制邏輯而進行。
  9. 如請求項7之方法，其中該選擇係藉由在該ASIC器件中執行控制邏輯而進行。
  10. 如請求項6之方法，其中該選擇係回應於可藉由該ASIC器件存取之一組態暫存器之一經儲存狀態。
  11. 如請求項7之方法，其中該選擇係回應於可藉由該ASIC器件存取之一組態暫存器之一經儲存狀態。
  12. 一種電子裝置，其包含：一專用半導體晶片(ASIC)器件；一線性調節器模組，其經組態以經由一節點在操作中選擇性耦接至該ASIC器件外部之一電容器；一無電容調節器模組，其經由該節點耦接至該電子裝置之一內部電容，該無電容調節器模組包括一低功率次模組及一高功率次模組，該高功率次模組經組態以提供比該低功率次模組一更大量之電流；及 控制邏輯，其可由該ASIC器件執行，該控制邏輯經組態以偵測可選外部電容之存在，且回應於其而經組態以在偵測到該可選之該ASIC器件外部之電容器的情況下，選擇該無電容調節器模組之至少該高功率次模組，以在該ASIC之一開機階段內使用。
  13. 如請求項12之裝置，其中該控制邏輯經組態以選擇該無電容調節器模組之至少該低功率次模組，以在該ASIC器件之該開機階段內使用。
  14. 如請求項12之裝置，其中該線性調節器模組包括至少一第一及一第二線性調節器次模組，該第一線性調節器次模組經組態以提供高達一第一位準之電流，且該第二線性調節器次模組經組態以提供高達一第二位準之電流。
  15. 如請求項14之裝置，其中該第二位準之電流大於該第一位準之電流。
  16. 如請求項12之裝置，其中該裝置經初始組態以優先使用該無電容調節器模組，用於在該ASIC器件之該開機階段之至少一部分期間提供功率以使該ASIC器件開機。
  17. 如請求項12之裝置，其中該裝置經初始組態以使用該無電容調節器模組之該低功率次模組，用於在該ASIC器件之該開機階段之至少一部分期間提供功率以使該ASIC器件開機。
  18. 如請求項12之裝置，其中該控制邏輯經組態以至少部分地藉由使該節點放電來偵測該可選之該ASIC器件外部之電容器之該存在。
  19. 如請求項12之裝置，其中該控制邏輯經組態以至少部分地藉由對該節點充電來偵測該可選之該ASIC器件外部之電容器之該存在。
  20. 如請求項12之裝置，其中該控制邏輯經組態以至少部分地藉由使該節點放電及隨後對該節點充電兩者，來偵測該可選之該ASIC器件外部之電容器之該存在。
  21. 如請求項12之裝置，其進一步包含：一組態暫存器，其經組態以由該ASIC器件讀取，該組態暫存器經組態以配合該無電容調節器模組及該線性調節器模組中之一者的一選擇而經程式化以供在該開機階段完成之後由該ASIC器件使用，其中該ASIC器件經組態以藉由選擇該無電容調節器模組或該線性調節器模組中之該經程式化之一者，以供在該開機階段完成後使用而回應該選擇。
  22. 一種記憶體器件，其包含：一記憶體陣列；一介面電路，其經組態以與一主機器件通信；一控制器，其經耦接以與該記憶體陣列及與該介面電路通信，該控制器實施於一ASIC器件上，該控制器包括：一線性調節器模組，其經組態以經由一節點在操作中選擇性耦接至該ASIC器件外部之一電容器；一無電容調節器模組，其經由該節點耦接至該記憶體器件之一內部電容，該無電容調節器模組包括一低功率次模組及一高功率次模組，該高功率次模組經組態以 提供比該低功率次模組一更大量之電流；及控制邏輯，其可由該ASIC器件執行，該控制邏輯經組態以偵測該可選之該ASIC器件外部之電容器之存在，且回應於其而經組態以在偵測到該可選之該ASIC器件外部之電容器的情況下，選擇該無電容調節器模組之至少該高功率次模組，以在該ASIC器件之一開機階段內使用。
  23. 如請求項22之記憶體器件，其中該記憶體器件經初始組態以優先使用該無電容調節器模組，用於在該ASIC器件之該開機階段內之至少一部分期間內提供功率以使該ASIC器件開機。
  24. 如請求項22之記憶體器件，其中該記憶體器件經初始組態以使用該無電容調節器模組之該低功率次模組，用於在該ASIC器件之該開機階段之至少一部分期間提供功率以使該ASIC器件開機。
  25. 如請求項22之記憶體器件，其中該控制邏輯經組態以至少部分地藉由使該節點放電來偵測該可選之該ASIC器件外部之電容器之該存在。
  26. 如請求項22之記憶體器件，其中該控制邏輯經組態以至少部分地藉由對該節點充電來偵測該可選之該ASIC器件外部之電容器之該存在。
  27. 如請求項22之記憶體器件，其進一步包含：一組態暫存器，其經組態以由該ASIC器件讀取，該組態暫存器經組態以配合該無電容調節器模組或該線性調 節器模組中之一者的一選擇而經程式化以供在該開機階段完成之後由該ASIC器件使用，其中該ASIC器件經組態以藉由選擇該無電容調節器模組及該線性調節器模組中之該經程式化之一者，以供在該開機階段完成後使用而回應該選擇。
TW97149488A 2007-12-21 2008-12-18 用於操作一電子裝置之方法、電子裝置、及記憶體器件 TWI392998B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/005,056 US7859134B2 (en) 2007-12-21 2007-12-21 Self-configurable multi-regulator ASIC core power delivery
US12/005,126 US20090160423A1 (en) 2007-12-21 2007-12-21 Self-configurable multi-regulator ASIC core power delivery

Publications (2)

Publication Number Publication Date
TW200937179A TW200937179A (en) 2009-09-01
TWI392998B true TWI392998B (zh) 2013-04-11

Family

ID=40824977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97149488A TWI392998B (zh) 2007-12-21 2008-12-18 用於操作一電子裝置之方法、電子裝置、及記憶體器件

Country Status (6)

Country Link
EP (1) EP2223421B1 (zh)
JP (1) JP5351899B2 (zh)
KR (1) KR101488383B1 (zh)
CN (1) CN101919145B (zh)
TW (1) TWI392998B (zh)
WO (1) WO2009085549A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543857B2 (en) * 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
EP2643835A1 (en) * 2010-11-23 2013-10-02 MOSAID Technologies Incorporated Method and apparatus for sharing internal power supplies in integrated circuit devices
ES2877570T3 (es) 2012-08-22 2021-11-17 Univ Cornell Métodos para inhibir fascina
JP6232232B2 (ja) * 2013-09-03 2017-11-15 ラピスセミコンダクタ株式会社 半導体装置及び電流量制御方法
KR102116565B1 (ko) * 2013-09-17 2020-06-01 삼성디스플레이 주식회사 Dc-dc 컨버터 및 이를 포함한 유기전계발광 표시장치
WO2015127125A1 (en) 2014-02-20 2015-08-27 Cornell University Compounds and methods for inhibiting fascin
JP2016081432A (ja) * 2014-10-21 2016-05-16 邦男 中山 安定化電源回路と電源負荷接続方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137286A1 (en) * 2002-01-23 2003-07-24 Donald Kimball Capacitorless DC-DC converter
WO2006062505A1 (en) * 2004-12-06 2006-06-15 Bae Systems Information And Electronic Systems Integration Inc. Asic device with multiple power supply voltages
CN1800861A (zh) * 2004-12-13 2006-07-12 波恩斯公司 电流测量电路结构
TW200631310A (en) * 2004-12-06 2006-09-01 Skyworks Solutions Inc Voltage clamp for improved transient performance of a collector voltage controlled power amplifier
CN101042930A (zh) * 2006-03-24 2007-09-26 富士通株式会社 电源单元的控制电路、电源单元及其控制方法
US20070288772A1 (en) * 2006-06-12 2007-12-13 Semiconductor Manufacturing International (Shanghai) Corporation System and method for power control for asic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02195596A (ja) * 1989-01-24 1990-08-02 Hitachi Ltd 半導体集積回路装置
US6097241A (en) * 1998-07-21 2000-08-01 International Business Machines Corporation ASIC low power activity detector to change threshold voltage
JP2001101862A (ja) * 1999-09-27 2001-04-13 Hitachi Ltd 半導体装置
GB0103837D0 (en) * 2001-02-16 2001-04-04 Nallatech Ltd Programmable power supply for field programmable gate array modules
JP4627920B2 (ja) 2001-04-24 2011-02-09 Ｏｋｉセミコンダクタ株式会社 電源装置
JP4371769B2 (ja) * 2003-10-27 2009-11-25 株式会社ルネサステクノロジ 半導体回路デバイス及びデータ処理システム
US20050213268A1 (en) * 2004-03-26 2005-09-29 Joseph Cetin Method and circuit for improving device power up timing and predictability
DE102004030840A1 (de) * 2004-06-25 2006-01-19 Siemens Ag Schaltregler
JP2006053829A (ja) * 2004-08-13 2006-02-23 Mitsunori Katsu 電圧レギュレータ内蔵半導体集積回路
CN100483305C (zh) * 2006-06-12 2009-04-29 中芯国际集成电路制造(上海)有限公司 用于asic器件功率控制的系统和方法
KR101542353B1 (ko) * 2007-12-21 2015-08-06 샌디스크 테크놀로지스, 인코포레이티드 Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137286A1 (en) * 2002-01-23 2003-07-24 Donald Kimball Capacitorless DC-DC converter
WO2006062505A1 (en) * 2004-12-06 2006-06-15 Bae Systems Information And Electronic Systems Integration Inc. Asic device with multiple power supply voltages
TW200631310A (en) * 2004-12-06 2006-09-01 Skyworks Solutions Inc Voltage clamp for improved transient performance of a collector voltage controlled power amplifier
CN1800861A (zh) * 2004-12-13 2006-07-12 波恩斯公司 电流测量电路结构
CN101042930A (zh) * 2006-03-24 2007-09-26 富士通株式会社 电源单元的控制电路、电源单元及其控制方法
US20070288772A1 (en) * 2006-06-12 2007-12-13 Semiconductor Manufacturing International (Shanghai) Corporation System and method for power control for asic device

Also Published As

Publication number Publication date
KR20100098648A (ko) 2010-09-08
EP2223421B1 (en) 2015-01-21
CN101919145B (zh) 2013-07-17
JP2011508318A (ja) 2011-03-10
EP2223421A2 (en) 2010-09-01
WO2009085549A2 (en) 2009-07-09
WO2009085549A3 (en) 2009-08-27
EP2223421A4 (en) 2011-03-23
TW200937179A (en) 2009-09-01
KR101488383B1 (ko) 2015-02-02
CN101919145A (zh) 2010-12-15
JP5351899B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
US7859134B2 (en) Self-configurable multi-regulator ASIC core power delivery
TWI392998B (zh) 用於操作一電子裝置之方法、電子裝置、及記憶體器件
EP3309998B1 (en) Power sourcing equipment, and method and apparatus for power over ethernet
US7875996B2 (en) Multi-regulator power delivery system for ASIC cores
US9959126B2 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
KR20100029268A (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
KR20150141239A (ko) 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
US20090160256A1 (en) Multi-regulator power delivery system for ASIC cores
JP2001256790A (ja) 低電源電圧検知回路
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
EP2223420B1 (en) Multi-regulator power delivery system for asic cores
US20110110173A1 (en) Signal generating circuit and related storage apparatus
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
US8954717B2 (en) System capable of booting through a universal serial bus device and method thereof
US20090160423A1 (en) Self-configurable multi-regulator ASIC core power delivery
US9063714B1 (en) Detecting startup fault of SDRAM voltage regulator
JP5428969B2 (ja) 画像形成装置
JP5300291B2 (ja) 半導体システム及びその起動方法
JPH07253830A (ja) リセット信号発生回路およびリセット信号発生方法
KR101046049B1 (ko) 시스템온칩 플래쉬 메모리 보호 회로
US11641160B1 (en) Power providing circuit and power providing method thereof
US11916476B2 (en) Voltage generator and voltage generating method thereof
CN116755919A (zh) 启动控制方法和装置、芯片及其调试系统
US20140050016A1 (en) Semiconductor memory devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees