CN104900264A - 一种防止spi flash开关机时数据破坏的系统及方法 - Google Patents

一种防止spi flash开关机时数据破坏的系统及方法 Download PDF

Info

Publication number
CN104900264A
CN104900264A CN201510359032.5A CN201510359032A CN104900264A CN 104900264 A CN104900264 A CN 104900264A CN 201510359032 A CN201510359032 A CN 201510359032A CN 104900264 A CN104900264 A CN 104900264A
Authority
CN
China
Prior art keywords
voltage
spi flash
reference voltage
write
hysteresis comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510359032.5A
Other languages
English (en)
Inventor
文君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510359032.5A priority Critical patent/CN104900264A/zh
Publication of CN104900264A publication Critical patent/CN104900264A/zh
Priority to PCT/CN2015/093013 priority patent/WO2016206263A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种防止SPI FLASH开关机时数据破坏的系统及方法，设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；电源采样模块分别与系统电源、上电电压处理模块和下电电压处理模块相连；上电电压处理模块和下电电压处理模块均与组合逻辑模块相连；组合逻辑模块再与SPI FLASH相连，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，SPI FLASH处于写保护状态。本发明的防止SPI FLASH开关机时数据破坏的系统及方法解决了开关机噪声带来的数据破坏风险；根据不同的系统灵活地设定系统上电和下电触发保护的时间，提升了系统的稳定性。

Description

一种防止SPI FLASH开关机时数据破坏的系统及方法
技术领域
本发明涉及SPI FLASH的数据保护的技术领域，特别是涉及一种防止SPI FLASH开关机时数据破坏的系统及方法。
背景技术
SPI(Serial Peripheral Interface)是串行外设接口。SPI FLASH则是串行存储器，通过SPI口进行读写。
当系统开关机时，由于电源噪声、系统不稳定或者开关机过快等误动作，很容易引起FLASH数据区被擦除或者数据被改写。由于SPI FLASH的接口单一，指令和协议相对简单，在系统开关机时，SPI FLASH的存储区更容易被破坏，会导致系统不能启动。因此，需要对SPI FLASH进行开关机时的数据保护。
如申请号为201210226126.1、发明名称为《用于闪存的掉电保护电路及掉电保护时序电路》的中国发明专利公开一种用于闪存的掉电保护电路，包括电源监控模块和电子开关单元，所述电源监控模块连接电子开关单元，所述电子开关单元用于连接闪存的写保护引脚；所述电源监控模块用于获取外部供电电源，并在所述外部供电电源的电压小于掉电阈值时控制所述电子开关单元输出低电平给所述写保护引脚；所述电子开关单元包括第一分压电阻、第二分压电阻、下拉电阻及第一开关管，所述第一开关管包括输入端、输出端及控制端，所述第一开关管的输出端用于连接所述写保护引脚，且所述第一开关管的输出端通过所述下拉电阻接地；所述第一开关管的输入端用于连接所述闪存的电源，且所述第一开关管的输入端通过所述第二分压电阻连接所述第一开关管的控制端；所述第一开关管的控制端通过所述第一分压电阻连接所述电源监控模块。当外部供电电源的电压跌落至掉电阈值以下时，能够将闪存的写保护引脚拉至低电平，闪存被置于写保护状态，直至掉电结束。因此在掉电过程中，闪存存储的数据不会被擦除。
然而，对于SPI FLASH而言，上述解决方案存在以下缺陷：
(1)无法消除开关机过程中的“开关噪声”所引起的数据破坏；
(2)无法消除上电过程中系统不稳定所导致的数据破坏；
(3)系统掉电后触发保护的时间不精准，导致存在数据破坏的风险。
(4)采用分立器件的参数不稳定，也会带来系统误动作，从而导致数据破坏。
另外，为了防止FLASH数据被破坏，通常对FLASH特定的区域通过加密算法进行保护。但该方案仅适用于FLASH底层驱动或者一些特殊数据区，无法涵盖到FLASH的全部数据区，同时也会占用处理器的资源，使系统复杂化，引入了系统不稳定因素。
现有技术中，为了保护FLASH数据区，另一种常见的方案为采用数据双备份。但这会增加FLASH的容量，增加系统开销，且缺乏对开关机的采样，判定和输出控制，无法从根本上避免SPI FLASH开关机时出现的数据破坏。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种防止SPI FLASH开关机时数据破坏的系统及方法，通过迟滞比较器电路来解决开关机噪声带来的数据破坏风险，也能根据不同的系统灵活地设定系统上电和系统下电触发保护的时间，从而更好的保护FLASH中的数据，提升系统的稳定性。
为实现上述目的及其他相关目的，本发明提供一种防止SPI FLASH开关机时数据破坏的系统，设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；所述电源采样模块用于对系统电源进行采样，以获取上电采样电压或下电采样电压；所述上电电压处理模块与所述电源采样模块相连，包括相连的第一迟滞比较器和第一可编程延时电路；所述第一迟滞比较器用于比较上电采样电压和上电参考电压，并将比较结果输入所述第一可编程延时电路；所述第一可编程延时电路用于对所述第一迟滞比较器的比较结果进行延时第一时间；所述下电电压处理模块与所述电源采样模块相连，包括相连的第二迟滞比较器和第二可编程延时电路；所述第二迟滞比较器用于比较下电采样电压和下电参考电压，并将比较结果输入所述第二可编程延时电路；所述第二可编程延时电路用于对所述第二迟滞比较器的比较结果进行延时第二时间；所述组合逻辑模块分别与所述上电电压处理模块和所述下电电压处理模块相连，用于根据所述上电电压处理模块或所述下电电压处理模块的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。
根据上述的防止SPI FLASH开关机时数据破坏的系统，其中：所述第一迟滞比较器在上电采样电压高于上电参考电压时输出高电平，在上电采样电压低于上电参考电压时输出低电平；所述第二迟滞比较器在下电采样电压高于下电参考电压时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
进一步地，根据上述的防止SPI FLASH开关机时数据破坏的系统，其中：当所述第一迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第一迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态；当所述第二迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第二迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPIFLASH不处于写保护状态。
根据上述的防止SPI FLASH开关机时数据破坏的系统，其中：所述上电采样电压由上升沿触发；所述下电采样电压由下降沿触发。
根据上述的防止SPI FLASH开关机时数据破坏的系统，其中：所述上电电压处理模块仅包括第一迟滞比较器，所述第一迟滞比较器将比较结果输入所述组合逻辑模块；所述下电电压处理模块仅包括第二迟滞比较器，所述第二迟滞比较器将比较结果输入所述组合逻辑模块。
同时，本发明还提供一种防止SPI FLASH开关机时数据破坏的方法，包括以下步骤：
步骤S1、对系统电源进行采样，以获取采样电压；
步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压相比较；若采样电压为下电采样电压，将采样电压与下电参考电压相比较；
步骤S3、将比较结果进行延时；
步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
根据上述的防止SPI FLASH开关机时数据破坏的方法，其中：所述步骤S2中，将采样电压与上电参考电压相比较时，采样电压高于上电参考电压时，比较结果输出为高电平；采样电压低于上电参考电压时，比较结果输出为低电平。
根据上述的防止SPI FLASH开关机时数据破坏的方法，其中：所述步骤S2中，将采样电压与下电参考电压相比较时，采样电压高于下电参考电压时，比较结果输出为高电平；采样电压低于下电参考电压时，比较结果输出为低电平。
进一步地，根据上述的防止SPI FLASH开关机时数据破坏的方法，其中：所述步骤S4中，当比较结果输出为高电平时，SPI FLASH不处于写保护状态；当比较结果输出低电平时，SPI FLASH处于写保护状态。
根据上述的防止SPI FLASH开关机时数据破坏的方法，其中：不进行步骤S3中的延时，直接根据比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。
如上所述，本发明的防止SPI FLASH开关机时数据破坏的系统及方法，具有以下有益效果：
(1)能够通过迟滞比较器电路来解决开关机噪声带来的数据破坏风险；
(2)能够根据不同的系统灵活地设定系统上电和系统下电触发保护的时间；
(3)采用芯片级解决方案，更好地保护了FLASH中的数据，提升了系统的稳定性。
附图说明
图1显示为本发明的防止SPI FLASH开关机时数据破坏的系统的一个优选实施例的结构示意图；
图2显示为本发明的防止SPI FLASH开关机时数据破坏的系统的另一个优选实施例的结构示意图；
图3显示为本发明的防止SPI FLASH开关机时数据破坏的方法的一个优选实施例的流程图。
元件标号说明
1   电源采样模块
2   上电电压处理模块
21  第一迟滞比较器
22  第一可编程延时电路
3   下电电压处理模块
31  第二迟滞比较器
32  第二可编程延时电路
4   组合逻辑模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参照图1，在本发明的一个优选实施例中，本发明的防止SPI FLASH开关机时数据破坏的系统设置在系统电源与SPI FLASH之间，包括电源采样模块1、上电电压处理模块2、下电电压处理模块3和组合逻辑模块4。其中，电源采样模块1分别与系统电源、上电电压处理模块2和下电电压处理模块3相连；上电电压处理模块2和下电电压处理模块3均与组合逻辑模块4相连；组合逻辑模块4再与SPI FLASH相连。
电源采样模块1用于对系统电源进行采样，以获取上电采样电压或下电采样电压。具体地，系统电源可以采用3v3或其它外部电源。
需要说明的是，上电采样电压由上升沿触发；下电采样电压由下降沿触发。故根据触发的上升沿或者下降沿，即可判断所获取的是上电采样电压还是下电采样电压。
上电电压处理模块2包括相连的第一迟滞比较器21和第一可编程延时电路22。
第一迟滞比较器21用于比较上电采样电压和上电参考电压Vrefh，并将比较结果输入第一可编程延时电路22。具体地，第一迟滞比较器21在上电采样电压高于上电参考电压Vrefh时输出高电平，在上电采样电压低于上电参考电压时输出低电平。
第一可编程延时电路22用于对第一迟滞比较器21的比较结果进行延时第一时间T1。通过不同的T1的选择，能够根据不同的系统灵活地设定系统上电触发保护的时间。
下电电压处理模块包括相连的第二迟滞比较器31和第二可编程延时电路32。
第二迟滞比较器31用于比较下电采样电压和下电参考电压Vrefl，并将比较结果输入第二可编程延时电路32。具体地，第二迟滞比较器31在下电采样电压高于下电参考电压Vrefl时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
第二可编程延时电路32用于对第二迟滞比较器31的比较结果进行延时第二时间T2。通过不同的T2的选择，能够根据不同的系统灵活地设定系统下电触发保护的时间。
组合逻辑模块4用于根据上电电压处理模块2或下电电压处理模块4的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPIFLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
具体地，当第一迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第一迟滞比较器输出低电平时，组合逻辑模块输出低电平；当第二迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第二迟滞比较器输出低电平时，组合逻辑模块输出低电平。
设定SPI FLASH的写保护引脚WP#的使能信号为高电平，禁能信号为低电平。在本发明的防止SPI FLASH开关机时数据破坏的系统中，当系统上电时，若电源电压低于上电参考电压Vrefh，第一迟滞比较器输出低电平，经过第一可编程延时电路延时时间T1后，组合逻辑模块输出低电平，则SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行写操作，SPI FLASH区块被保护。也就是说，SPI FLASH区块上电后T1时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当T1＝0时，只要电源电压低于上电参考电压Vrefh，SPI FLASH即处于写保护状态，数据区不会被改写。
若电源电压高于上电参考电压Vrefh，第一迟滞比较器输出高电平，经过第一可编程延时电路延时时间T1后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，SPI FLASH解除写保护状态，系统能够对SPI FLASH进行擦除、读写等操作。
当系统下电时，若当电源电压高于下电参考电压Vrefl，第二迟滞比较器输出高电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，系统能对SPI FLASH进行擦除、读写等操作。
若电源电压低于下电参考电压Vrefl，第二迟滞比较器输出低电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出低电平，SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行擦除或者写操作。也就是说，SPI FLASH区块下电后T2时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当T2＝0时，只要电源电压低于下电参考电压Vrefl，SPI FLASH即处于写保护状态，数据区不会被改写。
其中，T1和T2的取值均大于等于0，二者可以相同，也可以不同。具体取决于系统电源的负载、开关波形及系统布线等因素。故T1和T2可以依据具体系统灵活且独立的设置。
因此，在本发明的防止SPI FLASH开关机时数据破坏的系统中，设定回差电压＝上电参考电压Vrefh-下电参考电压Vrefl。根据第一迟滞比较器和第二迟滞比较器的参数配置来设定不同的回差电压，即使系统电源的产生一定的“电源噪声”或者“电源抖动”，系统仍然维持原正常状态，SPI FLASH处于写保护状态，数据区不会被改写。因此，本发明中的回差电压的设计对“开关噪声“或者系统工作中的”电源噪声”具有很好的抑制能力，有效防止了对SPI FLASH区块的破坏。
如图2所示，在本发明的另一个优选实施例中，本发明的防止SPI FLASH开关机时数据破坏的系统设置在系统电源与SPI FLASH之间，包括电源采样模块1、上电电压处理模块2、下电电压处理模块3和组合逻辑模块4。其中，电源采样模块1分别与系统电源、上电电压处理模块2和下电电压处理模块3相连；上电电压处理模块2和下电电压处理模块3均与组合逻辑模块4相连；组合逻辑模块4再与SPI FLASH相连。
电源采样模块1用于对系统电源进行采样。具体地，系统电源可以采用3v3或其它外部电源。
需要说明的是，上电采样电压由上升沿触发；下电采样电压由下降沿触发。故根据触发的上升沿或者下降沿，即可判断所获取的是上电采样电压还是下电采样电压。
上电电压处理模块2包括第一迟滞比较器21。
第一迟滞比较器21用于比较上电采样电压和上电参考电压Vrefh，并将比较结果输入组合逻辑模块4。具体地，第一迟滞比较器21在上电采样电压高于上电参考电压Vrefh时输出高电平，在上电采样电压低于上电参考电压时输出低电平。
下电电压处理模块3包括第二迟滞比较器31。
第二迟滞比较器31用于比较下电采样电压和下电参考电压Vrefl，并将比较结果输入组合逻辑模块4。具体地，第二迟滞比较器31在下电采样电压高于下电参考电压Vrefl时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
组合逻辑模块4用于根据上电电压处理模块2或下电电压处理模块3的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPIFLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
具体地，当第一迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第一迟滞比较器输出低电平时，组合逻辑模块输出低电平；当第二迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第二迟滞比较器输出低电平时，组合逻辑模块输出低电平。
设定SPI FLASH的写保护引脚WP#的使能信号为高电平，禁能信号为低电平。在本发明的防止SPI FLASH开关机时数据破坏的系统中，当系统上电时，若电源电压低于上电参考电压Vrefh，第一迟滞比较器输出低电平，组合逻辑模块输出低电平，则SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行写操作，SPI FLASH区块被保护。也就是说，只要电源电压低于上电参考电压Vrefh，SPI FLASH即处于写保护状态，数据区不会被改写。
若电源电压高于上电参考电压Vrefh，第一迟滞比较器输出高电平，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，SPI FLASH解除写保护状态，系统能够对SPI FLASH进行擦除、读写等操作。
当系统下电时，若当电源电压高于下电参考电压Vrefl，第二迟滞比较器输出高电平，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，系统能对SPI FLASH进行擦除、读写等操作。
若电源电压低于下电参考电压Vrefl，第二迟滞比较器输出低电平，组合逻辑模块输出低电平，SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH进入写保护状态，系统不能对SPI FLASH进行擦除或者写操作。也就是说，只要电源电压低于下电参考电压Vrefl，SPIFLASH即处于写保护状态，数据区不会被改写。
需要说明的是，本发明的防止SPI FLASH开关机时数据破坏的系统可以作为单独的电路设置在系统电源与SPI FLASH之间，也可以集成在SPI FLASH芯片内部或主芯片的FLASH控制器内部，以增加ISIC的功能。
参照图3，在本发明的一个优选实施例中，本发明的防止SPI FLASH开关机时数据破坏的方法包括以下步骤：
步骤S1、对系统电源进行采样，以获取采样电压。
具体地，系统电源可以采用3v3或其它外部电源。通过电源采样模块对系统电源进行采样。
步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压Vrefh相比较；若采样电压为下电采样电压，将采样电压与下电参考电压Vrefl相比较。
需要说明的是，上电采样电压由上升沿触发；下电采样电压由下降沿触发。故根据触发的上升沿或者下降沿，即可判断所获取的是上电采样电压还是下电采样电压。
通过第一迟滞比较器比较上电采样电压和上电参考电压Vrefh。具体地，第一迟滞比较器在上电采样电压高于上电参考电压Vrefh时输出高电平，在上电采样电压低于上电参考电压时输出低电平。
通过第二迟滞比较器比较下电采样电压和下电参考电压Vrefl。具体地，第二迟滞比较器在下电采样电压高于下电参考电压Vrefl时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
步骤S3、将比较结果进行延时。
通过第一可编程延时电路对第一迟滞比较器的比较结果进行延时第一时间T1。
通过第二可编程延时电路对第二迟滞比较器的比较结果进行延时第二时间T2。
步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
具体地，组合逻辑模块根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPIFLASH处于写保护状态，数据区不会被改写。
具体地，当第一迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第一迟滞比较器输出低电平时，组合逻辑模块输出低电平；当第二迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第二迟滞比较器输出低电平时，组合逻辑模块输出低电平。
设定SPI FLASH的写保护引脚WP#的使能信号为高电平，禁能信号为低电平。在本发明的防止SPI FLASH开关机时数据破坏的系统中，当系统上电时，若电源电压低于上电参考电压Vrefh，第一迟滞比较器输出低电平，经过第一可编程延时电路延时时间T1后，组合逻辑模块输出低电平，则SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行写操作，SPI FLASH区块被保护。也就是说，SPI FLASH区块上电后T1时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当T1＝0时，只要电源电压低于上电参考电压Vrefh，SPI FLASH即处于写保护状态，数据区不会被改写。
若电源电压高于上电参考电压Vrefh，第一迟滞比较器输出高电平，经过第一可编程延时电路延时时间T1后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，SPI FLASH解除写保护状态，系统能够对SPI FLASH进行擦除、读写等操作。
当系统下电时，若当电源电压高于下电参考电压Vrefl，第二迟滞比较器输出高电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，系统能对SPI FLASH进行擦除、读写等操作。
若电源电压低于下电参考电压Vrefl，第二迟滞比较器输出低电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出低电平，SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行擦除或者写操作。也就是说，SPI FLASH区块下电后T2时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当T2＝0时，只要电源电压低于下电参考电压Vrefl，SPI FLASH即处于写保护状态，数据区不会被改写。
其中，T1和T2的取值均大于等于0，二者可以相同，也可以不同。
优选地，在本发明的另一个优选实施例中，当T1和T0均取值为0时，可以去除步骤S3，直接根据比较结果，判断是否使SPI FLASH处于写保护状态。
同时，本发明的防止SPI FLASH开关机时数据破坏的系统及方法也可以用于解决开关机不稳定的自动控制系统中。凡是利用本发明的原理和结构的相似技术方案均在本发明的保护范围之内，在此不再赘述。
综上所述，本发明的防止SPI FLASH开关机时数据破坏的系统及方法能够通过迟滞比较器电路来解决开关机噪声带来的数据破坏风险；能够根据不同的系统灵活地设定系统上电和系统下电触发保护的时间；采用芯片级解决方案，更好地保护了FLASH中的数据，提升了系统的稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种防止SPI FLASH开关机时数据破坏的系统，其特征在于：设置在系统电源与SPIFLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；
所述电源采样模块用于对系统电源进行采样，以获取上电采样电压或下电采样电压；
所述上电电压处理模块与所述电源采样模块相连，包括相连的第一迟滞比较器和第一可编程延时电路；
所述第一迟滞比较器用于比较上电采样电压和上电参考电压，并将比较结果输入所述第一可编程延时电路；
所述第一可编程延时电路用于对所述第一迟滞比较器的比较结果进行延时第一时间；
所述下电电压处理模块与所述电源采样模块相连，包括相连的第二迟滞比较器和第二可编程延时电路；
所述第二迟滞比较器用于比较下电采样电压和下电参考电压，并将比较结果输入所述第二可编程延时电路；
所述第二可编程延时电路用于对所述第二迟滞比较器的比较结果进行延时第二时间；
所述组合逻辑模块分别与所述上电电压处理模块和所述下电电压处理模块相连，用于根据所述上电电压处理模块或所述下电电压处理模块的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。
2.根据权利要求1所述的防止SPI FLASH开关机时数据破坏的系统，其特征在于：所述第一迟滞比较器在上电采样电压高于上电参考电压时输出高电平，在上电采样电压低于上电参考电压时输出低电平；所述第二迟滞比较器在下电采样电压高于下电参考电压时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
3.根据权利要求2所述的防止SPI FLASH开关机时数据破坏的系统，其特征在于：当所述第一迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第一迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态；当所述第二迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第二迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态。
4.根据权利要求1所述的防止SPI FLASH开关机时数据破坏的系统，其特征在于：所述上电采样电压由上升沿触发；所述下电采样电压由下降沿触发。
5.根据权利要求1所述的防止SPI FLASH开关机时数据破坏的系统，其特征在于：所述上电电压处理模块仅包括第一迟滞比较器，所述第一迟滞比较器将比较结果输入所述组合逻辑模块；所述下电电压处理模块仅包括第二迟滞比较器，所述第二迟滞比较器将比较结果输入所述组合逻辑模块。
6.一种防止SPI FLASH开关机时数据破坏的方法，其特征在于：包括以下步骤：
步骤S1、对系统电源进行采样，以获取采样电压；
步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压相比较；若采样电压为下电采样电压，将采样电压与下电参考电压相比较；
步骤S3、将比较结果进行延时；
步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
7.根据权利要求6所述的防止SPI FLASH开关机时数据破坏的方法，其特征在于：所述步骤S2中，将采样电压与上电参考电压相比较时，采样电压高于上电参考电压时，比较结果输出为高电平；采样电压低于上电参考电压时，比较结果输出为低电平。
8.根据权利要求6所述的防止SPI FLASH开关机时数据破坏的方法，其特征在于：所述步骤S2中，将采样电压与下电参考电压相比较时，采样电压高于下电参考电压时，比较结果输出为高电平；采样电压低于下电参考电压时，比较结果输出为低电平。
9.根据权利要求7或8所述的防止SPI FLASH开关机时数据破坏的方法，其特征在于：所述步骤S4中，当比较结果输出为高电平时，SPI FLASH不处于写保护状态；当比较结果输出低电平时，SPI FLASH处于写保护状态。
10.根据权利要求6所述的防止SPI FLASH开关机时数据破坏的方法，其特征在于：不进行步骤S3中的延时，直接根据比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。
CN201510359032.5A 2015-06-25 2015-06-25 一种防止spi flash开关机时数据破坏的系统及方法 Pending CN104900264A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510359032.5A CN104900264A (zh) 2015-06-25 2015-06-25 一种防止spi flash开关机时数据破坏的系统及方法
PCT/CN2015/093013 WO2016206263A1 (zh) 2015-06-25 2015-10-28 一种防止spi flash开关机时数据破坏的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510359032.5A CN104900264A (zh) 2015-06-25 2015-06-25 一种防止spi flash开关机时数据破坏的系统及方法

Publications (1)

Publication Number Publication Date
CN104900264A true CN104900264A (zh) 2015-09-09

Family

ID=54032882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510359032.5A Pending CN104900264A (zh) 2015-06-25 2015-06-25 一种防止spi flash开关机时数据破坏的系统及方法

Country Status (2)

Country Link
CN (1) CN104900264A (zh)
WO (1) WO2016206263A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206263A1 (zh) * 2015-06-25 2016-12-29 上海斐讯数据通信技术有限公司 一种防止spi flash开关机时数据破坏的系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682397B (zh) * 2018-12-12 2020-01-11 新唐科技股份有限公司 資料處理系統與資料處理方法
CN117579043B (zh) * 2023-11-28 2024-05-31 北京伽略电子股份有限公司 一种带迟滞功能的电压比较器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2157581Y (zh) * 1993-01-08 1994-02-23 中国中医研究院基础理论研究所 高可靠随机存储器数据保护器
CN2251186Y (zh) * 1996-05-16 1997-04-02 成修治 掉电保护存储器
CN203179554U (zh) * 2012-12-24 2013-09-04 联芯科技有限公司 存储设备的保护电路
US8909852B1 (en) * 2011-12-30 2014-12-09 Google Inc. Disabling write protection on a serial peripheral interface chip

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590588A (zh) * 2012-02-23 2012-07-18 海军工程大学 一种直流电源瞬时掉电监测器件及掉电处理方法
CN202916618U (zh) * 2012-12-06 2013-05-01 长沙威胜信息技术有限公司 用于抄表终端的mcu主板电路
CN104900264A (zh) * 2015-06-25 2015-09-09 上海斐讯数据通信技术有限公司 一种防止spi flash开关机时数据破坏的系统及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2157581Y (zh) * 1993-01-08 1994-02-23 中国中医研究院基础理论研究所 高可靠随机存储器数据保护器
CN2251186Y (zh) * 1996-05-16 1997-04-02 成修治 掉电保护存储器
US8909852B1 (en) * 2011-12-30 2014-12-09 Google Inc. Disabling write protection on a serial peripheral interface chip
CN203179554U (zh) * 2012-12-24 2013-09-04 联芯科技有限公司 存储设备的保护电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
姜宇柏: "《硬件开发类职位应聘指南 知识精要与试题解析》", 30 September 2006, 机械工业出版社 *
朱定华 等: "《单片微机原理、汇编与C51及接口技术》", 30 June 2010, 清华大学出版社 *
李栋鑫 等: "《电子入门与制作》", 31 May 1993, 北京科学技术出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206263A1 (zh) * 2015-06-25 2016-12-29 上海斐讯数据通信技术有限公司 一种防止spi flash开关机时数据破坏的系统及方法

Also Published As

Publication number Publication date
WO2016206263A1 (zh) 2016-12-29

Similar Documents

Publication Publication Date Title
JP5941135B2 (ja) Ｕｓｂインターフェースを有する電子機器及びそのｕｓｂ通信の起動方法
US7295051B2 (en) System and method for monitoring a power supply level
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
CN106537286B (zh) 一种otg外设、供电方法、终端及系统
CN108027780B (zh) 一种存储器内容保护电路
CN102694542A (zh) 信号隔离方法、装置及芯片
CN105006961A (zh) 一种多路电源上电顺序控制电路及方法
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
CN103324545A (zh) 电源开关模块、电压产生电路与电源控制方法
TWI392998B (zh) 用於操作一電子裝置之方法、電子裝置、及記憶體器件
US8782444B2 (en) Circuit protection system and method for a circuit utilizing chip type power supply
CN103186222A (zh) 电源保护电路
CN207516929U (zh) 开关机控制电路以及移动终端
CN103853638A (zh) 一种刷新固件的方法及电子设备
CN203537356U (zh) 上电复位电路
CN209821822U (zh) 一种pcie设备热插拔的控制电路及计算机
CN102262431A (zh) 电脑系统
CN203179554U (zh) 存储设备的保护电路
CN203178909U (zh) 多电源供电的上电掉电复位电路
CN103135645B (zh) 一种应用于电源管理电路中的快速下电控制电路
CN114050714B (zh) 一种保护pcie卡电源的方法、电路、装置及介质
US8826056B2 (en) Circuit protection system and method
CN102213971A (zh) 时序控制电路及具有该时序控制电路的前端总线电源
CN106547332A (zh) 电源启动重置电路、电源启动重置方法及其电子装置
US8954717B2 (en) System capable of booting through a universal serial bus device and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150909