JP2016081432A - 安定化電源回路と電源負荷接続方法 - Google Patents

安定化電源回路と電源負荷接続方法 Download PDF

Info

Publication number
JP2016081432A
JP2016081432A JP2014214768A JP2014214768A JP2016081432A JP 2016081432 A JP2016081432 A JP 2016081432A JP 2014214768 A JP2014214768 A JP 2014214768A JP 2014214768 A JP2014214768 A JP 2014214768A JP 2016081432 A JP2016081432 A JP 2016081432A
Authority
JP
Japan
Prior art keywords
power supply
circuit
stabilized power
load
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014214768A
Other languages
English (en)
Other versions
JP2016081432A5 (ja
Inventor
邦男 中山
Kunio Nakayama
邦男 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2014214768A priority Critical patent/JP2016081432A/ja
Publication of JP2016081432A publication Critical patent/JP2016081432A/ja
Publication of JP2016081432A5 publication Critical patent/JP2016081432A5/ja
Priority to JP2019022485A priority patent/JP6916481B2/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Amplifiers (AREA)

Abstract

【課題】出力コンデンサーを無くしも安定動作する安定化電源回路を提供し、その負荷となるオーディオアンプなどの回路がバイパスコンデンサー特性に影響されない動作を実現する。
【解決手段】安定化電源回路の負荷となるアンプなどの動作周波数あるいは信号通過帯域及び最大負荷電流が同等かそれを超える特性を持つ安定化電源をオペアンプなどにより出力コンデンサーなしで構成し、その電圧をバイパスコンデンサーなしで負荷回路に供給する。
【選択図】図6

Description

本発明は、電圧変動の少ない安定化電源による電源供給および負荷接続方法に関するものである。
オーディオアンプ、CDプレーヤーなどの電子機器を動作させるために電源は必須であり、かつ安定動作を確保するために、トランス、整流及び平滑回路、スイッチング電源により、商用AC電圧を所定のDC電圧に変換した後、あるいは代わりにバッテリーを使用する場合もあるが、機器の構成回路として、必要とされる電圧毎に安定化電源回路を用いることは良く行われている。一般的に、IC化された簡便な三端子レギュレーターなどを用いる場合(図1)、DC-DCコンバーターを用いる場合、さらにより安定性を求める場合にはオペアンプとトランジスター等を組み合わせた安定化電源回路(図2の2安定化電源)を用いる場合もある。
しかし、図1及び図2の2安定化電源に示す例のように従来の安定化電源回路は電源回路自身と後段の負荷回路の安定動作の為、出力に図1の例では101、図2の例では202のコンデンサー接続されている。これは図1、図2に示す電源がバイパスコンデンサーを伴った回路を負荷として動作させるのが目的であるため、容量負荷を前提とした設計となっていることによる。
図3はオペアンプのボード線図のゲインのみを簡略化してあらわしたもので、30のゲイン特性A(破線)は一般的なオペアンプを表すものであり、図2の例で使用されるオペアンプ210と考えてよい。図2のコンデンサー202の接続によってトランジスター211を介したものであるものの容量負荷となるため、一般的に図3で示す32のユニティゲイン周波数Aは33へ制限され、位相余裕がなくなり、発振しやすくなることは良く知られている現象である。これを改善する手法として、図2で示す201の位相補償コンデンサーをネガティブフィードバック抵抗220に付加することによって位相余裕を改善し、オペアンプ210の動作を安定させることもありふれた既知の方法である。
ただし、図2で201の位相補償コンデンサーによって、図3で示すオペアンプの最大ゲインが
34で示すように低く制限されることが知られている。
したがって、元のオペアンプ210の特性を図3で30のゲイン特性Aとすれば、図2のような安定化電源回路に組み込むことで31のゲイン特性Bへと制限されることがわかる。尚、上記段落0004及び段落0005で説明した内容は図1の10三端子レギュレーターICの内部の説明にも当てはまる。
一方、電源回路の出力特性の優劣を示すパラメーターに出力インピーダンスがある、インピーダンスの低いほうが負荷変動に強い優秀な電源とされる。具体的には上述したオペアンプ210でネガティブフィードバック量が多く取れることと、図2の202コンデンサーの内部インピーダンスが低いことが求められる。
図2の2安定化電源回路の電圧出力22に20負荷回路を接続する、例に示した負荷回路はオペアンプ1個の回路であるが、複数の回路やトランジスター等で組んだ回路の電源供給端子でも構わない。これに23の電源端子になるべく近接する形で203バイパスコンデンサーを接続するのが一般的な電源と負荷回路の接続の方法である。
ここで203バイパスコンデンサーの役割は20負荷回路が例えばオペアンプで構成され、オペアンプのゲイン特性が図3の30ゲイン特性Aのような特性であった場合、かつ203バイパスコンデンサーがない場合、電源インピーダンスが十分に低くなく、20負荷回路が動作することによって23電源端子の電圧が変動する。この電源変動によって30負荷回路が図3の32ユニティゲイン周波数A付近で特性の乱れが生じ、位相余裕が減少し発振を起こすなどの異常動作状態に陥ることがある。そこで203バイパスコンデンサーを接続し、インピーダンスを低下させ、電源電圧変動を低減し、ひいては20負荷回路の特性の乱れを防ぎ、安定動作せしめることを目的とする。
一方では、上述に於いて30負荷回路を通過する信号が図3の32ユニティゲイン付近以上の帯域を持たなければ203バイパスコンデンサーがなくとも、30負荷回路が正常な動作を保つことができる。
ここで図4にコンデンサーの内部インピーダンス特性を示す。一般的なコンデンサーの値として図2の202を数百uF、203を1uF以下とすればそれぞれ、図4の40及び41に対応しているとみてよい。図4の40インピーダンス特性1に示すように容量の大きい方は低域側にインピーダンスの低いピークが存在し、容量の低い方は41インピーダンス特性2のように40よりも高周波領域にインピーダンスの低いピークが存在する。かつ、41のピークは40のそれよりもインピーダンスが高い、しかも40と41に共通してコンデンサーの内部インピーダンス特性は周波数に対してV字型の特性を持っているのが特徴である。これらはコンデンサーの構造の違い、例えばセラミックコンデンサー、フィルムコンデンサー、ケミカルコンデンサー等で内部インピーダンスに差はあるもののこのV字の特徴は共通である。
そこで図5に図2の電圧出力22の出力インピーダンスを示す。本来、電圧出力22から電源端子までの配線によるインピーダンスと負荷回路20の影響を考慮しなければならないが、本発明の趣旨から省略しても差し支えないので割愛する。ここで電圧出力22の出力インピーダンスは210オペアンプと211トランジスターと212電圧リファレンスと220、221抵抗からなり、電圧出力22を抵抗220と221で分圧した値を電圧リファレンス212の基準電圧との比較した差分をフィードバックし、電圧出力22を安定化させる回路に201と202コンデンサーを備えた図3に示す31ゲインB特性を具えた図2の2安定化電源に203のバイパスコンデンサーを加味した特性となる。したがって、電圧出力22のインピーダンスは図5の50インピーダンス特性Aとなる。
インピーダンス特性Aを見て明らかのように低域のインピーダンスは図2の210オペアンプのフィードバック回路の働きである程度低いものの全体的な周波数に対するインピーダンスの特徴がコンデンサーの特性に依存していることがわかる。従来、各周波数に於けるインピーダンスの更なる低減を目的として、内部インピーダンスの低いことを特徴とするコンデンサーや容量の異なるコンデンサーを複数接続することである程度、目的に寄与することができた。しかし、設置スペース、コストも問題となり、コンデンサーを複数搭載するのは自ずと限界がある。また、上述したコンデンサーのインピーダンス特性に依存することは逃れられず、周波数によって一様でない電源回路となる欠点があった。
これまでの説明ではDC-DCコンバーターには触れてこなかったが、そもそもスイッチングノイズを発生させる回路であるためスイッチングノイズ除去の為、出力にはコンデンサーが接続されており、出力インピーダンスが、コンデンサーの内部インピーダンスにある程度依存することは明白なので詳細説明は省略する。
さて、オーディオアンプの音質は電源の安定性に依存するところが大きく、安定化電源の特性、安定化電源の出力コンデンサーの特性に依存するところが大きい、上述のように安定化電源の特性自身も出力コンデンサー由来の特性劣化を生じている。従来の回路手法ではこれを免れる方法はなかった。
この改善策として、安定化電源回路の出力から負荷回路までの接続経路にバイパスコンデンサーなどの一切のコンデンサーを接続しない方法を提供することである。従来技術では特開2012−104014号による発明があるが、デジタル回路負荷による高速パルス変化に対応する電源出力の安定化回路の発明であってこれから説明する本発明とは方式と目的が異なる。
本発明では図3の36ゲイン特性Cに示すように35折点周波数Bがオーディオ帯域の最大周波数を超えるオペアンプを安定化電源回路として用い、その出力を負荷回路の電源端子に直接接続する形態をとる。ここで負荷回路はオペアンプ1個の回路でも、複数個の回路やトランジスター等で組んだ回路でもよい。この時、安定化電源回路として使うオペアンプの出力から負荷回路の電源端子までの接続経路にはコンデンサーを一切接続しない。また、電源に使用するオペアンプの最大出力電流容量は負荷回路に想定される最大消費電流と同等かそれ以上のオペアンプを使う。同様に安定化電源に使用するオペアンプのユニティゲイン周波数は負荷回路に使うアンプのカユニティゲイン周波数と同等かそれ以上のものを使う。この時、通過する信号にローパスフィルターのようなもので帯域制限がかかっている場合、安定化電源に使用するオペアンプのユニティゲイン周波数は負荷回路を通過する周波数帯域の上限かそれ以上のものを使うことで安定化電源回路と負荷回路は安定動作し、コンデンサーの特性に依存しない、少なくともオーディオ帯域に於いて安定化電源出力インピーダンスが従来方式の安定化電源よりも低く、周波数によるインピーダンスの凹凸のない電圧の安定した電源供給と電源負荷方法が構築できる。
特開2012−104014号公報
谷本 茂著 「オペアンプ実践技術」誠文堂新光社出版 1980年
解決しようとする問題点は、安定化電源回路の出力インピーダンス特性が出力に接続されるコンデンサーと負荷回路に接続されたバイパスコンデンサー(容量負荷)による影響を受けることである。
本発明は、出力コンデンサーを廃する安定化電源回路とバイパスコンデンサーを廃する負荷回路とを組み合わせて動作させることである。
本発明の回路を用いたオーディオアンプは従来よりも広帯域で電源変動が極めて少ない、安定した電圧供給により、広帯域で安定した信号増幅動作が可能となり、低音から高音まで可聴全帯域にわたって高音質再生が可能となる。
図1は三端子レギュレーターICの回路を示した説明図である。 図2は一般的な安定化電源と負荷回路との接続を示した説明図である。 図3はオペアンプ特性のボード線図の内ゲインを示した説明図である。 図4はコンデンサーの内部インピーダンス特性を示した説明図である。 図5は図2と図6の安定化電源回路の出力インピーダンス特性を示した説明図である。 図6は本発明の安定化電源と負荷回路との接続方法を示した説明図である。
出力コンデンサーを廃する安定化電源回路とバイパスコンデンサーを廃する負荷回路とを組み合わせることに、既存の市販部品を組み合わせることで実現した。
図6は、本発明回路の1実施例の回路図であって、負荷回路60がプラスとマイナス2電源の場合を示している。
オペアンプ610は図3に示す36ゲイン特性Cのように、35折点周波数Bがオーディオ帯域と同等かそれを超えるアンプを採用する。オペアンプ610は抵抗器620、621とともにプラス側の電圧V3を生成する。電圧リファレンス612のリファレンス電圧Vrを非反転入力に接続してV3=(1+R2/R1)・Vrなる電圧を得る。この時、オペアンプ610の電源端子に接続する電源電圧はV1>V3>V2であってオペアンプ610の動作に於いて出力が飽和しないことが条件である。
同様にオペアンプ611は図3に示す36ゲイン特性Cのように、35折点周波数Bがオーディオ帯域と同等かそれを超えるアンプを採用する。オペアンプ611は抵抗器622、623とともにマイナス側の電圧V6を生成する。電圧リファレンス612のリファレンス電圧Vrを反転アンプ入力抵抗622のオペアンプ入力側と反対側へ接続してV6=−(R4/R3)・Vrなる電圧を得る。この時、オペアンプ611の電源端子602,603に接続する電源電圧はV4>V6>V5であってオペアンプ611の動作に於いて出力が飽和しないことが条件である。
図6では負荷回路60はオペアンプ1個の回路を示しているが複数個の回路やトランジスター等で組んだ回路でもよい。
また、負荷回路60の最大消費電流はオペアンプ610、611の最大出力電流と同等かそれ以下でなければならない。
さらに、負荷回路60の動作可能な周波数は安定化電源回路66,67のおよそユニティゲインB以下でなければならない(図3の37)。この条件を満たすためにローパスフィルター65を負荷回路60よりも前段に挿入しこの条件を満たしても良い。
段落0026から段落0030の設計手順と条件を満たしたのち、安定化電源回路66の出力を負荷回路60の電源端子61へ、安定化電源回路67の出力を負荷回路60の電源端子62へそれぞれバイパスコンデンサーを一切付加することなく接続することで本発明の出力コンデンサーを廃する安定化電源回路とバイパスコンデンサーを廃する負荷回路との組み合わせ動作回路が実現する。
尚、電源インピーダンスの上昇を防ぐ上で安定化電源回路66、67の出力と負荷回路60の電源端子61、62までの配線長はなるべく最短であることは言うまでもない。
また、図6は負荷回路60がプラスとマイナス2電源の場合を示しているが、単電源回路の場合であっても差し支えなく、回路は容易に考えられるので単電源接続の説明は省略する。
さらに、安定化電源回路66を非反転回路、67を反転回路として説明したが、612の電圧リファレンスの出力電圧にもよるが、反転回路、非反転回路、バッファー回路接続など特にこだわりはない。
同様に612の電圧リファレンスの回路形式に関してもこだわりはない。
安定化電源回路の制御可能な帯域に対して負荷となる回路の通過信号帯域を同等かそれ以上の帯域のアンプを安定化電源回路に用いる。または、通過信号の帯域をローパスフィルター等で制限して安定化電源回路の制御可能な帯域以内にすることで実現できる。
60 負荷回路
65 ローパスフィルター
66 プラス側安定化電源
67 マイナス側安定化電源
612 電圧リファレンス

Claims (2)

  1. 安定化電源回路の負荷となるアンプなどの動作周波数、或いは信号通過帯域が同等かそれを超えかつ、最大負荷電流が同等かそれを超える出力特性を持つ安定化電源をオペアンプなどにより、出力コンデンサーなしで構成し、その電圧をバイパスコンデンサーなしで負荷回路に供給することを特徴とする安定化電源回路および負荷接続方法。
  2. 上記載、請求項1の内、安定化電源に使用するオペアンプの折点周波数(第1ポール)がオーディオ周波数帯域を超える特性である安定化電源回路であり、安定化電源回路の負荷となるアンプなどの動作周波数、或いは信号通過帯域が同等かそれを超えかつ、最大負荷電流が同等かそれを超える出力特性を持つ安定化電源により、出力は出力コンデンサーなしで構成し、その電圧をバイパスコンデンサーなしで負荷回路に供給することを特徴とする安定化電源回路および負荷接続方法。
JP2014214768A 2014-10-21 2014-10-21 安定化電源回路と電源負荷接続方法 Pending JP2016081432A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014214768A JP2016081432A (ja) 2014-10-21 2014-10-21 安定化電源回路と電源負荷接続方法
JP2019022485A JP6916481B2 (ja) 2014-10-21 2019-02-12 装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014214768A JP2016081432A (ja) 2014-10-21 2014-10-21 安定化電源回路と電源負荷接続方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2019022529A Division JP6864177B2 (ja) 2019-02-12 2019-02-12 装置
JP2019022485A Division JP6916481B2 (ja) 2014-10-21 2019-02-12 装置

Publications (2)

Publication Number Publication Date
JP2016081432A true JP2016081432A (ja) 2016-05-16
JP2016081432A5 JP2016081432A5 (ja) 2018-02-15

Family

ID=55958855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014214768A Pending JP2016081432A (ja) 2014-10-21 2014-10-21 安定化電源回路と電源負荷接続方法

Country Status (1)

Country Link
JP (1) JP2016081432A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126811U (ja) * 1984-01-31 1985-08-26 日本電気ホームエレクトロニクス株式会社 部分帰還型シヤントレギユレ−タ電源装置
JP2011508318A (ja) * 2007-12-21 2011-03-10 サンディスク コーポレイション 自己構成型マルチレギュレータasicコア電力供給
US20120086420A1 (en) * 2010-10-11 2012-04-12 John Wayne Simmons Capless Regulator Overshoot and Undershoot Regulation Circuit
US20120212199A1 (en) * 2011-02-22 2012-08-23 Ahmed Amer Low Drop Out Voltage Regulator
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126811U (ja) * 1984-01-31 1985-08-26 日本電気ホームエレクトロニクス株式会社 部分帰還型シヤントレギユレ−タ電源装置
JP2011508318A (ja) * 2007-12-21 2011-03-10 サンディスク コーポレイション 自己構成型マルチレギュレータasicコア電力供給
US20120086420A1 (en) * 2010-10-11 2012-04-12 John Wayne Simmons Capless Regulator Overshoot and Undershoot Regulation Circuit
US20120212199A1 (en) * 2011-02-22 2012-08-23 Ahmed Amer Low Drop Out Voltage Regulator
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator

Similar Documents

Publication Publication Date Title
TWI547080B (zh) 雜訊濾波器
JP5331508B2 (ja) ボルテージレギュレータ
JP5092009B2 (ja) 低ドロップアウト線形レギュレータ(ldo)、ldoを提供するための方法、およびldoを動作させるための方法
US20100290646A1 (en) Switching amplifier
KR101551643B1 (ko) 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터
US10627844B1 (en) LDO regulator with circuits for noise reduction
JP6510199B2 (ja) スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法
JP6884472B2 (ja) ボルテージレギュレータ
JP2014059628A (ja) ボルテージレギュレータ
JP2016532980A (ja) 出力クランピング回路のためのイントリンシックコンパレータ遅延
SE1550677A1 (sv) Power amplifier
CN104685904A (zh) 电容式麦克风及其阻抗变换器
US9256236B2 (en) Area-efficient frequency compensation
US9608579B2 (en) Apparatus and methods for paralleling amplifiers
JP5332316B2 (ja) 差動増幅回路
JPS6242284B2 (ja)
TWI463768B (zh) 直流對直流降壓轉換器
JP6864177B2 (ja) 装置
JP6916481B2 (ja) 装置
US8004366B2 (en) Area and power efficient, high swing and monolitihic ground centered headphone amplifier circuit operable on a low voltage
JP2016081432A (ja) 安定化電源回路と電源負荷接続方法
US20160181997A1 (en) Signal amplifying circuit
JP2016039451A (ja) オーディオアンプ用の電源回路、電子機器、オーディオアンプへの電源電圧の供給方法
TWI598718B (zh) 具有消除雜訊的電壓穩壓電路
US10747249B1 (en) Reference buffer with integration path, on-chip capacitor, and gain stage separate from the integration path

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113