CN100483305C - 用于asic器件功率控制的系统和方法 - Google Patents

用于asic器件功率控制的系统和方法 Download PDF

Info

Publication number
CN100483305C
CN100483305C CNB2006100275902A CN200610027590A CN100483305C CN 100483305 C CN100483305 C CN 100483305C CN B2006100275902 A CNB2006100275902 A CN B2006100275902A CN 200610027590 A CN200610027590 A CN 200610027590A CN 100483305 C CN100483305 C CN 100483305C
Authority
CN
China
Prior art keywords
control signal
condition
power
data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100275902A
Other languages
English (en)
Other versions
CN101089780A (zh
Inventor
李石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100275902A priority Critical patent/CN100483305C/zh
Priority to US11/624,691 priority patent/US7814344B2/en
Priority to US11/692,902 priority patent/US7996689B2/en
Publication of CN101089780A publication Critical patent/CN101089780A/zh
Application granted granted Critical
Publication of CN100483305C publication Critical patent/CN100483305C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了用于ASIC器件功率控制的系统和方法。根据一个实施例，本发明提供一种用于调节ASIC器件功耗的系统。该系统包括第一缓冲器。该第一缓冲器配置为接收和存储数据。该系统还包括配置为生成控制信号的控制器。该控制器耦合到该第一缓冲器。该系统另外包括耦合到该第一缓冲器的处理单元。该处理单元包括第一功率源和第二功率源。该第一功率源不同于该第二功率源。该处理单元配置为接收来自该控制器的控制信号。此外，该系统包括耦合到该处理单元的第二缓冲器。该第二缓冲器配置为接收和存储经处理的数据。

Description

用于ASIC器件功率控制的系统和方法
技术领域
本发明涉及集成电路。更具体地，本发明提供了用于专用集成电路
(ASIC)器件的功率节省系统和方法。仅作为例子，本发明已经应用于包括ASIC电路的超大规模集成(VLSI)芯片。但是将认识到本发明具有宽得多的适用性范围。
背景技术
集成电路或“IC”已经从单个硅芯片上制造的少数互连器件演变成数百万器件。当前的IC提供了远超原本所想的性能和复杂性。为了实现复杂性和电路密度(即能组装到给定芯片面积上的器件数目)的改进，也已知为器件“几何尺寸”的最小器件特征尺寸已经随着每代IC而变得更小。半导体器件现在正以少于四分之一微米跨度的特征来制造。
增加电路密度不仅已经改进IC的复杂性和性能而且已经向消费者提供较低成本的部件。IC制造设施可能耗费数亿甚至数十亿美元。每个制造设施将具有某一晶片生产量，而且每个晶片将在其上具有某一数目的IC。因而，通过使IC的各个器件较小，较多器件可以制造于每个芯片上，因此增加了制造设施的输出。使器件较小很具挑战性，因为给定的工艺、器件布局和/或系统设计常常最小只能作用至某一特征尺寸。
集成电路具有许多应用。例如，ASIC是已经为特定应用而生产的芯片类型。例如，ASIC已经设计和使用于蜂窝电话。一般地，ASIC器件的特征、尺寸和功耗是重要特性。过量的功耗通常是不希望的特性。过量的功耗不仅造成高能量成本，而且可能生成大量的热，如果不采取恰当的保护措施，这些热就不利地影响器件性能乃至损坏器件元件。
以往，各种技术已经用来减少ASIC电路的功耗。例如，动态可变功率供给(DVP)系统已经是用来减少功耗的常规技术。遗憾的是，比如DVP系统的常规技术常常是小够的。
鉴于上述，希望有一种用于ASIC器件功率控制的改进技术。
发明内容
本发明涉及集成电路。更具体地，本发明提供了用于专用集成电路(ASIC)器件的功率节省系统和方法。仅作为例子，本发明已经应用于包括ASIC电路的超大规模集成(VLSI)芯片。但是将认识到本发明具有宽得多的适用性范围。
根据一个实施例，本发明提供一种用于调节ASIC器件功耗的系统。该系统包括第一缓冲器(例如，该第一缓冲器是利用随机存取存储器和控制逻辑来实施的)。该第一缓冲器配置为接收和存储数据。该系统还包括配置为生成控制信号的控制器。该控制器耦合到该第一缓冲器。该系统另外包括耦合到该第一缓冲器的处理单元。该处理单元包括第一功率源和第二功率源。该第一功率源不同于该第二功率源。该处理单元配置为接收来自该控制器的控制信号。此外，该系统包括耦合到该处理单元的第二缓冲器。该第二缓冲器配置为接收和存储经处理的数据。该控制器进一步配置为处理至少与第一缓冲器水平和第一预定缓冲器水平相关联的信息。如果该第一缓冲器水平高于该第一预定缓冲器水平，则控制信号代表第一功率源信号。替选地，如果该第一缓冲器水平不高于第一预定缓冲器水平，则控制信号代表第二功率源信号。该处理单元进一步配置为：如果该控制信号代表该第一功率信号则利用该第一功率源来工作，而如果该控制信号代表该第二功率信号则利用该第二功率源来工作。该第一功率源与第一功耗水平相关联。该第二功率源与第二功耗水平相关联。
根据另一实施例，本发明提供一种用于调节ASIC器件功耗的方法。该方法包括用于接收和存储数据的步骤。该数据由一条件(例如，缓冲器水平、数据速率等)来表征。该方法还包括用于生成控制信号的步骤。该控制信号与该条件相关联。该方法此外包括用于基于该控制信号来选择功耗水平的步骤。此外，该方法包括用于以所选功耗水平处理该数据的步骤。此外，该方法包括用于输出经处理的数据的步骤。用于生成控制信号的步骤进一步包括用于处理与该条件和一预定条件相关联的信息的步骤。如果该条件高于该预定条件，则该控制信号代表第一功率水平。如果该条件不高于该预定条件，则该控制信号呈现第二功率水平。选择功耗水平的步骤包括如下步骤：如果该控制信号代表第一功率水平则选择第一功耗水平，而如果该控制信号指示第二功率水平则选择第二功耗水平。该第一功耗水平高于该第二功耗水平。
根据又一实施例，本发明提供一种用于调节ASIC器件功耗的方法。该方法包括用于接收和存储数据的步骤。该数据由一条件来表征。该方法也包括用于生成控制信号的步骤。该控制信号与该条件相关联。该方法进一步包括用于基于该控制信号来选择处理单元的步骤。该方法此外包括用于使用所选处理单元来处理该数据的步骤。此外，该方法包括用于输出经处理的数据的步骤。生成控制信号的步骤进一步包括用于处理与该条件和一预定条件相关联的信息的步骤。如果该条件为满足该预定条件，则该控制信号代表第一功率水平。如果该条件不满足该预定条件，该控制信号呈现第二功率水平。用于选择处理单元的步骤包括如下步骤：如果该控制信号代表第一功率水平则选择第一处理单元，而如果该控制信号指示第二功率水平则选择第二处理单元。该第一处理单元不同于该第二处理单元。
根据又一实施例，本发明提供一种用于调节ASIC器件功耗的系统。该系统包括配置为接收和存储数据的第一缓冲器。该数据由一条件来表征。该系统进一步包括配置为生成控制信号的控制器。该控制器耦合到该第一缓冲器。该系统也包括耦合到该第一缓冲器的处理单元。该处理单元包括第一功率源和第二功率源，该第一功率源不同于该第二功率源，该处理单元配置为接收来自该控制器的控制信号。该系统另外包括耦合到该处理单元的第二缓冲器。该第二缓冲器配置为接收和存储经处理的数据。该控制器进一步配置为处理至少与该条件、第一预定条件和第二预定条件相关联的信息。如果该条件满足该第一预定条件，则该控制信号代表第一功率源信号。如果该条件满足该第二预定条件，则该控制信号代表第二功率源信号。该处理单元进一步配置为：如果该控制信号代表该第一功率信号则利用该第一功率源来工作，而如果该控制代表该第二功率信号则利用该第二功率源来工作。该第一功率源与第一功耗水平相关联。该第二功率源与第二功耗水平相关联。该第一预定条件不同于该第二预定条件。
应当理解，本发明提供了用于为ASIC器件提供功率的改进系统和方法。根据某些实施例，本发明为ASIC器件减少了功耗而且改进了功率效率。依赖于应用，本发明也为功率控制和实施提供了较好的灵活性。
本发明提供了各种优点。本发明的一些实施例提供了用于减少功耗的系统和方法。依赖于应用，本发明为利用ASIC器件的便携式装置降低了功耗而且延长了电池使用。对于某些应用，本发明通过调节ASIC器件所用功率来降低热耗散。例如，当ASIC器件不忙时使用低功率。本发明的某些实施例利用控制器来提供用于调节ASIC器件工作功率的控制信号。
依赖于实施例，可以实现这些益处的一个或多个。参照如下的具体描述和附图，能够完全地理解本发明的这些益处和各种附加目的、特征及优点。
附图说明
图1是说明了用于ASIC器件的常规功率供给系统的简化图。
图2是说明了根据本发明一个实施例用于ASIC器件的功率系统的简化图。
图3是说明了根据本发明一个实施例用于调节功耗水平的方法的简化图。
图4是说明了本发明一个实施例的功耗的简化图。
具体实施方式
本发明涉及集成电路。更具体地，本发明提供了用于专用集成电路(ASIC)器件的功率节省系统和方法。仅作为例子，本发明已经应用于包括ASIC电路的超大规模集成(VLSI)芯片。但是将认识到本发明具有宽得多的适用性范围。
以往，各种技术已经用来减少ASIC电路的功耗。例如，动态可变功率供给(DVP)系统已经是用来减少功耗的常规技术。遗憾的是，比如DVP系统的常规技术常常是不够的。
图1是说明了用于ASIC器件的常规功率供给系统的简化图。系统100包括如下元件：
1.数据源101；
2.寄存器103；
3.时钟102；
4.输入缓冲器105；
5.速率控制107；
6.功率输入109；
7.数据处理器111；
8.输出缓冲器113；
9.寄存器115；以及
10.时钟117。
通常，数据从数据源101进来。寄存器103基于来自时钟102的信号以同步方式接收数据。存储于寄存器103的接收数据然后传送到输入缓冲器105。输入缓冲器105连接到速率控制107。速率控制107连接到功率输入109。例如，功率输入109是DC功率源或DC功率转换器。速率控制107确定功率输入109递送多少功率到数据处理器111。例如，速率控制107基于输入缓冲器105中存储的数据量来确定用于功率输入109的功率水平。功率输入109相应地递送功率到数据处理器111。数据处理器111处理数据，然后发送数据到输出缓冲器113。输出缓冲器113传送数据到寄存器115。寄存器115根据时钟117输入来输出数据。
当系统100中的功率方案根据工作期间的数据依赖性将功率调节到较低功耗时，这样的方案常常是足够的。例如，当缓冲器105中的数据为低时功率要求和消耗通常为低，反之亦然。但是由于与将电感器集成到ASIC芯片中相关联的难度，附加的功耗常常由功率输入109引入。另外，对于调节功率输出水平，系统100一般具有不好的响应时间，而且这样的响应时间常常导致不好的节能性能。
因而希望具有一种用来为ASIC器件提供功率的改进系统和方法。应当理解，本发明的某些实施例提供了为ASIC器件提供功率的改进系统和方法。
图2是根据本发明实施例用于ASIC器件的功率系统的简化图。此图仅为例子，该例子不应不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变形、替选和改型。系统200包括如下元件：
1.数据输入201；
2.时钟202；
2.寄存器203；
4.输入缓冲器205；
5.控制器207；
6.处理器209；
7.输出缓冲器215；
8.寄存器217；以及
9.时钟219。
虽然上文已经示出使用选定的元件组用于系统200，但是可以有有许多替选、改型和变形。例如，可以展开和/或组合一些元件。例如，根据本发明的一个实施例组合了控制器207和处理器209。作为另一例子，处理器209包括能选择利用多功率水平的仅一个处理器。其他元件可以插入到上述元件。依赖于实施例，元件的安排可以以其它的替代来互换。在整个本说明书中，特别是在下文中可发现这些元件的进一步细节。
寄存器203配置为接收来自数据源201的数据。根据一个实施例，寄存器203根据时钟输入来接收来自数据源的数据。例如，时钟212是具有预定频率的正弦波，而且寄存器203在每个正弦波的峰值处接收数据段。
寄存器203连接到输入缓冲器205，该输入缓冲器配置为接收来自寄存器203的数据而且存储数据。例如，输入缓冲器205包括用以存储数据的随机存取存储器(RAM)。
输入缓冲器205还连接到控制器207。控制器207配置为执行许多功能。根据本发明的一个实施例，控制器207配置为生成控制信号，该控制信号用来确定要用来处理数据的功率水平。例如，控制器207确定输入缓冲器205的充满度。基于输入缓冲器205的充满度，控制器207生成指示要使用什么功率水平的控制信号。例如，如果输入缓冲器205是满的，则控制器207生成指示要使用高功率水平的信号。另一方面，如果输入缓冲器205是空的，则控制器207生成指示要使用低功率水平的信号。依赖于应用，可使用更多类型的功率水平信号。例如，控制信号可以用以基于缓冲器水平来指示多于三个功率水平。通常如果芯片面积是所关心的，则对于许多应用，两个功率水平足以显著地减少功耗。
应当理解，根据本发明的某些实施例，控制器207是灵活的。例如，控制器207配置为基于某些条件来确定功率输出水平。例如，控制器207确定数据传送速率，而且将该数据传送速率用作用于确定功率水平输出的条件。控制器207在数据传送速率高于预定速率时确定需要高功率水平。作为另一例子，控制器207确定存储在输入缓冲器205的数据的类型。对于需要较多数据处理功率的某些数据类型(例如多媒体数据)，控制器207生成指示出于处理数据的目的而需要高功率水平的控制信号。
依赖于应用，控制器207可配置为针对许多应用来生成控制信号。优化的功率要求可以以数据结构来存储。例如，控制器207存储如表1中所示具有优化功率输出水平的查询表。
 
数据类型 数据速率 功率要求
语音 32kbit/s 0.5
交互式数据 1-100kbit/s 0.1
批量数据 1-10Mbit/s 1-0.1
标准质量视频 1.5-15Mbit/s 0.5-0.33
高清晰度电视 15-150Mbit/s 1-0.5
视频电话 0.2-2Mbit/s 0.2
表1
表1仅为实例，而且不应不适当地限制权利要求的范围。例如，数据速率和功率要求是变化的。一般地，视频数据速率依赖于编码方法而变化。例如，如果将可变位速率方法用于视频编码，则视频数据速率变化大。因此，功率功耗水平将相应地改变。应当理解，本发明的各种实施例允许快速的响应时间以动态地确定要用于处理数据的功率。
控制器207连接到处理器209。控制器207配置为发送控制信号到处理器209。处理器209响应于从控制器接收的控制信号来选择应当使用什么功率源。根据一个实施例，处理器209包括电耦合到处理器以提供功率的两个或更多功率源。例如，每个功率源是使用不同供给电压的电路。如图2中所示，处理器209包括处理器210、处理器211、处理器212和处理器213。每个处理器耦合到不同功率源。根据一个实施例，处理器210耦合到具有少于0.2的归一化功率的功率源，而处理器211耦合到能够递送多于0.5的归一化功率的功率源。例如，在工作期间，如果接收的控制信号指示要使用低功率水平，则处理器209选择处理器210处理数据；如果接收的控制信号指示要使用高功率水平，则处理器209选择处理器211处理数据。依赖于应用，可以使用较多或较少功率源。例如，处理器209包括六个处理器，每个处理器对应于如表1中列举的数据类型而且耦合到不同功率源。
处理器209连接到输出缓冲器215。输出215在寄存器217可发送出经处理的数据之前存储来自处理器209的经处理的数据。例如，寄存器217根据时钟信号219发送出数据。
应当理解，根据本发明的各种实施例，有各种用以实施功率控制系统以求较好的ASIC器件性能的方式。根据例子，各种系统可用来实施根据本发明实施例的方法。图3是说明了根据本发明一个实施例用于调节功耗水平的方法的简化图。此图仅为例子，该例子不应不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变形、替选和改型。各种说明步骤可以被添加、去除、替换、重排、重复、重叠或部分重叠。作为例子，方法300是利用系统200来实施的。
在步骤301，系统200接收数据。例如，从外部数据源接收数据。在步骤302存储数据。根据一个实施例，数据存储于输入缓冲器205。存储的数据可由一条件来表征。根据一个实施例，该条件是输入缓冲器处的缓冲器水平的充满度。根据另一实施例，该条件是数据类型。根据又一实施例，该条件是数据传送速率。
在步骤303，系统200生成控制信号。例如，控制信号由控制器207生成。该控制器基于一条件来生成控制信号，根据一个实施例，生成控制信号的过程包括处理与该条件和一预定条件相关联的信息。例如，如果该条件高于预定条件，则控制信号代表第一功率水平。替选地，如果该条件不高于预定条件，则控制信号代表第二功率水平。
在步骤304，系统200基于控制信号来选择功耗水平。根据一个实施例，处理器209基于控制信号来选择功耗水平。例如，如果控制信号代表第一功率水平，则处理器209选择第一功耗水平。替选地，如果控制信号代表第二功率水平，则处理器209选择第二功耗水平。第一功耗水平高于第二功耗水平。
在步骤305，系统200以所选功耗水平处理数据。例如，如果缓冲器是满的，则需要高功耗来处理大量数据。应当理解，通过调节电压水平，系统200能控制功耗，因为功耗与电压供给水平的平方成比例。
在步骤306，该系统输出经处理的数据。例如，寄存器217根据时钟信号219来输出经处理的数据。
根据一个实施例，本发明提供了用于调节ASIC器件功耗的系统。该系统包括第一缓冲器(例如，第一缓冲器是利用随机存取存储器和控制逻辑来实施的)。第一缓冲器配置为接收和存储数据。该系统还包括配置为生成控制信号的控制器。该控制器耦合到第一缓冲器。该系统另外包括耦合到第一缓冲器的处理单元。该处理单元包括第一功率源和第二功率源。第一功率源不同于第二功率源。该处理单元配置为接收来自控制器的控制信号。此外，系统包括耦合到处理单元的第二缓冲器。第二缓冲器配置为接收和存储经处理的数据。该控制器进一步配置为处理至少与第一缓冲器水平和第一预定缓冲器水平相关联的信息。如果第一缓冲器水平高于第一预定缓冲器水平，则控制信号代表第一功率源信号。替选地，如果第一缓冲器水平不高于第一预定缓冲器水平，则控制信号代表第二功率源信号。该处理单元进一步配置为：如果控制信号代表第一功率信号则利用第一功率源来工作，而如果控制信号代表第二功率信号则利用第二功率源来工作。第一功率源与第一功耗水平相关联。第二功率源与第二功耗水平相关联。例如，根据图2说明了该实施例。
根据另一实施例，本发明提供了用于调节ASIC器件功耗的方法。该方法包括用于接收和存储数据的步骤。该数据由一条件(例如，缓冲器水平、数据速率等)来表征。该方法还包括用于生成控制信号的步骤。该控制信号与所述条件相关联。该方法另外包括用于基于控制信号来选择功耗水平的步骤。此外，该方法包括用于以所选功耗水平处理数据的步骤。此外，该方法包括用于输出经处理的数据的步骤。用于生成控制信号的步骤进一步包括用于生成与所述条件和一预定条件相关联的信息的步骤。如果所述条件高于预定条件，则控制信号代表第一功率水平。如果所述条件不高于预定条件，则控制信号代表第二功率水平。选择功耗水平的步骤包括如下步骤：如果控制信号代表第一功率水平则选择第一功耗水平，而如果控制信号代表第二功率水平则选择第二功耗水平。第一功耗水平高于第二功耗水平。例如，根据图3说明了该实施例。
根据又一实施例，本发明提供了用于调节ASIC器件功耗的方法。该方法包括用于接收和存储数据的步骤。该数据由一条件来表征。该方法还包括用于生成控制信号的步骤。该控制信号与该条件相关联。该方法进一步包括用于基于控制信号来选择处理单元的步骤。该方法另外包括用于使用所选处理单元来处理数据的步骤。此外，该方法包括用于输出经处理的数据的步骤。生成控制信号的步骤进一步包括用于生成与所述条件和一预定条件相关联的信息的步骤。如果所述条件满足预定条件，则控制信号代表第一功率水平。如果所述条件不满足预定条件，则控制信号呈现第二功率水平。用于选择功耗水平的步骤包括如下步骤：如果控制信号代表第一功率水平则选择第一处理单元，而如果控制信号代表第二功率水平则选择第二处理单元。第一处理单元不同于第二处理单元。例如，根据图3说明了该实施例。
根据又一实施例，本发明提供了用于调节ASIC器件功耗的系统。该系统包括配置为接收和存储数据的第一缓冲器。数据由一条件来表征。该系统进一步包括配置为生成控制信号的控制器。该系统也包括耦合到第一缓冲器的处理单元。该处理单元包括第一功率源和第二功率源，该第一功率源不同于该第二功率源，该处理单元配置为接收来自控制器的控制信号。该系统另外包括耦合到处理单元的第二缓冲器。第二缓冲器配置为接收和存储经处理的数据。该控制器进一步配置为处理至少与所述条件、第一预定条件和第二预定条件相关联的信息。如果所述条件满足第一预定条件，则控制信号代表第一功率源信号。如果所述条件满足第二预定条件，则控制信号代表第二功率源信号。该处理单元进一步配置为：如果控制信号代表第一功率信号则利用第一功率源来工作，而如果控制信号代表第二功率信号则利用第二功率源来工作。第一功率源与第一功耗水平相关联。第二功率源与第二功耗水平相关联。第一预定条件不同于第二预定条件。例如，根据图3说明了该实施例。该实施例可以利用系统200来实施。
应当理解，本发明提供了用于为ASIC器件提供功率的改进系统和方法。根据某些实施例，本发明为ASIC减少了功耗而且改进了功率效率。依赖于应用，本发明为利用ASIC器件的便携式装置降低了功耗而且延长了电池使用。对于某些应用，本发明通过调节ASIC器件所用功率来降低热耗散。例如，当ASIC不忙时使用低功率。本发明的某些实施例利用控制器来提供用于调节ASIC器件工作功率的控制信号。为了说明本发明所给予的改进，示出了图4。图4是说明了本发明一个实施例的功耗的简化图。此图仅为例子，该例子不应不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变形、替选和改型。
如图4中所示，曲线402，说明了根据本发明一个实施例的功耗水平，与如曲线401所示的常规系统相比，利用了较少的功率。该曲线图描绘了相对于数据速率的归一化功耗水平，其基于三种不同情形的平均数据速率。曲线401说明了对于固定Vdd(单个功率供给)的功耗。曲线402说明了对于利用两个功率源的本发明一实施例的减少的功耗。曲线403说明了对于理想DC-DC转换器的可变Vdd。
依赖于应用，本发明还提供了用于功率控制和实施的较好灵活性。例如，可实施更多功率水平来节省更多动态能量。然而，电路面积随着实施更多功率水平而变得更大。因此重要的是注意到二水平功率供给系统可减少动态功耗。
应当理解，这里所述的例子和实施例仅出于说明性目的，而且以之为依据的各种改型或变化对于本领域普通技术人员将有所暗示，并且将包括在本申请的精神和范围以及所附权利要求的范围之内。

Claims (20)

1.一种用于调节专用集成电路器件功耗的系统，该系统包括：
第一缓冲器，该第一缓冲器配置为接收和存储数据，该第一缓冲器由第一缓冲器的充满度来表征；
配置为生成控制信号的控制器，该控制器耦合到该第一缓冲器；
耦合到该第一缓冲器的处理单元，该处理单元包括第一功率源和第二功率源，该第一功率源不同于该第二功率源，该处理单元配置为接收来自该控制器的控制信号，该处理单元进一步配置为接收来自该第一缓冲器的数据并处理该数据；
耦合到该处理单元的第二缓冲器，该第二缓冲器配置为接收和存储经处理的数据；
其中：
该控制器进一步配置为处理至少与该第一缓冲器的充满度和预定的缓冲器的充满度相关联的信息；
如果该第一缓冲器的充满度确定为高于该预定的缓冲器的充满度，则该控制信号指示第一功率水平；
如果该第一缓冲器的充满度确定为不高于该预定的缓冲器的充满度，则该控制信号指示第二功率水平；
该处理单元进一步配置为：如果该控制信号指示该第一功率水平则利用该第一功率源来工作，而如果该控制信号指示该第二功率水平则利用该第二功率源来工作；
该第一功率源与第一功耗水平相关联；
该第二功率源与第二功耗水平相关联。
2.权利要求1的系统，其中所述第一功率源包括第一电路。
3.权利要求1的系统，其中所述第一功率源包括DC功率源。
4.权利要求1的系统，其中所述第一功耗水平高于所述第二功耗水平。
5.一种用于调节ASIC器件功耗的方法，该方法包括：
在第一缓冲器接收和存储数据，该第一缓冲器由一条件来表征，该条件用于确定功率输出水平；
生成控制信号，该控制信号与该条件相关联；
基于该控制信号来选择功耗水平；
以所选功耗水平处理该数据；
输出经处理的数据；
其中：
生成控制信号进一步包括处理与该条件和一预定条件相关联的信息；
如果该条件确定为高于该预定条件，则该控制信号指示第一功率水平；
如果该条件确定为不高于该预定条件，则该控制信号指示第二功率水平；
选择功耗水平包括：如果该控制信号指示第一功率水平则选择第一功耗水平，而如果该控制信号指示第二功率水平则选择第二功耗水平，该第一功耗水平高于该第二功耗水平。
6.权利要求5的方法，进一步包括使经处理的数据同步。
7.权利要求5的方法，其中所述条件是所存数据的类型。
8.权利要求5的方法，其中所述条件是要处理的数据的速率。
9.一种用于调节ASIC器件功耗的方法，该方法包括：
在第一缓冲器接收和存储数据，该第一缓冲器由一条件来表征，该条件用于确定功率输出水平；
生成控制信号，该控制信号与该条件相关联；
基于该控制信号来选择处理单元；
使用所选处理单元来处理该数据；
输出经处理的数据；
其中：
生成控制信号进一步包括处理与该条件和一预定条件相关联的信息；
如果该条件确定为满足该预定条件，则该控制信号指示第一功率水平；
如果该条件确定为不满足该预定条件，该控制信号指示第二功率水平；
选择处理单元包括：如果该控制信号指示第一功率水平则选择第一处理单元，而如果该控制信号指示第二功率水平则选择第二处理单元，该第一处理单元不同于该第二处理单元。
10.权利要求9的方法，其中所述第一处理单元与所述第二处理单元相比以较高功率水平工作。
11.权利要求9的方法，其中所述条件是缓冲器的充满度。
12.权利要求9的方法，其中所述条件是所存数据的类型。
13.权利要求9的方法，其中所述条件是要处理的数据的速率。
14.一种用于调节ASIC器件功耗的系统，该系统包括：
第一缓冲器，该第一缓冲器配置为接收和存储数据，该第一缓冲器由一条件来表征，该条件用于确定功率输出水平；
配置为生成控制信号的控制器，该控制器耦合到该第一缓冲器；
耦合到该第一缓冲器的处理单元，该处理单元包括第一功率源和第二功率源，该第一功率源不同于该第二功率源，该处理单元配置为接收来自该控制器的控制信号，该处理单元进一步配置为接收来自该第一缓冲器的数据并处理该数据；
耦合到该处理单元的第二缓冲器，该第二缓冲器配置为接收和存储经处理的数据；
其中：
该控制器进一步配置为处理至少与该条件、第一预定条件和第二预定条件相关联的信息；
如果该条件确定为满足该第一预定条件，则该控制信号指示第一功率水平；
如果该条件确定为满足该第二预定条件，则该控制信号指示第二功率水平；
该处理单元进一步配置为：如果该控制信号指示该第一功率水平则利用该第一功率源来工作，而如果该控制指示该第二功率水平则利用该第二功率源来工作；
该第一功率源与第一功耗水平相关联；
该第二功率源与第二功耗水平相关联；
其中该第一预定条件不同于该第二预定条件。
15.权利要求14的系统，其中所述处理单元进一步耦合到第三功率源。
16.权利要求14的系统，其中所述条件是所存数据的类型。
17.权利要求14的系统，其中所述条件是要处理的数据的速率。
18.权利要求14的系统，其中所述条件是第一缓冲器的充满度。
19.权利要求18的系统，其中所述第一缓冲器的充满度由所述控制器确定。
20.权利要求14的系统，其中所述要处理的数据的速率由所述控制器确定。
CNB2006100275902A 2006-06-12 2006-06-12 用于asic器件功率控制的系统和方法 Active CN100483305C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2006100275902A CN100483305C (zh) 2006-06-12 2006-06-12 用于asic器件功率控制的系统和方法
US11/624,691 US7814344B2 (en) 2006-06-12 2007-01-18 System and method for power control for ASIC device
US11/692,902 US7996689B2 (en) 2006-06-12 2007-03-28 System and method for power control for ASIC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100275902A CN100483305C (zh) 2006-06-12 2006-06-12 用于asic器件功率控制的系统和方法

Publications (2)

Publication Number Publication Date
CN101089780A CN101089780A (zh) 2007-12-19
CN100483305C true CN100483305C (zh) 2009-04-29

Family

ID=38821267

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100275902A Active CN100483305C (zh) 2006-06-12 2006-06-12 用于asic器件功率控制的系统和方法

Country Status (2)

Country Link
US (1) US7814344B2 (zh)
CN (1) CN100483305C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996689B2 (en) * 2006-06-12 2011-08-09 Semiconductor Manufacturing International (Shanghai) Corporation System and method for power control for ASIC device
WO2009057008A1 (en) * 2007-10-30 2009-05-07 Nxp B.V. Method and system for clock control for power-state transistions
KR101488383B1 (ko) * 2007-12-21 2015-02-02 샌디스크 테크놀로지스, 인코포레이티드 자체 구성 가능한 다중 레귤레이터 ａｓｉｃ 코어 전력 전달
US7906996B1 (en) * 2009-08-18 2011-03-15 Nxp B.V. System and method for controlling an integrated circuit in different operational modes
EP3169002B1 (en) * 2015-11-13 2019-01-02 Airbus Operations GmbH Method for transmitting prioritized data and a transmitter
US10732683B2 (en) * 2018-04-30 2020-08-04 Intel Corporation Performance improvement by releasing display power for compute bursts

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226057B (zh) * 1991-12-23 1994-07-01 Philips Nv
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US6195755B1 (en) * 1994-08-09 2001-02-27 Larry D. Webster Nonvolatile power management apparatus for integrated circuit application
US6078871A (en) * 1998-01-15 2000-06-20 Micron Electronics, Inc. Method of displaying a status condition of a battery
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
US6990598B2 (en) * 2001-03-21 2006-01-24 Gallitzin Allegheny Llc Low power reconfigurable systems and methods
US6865653B2 (en) * 2001-12-18 2005-03-08 Intel Corporation System and method for dynamic power management using data buffer levels
US7437582B1 (en) * 2005-08-10 2008-10-14 Xilinx, Inc. Power control in a data flow processing architecture
US9304773B2 (en) * 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor

Also Published As

Publication number Publication date
CN101089780A (zh) 2007-12-19
US7814344B2 (en) 2010-10-12
US20070285137A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
CN100483305C (zh) 用于asic器件功率控制的系统和方法
CN100461071C (zh) 多核处理器的混合模式运行方法及其装置以及电源管理模式设定方法
JP5499165B2 (ja) 温度補償適応型電圧スケーラ（ａｖｓ）システムおよび方法
US6928566B2 (en) Multiprocessor system controlling frequency of clock input to processor according to ratio of processing times of processors, and method thereof
US7921312B1 (en) System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain
EP1486857A2 (en) Method and apparatus for clock gating clock trees to reduce power dissipation
CN106575961A (zh) 用于自适应时钟分配系统中关键路径时间延迟可操作校准的自动校准电路及相关方法和系统
CN102326205A (zh) 动态随机存取存储器(dram)刷新
US7652944B2 (en) Semiconductor device for reducing soft error rate with reduced power consumption
CN107003711A (zh) 用于基于许可证状态进行核下降缓解的系统和方法
US20070011477A1 (en) Method, system, and apparatus for dynamically configuring the operating point utilized for thermal management of an integrated circuit
US20200125156A1 (en) Methods and apparatus for power management of a memory cell
US9122470B2 (en) Electronic device with power control function
US7996689B2 (en) System and method for power control for ASIC device
US20050212613A1 (en) Oscillator circuit having a temperature dependence
US8687439B2 (en) Semiconductor apparatus and memory system including the same
US10199829B2 (en) Microgrid system and control method for the same
CN101877210B (zh) 驱动装置与液晶显示器的驱动方法
CN116169758A (zh) 输出功率的调整方法以及充电器
CN104733038B (zh) 半导体存储装置
US11630694B2 (en) Core voltage regulator energy-aware task scheduling
CN101888211A (zh) 射频功率放大器的校准方法及装置
US20190064907A1 (en) Early pre-charge enablement for peak power application in netzero energy devices
JP6917768B2 (ja) 蓄電システム
US20140028380A1 (en) Preventing interference between microcontroller components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation