KR20230085048A - 스토리지 장치 및 전원 관리 장치 - Google Patents

스토리지 장치 및 전원 관리 장치 Download PDF

Info

Publication number
KR20230085048A
KR20230085048A KR1020220022754A KR20220022754A KR20230085048A KR 20230085048 A KR20230085048 A KR 20230085048A KR 1020220022754 A KR1020220022754 A KR 1020220022754A KR 20220022754 A KR20220022754 A KR 20220022754A KR 20230085048 A KR20230085048 A KR 20230085048A
Authority
KR
South Korea
Prior art keywords
supply voltage
power supply
slope
memory devices
internal power
Prior art date
Application number
KR1020220022754A
Other languages
English (en)
Inventor
김대원
오승준
조준우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/898,588 priority Critical patent/US20230176640A1/en
Priority to CN202211551740.5A priority patent/CN116230032A/zh
Publication of KR20230085048A publication Critical patent/KR20230085048A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 일 실시예에 따른 스토리지 장치는, 인터페이스를 통해 외부 호스트와 연결되는 컨트롤러, 데이터를 저장하는 복수의 메모리 장치들, 및 상기 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 상기 복수의 메모리 장치들의 동작에 필요한 내부 전원 전압을 출력하며, 상기 컨트롤러가 상기 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패하면 상기 컨트롤러로부터 플래그 신호를 수신하기 위한 플래그 신호 패드를 갖는 전원 관리 장치를 포함하며, 상기 전원 관리 장치는, 상기 플래그 신호를 수신하면, 상기 내부 전원 전압에 적용 가능한 슬로프(slope)들이 저장된 데이터 테이블을 참조하여 상기 내부 전원 전압의 슬로프를 변경하고, 변경된 슬로프를 갖는 상기 내부 전원 전압을 상기 복수의 메모리 장치들에 공급한다.

Description

스토리지 장치 및 전원 관리 장치{STORAGE DEVICE AND POWER MANAGEMENT DEVICE}
본 발명은 스토리지 장치 및 전원 관리 장치에 관한 것이다.
스토리지 장치는 외부 호스트와 연결되어 데이터를 주고받을 수 있는 장치로, 컨트롤러, 데이터를 저장하는 메모리 장치, 및 전원 관리 장치를 포함할 수 있다. 전원 관리 장치는 외부 호스트가 인터페이스를 통해 공급하는 외부 전원 전압을 이용하여 컨트롤러와 메모리 장치의 동작에 필요한 내부 전원 전압을 생성할 수 있다. 다만, 내부 전원 전압의 증가하는 추세를 나타내는 슬로프에 따라, 컨트롤러가 메모리 장치를 정상적으로 인식하지 못할 수 있으며, 사용자가 스토리지 장치를 불량으로 인식함으로써 스토리지 장치의 신뢰성이 저하될 수 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 컨트롤러가 메모리 장치를 정상적으로 인식하지 못한 경우, 전원 관리 장치가 내부 전원 전압의 슬로프를 변경하여 메모리 장치에 전원을 다시 공급함으로써, 동작 안정성과 신뢰성을 개선할 수 있는 스토리지 장치, 및 전원 관리 장치를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 스토리지 장치는, 인터페이스를 통해 외부 호스트와 연결되는 컨트롤러, 데이터를 저장하는 복수의 메모리 장치들, 및 상기 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 상기 복수의 메모리 장치들의 동작에 필요한 내부 전원 전압을 출력하며, 상기 컨트롤러가 상기 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패하면 상기 컨트롤러로부터 플래그 신호를 수신하기 위한 플래그 신호 패드를 갖는 전원 관리 장치를 포함하며, 상기 전원 관리 장치는, 상기 플래그 신호를 수신하면, 상기 내부 전원 전압에 적용 가능한 슬로프(slope)들이 저장된 데이터 테이블을 참조하여 상기 내부 전원 전압의 슬로프를 변경하고, 변경된 슬로프를 갖는 상기 내부 전원 전압을 상기 복수의 메모리 장치들에 공급한다.
본 발명의 일 실시예에 따른 전원 관리 장치는, 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 전원 관리 장치에 있어서, 주변 온도에 대응하는 온도 정보를 출력하는 온도 센서, 상기 주변 온도와 상기 내부 전원 전압의 슬루율을 매칭시켜 저장하는 데이터 테이블, 외부의 컨트롤러와 연결되며, 상기 컨트롤러로부터 플래그 신호를 수신하는 플래그 신호 패드, 및 상기 플래그 신호 패드를 통해 제1 전압 레벨을 갖는 상기 플래그 신호를 수신하면, 상기 온도 정보와 상기 데이터 테이블을 참조하여 상기 내부 전원 전압의 슬루율을 변경하는 전원 회로를 포함한다.
본 발명의 일 실시예에 따른 스토리지 장치는, 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 전원 관리 장치, 상기 내부 전원 전압에 의해 전원이 턴-온되는 복수의 메모리 장치들, 및 상기 인터페이스를 통해 외부 장치와 데이터를 주고받는 컨트롤러를 포함하며, 상기 전원 관리 장치는, 초기 구동 시에 상기 컨트롤러가 상기 복수의 메모리 장치들의 인식에 성공할 때까지, 상기 내부 전원 전압의 슬로프를 변경하며 상기 복수의 메모리 장치들의 전원을 리셋하는 동작을 반복한다.
본 발명의 일 실시예에 따르면, 인터페이스를 통해 외부 전원 전압이 입력되고, 전원 관리 장치가 내부 전원 전압을 컨트롤러와 메모리 장치에 출력하면, 컨트롤러는 메모리 장치가 정상적으로 인식되는지 여부를 판단할 수 있다. 메모리 장치가 정상적으로 인식되지 않으면, 컨트롤러는 전원 관리 장치에 플래그 신호를 출력하며, 전원 관리 장치는 플래그 신호에 응답하여 내부 전원 전압의 출력을 중단함으로써 메모리 장치의 전원을 턴-오프시킬 수 있다. 전원 관리 장치는, 미리 저장된 데이터 테이블을 참조하여 내부 전원 전압의 슬로프를 변경하고 다시 메모리 장치에 공급함으로써 메모리 장치의 전원을 턴-온시킬 수 있다. 따라서 내부 전원 전압의 슬로프로 인해 확률적으로 발생할 수 있는 불량을 회피함으로써 스토리지 장치의 동작 안정성 및 신뢰성을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 스토리지 장치들을 간단하게 나타낸 도면들이다.
도 3은 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 시스템을 간단하게 나타낸 블록도이다.
도 4는 본 발명의 일 실시예에 따른 전원 관리 장치를 포함하는 시스템을 간단하게 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 스토리지 장치에 포함되는 메모리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 전원 관리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 12는 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 전원 관리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 15는 본 발명의 일 실시예에 따른 스토리지 장치를 간단하게 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 스토리지 장치들을 간단하게 나타낸 도면들이다.
도 1 및 도 2를 참조하여 설명하는 실시예들에서, 스토리지 장치들(10, 20) 각각은 솔리드 스테이트 드라이브(Solid State Drive) 장치일 수 있다. 먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(10)는 전원 관리 장치(11), 컨트롤러(12), 복수의 메모리 장치들(13a-13b: 13) 등을 포함할 수 있다. 전원 관리 장치(11)와 컨트롤러(12) 및 메모리 장치들(13)은 시스템 기판(14)에 형성되는 배선 패턴들(15)에 의해 서로 연결될 수 있다.
시스템 기판(14)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(16)를 포함할 수 있다. 커넥터(16)에 포함되는 복수의 핀들의 개수와 배치는, 스토리지 장치(10)와 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 예시적인 실시예들에서, 스토리지 장치(10)는 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 일례로, 도 1에 도시한 일 실시예에 따른 스토리지 장치(10)는 2.5인치 디스크 드라이브와 같은 폼팩터를 가질 수 있으며, SATA 프로토콜에 따라 외부의 다른 장치와 통신할 수 있다.
스토리지 장치(10)는 커넥터(16)를 통해 외부 호스트가 전송하는 외부 전원 전압 및 제어 커맨드 등에 의해 동작할 수 있다. 스토리지 장치(10)의 전원 관리 장치(11)는 외부 호스트가 커넥터(16)를 통해 공급하는 외부 전원 전압을 이용하여, 컨트롤러(12) 및 메모리 장치들(13)의 동작에 필요한 내부 전원 전압들을 생성하는 PMIC(Power Management Integrated Circuit)일 수 있다.
실시예에 따라, 메모리 장치들(13)의 동작에 필요한 일부 전압은, 전원 관리 장치(11)를 거치지 않고 커넥터(16)를 통해 외부 호스트로부터 직접 메모리 장치들(13)에 입력될 수도 있다. 일례로, 메모리 장치들(13)에서 데이터를 입출력하는 회로의 동작에 필요한 입출력 전원 전압은, 전원 관리 장치(11)를 통하지 않고 커넥터(16)에서 직접 메모리 장치들(13)에 입력될 수 있다.
컨트롤러(12)는 메모리 장치들(13)에 데이터를 기록하거나, 메모리 장치들(13)로부터 데이터를 읽어올 수 있으며, 외부 호스트와 데이터를 주고받을 수 있다. 메모리 장치들(13)은 서로 분리된 제1 및 제2 메모리 장치들(13a, 13b)을 포함할 수 있으며, 제1 및 제2 메모리 장치들(13a, 13b) 각각은 하나 이상의 메모리 칩들을 포함할 수 있다. 메모리 칩들은 NAND 메모리 칩일 수 있으며, 컨트롤러(12)는 NAND 메모리 칩들을 제어하기 위한 NAND 컨트롤러 및 메모리 인터페이스 등을 포함할 수 있다. 실시예에 따라, 제1 및 제2 메모리 장치들(13a, 13b) 중 적어도 하나는 컨트롤러(12)와 NAND 메모리 칩 사이의 통신을 중개하는 인터페이스 칩을 더 포함할 수도 있다.
다음으로 도 2를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(20)는 M.2 표준에 따른 폼팩터를 가질 수 있다. 도 2에 도시한 일 실시예에 따른 스토리지 장치(20)는, PCI-Express 프로토콜에 따라 외부의 호스트, 예를 들어 중앙 처리 장치, 시스템-온-칩, 애플리케이션 프로세서 등과 통신할 수 있다.
스토리지 장치(20)는 전원 관리 장치(21), 컨트롤러(22), 메모리 장치들(23), DRAM(24) 및 시스템 기판(25) 등을 포함할 수 있다. 전원 회로(21)와 컨트롤러(22), 메모리 장치들(23)의 구성과 동작은, 앞서 도 1을 참조하여 설명한 바와 유사할 수 있다.
DRAM(24)은 데이터 저장 공간인 메모리 장치들(23)과 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리로 동작할 수 있다. 스토리지 장치(20)에 포함되는 DRAM(24)은 일종의 캐시 메모리로도 동작할 수 있으며, 메모리 장치들(23)에 대한 프로그램(program), 리드(read) 등의 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 컨트롤러(22)는 NAND 메모리 칩들을 포함하는 메모리 장치들(23)을 제어하기 위한 NAND 컨트롤러 외에, DRAM(24)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
시스템 기판(25)은 외부 호스트와의 연결을 위한 커넥터(26)를 포함하며, 시스템 기판(25)에는 적어도 하나의 집적 회로들(27)이 더 실장될 수 있다. 일례로, 집적 회로들(27)은 전원 관리 장치(21)가 출력하는 내부 전원 전압들을 컨트롤러(22), 메모리 장치들(23), DRAM(24) 등에 분배하는 분배 회로를 포함할 수 있다. 또한, 스토리지 장치(20)의 동작에 필요한 수동 소자들 역시 시스템 기판(25)에 실장될 수 있다.
스토리지 장치들(10, 20)이 호스트와 연결되면, 호스트는 커넥터(16, 26)를 통해 외부 전원 전압을 출력할 수 있다. 외부 전원 전압은 전원 관리 장치(11, 21)에서 내부 전원 전압으로 변환되며, 전원 관리 장치(11, 21)는 컨트롤러(12, 22)와 메모리 장치들(13, 23) 등에 내부 전원 전압을 출력할 수 있다.
다만, 내부 전원 전압이 타겟 레벨까지 상승했음에도 불구하고, 내부 전원 전압이 타겟 레벨까지 증가하는 속도, 다시 말해 슬루율(slew rate) 또는 슬로프(slope)에 따라, 컨트롤러(12, 22)가 메모리 장치들(13, 23) 중 적어도 하나를 정상적으로 인식하지 못할 수 있다. 이와 같은 불량은 확률적으로 나타날 수 있으며, 컨트롤러(12, 22)가 메모리 장치들(13, 23)의 인식에 실패할 경우 스토리지 장치(10, 20)의 사용자는 스토리지 장치(10, 20)를 외부 호스트와 분리한 후 다시 연결하는 등의 방법을 시도할 수 있다. 따라서, 스토리지 장치(10, 20)의 신뢰성이 저하될 수 있다.
본 발명의 일 실시예에서는, 상기와 같은 케이스에서, 컨트롤러(12, 22)가 전원 관리 장치(11, 21)에 소정 레벨의 플래그 신호를 출력할 수 있다. 플래그 신호를 수신한 전원 관리 장치(11, 21)는 내부 전원 전압의 슬로프를 변경하여 메모리 장치들(13, 23)에 전원을 다시 공급할 수 있다. 따라서 컨트롤러(12, 22)가 메모리 장치들(13, 23) 중 적어도 하나의 인식에 실패한 상황을 사용자가 인식하기 전에 스토리지 장치(10, 20) 내부에서 해결할 수 있으며, 결과적으로 스토리지 장치(10, 20)의 신뢰성 및 사용자의 편의성을 개선할 수 있다.
도 3은 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 시스템을 간단하게 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 시스템(100)은, 스토리지 장치(110)와 호스트(120)를 포함할 수 있다. 스토리지 장치(110)는 솔리드 스테이트 드라이브 장치일 수 있으며, 호스트(120)의 제어 커맨드에 응답하여 호스트(120)로부터 수신한 데이터를 저장하거나, 또는 저장된 데이터를 호스트(120)로 출력할 수 있다.
호스트(120)는 중앙 처리 장치(CPU), 애플리케이션 프로세서(AP), 시스템-온-칩(SoC) 등의 장치들 중 하나로 구현될 수 있다. 호스트(120)는 스토리지 장치(110)와 연결되는 인터페이스(121), 주요 연산을 실행하는 코어(122), 메모리(123), 및 가속기(124) 등을 포함할 수 있다. 실시예에 따라 호스트(120)는 둘 이상의 코어(122)를 포함할 수도 있으며, 메모리(123)는 호스트(120) 내부의 캐시 메모리 등일 수 있다. 가속기(124)는 AI 데이터 연산 등을 실행할 수 있다.
스토리지 장치(110)는 인터페이스(111), 컨트롤러(112), 전원 회로(113), 복수의 메모리 장치들(114) 등을 포함할 수 있다. 컨트롤러(112)는 인터페이스(111)를 통해 호스트(120)로부터 수신한 제어 커맨드에 기초하여 스토리지 장치(110)를 제어하며, 데이터를 수신하여 복수의 메모리 장치들(114)에 저장하거나, 복수의 메모리 장치들(114)에 저장된 데이터를 인출하여 호스트(120)로 데이터를 출력할 수 있다. 제어 커맨드는 주소 정보를 포함할 수 있으며, 컨트롤러(112)는 주소 정보를 참조하여 복수의 메모리 장치들(114) 중 적어도 하나에 데이터를 저장하거나, 복수의 메모리 장치들(114) 중 적어도 하나로부터 데이터를 읽어올 수 있다.
또한 스토리지 장치(110)는, 인터페이스(111)를 통해 호스트(120)로부터 외부 전원 전압을 수신할 수 있다. 인터페이스(111)를 통해 수신한 외부 전원 전압은 전원 관리 장치(113)에 입력되며, 전원 관리 장치(113)는 외부 전원 전압을 이용하여 컨트롤러(112)와 복수의 메모리 장치들(114)의 동작에 필요한 내부 전원 전압을 출력할 수 있다. 일례로, 전원 관리 장치(113)가 컨트롤러(112)에 공급하는 내부 전원 전압과, 복수의 메모리 장치들(114)에 공급하는 내부 전원 전압은 서로 다른 레벨을 가질 수 있다.
한편, 복수의 메모리 장치들(114)은 인터페이스(111)를 통해 동작에 필요한 전원 전압들 중 일부를 직접 호스트(120)로부터 입력 받을 수도 있다. 일례로, 전원 관리 장치(113)를 거치지 않고 인터페이스(111)를 통해 복수의 메모리 장치들(114)에 입력되는 전원 전압은, 복수의 메모리 장치들(114) 각각의 입출력 동작에 필요한 입출력 전원 전압일 수 있다. 입출력 전원 전압의 레벨은, 전원 관리 장치(113)가 복수의 메모리 장치들(114)에 입력하는 내부 전원 전압의 레벨보다 작을 수 있다.
스토리지 장치(110)가 호스트(120)에 연결되고 인터페이스(111)를 통해 전원 관리 장치(113)에 외부 전원 전압이 공급되면, 전원 관리 장치(113)는 내부 전원 전압을 생성하여 컨트롤러(112)와 복수의 메모리 장치들(114)에 출력할 수 있다. 일례로, 컨트롤러(112)의 동작에 필요한 전원 전압의 레벨이 복수의 메모리 장치들(114)의 동작에 필요한 전원 전압의 레벨보다 작기 때문에, 컨트롤러(112)의 전원이 먼저 턴-온될 수 있다.
전원을 공급받아 턴-온된 컨트롤러(112)는, 복수의 메모리 장치들(114)의 상태를 체크하고, 복수의 메모리 장치들(114)을 인식할 수 있다. 이때, 전원 관리 장치(113)가 복수의 메모리 장치들(114)에 공급하는 내부 전원 전압이 타겟 레벨까지 증가하는 속도, 다시 말해 내부 전원 전압의 슬로프(slope) 또는 슬루율(slew rate)에 따라 컨트롤러(112)가 복수의 메모리 장치들(114) 중 적어도 하나를 인식하는 데에 실패할 수 있다. 이 경우, 복수의 메모리 장치들(114)에서 실질적인 불량이 발생하지 않았음에도 불구하고, 컨트롤러(112)가 복수의 메모리 장치들(114) 중 적어도 하나를 불량으로 판정하는 문제가 발생할 수 있다.
본 발명의 일 실시예에서는, 스토리지 장치(110)에 외부 전원 전압이 공급되고 컨트롤러(112)가 복수의 메모리 장치들(114) 중 적어도 하나의 인식에 실패하면, 전원 관리 장치(113)로 플래그 신호를 출력할 수 있다. 전원 관리 장치(113)는 플래그 신호에 응답하여, 복수의 메모리 장치들(114)에 입력되는 내부 전원 전압의 슬로프를 변경하며, 변경된 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압을 복수의 메모리 장치들(114)에 공급할 수 있다. 따라서, 스토리지 장치(110)의 초기 구동 시에 내부 전원 전압의 슬로프로 인해 확률적으로 발생하는 불량을 스토리지 장치(110) 내부적으로 해결할 수 있으며, 사용자에게 지속적인 스토리지 장치(110)의 이용을 보장함으로써, 스토리지 장치(110)의 신뢰성을 개선할 수 있다.
일례로, 컨트롤러(112)가 내부 전원 전압의 슬로프에 따라 복수의 메모리 장치(114)의 인식에 실패하는 불량은, 스토리지 장치(110)의 동작 환경의 온도에 따라 서로 다른 슬로프에서 발생할 수 있다. 따라서 전원 관리 장치(113)는, 컨트롤러(112)로부터 플래그 신호를 수신한 후에, 온도 센서를 이용하여 온도를 먼저 검출하고, 온도에 따라 컨트롤러(112)가 복수의 메모리 장치들(114)의 인식에 실패할 확률이 낮은 슬로프를 선택하여 내부 전원 전압을 출력할 수 있다.
일 실시예에서 스토리지 장치(100)의 내부에는, 전원 관리 장치(113)가 액세스할 수 있는 데이터 테이블이 저장될 수 있다. 데이터 테이블에는, 온도에 따라 내부 전원 전압에 적용 가능한 슬로프들이 매칭되어 기록될 수 있다. 일례로, 데이터 테이블은 온도에 따라 내부 전원 전압에 적용 가능한 슬로프들과 함께, 각 슬로프를 갖는 내부 전원 전압을 복수의 메모리 장치들(114)에 공급할 때 컨트롤러(112)가 복수의 메모리 장치들(114)의 인식에 실패할 확률인 불량률을 저장할 수 있다.
전원 관리 장치(113)는, 컨트롤러(112)로부터 플래그 신호를 수신한 후 온도가 검출되면, 검출한 온도에 따라 데이터 테이블에서 적절한 슬로프를 선택하고, 선택한 슬로프에 따라 증가하는 내부 전원 전압을 복수의 메모리 장치들(114)에 출력할 수 있다. 일례로, 전원 관리 장치(113)는 데이터 테이블을 참조하여, 내부 전원 전압에 적용 가능한 슬로프들 중에서 가장 불량률이 낮은 슬로프를 선택할 수 있다. 불량률이 가장 낮은 슬로프가 둘 이상 존재하는 경우, 전원 관리 장치(113)는 빠른 응답 속도를 구현할 수 있도록 둘 이상의 슬로프들 중에서 가장 빠른 슬로프를 선택하여 내부 전원 전압에 적용할 수 있다.
전원 관리 장치(113)가 데이터 테이블에 기록된 슬로프들 각각을 적어도 한 번씩 내부 전원 전압에 적용하여 복수의 메모리 장치들(114)에 공급하였음에도 컨트롤러(112)가 복수의 메모리 장치들(114) 모두를 인식하는 데에 실패하면, 컨트롤러(112)는 인식에 실패한 메모리 장치(114)를 최종 불량으로 판단할 수 있다. 컨트롤러(112)는 불량 발생 사실을 시스템(100)의 사용자 및/또는 관리자에게 출력할 수 있다.
도 4는 본 발명의 일 실시예에 따른 전원 관리 장치를 간단하게 나타낸 블록도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 전원 관리 장치(200)는, 온도 센서(210), 데이터 테이블(220), 및 전원 회로(230) 등을 포함할 수 있다. 또한 전원 관리 장치(200)는, 전원 관리 장치는 인터페이스와 연결되어 외부 전원 전압(EVCC)을 수신하는 제1 패드(201), 컨트롤러 및/또는 메모리 장치로 내부 전원 전압(IVCC)을 출력하는 제2 패드(202), 및 컨트롤러로부터 플래그 신호(PF_FLAG)를 수신하는 제3 패드(203) 등을 포함할 수 있다.
온도 센서(210)는 적어도 하나의 트랜지스터를 포함하며, 온도에 따라 서로 다른 레벨을 갖는 신호인 온도 정보(TMP)를 출력할 수 있다. 데이터 테이블(220)은 전원 회로(230)가 출력하는 내부 전원 전압(IVCC)의 증가 속도를 결정하는 슬로프 값을 저장할 수 있다. 일례로 데이터 테이블(220)은, 온도 센서(210)가 온도를 검출하여 출력하는 온도 정보(TMP)가 가질 수 있는 레벨을, 내부 전원 전압(IVCC)의 슬로프 값들과 매칭시켜 저장할 수 있다.
전원 회로(230)는 외부 전원 전압(EVCC)을 이용하여 내부 전원 전압(IVCC)을 생성할 수 있다. 일례로, 전원 회로(230)는 외부 전원 전압(EVCC)의 레벨을 바꿔서 내부 전원 전압(IVCC)을 출력할 수 있다. 전원 회로(230)가 출력하는 내부 전원 전압(IVCC)은, 기준 레벨, 예를 들어 접지 레벨로부터 타겟 레벨까지 증가할 수 있다. 내부 전원 전압(IVCC)의 슬로프는, 내부 전원 전압(IVCC)의 레벨이 기준 레벨로부터 타겟 레벨까지 증가하는 속도일 수 있다.
앞서 설명한 바와 같이, 전원 관리 장치(200)를 포함하는 스토리지 장치 등에서, 내부 전원 전압(IVCC)의 슬로프에 따라 컨트롤러가 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패할 수 있다. 예를 들어, 내부 전원 전압(IVCC)이 제1 슬로프에 따라 타겟 레벨까지 증가하는 경우, 컨트롤러가 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패할 수 있다. 반면, 내부 전원 전압(IVCC)이 제1 슬로프와 다른 제2 슬로프에 따라 타겟 레벨까지 증가하는 경우에는, 컨트롤러가 복수의 메모리 장치들 모두를 정상적으로 인식할 수 있다.
본 발명의 일 실시예에 따른 전원 관리 장치(200)는, 제1 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압(IVCC)을 출력한 경우 컨트롤러에서 복수의 메모리 장치들을 정상적으로 인식하지 못하면, 제2 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압(IVCC)을 출력할 수 있다. 일례로, 복수의 메모리 장치들을 정상적으로 인식하지 못한 컨트롤러는 제3 패드(203)를 통해 소정의 제1 전압 레벨을 갖는 플래그 신호(PF_FLAG)를 전원 관리 장치(200)에 전송할 수 있다. 전원 관리 장치(200)는 플래그 신호(PF_FLAG)의 레벨을 참조하여, 내부 전원 전압(IVCC)의 슬로프를 변경하여 다시 출력할지 여부를 판단할 수 있다.
제1 슬로프와 제2 슬로프는 모두 데이터 테이블(220)에 기록된 슬로프 값일 수 있다. 일례로, 제1 슬로프는 기본 슬로프일 수 있으며, 전원 관리 장치(200)는 초기 구동 시에 내부 전원 전압(IVCC)을 제1 슬로프에 따라 타겟 레벨까지 증가하도록 설정할 수 있다. 제1 슬로프를 갖는 내부 전원 전압(IVCC)을 출력한 이후 제1 전압 레벨을 갖는 플래그 신호(PF_FLAG)를 수신하면, 전원 관리 장치(200)는 내부 전원 전압(IVCC)의 출력을 중단할 수 있다. 이후, 전원 회로(230)는 내부 전원 전압(IVCC)의 슬로프를 제2 슬로프로 변경하여 다시 출력할 수 있다. 일례로 전원 회로(230)는, 플래그 신호(PF_FLAG)의 레벨이 제1 전압 레벨과 다른 제2 전압 레벨로 감소할 때까지, 내부 전원 전압(IVCC)의 출력을 중단하고 내부 전원 전압(IVCC)의 슬로프를 바꿔서 다시 출력하는 동작을 반복할 수 있다.
도 5는 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치의 동작은, 인터페이스를 통해 외부 전원 전압을 수신하는 것으로 시작될 수 있다(S10). 스토리지 장치는 다양한 종류의 인터페이스들, 예를 들어 USB, SATA, PCI-Express 등의 인터페이스들 중 하나를 통해 호스트와 연결될 수 있으며, 호스트가 출력하는 외부 전원 전압을 수신할 수 있다. 일례로 인터페이스는, 외부 전원 전압을 수신하기 위한 패드들과, 호스트로부터 제어 커맨드를 수신하기 위한 패드들을 포함할 수 있으며, 외부 전원 전압을 수신하는 패드들의 개수와 제어 커맨드를 수신하는 패드들의 개수는 서로 다를 수 있다.
외부 전원 전압이 공급되기 시작하면, 스토리지 장치에 포함되는 전원 관리 장치는, 외부 전원 전압을 이용하여 내부 전원 전압을 생성하고, 이를 복수의 메모리 장치들과 컨트롤러 등에 공급할 수 있다(S11). 실시예에 따라, 컨트롤러에 공급되는 내부 전원 전압이, 메모리 장치들에 공급되는 내부 전원 전압과 다른 레벨을 가질 수도 있다.
전원 관리 장치가 공급하는 내부 전원 전압에 의해 컨트롤러의 전원이 켜지면, 컨트롤러는 메모리 장치들을 인식을 시도할 수 있다(S12). 컨트롤러가 메모리 장치들의 인식에 성공하면, 스토리지 장치는 정상적으로 동작을 시작할 수 있다(S13). 반면, 컨트롤러가 메모리 장치들 중 적어도 하나의 인식에 실패하면, 컨트롤러는 전원 관리 장치가 내부 전원 전압의 슬로프를 변경하도록 제어할 수 있다(S14).
일례로, 컨트롤러는 전원 관리 장치에 메모리 장치들 중 적어도 하나의 인식에 실패했음을 알리는 플래그 신호를 출력할 수 있다. 전원 관리 장치는, 플래그 신호의 레벨에 따라, 내부 전원 전압의 슬로프를 변경하여 다시 출력하도록 미리 설정될 수 있다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 스토리지 장치에 포함되는 메모리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
도 6 내지 도 9는, 메모리 장치에 공급되는 내부 전원 전압의 슬로프에 따른, 컨트롤러가 메모리 장치의 인식에 실패할 불량 확률을 나타낸 그래프들일 수 있다. 도 6 내지 도 9에 도시한 그래프들에서, 가로 축의 전압 슬로프는, 시간/전압 단위를 가질 수 있다.
도 6 내지 도 9를 참조하면, 메모리 장치들에서, 내부 전원 전압의 슬로프에 따라 불량이 발생할 확률은 서로 다르게 나타날 수 있다. 먼저 도 6에 도시한 일 실시예에 따른 제1 메모리 장치의 경우, 2000 us/V 내외의 슬로프를 갖는 내부 전원 전압이 공급될 때 컨트롤러가 일정 확률로 제1 메모리 장치를 인식하지 못할 수 있다. 반면, 도 7에 도시한 일 실시예에 따른 제2 메모리 장치의 경우, 제1 메모리 장치보다 작고 넓은 범위의 슬로프를 갖는 내부 전원 전압이 공급될 때 컨트롤러가 제2 메모리 장치를 인식하는 데에 실패할 수 있다.
도 8을 참조하면, 제3 메모리 장치에 300 내지 800 us/V 범위의 슬로프를 갖는 내부 전원 전압이 공급되면, 컨트롤러가 제3 메모리 장치를 인식하는 데에 실패할 불량 확률이 존재할 수 있다. 도 9를 참조하면, 400 내지 700 us/V 범위 및 1000 내지 1600 us/V 범위의 슬로프를 갖는 내부 전원 전압이 제4 메모리 장치에 공급되는 경우, 컨트롤러가 제4 메모리 장치의 인식에 실패할 수 있다.
내부 전원 전압의 슬로프에 따라 컨트롤러가 메모리 장치의 인식에 실패하거나 성공하는지 여부는 도 6 내지 도 9를 참조하여 설명한 바와 같이 확률적으로 나타나는 불량일 수 있다. 일례로, 제1 메모리 장치에 2000 us/V의 슬로프로 증가하는 내부 전원 전압을 공급하는 경우에도, 컨트롤러가 제1 메모리 장치의 인식에 성공할 수 있다. 이는 도 6에 도시한 바와 같이, 제1 메모리 장치에 2000 us/V의 슬로프로 증가하는 내부 전원 전압이 입력되는 경우, 컨트롤러가 제1 메모리 장치의 인식에 실패할 확률이 10%이기 때문일 수 있다.
스토리지 장치의 초기 구동에서 컨트롤러가 메모리 장치의 인식에 실패한 원인이 내부 전원 전압의 슬로프에 따른 것일 경우, 내부 전원 전압의 슬로프를 변경하는 것만으로 컨트롤러가 메모리 장치를 정상적으로 인식할 수 있다. 이를 위해, 본 발명의 일 실시예에서는 앞서 설명한 바와 같이 스토리지 장치의 초기 구동에서 컨트롤러가 메모리 장치 인식에 실패하면, 전원 관리 장치가 내부 전원 전압의 슬로프를 변경하여 메모리 장치에 다시 공급할 수 있다. 따라서, 사용자가 스토리지 장치와 호스트의 연결을 분리하고 다시 연결하는 등의 불필요한 작업을 수행하지 않고도, 스토리지 장치의 초기 구동에서 확률적으로 발생할 수 있는 메모리 장치의 인식 불량 문제를 효과적으로 해결할 수 있다.
도 6 내지 도 9에 도시한 실시예들에 따른 메모리 장치들에서는, 내부 전원 전압의 슬로프를 매우 작게 설정하는 경우, 내부 전원 전압의 특정 슬로프에서 발생하는 인식 불량 문제를 억제할 수 있다. 다만, 내부 전원 전압의 기본 슬로프를 매우 작게 설정하는 경우에는 스토리지 장치의 초기 구동에 필요한 시간이 증가할 수 밖에 없으며, 이는 결국 스토리지 장치의 응답 속도를 저하시켜 사용자의 편의성을 감소시킬 수 있다. 본 발명의 일 실시예에서는 기본 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압을 수신하는 메모리 장치의 인식에 실패하는 경우에만 내부 전원 전압의 슬로프를 변경함으로써, 응답 속도 저하 없이 메모리 장치의 인식 불량 문제를 효과적으로 방지할 수 있다.
한편, 내부 전원 전압의 특정 슬로프에서 컨트롤러가 메모리 장치의 인식에 실패할 불량 확률은, 스토리지 장치 내부 및/또는 주변의 온도에 따라 달라질 수 있다. 따라서 본 발명의 일 실시예에서는, 스토리지 장치 내부 및/또는 주변의 온도에 따라, 내부 전원 전압의 슬로프를 다르게 조절할 수 있으며, 결과적으로 메모리 장치의 인식 불량 문제를 빠르게 해결할 수 있다. 이하, 도 10 및 도 11을 참조하여 더욱 상세히 설명하기로 한다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 전원 관리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
먼저 도 10을 참조하면, 제1 그래프는 제1 온도(T1)에서 내부 전원 전압의 슬로프에 따른 불량 확률을 나타낸 그래프이며, 제2 그래프는 제2 온도(T2)에서 내부 전원 전압의 슬로프에 따른 불량 확률을 나타낸 그래프일 수 있다. 한편, 제3 그래프는 제3 온도(T3)에서 내부 전원 전압의 슬로프에 따른 불량 확률을 나타낸 그래프일 수 있다.
도 10에 도시한 일 실시예에서, 제1 온도(T1)는 제2 온도(T2)보다 높으며 제3 온도(T3)는 제2 온도(T2)보다 낮을 수 있다. 다시 말해, 제1 온도(T1)가 가장 높은 온도이고 제3 온도(T3)가 가장 낮은 온도일 수 있다.
제1 그래프를 참조하면, 제1 온도(T1)에서는 2200 us/v 내외의 슬로프를 갖는 내부 전원 전압이 메모리 장치에 공급될 때, 컨트롤러가 메모리 장치의 인식에 실패할 불량 확률이 가장 높을 수 있다. 제2 그래프를 참조하면, 제2 온도(T2)에서는 3300 us/v 내외의 슬로프를 갖는 내부 전원 전압이 메모리 장치에 공급될 때, 컨트롤러가 메모리 장치의 인식에 실패할 불량 확률이 가장 높을 수 있다. 제3 그래프를 참조하면, 제3 온도(T3)에서는 5400 us/V 내외의 슬로프를 갖는 내부 전원 전압이 메모리 장치에 공급될 때, 컨트롤러가 메모리 장치의 인식에 실패할 불량 확률이 가장 높을 수 있다.
또한 제1 내지 제3 그래프들 각각에서 불량 확률의 분포를 참조하면, 제1 내지 제3 그래프들 모두에서 불량 확률은, 내부 전원 전압의 슬로프가 특정 범위에 속할 때 높은 확률로 나타날 수 있다. 일례로, 내부 전원 전압의 슬로프가 매우 크거나 작으면, 제1 내지 제3 그래프들 모두에서 불량 확률이 0%에 가깝게 감소할 수 있다. 도 10에 도시한 그래프에서 가로 축에 대응하는 슬로프는 us/V 단위로 표현되며, 따라서 슬로프가 작을수록 내부 전원 전압이 빠르게 증가하고, 슬로프가 클수록 내부 전원 전압이 느리게 증가할 수 있다.
다만, 앞서 설명한 바와 같이, 내부 전원 전압의 기본 슬로프를 매우 작게 설정할 경우, 확률적으로 나타나는 메모리 장치의 인식 불량을 방지하기 위해 스토리지 장치의 응답 속도가 희생될 수 있다. 따라서 본 발명의 일 실시예에서는 불량 확률이 최대값을 갖지 않는 조건에서 내부 전원 전압의 기본 슬로프를 적절한 값으로 설정하고, 컨트롤러가 메모리 장치의 인식에 실패한 경우에만 전원 관리 장치가 내부 전원 전압의 슬로프를 변경하여 메모리 장치의 전원을 다시 켜는 방식으로 동작할 수 있다.
도 10을 다시 참조하면, 불량 확률은 제1 그래프에서 가장 좁은 범위에 분포하고, 제3 그래프에서 가장 넓은 범위에 분포할 수 있다. 다시 말해, 온도가 높을수록 스토리지 장치의 초기 구동에서 컨트롤러가 메모리 장치의 인식에 실패하는 불량 확률이 좁은 범위의 슬로프에서 나타날 수 있다. 반면, 온도가 낮을수록, 스토리지 장치의 초기 구동 시에 컨트롤러가 메모리 장치의 인식에 실패하는 불량 확률이 넓은 범위의 슬로프에서 나타날 수 있다.
본 발명의 일 실시예에서는, 컨트롤러가 메모리 장치의 인식에 실패한 경우, 스토리지 장치의 내부 및/또는 주변 온도에 따라 전원 관리 장치가 내부 전원 전압의 슬로프를 다르게 재설정함으로써, 인식 불량 문제를 빠르게 해결할 수 있다. 일례로, 기본 슬로프가 1500 us/V이고 스토리지 장치의 내부 및/또는 주변 온도가 제1 온도(T1)인 경우를 가정하자. 이때, 컨트롤러가 메모리 장치의 인식에 실패하고 전원 관리 장치가 내부 전원 전압의 슬로프를 2000 us/V로 변경하는 경우, 컨트롤러가 메모리 장치의 인식에 다시 실패할 수 있다. 따라서, 전원 관리 장치가 내부 전원 전압의 슬로프를 2000 us/V와 다른 값으로 재설정하여 메모리 장치에 공급해야 하며, 결과적으로 스토리지 장치의 응답 속도가 저하될 수 있다.
본 발명의 일 실시예에서는, 인식 불량이 발생하면, 전원 관리 장치가 스토리지 장치의 내부 및/또는 주변 온도를 참조하여 내부 전원 전압의 슬로프를 변경할 수 있다. 일례로, 상기와 같은 조건에서, 전원 관리 장치는 스토리지 장치의 내부 및/또는 주변 온도가 제1 온도(T1)인 점을 고려하여 내부 전원 전압의 슬로프를 5000 us/V 이상 또는 50 usV 이하의 값으로 변경할 수 있다. 스토리지 장치의 내부 및/또는 주변 온도가 제2 온도(T2)라면, 전원 관리 장치는 내부 전원 전압의 슬로프를 8000 us/V 이상 또는 120us/V 이하의 값으로 변경할 수 있다.
따라서 본 발명의 일 실시예에서, 스토리지 장치의 내부 및/또는 주변 온도가 낮을수록, 컨트롤러가 복수의 메모리 장치들 중 적어도 하나의 인식에 실패했을 때 전원 관리 장치가 내부 전원 전압의 슬로프를 더 크게 변경할 수 있다. 스토리지 장치의 내부 및/또는 주변 온도가 제1 온도(T1)이면 내부 전원 전압의 슬로프를 5000 us/V 이상으로 변경하여 메모리 장치의 인식 불량 문제를 해결할 수 있지만, 스토리지 장치의 내부 및/또는 주변 온도가 제2 온도(T2)이면 내부 전원 전압의 슬로프를 8000 us/V 이상으로 변경해야 할 수 있다. 이와 같이, 스토리지 장치의 내부 및/또는 주변 온도가 낮을수록, 전원 관리 장치가 내부 전원 전압의 슬로프를 더 크게 변경하여 컨트롤러의 메모리 장치 인식 불량을 빠르게 해결할 수 있다.
또한, 일 실시예에서, 스토리지 장치의 내부 및/또는 주변 온도가 높을수록, 내부 전원 전압이 더 빠르게 증가할 수 있는 값으로 슬로프를 변경할 수 있다. 일례로, 스토리지 장치의 내부 및/또는 주변 온도가 제1 온도(T1)이면, 슬로프를 50 us/V 이하로 변경하여 내부 전원 전압을 매우 빠르게 증가시킬 수 있다. 반면, 스토리지 장치의 내부 및/또는 주변 온도가 제3 온도(T3)이면, 슬로프를 500 us/V 이하로 변경할 수 있다. 따라서, 온도가 낮을수록 변경된 슬로프에 따라 내부 전원 전압이 느리게 증가하고, 온도가 높을수록 변경된 슬로프에 따라 내부 전원 전압이 빠르게 증가할 수 있다.
전원 관리 장치가 상기와 같은 동작을 지원할 수 있도록, 전원 관리 장치 내부의 데이터 테이블은, 스토리지 장치의 내부 및/또는 주변 온도를 내부 전원 전압의 슬로프와 매칭시켜 저장할 수 있다. 스토리지 장치의 초기 구동 시에 인식 불량 문제가 발생하면, 전원 관리 장치는 온도 센서가 검출한 온도에 대해 가장 적합한 슬로프를 데이터 테이블에서 선택할 수 있다.
도 11은 컨트롤러가 메모리 장치를 안정적으로 인식할 수 있는 내부 전원 전압의 슬로프 범위를, 스토리지 장치의 내부 및/또는 주변 온도에 따라 나타낸 그래프일 수 있다. 도 11을 참조하면, 가장 높은 제1 온도(T1)에서는 인식 불량을 억제할 수 있는 슬로프 범위가 제1 범위(R1)일 수 있다. 반면, 제2 온도(T2)와 제3 온도(T3) 각각에서는, 인식 불량을 억제할 수 있는 슬로프 범위가 제1 범위(R1)와 다른 제2 범위(R2) 및 제3 범위(R3)로 나타날 수 있다.
데이터 테이블에는, 메모리 장치의 인식 불량을 억제할 수 있는 슬로프를 나타내는 제1 내지 제3 범위들(R1-R3)이 제1 내지 제3 온도들(T1-T3)과 매칭되어 저장될 수 있다. 메모리 장치의 인식 불량이 발생하면, 전원 관리 장치는 온도 센서가 검출한 온도에 매칭되는 슬로프 범위에서 슬로프를 선택하고, 선택한 슬로프로 증가하는 내부 전원 전압을 메모리 장치에 공급하는 동작을, 컨트롤러가 메모리 장치의 인식에 성공할 때까지 반복할 수 있다.
일례로, 가장 높은 제1 온도(T1)의 경우, 전압 슬로프가 가장 작은 제1 범위(R1)에서 인식 불량을 억제할 수 있다. 따라서 전원 관리 장치는 스토리지 장치의 내부 및/또는 주변 온도가 제1 온도(T1) 또는 제1 온도(T1)에 가까운 값으로 검출되면, 전압 슬로프를 제1 범위(R1) 이내의 값으로 감소시킨 내부 전원 전압으로 메모리 장치의 전원을 리셋함으로써, 인식 불량을 해결할 수 있다.
도 11의 그래프에서 도시되는 가로 축의 범위에서는, 내부 전원 전압의 슬로프를 증가시켜 천천히 증가하는 내부 전원 전압으로 메모리 장치의 전원을 리셋함으로써 인식 불량을 해결하는 실시예는 도시되지 않을 수 있다. 다만, 앞서 도 10을 참조하여 설명한 바와 같이, 내부 전원 전압의 슬로프가 매우 큰 값을 갖는 경우, 내부 전원 전압의 특정 슬로프에서 컨트롤러가 메모리 장치의 인식에 실패하는 불량은 확률적으로 거의 나타나지 않을 수 있다. 따라서 필요한 경우, 내부 전원 전압의 슬로프를 증가시켜 천천히 증가하는 내부 전원 전압으로 메모리 장치의 전원을 리셋함으로써, 인식 불량을 해결할 수도 있다.
도 12는 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치의 동작은 인터페이스를 통해 외부 전원 전압을 수신하는 것으로 시작될 수 있다(S20). 스토리지 장치는 다양한 종류의 인터페이스들, 예를 들어 USB, SATA, PCI-Express 등의 인터페이스들 중 하나를 통해 호스트와 연결될 수 있으며, 호스트가 출력하는 외부 전원 전압을 수신할 수 있다.
외부 전원 전압이 공급되기 시작하면, 스토리지 장치에 포함되는 전원 관리 장치와 컨트롤러가 동작을 시작할 수 있다(S21). 전원 관리 장치는 외부 전원 전압을 이용하여 내부 전원 전압을 생성하고, 이를 메모리 장치들과 컨트롤러에 공급할 수 있다. 다만, 컨트롤러의 동작에 필요한 내부 전원 전압이 메모리 장치들의 동작에 필요한 내부 전원 전압보다 작을 수 있으며, 따라서 컨트롤러가 메모리 장치들보다 먼저 동작을 시작할 수 있다.
전원 관리 장치가 메모리 장치들에 내부 전원 전압을 공급하고(S22), 컨트롤러는 메모리 장치들을 인식할 수 있다. 컨트롤러는, 메모리 장치들 중에서 인식에 실패한 메모리 장치가 있는지 여부를 판단할 수 있다(S23). S23 단계에서 인식에 실패한 메모리 장치가 존재하지 않으면, 스토리지 장치가 정상적으로 동작을 시작할 수 있다(S24).
반면, 메모리 장치들 중에서 컨트롤러가 정상적으로 인식하지 못한 메모리 장치가 존재하면, 컨트롤러는 전원 관리 장치에 플래그 신호를 출력할 수 있다(S25). 일례로, S25 단계에서 컨트롤러는, 제1 전압 레벨을 갖는 플래그 신호를 전원 관리 장치에 출력할 수 있다.
제1 전압 레벨의 플래그 신호를 수신한 전원 관리 장치는, 메모리 장치들에 대한 내부 전원 전압의 공급을 차단할 수 있다(S26). 따라서, 메모리 장치들의 전원이 턴-오프될 수 있다. 메모리 장치들의 전원이 턴-오프되면, 전원 관리 장치는 메모리 장치들에 공급한 내부 전원 전압에 적용된 슬로프가, 선택할 수 있는 슬로프들 중에서 마지막 슬로프인지 여부를 판단할 수 있다(S27).
S27 단계의 판단 결과, 내부 전원 전압에 적용된 슬로프가 마지막 슬로프가 아니면, 전원 관리 장치 내부의 온도 센서가 온도를 감지하고(S28), 전원 관리 장치는 내부 전원 전압에 적용할 슬로프를 변경할 수 있다(S29). 앞서 설명한 바와 같이, 전원 관리 장치가 액세스할 수 있는 데이터 테이블에는, 온도와 매칭된 복수의 슬로프들 또는 슬로프 범위가 기록될 수 있다. 전원 관리 장치는 S28 단계에서 감지한 온도에 매칭된 슬로프들 또는 슬로프 범위에서 하나의 슬로프를 선택할 수 있다.
전원 관리 장치는, S29 단계에서 변경한 슬로프가 적용된 내부 전원 전압을 메모리 장치들에 공급할 수 있다(S22). 따라서, 변경된 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압이 메모리 장치들에 공급되고, 메모리 장치들의 전원이 다시 켜질 수 있다. 컨트롤러는, 메모리 장치들 중에서 인식에 실패한 메모리 장치가 있는지 여부를 판단할 수 있다(S23). S23 단계에서 인식에 실패한 메모리 장치가 존재하지 않으면, 스토리지 장치가 정상적으로 동작을 시작할 수 있다(S24). 인식에 실패한 메모리 장치가 존재하지 않으면, 컨트롤러는 플래그 신호의 레벨을 제1 전압 레벨에서 제2 전압 레벨로 변경하여 출력할 수 있다. 일례로, 제1 전압 레벨은 제2 전압 레벨보다 클 수 있다.
반면, S23 단계에서 인식에 실패한 메모리 장치가 존재하면, 컨트롤러는 제1 전압 레벨의 플래그 신호를 다시 출력할 수 있으며, 전원 관리 장치는 내부 전원 전압의 슬로프를 다시 변경하여 메모리 장치의 전원을 리셋하는 동작을 반복할 수 있다. 전원 관리 장치는, 메모리 장치의 전원을 리셋하는 동작을, 메모리 장치의 인식에 성공하거나 또는 데이터 테이블에 기록된 슬로프들 각각을 적용한 내부 전원 전압으로 메모리 장치의 전원을 턴-온할 때까지 반복할 수 있다.
S27 단계의 판단 결과, 메모리 장치에 공급한 내부 전원 전압의 슬로프가 데이터 테이블에서 선택 가능한 마지막 슬로프이면, 컨트롤러는 메모리 장치의 인식 실패가, 내부 전원 전압의 특정 슬로프에서 발생하는 불량에 따른 것이 아니라고 판단할 수 있다. 따라서 컨트롤러는 메모리 장치들을 불량으로 판단하고(S30), 불량 발생을 스토리지 장치의 사용자 및/또는 관리자에게 출력할 수 있다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 전원 관리 장치의 동작을 설명하기 위해 제공되는 도면들이다.
스토리지 장치의 동작이 시작되면, 전원 관리 장치는 기본 슬로프(DS)에 따라 타겟 레벨(LV)까지 증가하는 내부 전원 전압을 메모리 장치들에 공급할 수 있다. 다만, 앞서 설명한 바와 같이, 특정 슬로프에 따라 증가하는 내부 전원 전압이 메모리 장치들에 공급될 때, 컨트롤러가 메모리 장치들 중 적어도 하나의 인식에 실패하는 불량이 발생할 수 있다.
이 경우, 전원 관리 장치는 기본 슬로프(DS)와 다른 제1 로우 슬로프(LS1)에 따라 타겟 레벨(LV)까지 증가하는 내부 전원 전압을 메모리 장치들에 공급할 수 있다. 제1 로우 슬로프(LS1)가 적용된 내부 전원 전압은, 기본 슬로프(DS)가 적용된 내부 전원 전압보다 타겟 레벨(LV)까지 더 느리게 증가할 수 있다.
제1 로우 슬로프(LS1)가 적용된 내부 전원 전압으로 메모리 장치들의 전원을 턴-온시킨 경우에도 컨트롤러가 메모리 장치들을 성공적으로 인식하지 못할 수 있다. 이 경우, 전원 관리 장치는 제1 로우 슬로프(LS1)보다 느린 제2 로우 슬로프(LS2)에 따라 증가하는 내부 전원 전압을 메모리 장치들에 공급할 수 있다. 제2 로우 슬로프(LS2)가 적용된 내부 전원 전압으로 메모리 장치들의 전원을 턴-온시킨 경우에도 컨트롤러가 메모리 장치들을 성공적으로 인식하지 못하면, 전원 관리 장치는 제3 로우 슬로프(LS3)에 따라 증가하는 내부 전원 전압으로 다시 메모리 장치들의 전원을 켤 수 있다.
도 13에 도시한 일 실시예에서, 제1 로우 슬로프(LS1)에 따라 타겟 레벨(LV)까지 증가하는 내부 전원 전압으로 턴-온된 메모리 장치들을 컨트롤러가 성공적으로 인식하면, 전원 관리 장치는 제1 로우 슬로프(LS1)를 새로운 기본 슬로프(NDS)로 설정할 수 있다. 도 14를 참조하면, 전원 관리 장치는 제1 로우 슬로프(LS1)와 같은 새로운 기본 슬로프(NDS)에 따라 타겟 레벨(LV)로 증가하는 내부 전원 전압을 메모리 장치들에 공급할 수 있다.
도 14에 도시한 일 실시예에서, 새로운 기본 슬로프(NDS)가 적용된 내부 전원 전압으로 턴-온된 메모리 장치들을 컨트롤러가 인식하지 못하면, 전원 관리 장치는 다시 슬로프를 변경할 수 있다. 도 14에 도시한 일 실시예에서, 전원 관리 장치는 내부 전원 전압의 슬로프를 새로운 기본 슬로프(NDS)보다 느린 로우 슬로프들(LS1-LS3) 및 새로운 기본 슬로프(NDS)보다 빠른 하이 슬로프들(HS1-HS2) 중 하나로 선택할 수 있다. 전원 관리 장치는, 모든 슬로프들(LS1-LS3, HS1-HS2) 각각을 적용한 내부 전원 전압으로 메모리 장치들의 전원을 턴-온시키거나, 또는 컨트롤러가 메모리 장치들을 성공적으로 인식할 때까지 내부 전원 전압의 슬로프를 변경하며 메모리 장치들의 전원을 리셋하는 동작을 반복할 수 있다.
본 발명의 일 실시예에 따른 전원 관리 장치가 내부 전원 전압의 슬로프를 변경하면서 메모리 장치들의 전원 리셋을 반복하는 동작은, 스토리지 장치 내부의 비휘발성 메모리 장치들 뿐만 아니라 DRAM에도 유사하게 적용될 수 있다. 스토리지 장치가 DRAM을 포함하는 경우, DRAM 역시 전원 관리 장치가 출력하는 내부 전원 전압에 의해 동작할 수 있다. 컨트롤러가 DRAM을 인식하는 데에 실패하면, 전원 관리 장치는 컨트롤러가 DRAM 인식에 성공할 때까지, 내부 전원 전압의 슬로프를 변경하면서 DRAM의 전원 리셋을 반복할 수 있다. 일 실시예에서, DRAM에 공급되는 내부 전원 전압에 적용 가능한 슬로프들은, 비휘발성 메모리 장치들에 적용 가능한 슬로프들과 구분되어, 데이터 테이블에 기록될 수 있다.
도 15는 본 발명의 일 실시예에 따른 스토리지 장치를 간단하게 나타낸 도면이다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(300)는 복수의 메모리 장치들(311-318), 레지스터 클럭 드라이버(320), 전원 관리 장치(330) 등을 포함할 수 있다. 복수의 메모리 장치들(311-318), 레지스터 클럭 드라이버(320), 및 전원 관리 장치(330)는 인쇄 회로 기판(301)에 실장될 수 있다.
복수의 메모리 장치들(311-318) 각각은 메모리 셀 어레이와 로우 디코더, 칼럼 디코더, 감지 증폭기, 입출력 회로, 제어 로직 등을 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 뱅크들을 포함할 수 있으며, 복수의 메모리 뱅크들 각각은 복수의 워드라인들과 복수의 비트라인들에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 일례로, 복수의 메모리 셀들 각각은 적어도 하나의 스위치 소자 및 적어도 하나의 데이터 저장 소자를 포함할 수 있으며, 일 실시예에서 데이터 저장 소자는 커패시터, 가변 저항 소자, 자기 메모리 소자 등을 포함할 수 있다. 복수의 메모리 장치들(311-318) 각각은 인쇄 회로 기판(301)에 형성된 패드들을 통해 데이터(DATA)를 외부 장치, 예를 들어 호스트와 주고받을 수 있다.
레지스터 클럭 드라이버(320)는 외부 장치로부터 커맨드 신호(CMD), 어드레스 신호(ADDR) 등을 수신하고, 복수의 메모리 장치들(311-318)에 커맨드 신호(CMD)와 어드레스 신호(ADDR)를 전달할 수 있다. 전원 관리 장치(330)는 인쇄 회로 기판(301)에 형성된 패드를 통해, 외부 장치로부터 외부 전원 전압(EVCC)을 입력받을 수 있다. 전원 관리 장치(330)는 외부 전원 전압(EVCC)을 이용하여 복수의 메모리 장치들(311-318)과 레지스터 클럭 드라이버(320) 등의 동작에 필요한 내부 전원 전압(IVCC)을 생성할 수 있다.
스토리지 장치(300)에 외부 전원 전압(EVCC)이 입력되고, 전원 관리 장치(330)가 복수의 메모리 장치들(311-318)과 레지스터 클럭 드라이버(320)에 내부 전원 전압(IVCC)을 공급하는 초기 구동 시에, 레지스터 클럭 드라이버(320)가 복수의 메모리 장치들(311-318) 중 적어도 하나의 인식에 실패할 수 있다. 다만, 이는 복수의 메모리 장치들(311-318)과 레지스터 클럭 드라이버(320)의 실제 불량이 아닌, 내부 전원 전압(IVCC)의 슬로프에 따라 확률적으로 복수의 메모리 장치들(311-318) 중 적어도 하나가 인식되지 않는 불량일 수 있다.
이 경우, 도 15에 도시한 일 실시예에서는, 전원 관리 장치(330)가 내부 전원 전압(IVCC)의 슬로프를 변경하여 복수의 메모리 장치들(311-318)의 전원을 리셋할 수 있다. 레지스터 클럭 드라이버(320)가 복수의 메모리 장치들(311-318) 중 적어도 하나의 인식에 실패하면, 전원 관리 장치(330)는 복수의 메모리 장치들(311-318)에 대한 내부 전원 전압(IVCC)의 공급을 차단하여 복수의 메모리 장치들(311-318)의 전원을 턴-오프시킬 수 있다.
이후 전원 관리 장치(330)는 데이터 테이블을 참조하여 내부 전원 전압(IVCC)에 적용 가능한 다른 슬로프를 선택하고, 선택한 슬로프에 따라 타겟 레벨까지 증가하는 내부 전원 전압(IVCC)을 복수의 메모리 장치들(311-318)에 공급할 수 있다. 전원 관리 장치(330)는 레지스터 클럭 드라이버(320)가 복수의 메모리 장치들(311-318)의 인식에 성공하거나, 또는 내부 전원 전압(IVCC)에 적용 가능한 다른 슬로프가 존재하지 않을 때까지 상기와 같은 동작을 반복할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 20, 110, 300: 스토리지 장치
11, 21, 113, 200, 330: 전원 관리 장치
12, 22, 112: 컨트롤러
13, 23, 114: 메모리 장치들
24: DRAM
16, 26, 111: 인터페이스
210: 온도 센서
220: 데이터 테이블
230: 전원 회로
EVCC: 외부 전원 전압
IVCC: 내부 전원 전압
PF_FLAG: 플래그 신호

Claims (10)

  1. 인터페이스를 통해 외부 호스트와 연결되는 컨트롤러;
    데이터를 저장하는 복수의 메모리 장치들; 및
    상기 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 상기 복수의 메모리 장치들의 동작에 필요한 내부 전원 전압을 출력하며, 상기 컨트롤러가 상기 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패하면 상기 컨트롤러로부터 플래그 신호를 수신하기 위한 플래그 신호 패드를 갖는 전원 관리 장치; 를 포함하며,
    상기 전원 관리 장치는, 상기 플래그 신호를 수신하면, 상기 내부 전원 전압에 적용 가능한 슬로프(slope)들이 저장된 데이터 테이블을 참조하여 상기 내부 전원 전압의 슬로프를 변경하고, 변경된 슬로프를 갖는 상기 내부 전원 전압을 상기 복수의 메모리 장치들에 공급하는, 스토리지 장치.
  2. 제1항에 있어서,
    상기 전원 관리 장치는, 온도를 검출하는 온도 센서, 및 상기 내부 전원 전압의 슬로프를 변경하는 전원 회로를 포함하며,
    상기 데이터 테이블은 상기 온도와 상기 내부 전원 전압의 슬로프에 따른 상기 복수의 메모리 장치들의 불량률을 저장하는, 스토리지 장치.
  3. 제2항에 있어서,
    상기 전원 관리 장치는, 상기 플래그 신호를 수신하면, 상기 전원 회로를 이용하여 상기 내부 전원 전압이 빠르게 증가하도록 슬로프를 변경하는, 스토리지 장치.
  4. 제1항에 있어서,
    상기 전원 관리 장치는, 상기 플래그 신호를 수신하면, 상기 내부 전원 전압의 슬로프를 변경하기 전에 상기 복수의 메모리 장치들의 전원을 턴-오프시키는, 스토리지 장치.
  5. 제4항에 있어서,
    상기 전원 관리 장치가 상기 변경된 슬로프의 상기 내부 전원 전압을 상기 복수의 메모리 장치에 공급하고 상기 컨트롤러가 상기 복수의 메모리 장치들을 인식하는 데에 성공하면, 상기 전원 관리 장치는 상기 변경된 슬로프를 상기 내부 전원 전압의 기본 슬로프로 설정하는, 스토리지 장치.
  6. 제5항에 있어서,
    상기 전원 관리 장치는, 상기 변경된 슬로프를 온도와 매칭시켜 상기 기본 슬로프로서 상기 데이터 테이블에 기록하는, 스토리지 장치.
  7. 제1항에 있어서,
    상기 복수의 메모리 장치들은, 상기 인터페이스를 통해 상기 외부 호스트로부터 입출력 동작에 필요한 입출력 전원 전압을 직접 수신하며,
    상기 입출력 전원 전압의 레벨은 상기 내부 전원 전압의 레벨보다 작은, 스토리지 장치.
  8. 제1항에 있어서,
    상기 전원 관리 장치가 상기 데이터 테이블에 저장된 슬로프들을 상기 내부 전원 전압에 순차적으로 적용하면서 상기 내부 전원 전압을 상기 복수의 메모리 장치들 공급하는 동안 상기 컨트롤러가 상기 복수의 메모리 장치들 중 적어도 하나를 인식하는 데에 실패하면, 상기 컨트롤러는 상기 복수의 메모리 장치들을 불량으로 판단하는, 스토리지 장치.
  9. 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 전원 관리 장치에 있어서,
    주변 온도에 대응하는 온도 정보를 출력하는 온도 센서;
    상기 주변 온도와 상기 내부 전원 전압의 슬루율을 매칭시켜 저장하는 데이터 테이블;
    외부의 컨트롤러와 연결되며, 상기 컨트롤러로부터 플래그 신호를 수신하는 플래그 신호 패드; 및
    상기 플래그 신호 패드를 통해 제1 전압 레벨을 갖는 상기 플래그 신호를 수신하면, 상기 온도 정보와 상기 데이터 테이블을 참조하여 상기 내부 전원 전압의 슬루율을 변경하는 전원 회로; 를 포함하는, 전원 관리 장치.
  10. 인터페이스를 통해 수신한 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 전원 관리 장치;
    상기 내부 전원 전압에 의해 전원이 턴-온되는 복수의 메모리 장치들; 및
    상기 인터페이스를 통해 외부 장치와 데이터를 주고받는 컨트롤러; 를 포함하며,
    상기 전원 관리 장치는, 초기 구동 시에 상기 컨트롤러가 상기 복수의 메모리 장치들의 인식에 성공할 때까지, 상기 내부 전원 전압의 슬로프를 변경하며 상기 복수의 메모리 장치들의 전원을 리셋하는 동작을 반복하는, 스토리지 장치.
KR1020220022754A 2021-12-06 2022-02-22 스토리지 장치 및 전원 관리 장치 KR20230085048A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/898,588 US20230176640A1 (en) 2021-12-06 2022-08-30 Storage device and a power management device
CN202211551740.5A CN116230032A (zh) 2021-12-06 2022-12-05 存储设备和电力管理设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210172934 2021-12-06
KR20210172934 2021-12-06

Publications (1)

Publication Number Publication Date
KR20230085048A true KR20230085048A (ko) 2023-06-13

Family

ID=86763049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220022754A KR20230085048A (ko) 2021-12-06 2022-02-22 스토리지 장치 및 전원 관리 장치

Country Status (1)

Country Link
KR (1) KR20230085048A (ko)

Similar Documents

Publication Publication Date Title
US10847243B2 (en) Methods of testing cell arrays and semiconductor devices executing the same
US10403383B2 (en) Repair device and semiconductor device including the repair device
US20170364108A1 (en) Circuits for setting reference voltages and semiconductor devices including the same
CN111427509A (zh) 控制器、数据存储装置及其操作方法
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
CN109426627B (zh) 数据存储装置及其操作方法
US8883521B2 (en) Control method of multi-chip package memory device
US20190088293A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR100897601B1 (ko) 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US11036493B2 (en) Memory system and operating method thereof
US20200150898A1 (en) Memory system and operating method thereof
CN108399929B (zh) 数据存储装置及其操作方法
US10861576B2 (en) Nonvolatile memory device, operating method thereof and data storage device including the same
KR102500618B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN115985354A (zh) 存储设备和电子设备
US7370810B2 (en) Semiconductor device and memory card having the same
KR20230085048A (ko) 스토리지 장치 및 전원 관리 장치
US20230176640A1 (en) Storage device and a power management device
CN107301872B (zh) 半导体存储器装置的操作方法
US10564896B2 (en) Data storage device and operating method thereof
KR20230034054A (ko) 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
KR20180077872A (ko) 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses