-
Die
Erfindung betrifft ein Verfahren und eine Vorrichtung zum Betreiben
einer Schaltungsanordnung mit mindestens einer Spannungsreglereinheit, deren
Ausgangsspannung zumindest einer Komponente der Schaltungsanordnung
zur Verfügung
gestellt wird und die abhängig
von einem Steuersignal aktivierbar ist.
-
In
vielen Bereichen der Elektrotechnik werden Prozessor-Systeme eingesetzt,
die zum fehlerfreien Betreiben eine geregelte Versorgungsspannung
benötigen.
Insbesondere während
des Einschaltens oder Ausschaltens werden die zeitlichen Verläufe der
Versorgungsspannungen vorgegeben. Dabei können insbesondere aus einer
falschen Vorgabe der zeitlichen Verläufe der Versorgungsspannungen
Latch-Up Effekte eintreten, die letztendlich zu einer Schädigung des
jeweiligen Prozessors führen
können.
-
Die
Aufgabe, die der Erfindung zugrunde liegt, ist es, ein Verfahren
und eine Vorrichtung zum Betreiben einer Schaltungsanordnung zu
schaffen, das bzw. die zuverlässig
ist.
-
Die
Aufgabe wird gelöst
durch die Merkmale der unabhängigen
Patentansprüche.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
-
Die
Erfindung zeichnet sich aus durch ein Verfahren und eine korrespondierende
Vorrichtung zum Betreiben einer Schaltungsanordnung mit mindestens
einer Spannungsreglereinheit, deren Ausgangsspannung zumindest einer
Komponente der Schaltungsanordnung zur Verfügung gestellt wird und die
abhängig
von einem Steuersignal aktivierbar ist, wobei zumindest ein Signal,
das repräsentativ
ist für
eine jeweilige Eingangsspannung der mindestens einen Spannungsreglereinheit,
mit einem dem jewei ligen Signal zugeordneten Schwellwert verglichen wird
und abhängig
von dem Vergleich die mindestens eine Spannungsreglereinheit aktiviert
wird.
-
Mittels
der Spannungsreglereinheit wird deren Ausgangsspannung bei Erreichen
des Schwellwertes, das dem mindestens einen Signal zugeordnet ist,
zumindest eine Komponente der Schaltungsanordnung zur Verfügung gestellt
und somit ein besonders zuverlässiger
Betrieb der Schaltungsanordnung gewährleistet. Dabei ist der Schwellwert
derart vorgegeben, dass die jeweilige Komponente der Schaltungsanordnung
zuverlässig
und fehlerfrei betrieben werden kann.
-
Gemäß einer
vorteilhaften Ausgestaltung wird die mindestens eine Spannungsreglereinheit
aktiviert, wenn das zumindest eine Signal größer ist als der dem Signal
zugeordnete Schwellwert.
-
Der
Schwellwert kann einfach derart vorgegeben sein, dass bei einem
die Eingangsspannung repräsentierenden
Signal über
dem Schwellwert die zumindest eine Komponente der Schaltungsanordnung
sich in einem vorgegebenen Zustand befindet und diese somit fehlerfrei
betrieben werden kann.
-
Gemäß einer
weiteren vorteilhaften Ausgestaltung wird mindestens eine Spannungsreglereinheit
deaktiviert, wenn das zumindest eine Signal kleiner ist als der
ihm zugeordnete Schwellwert.
-
Die
jeweilige Komponente wird so besonders zuverlässig in einem ausgeschalteten
Zustand gehalten, solange das Signal unterhalb des ihm zugeordneten
Schwellwertes liegt. Dadurch kann auch ein fehlerbehafteter Betrieb
der Komponente der Schaltungsanordnung zuverlässig vermieden werden.
-
Ausführungsbeispiele
der Erfindung sind im Folgenden anhand der schematischen Zeichnungen näher erläutert. Es
zeigen:
-
1 eine
schematische Darstellung einer Schaltungsanordnung,
-
2a bis 2c eine
zeitliche Darstellung von Spannungsverläufen.
-
Elemente
gleicher Konstruktion oder Funktion sind figurenübergreifend mit den gleichen
Bezugszeichen gekennzeichnet.
-
In 1 ist
eine Überwachungseinheit
MON dargestellt, der eingangsseitig ein erstes Signal V_BAT1 und
ein zweites Signal V_BAT2 zugeordnet ist. Das erste und zweite Signal
V_BAT1 und V_BAT2 sind beispielsweise als Eingangsspannungen ausgebildet
und können
beispielsweise einer Versorgungsspannung eines Bordnetzes eines
Kraftfahrzeugs zugeordnet sein. Ein Bezugspotential ist mit dem
Bezugszeichen GND gekennzeichnet und ist vorzugsweise ein Massepotential.
Des Weiteren sind der Überwachungseinheit
MON ein erster Schwellwert V_THRES1 und ein zweiter Schwellwert
V_THRES2 zugeführt,
die als Spannungsschwellwerte ausgebildet sind. Ausgangsseitig erzeugt
die Überwachungseinheit
MON abhängig
von dem ersten und zweiten Signal V_BAT1 und V_BAT2 und abhängig von
dem ersten und zweiten Schwellwert V_THRES1 und V_THRES2 ein erstes
Steuersignal S_REL1 und ein zweites Steuersignal S_REL2, die beide
einer Schaltungsanordnung ASIC zugeführt sind. Die Schaltungsanordnung
ASIC kann beispielsweise als applikationsspezifisches integriertes
Bauelement zur Verarbeitung von Sensordaten ausgebildet sein, so
z. B. als Sensorbauelement. Die Überwachungseinheit MON
kann als Vorrichtung zum Betreiben der Schaltungsanordnung ASIC
angesehen werden. Die Schaltungsanordnung ASIC kann beispielsweise
die Überwachungseinheit
MON umfassen und mit dieser als Baueinheit ausgebildet sein.
-
Die
Schaltungsanordnung ASIC umfasst eine erste Spannungsreglereinheit
VR_1 und eine zweite Spannungsreglereinheit VR_2. Der ersten Spannungsreglereinheit
VR_1 ist eingangsseitig das erste Steuersignal S_REL1 zugeordnet
und ferner das erste Signal V_BAT1. Der zweiten Spannungsreglereinheit
VR_2 ist eingangsseitig das zweite Steuersignal S_REL2 zugeordnet
und ferner das zweite Signal V_BAT2. Ferner umfasst die Schaltungsanordnung
ASIC einen Signalprozessor SP, der beispielsweise zur Verarbeitung
von Sensordaten ausgebildet ist und als Komponente der Schaltungsanordnung
ASIC bezeichnet werden kann. Der Signalprozessor SP ist beispielsweise
als digitaler Signalprozessor ausgebildet. Aber auch andere Ausbildungen
von Prozessoren sind einsetzbar.
-
Die
erste und zweite Spannungsreglereinheit VR_1 und VR_2 sind derart
ausgebildet, dass sie Komponenten der Schaltungsanordnung ASIC mit
jeweils einer vorgegebenen Ausgangsspannung speisen. Dabei kann
die erste Spannungsreglereinheit VR_1 eine Peripherie-Spannung V_IO
mit einem Peripherie-Spannungswert
V1 vorgeben, so z. B. 3,3 V, und die zweite Spannungsreglereinheit
VR_2 eine Prozessorkern-Spannung V_CORE mit einem Prozessorkern-Spannungswert
V2 vorgeben, so z. B. 1,5 V. Die Peripherie-Spannung V_IO und die
Prozessorkern-Spannung V_CORE wird typischerweise dem Signalprozessor
SP, als Komponente der Schaltungsanordnung ASIC, zugeführt.
-
Typischerweise
benötigen
moderne digitale Signalprozessoren, sowie auch Mikrocontroller oder Mikroprozessoren,
die im Folgenden als Prozessoren bezeichnet werden, verschiedene
Versorgungsspannungspegel. Ein Prozessorkern des jeweiligen Prozessors
benötigt
typischerweise einen anderen Versorgungsspannungspegel als die dem
jeweiligen Prozessor zugeordneten Peripheriekomponenten, die beispielsweise
als Kommunikationsmodule ausgebildet sind, so z. B. CAN oder SPI,
oder einfach als General-Purpose-Input-Output Modul (GPIO) ausgebildet
sind. Dem eigentlichen Prozessorkern ist typischerweise ein niedrigerer
Versorgungsspannungspegel, so z. B. 1,5 V, zugeordnet, während die
Peripheriekomponenten des jeweiligen Prozessors mit einem Versorgungsspannungspegel
von beispielsweise 3,3 V versorgt werden. Die Versorgungsspannungspegel
wer den typischerweise mittels der Spannungsreglereinheiten erzeugt,
so dass stabile Spannungspegel zur Versorgung der Komponenten der Schaltungsanordnung
ASIC zur Verfügung
stehen, auch bei eingangsseitig anliegenden Spannungsschwankungen.
-
Die
erste Spannungsreglereinheit VR_1 ist des Weiteren dazu ausgebildet,
abhängig
von dem ersten Steuersignal S_REL1 die geregelte Peripherie-Spannung
V_IO dem Signalprozessor SP der Schaltungsanordnung ASIC zur Verfügung zu
stellen. Ferner ist die erste Spannungsreglereinheit VR_1 dazu ausgebildet,
die Peripherie-Spannung V_IO ausgangsseitig zur Verfügung zu
stellen, wenn sie jeweils mittels des ersten Steuersignals S_REL1 aktiviert
wird.
-
Die
zweite Spannungsreglereinheit VR_2 ist analog zur ersten Spannungsreglereinheit
VR_1 ausgebildet, wobei sie die Prozessorkern-Spannung V_CORE abhängig von
dem zweiten Steuersignal S_REL2 dem Signalprozessor SP zur Verfügung stellt
und zwar nur dann, wenn sie mittels des zweiten Steuersignals S_REL2
aktiviert wird.
-
Grundsätzlich lassen
sich neben dem Signalprozessor SP auch andere Komponenten der Schaltungsanordnung
ASIC mittels der Ausgangsspannungen der ersten und zweiten Spannungsreglereinheiten
VR_1 und VR_2 versorgen.
-
Die Überwachungseinheit
MON ist dazu ausgebildet, das erste Signal V_BAT1 mit dem ihm zugeordneten
ersten Schwellwert VTHRES1 zu vergleichen und abhängig von
dem Vergleich das erste Steuersignal S_REL1 zu erzeugen und somit
die erste Spannungsreglereinheit VR_1 anzusteuern. Dabei kann die Überwachungseinheit
MON zumindest einen Komparator umfassen, dem eingangsseitig das erste
Signal V_BAT1 und der erste Schwellwert V_THRES1 zugeordnet ist
und der ausgangsseitig das erste Steuersignal S_REL1 erzeugt. Grundsätzlich kann
die Überwachungseinheit
MON aber auch eine Verarbeitungseinheit umfassen, so z. B. einen Mikrocontroller
oder Signalprozessor, der abhängig von
dem Vergleich des ersten Signals V_BAT1 mit dem ersten Schwellwert
V_THRES1 das erste Steuersignal S_REL1 erzeugt. Der erste Schwellwert V_THRES1
wird bevorzugt derart vorgegeben, dass zu einem Zeitpunkt des Erreichens
von dem ersten Schwellwert V_THRES1 das an der ersten Spannungsreglereinheit
VR_1 anliegende erste Signal V_BAT1 derart ausgebildet ist, dass
die erste Spannungsreglereinheit VR_1 zuverlässig ihre Peripherie-Spannung
V_IO als Ausgangsspannung erzeugen kann. Dabei muss das erste Signal
V_BAT1 typischerweise um einen vorgegebenen Differenzspannungswert
höher sein
als die Ausgangsspannung der ersten Spannungsreglereinheit VR_1,
so z. B. um 1 V höher.
Die Differenzspannung wird typischerweise zum Betreiben der jeweiligen
Spannungsreglereinheit benötigt.
Somit wird dem ersten Schwellwert V_THRES1 ein Spannungswert zugeordnet,
der um die Differenzspannung größer ist
als der vorgegebene Peripherie-Spannungswert V1 der Peripherie-Spannung
V_IO.
-
Die Überwachungseinheit
MON ist zum Erzeugen des zweiten Steuersignals S_REL2 abhängig von
dem zweiten Signal V_BAT2 und dem ihm zugeordneten zweiten Schwellwert
V_THRES2 korrespondierend ausgebildet.
-
Der
zweite Schwellwert V_THRES2 ist analog zum ersten Schwellwert V_THRES1
ausgebildet, wobei dem zweiten Schwellwert V_THRES2 ein Spannungswert
zugeordnet wird, der um die vorgegebene Differenzspannung größer ist
als der vorgegebene Wert der Prozessorkern-Spannung V_CORE der zweiten
Spannungsreglereinheit VR_2.
-
Grundsätzlich lassen
sich die Schwellwerte auch auf andere Weise vorgeben.
-
In
den 2a bis 2c wird
die Funktion der Überwachungseinheit
näher erläutert.
-
2a stellt
einen beispielhaften Verlauf eines ersten und eines zweiten Signals
V_BAT1 und V_BAT2 dar, die als Spannungen vorgegeben sind. Der Verlauf
des ersten und zweiten Signals V_BAT1 und V_BAT2 kann beispielsweise
aus einem Laden einer Batterie in einem Kraftfahrzeug resultieren,
wobei die Batterie von einem komplett entleerten Zustand auf Ihren
Nennspannungsbereich, so z. B. zwischen 12 V und 16 V, aufgeladen
wird. Der Ladevorgang kann in diesem Fall mehrere Stunden in Anspruch
nehmen, innerhalb dessen die Batteriespannung kontinuierlich zunimmt.
Innerhalb des Ladevorgangs kann ein zuverlässiger und fehlerfreier Betrieb des
Signalprozessors SP typischerweise nicht gewährleistet werden.
-
Dem
ersten Signal V_BAT1 in 1 ist beispielsweise der Spannungsverlauf
der zu ladenden Batterie zugeordnet. Dem zweiten Signal V_BAT2 ist beispielsweise
ein bereits geglätteter
Spannungsverlauf der Batterie zugeordnet, der typischerweise abhängig vom
Verlauf des ersten Signals V_BAT1 ist.
-
Ferner
sind in 2a der erste Schwellwert V_THRES1
und der zweite Schwellwert V_THRES2 dargestellt, wobei hier beispielhaft
beiden Schwellwerten ein identischer Spannungswert zugeordnet ist.
-
Zu
einem ersten Zeitpunkt t1 erreicht das erste Signal V_BAT1 den ersten
Schwellwert V_THRES1. Der erste Schwellwert V_THRES1 repräsentiert
einen Eingangsspannungspegel des ersten Signals V_BAT1, bei dem
die erste Spannungsreglereinheit VR_1 derart betrieben werden kann, dass
ausgangsseitig als Peripherie-Spannung V_IO der Peripherie-Spannungswert
V1 anliegt. Zu einem zweiten Zeitpunkt t2 erreicht auch das zweite
Signal V_BAT2 seinen zweiten Schwellwert V_THRES2, der identisch
ist zu dem ersten Schwellwert V_THRES1. Somit ist sichergestellt,
dass die zweite Spannungsreglereinheit VR_2 nicht vorzeitig aktiviert
wird und somit ausgangsseitig als Prozessorkern-Spannung V_CORE
der Prozessorkern-Spannungswert V2 vorzeitig zur Verfügung steht.
-
Die Überwachungseinheit
MON kann auch derart ausgebildet sein, dass das erste Steuersignal S_REL1
erst dann erzeugt wird, wenn auch das zweite Signal V_BAT2 seinen
zweiten Schwellwert V_THRES2 erreicht hat und das zweite Steuersignal S_REL2
erzeugt wird. Damit wird besonders vorteilhaft ein vorzeitiges Einschalten
der ersten Spannungsreglereinheit VR_1 vermieden. Somit wird zum Zeitpunkt
t2 das erste und das zweite Steuersignal S_REL1 und S_REL2 erzeugt
und der ersten und zweiten Spannungsreglereinheit VR_1 und VR_2
zugeführt.
-
Grundsätzlich kann
die Überwachungseinheit
MON auch derart ausgebildet sein, dass das erste und zweite Steuersignal
S_REL1 und S_REL2 zeitgleich erzeugt werden, wenn das erste Signal V_BAT1
seinen zugeordneten ersten Schwellwert V_THRES1 überschreitet und wenn das zweite
Signal V_BAT2 seinen zugeordneten zweiten Schwellwert V_THRES2 überschreitet.
-
In 2b ist
ein zeitlicher Verlauf der Peripherie-Spannung V_IO, die von der ersten Spannungsreglereinheit
VR_1 erzeugt wird und der zeitliche Verlauf der Prozessorkern-Spannung V_CORE, die
von der zweiten Spannungsreglereinheit VR_2 erzeugt wird, dargestellt.
Beide Spannungsverläufe starten
in einem Zeitpunkt t2, der idealerweise identisch ist mit einem
Zeitpunkt zu dem das erste und zweite Steuersignal S_REL1 und S_REL2
erzeugt werden und somit identisch ist mit dem Zeitpunkt an dem
die erste und zweite Spannungsreglereinheit VR_1 und VR_2 aktiviert
sind.
-
2b zeigt
ab dem Zeitpunkt t2 einen typischen Spannungsverlauf, der eingangsseitig
dem Signalprozessor SP zugeführt
wird, damit dieser fehlerfrei und ohne Beschädigung betrieben werden kann. Der
Spannungsverlauf wird typischerweise von dem jeweiligen Hersteller
des Signalprozessors SP im Hinblick auf einen zeitlichen Verlauf
wie auch im Hinblick auf die jewei lige Spannungshöhe vorgegeben. Somit
sind typischerweise die erste und die zweite Spannungsreglereinheit
VR_1 und VR_2 bevorzugt auf einander abgestimmt, so dass der geforderte Spannungsverlauf
erreicht wird und es somit zu keiner Schädigung des Signalprozessors
SP kommen kann.
-
Zu
einem Zeitpunkt t5 hat die Peripherie-Spannung V_IO ihren vorgegebenen
Peripherie-Spannungswert V1 erreicht, so z. B. 3,3 V. Gleichzeitig
hat die Prozessorkern-Spannung V_CORE ihren vorgegebenen Prozessorkern-Spannungswert V2
erreicht, so z. B. 1,5 V. Zu dem Zeitpunkt t5 ist somit der Signalprozessor
SP sicher in einem vorgegebenen Zustand, so z. B. in einem Reset-Zustand.
-
2c zeigt
einen Verlauf eines Reset-Signals S_RESET, der typischerweise dem
Signalprozessor SP eingangsseitig zugeführt ist und als low-aktives
Signal ausgebildet ist. Das Reset-Signal S_RESET kann entweder einen
Low-Pegel oder einen High-Pegel führen. Der Signalprozessor SP
ist typischerweise derart ausgebildet, dass dieser einen Reset-Zustand
einnimmt, so lange das Reset-Signal S_RESET einen Low-Pegel vorgibt.
Dagegen wird der Reset-Zustand des Signalprozessors SP verlassen
und eine Abarbeitung eines vorgegebenen ihm zugeordneten Programms
gestartet, so bald das Reset-Signal S_RESET einen High-Pegel vorgibt.
Zu dem Zeitpunkt t5, zu dem die Peripherie-Spannung V_IO den Peripherie-Spannungswert
V1 und die Prozessorkern-Spannung V_CORE den Prozessorkern-Spannungswert
V2 erreicht habt, bleibt das Reset-Signal S_RESET weiterhin auf
einem Low-Pegel und gibt somit den Reset-Zustand des Signalprozessors
SP weiter vor. Erst zu einem vorgegebenen Zeitpunkt t6 wird das
Reset-Signal S_RESET auf einen High-Pegel gesetzt und somit die
Abarbeitung eines Programms im Signalprozessor SP gestartet.
-
Die
vorgegebene Zeitdauer zwischen dem Zeitpunkt t5 und t6 kann beispielsweise
aufgrund von Einschwingvorgängen
entspre chender Oszillatoren im Signalprozessor SP zum Takten desselbigen
erforderlich sein.
-
Das
Reset-Signal S_RESET kann beispielsweise durch eine Spannungsüberwachungseinheit erzeugt
werden (nicht dargestellt), die der Schaltungsanordnung ASIC zugeordnet
ist und den vorgegebenen Spannungsverlauf, wie in 2b dargestellt, überwacht.
-
Entlädt sich
beispielsweise die Kraftfahrzeugbatterie nach dem Aufladevorgang,
so unterschreitet ab einem Zeitpunkt t3 in 2a das
zweite Signal V_BAT2 den ihm zugeordneten zweiten Schwellwert V_THRES2.
Die Überwachungseinheit MON
ist beispielsweise dazu ausgebildet, die erste und die zweite Spannungsreglereinheit
VR1 und VR_2 mittels des ersten und zweiten Steuersignals S_REL1
und S_REL2 derart anzusteuern, dass die erste und zweite Spannungsreglereinheit
VR1 und VR2 deaktiviert werden, sobald der zweite Schwellwert V_THRES2
von dem zweiten Signal V_BAT2 unterschritten wird. Das erste Signal
V_BAT1 unterschreitet den ihm zugeordneten ersten Schwellwert V_THRES1
zeitversetzt zum zweiten Signal V_BAT2 erst zu einem Zeitpunkt t4.
Grundsätzlich
kann die erste und zweite Spannungsreglereinheit VR1 und VR2 auch
deaktiviert werden, wenn zumindest ein Signal des ersten und zweiten
Signals V_BAT1 und V_BAT2 seinen zugeordneten Schwellwert unterschreitet.
-
Wie
in 2b dargestellt, nimmt zu dem Zeitpunkt t3 die
Peripherie-Spannung V_IO und die Prozessorkern-Spannung V_CORE ab.
Dabei sind die erste und die zweite Spannungsreglereinheit VR_1
und VR_2 derart aufeinander abgestimmt, dass auch beim Deaktivieren
ein vom Hersteller des Signalprozessors SP vorgegebener Spannungsverlauf
erzeugt wird und der Signalprozessor SP nicht aufgrund zu großer Spannungsdifferenzen
zwischen dem Verlauf der Peripherie-Spannung V_IO und dem Verlauf
der Prozessorkern-Spannung V_CORE geschädigt wird.
-
In 2c wird
zu einem Zeitpunkt t7 wieder das Reset-Signal S_RESET auf Low-Pegel
gesetzt und somit der Signalprozessor SP in den Reset-Zustand versetzt.
Der Zeitpunkt t7 ist dann erreicht, wenn der Verlauf der Peripherie-Spannung
V_IO den Peripherie-Spannungswert V1 unterschreitet und wenn der
Verlauf der Prozessorkern-Spannung V_CORE den Prozessorkern-Spannungswert V2
unterschreitet.
-
Neben
der in 1 dargestellten Ausbildung der Überwachungseinheit
MON, sind mehrere Kombinationen von zu überwachenden Signalen und deren
Schwellwerten zur Erzeugung von Steuersignalen denkbar.
-
Grundsätzlich kann
auch nur ein Signal und ein ihm zugeordneter Schwellwert der Überwachungseinheit
MON vorgegeben werden und ausgangsseitig abhängig von dem Vergleich des
Signals mit dem vorgegebenen Schwellwert nur ein Steuersignal erzeugt
werden. Dabei kann das eine Steuersignal auch der ersten und zweiten
Spannungsreglereinheit VR1 und VR2 zugeordnet sein. Es ist aber auch
denkbar, dem einen vorgegebenen Signal bevorzugt mehrere Schwellwerte
und mehrere Steuersignale zu zuweisen, so dass bei einem jeweiligen Überschreiten
oder Unterschreiten des jeweiligen Schwellwertes das jeweilige Steuersignal
erzeugt wird.
-
Generell
kann die Überwachungseinheit auch
derart ausgebildet sein, dass bei einem Überschreiten des jeweiligen
Schwellwertes mittels des zugeordneten Steuersignals die jeweilige
Spannungsreglereinheit deaktiviert wird und bei einem Unterschreiten
des Schwellwertes die jeweilige Spannungsreglereinheit aktiviert
wird.
-
Ferner
ist es auch denkbar, die Eingangsspannungen mit verschiedenen Spannungswerten zur
Versorgung von Komponenten der Schaltungsanordnung ASIC vorzugeben
und die jeweilig zugeordneten Schwellwerte entsprechend angepasst
vorzugeben.
-
Des
Weiteren kann der jeweilige Schwellwert fest vorgegeben werden oder
auch programmierbar vorgegeben werden und so beispielsweise während des
Betriebes der Schaltungsanordnung die Schwellwerte dynamisch vorgegeben
werden und somit das Signal bezogen auf unterschiedliche vorgegebene Schwellwerte überwacht
wird.
-
- V_BAT1
- erste
Eingangsspannung
- V_BAT2
- zweite
Eingangsspannung
- GND
- Bezugspotential
- V_THRES1
- erster
Schwellwert
- V-THRES2
- zweiter
Schwellwert
- MON
- Überwachungseinheit
- S_REL1
- erste
Steuersignal
- S_REL2
- zweites
Steuersignal
- ASIC
- Schaltungsanordnung
- VR_1
- erste
Spannungsreglereinheit
- VR_2
- zweite
Spannungsreglereinheit
- t0–t7
- Zeitpunkte
- V_IO
- Peripherie-Spannung
- V_CORE
- Prozessorkern-Spannung
- V1
- Peripherie-Spannungswert
- V2
- Prozessorkern-Spannungswert
- S_RESET
- Reset-Signal